JP7020783B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7020783B2
JP7020783B2 JP2017017414A JP2017017414A JP7020783B2 JP 7020783 B2 JP7020783 B2 JP 7020783B2 JP 2017017414 A JP2017017414 A JP 2017017414A JP 2017017414 A JP2017017414 A JP 2017017414A JP 7020783 B2 JP7020783 B2 JP 7020783B2
Authority
JP
Japan
Prior art keywords
layer
transistor
oxide semiconductor
conductive layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017017414A
Other languages
English (en)
Other versions
JP2017143256A (ja
Inventor
舜平 山崎
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017143256A publication Critical patent/JP2017143256A/ja
Priority to JP2022015832A priority Critical patent/JP7269394B2/ja
Application granted granted Critical
Publication of JP7020783B2 publication Critical patent/JP7020783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
トランジスタに適用可能な半導体材料として酸化物半導体が注目されている。例えば、酸化物半導体として酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
また、酸化物半導体を有するトランジスタを画素回路の一部に用いる構成の撮像装置が特許文献３に開示されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２０１１－１１９７１１号公報
半導体集積回路では、高密度化、高容量化が進む一方で小型化の要求があり、２次元的な集積化から３次元的な集積化への移行が進んでいる。３次元的な集積化では作製工程が複雑になることがあるが、各層の材料および設計ルールなどの自由度が高まることから、２次元的な集積化では作製が困難な高機能の半導体集積回路を作製することができる。
撮像装置の画素回路は、光電変換素子および当該光電変換素子を制御するトランジスタを有する。当該光電変換素子には高い光感度が求められ、当該トランジスタには、オフ電流およびノイズ特性が小さいことが求められる。光電変換素子およびトランジスタを３次元的に集積化する構成とし、それぞれに適した材料を用いた製造工程を行うことで、より高機能の撮像素子を作製することができる。
例えば、シリコン基板を光電変換層とするフォトダイオードは光感度が高く、撮像装置に適するが、同一のシリコン基板に形成されるトランジスタは、オフ電流が比較的大きい課題を有していた。
したがって、本発明の一態様では、３次元的な集積化した撮像装置を提供することを目的の一つとする。または、シリコン基板を用いたフォトダイオードおよび酸化物半導体を用いたトランジスタを有する撮像装置を提供することを目的の一つとする。または、ノイズの少ない画像を撮像することができる撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、高開口率の撮像装置を提供することを目的の一つとする。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の層と、第２の層と、を有し、第１の層は、チャネル形成領域に金属酸化物を有する第１のトランジスタ、第１の絶縁層、および第２の絶縁層を有し、第１のトランジスタは、第１の絶縁層と、第２の絶縁層との間に設けられ、第１のトランジスタは、金属酸化物と接する第１の導電層を有し、第２の層はフォトダイオードを有し、第１の導電層と、フォトダイオードのカソードまたはアノードの一方とは、第１の絶縁層および第２の絶縁層を貫通する導電体を介して電気的に接続されている撮像装置である。
また、上記態様において、フォトダイオードは、単結晶シリコン基板に設けられていてもよい。
また、上記態様において、第３の層を有し、第３の層は、チャネル形成領域にシリコンを有する第２のトランジスタと、第３の絶縁層と、第４の絶縁層と、を有し、第１のトランジスタおよび第２のトランジスタは、互いにゲートの上面が向かい合うように配置され、第３の絶縁層に埋没する領域を有するように第２の導電層が設けられ、第２のトランジスタのソース、ドレインまたはゲートと、第２の導電層とは第４の絶縁層を貫通する導電体を介して電気的に接続され、単結晶シリコン基板の、フォトダイオードの受光面側に第３の導電層が設けられ、第２の導電層と、第３の導電層とは、第１乃至第３の絶縁層および単結晶シリコン基板を貫通する導電体を介して電気的に接続されていてもよい。
また、上記態様において、第１の導電層と、フォトダイオードのカソードまたはアノードの一方とは、第１の絶縁層、金属酸化物および第２の絶縁層を貫通する導電体を介して電気的に接続されていてもよい。
また、上記態様において、第１の層は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の配線と、第２の配線と、を有し、第１のトランジスタは画素回路に設けられ、第２のトランジスタは行ドライバに設けられ、第３のトランジスタは列ドライバに設けられ、第４のトランジスタはアナログスイッチに設けられ、第２乃至第４のトランジスタは、チャネル形成領域に金属酸化物を有してもよい。
また、上記態様において、Ａ／Ｄコンバータを有し、アナログスイッチは、第１の配線と電気的に接続され、アナログスイッチは、第２の配線と電気的に接続され、第１の配線は、画素回路と電気的に接続され、第２の配線は、Ａ／Ｄコンバータと電気的に接続され、Ａ／Ｄコンバータは、シリコンをチャネル形成領域に用いたトランジスタを有していてもよい。
また、上記態様において、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、ＹまたはＳｎ）と、を有してもよい。
また、本発明の一態様の撮像装置と、レンズと、を有するモジュールも本発明の一態様である。
また、本発明の一態様の撮像装置と、表示装置と、を有する電子機器も本発明の一態様である。
本発明の一態様を用いることで、３次元的な集積化した撮像装置を提供することができる。または、シリコン基板を用いたフォトダイオードおよび酸化物半導体を用いたトランジスタを有する撮像装置を提供することができる。または、ノイズの少ない画像を撮像することができる撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができる。または、高開口率の撮像装置を提供することができる。または、広い温度範囲において使用可能な撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
撮像装置の画素を説明する図および回路図。 画素回路を説明する図。 ＯＳトランジスタの１／ｆノイズ特性を示す図。 光電変換素子の構成を説明する図。 光電変換素子とトランジスタとの接続構成を説明する図。 光電変換素子とトランジスタとの接続構成を説明する図。 光電変換素子とトランジスタとの接続構成を説明する図。 撮像装置の画素を説明する図。 撮像装置の画素を説明する図。 撮像装置の周辺回路を説明する図。 撮像素子のブロック図、Ａ／Ｄコンバータのブロック図および撮像素子とＡ／Ｄコンバータの接続形態を示す図。 シフトレジスタの構成を示す図。 画素回路を説明する図。 画素回路の動作を説明するタイミングチャート。 画素回路を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。 ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（Ｄ／Ａ変換回路、Ａ／Ｄ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって大きさが決定される。したがって、「接地」「ＧＮＤ」「グラウンド」などと記載されている場合であっても、必ずしも、電位が０ボルトであるとは限らないものとする。例えば、回路で最も低い電位を基準として、「接地」や「ＧＮＤ」を定義する場合もある。または、回路で中間くらいの電位を基準として、「接地」や「ＧＮＤ」を定義する場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定されることとなる。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置の構成について説明する。
本発明の一態様は、光電変換素子と、トランジスタとを有する撮像装置である。光電変換素子およびトランジスタを３次元的に集積化する構成とし、それぞれに適した材料を用いて製造工程を行うことで、より高機能の撮像素子を作製することができる。
図１（Ａ）は、本発明の一態様の撮像装置が有する画素２０の断面図であり、３画素分（画素２０ａ、２０ｂ、２０ｃ）の構成を表している。
図１（Ｂ）は画素２０の回路図である。なお、本実施の形態では、トランジスタがｎ－ｃｈ型である場合の例を示すが、本発明の一態様はこれに限定されず、一部のトランジスタをｐ－ｃｈ型トランジスタに置き換えてもよい。
図１（Ｂ）に示すように、光電変換素子ＰＤの一方の電極は、トランジスタ４１のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、トランジスタ４２のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、トランジスタ４３のゲートと電気的に接続される。トランジスタ４３のソースまたはドレインの一方は、トランジスタ４４のソースまたはドレインの一方と電気的に接続される。
ここで、トランジスタ４１のソースまたはドレインの他方、トランジスタ４２のソースまたはドレインの一方、トランジスタ４３のゲートが接続されるノードＦＤを電荷蓄積部とする。なお、図２（Ａ）に示すように、ノードＦＤに容量素子が接続される構成であってもよい。
光電変換素子ＰＤの他方の電極は、配線７１（ＶＰＤ）に電気的に接続される。トランジスタ４２のソースまたはドレインの他方は、配線７２（ＶＲＳ）に電気的に接続される。トランジスタ４３のソースまたはドレインの他方は、配線７３（ＶＰＩ）に電気的に接続される。トランジスタ４４のソースまたはドレインの他方は、配線９１（ＯＵＴ１）に電気的に接続される。
なお、トランジスタおよび光電変換素子などの要素と、配線との接続形態は一例であり、それぞれの要素が異なる配線と電気的に接続される場合や、複数の要素が同一の配線に電気的に接続される場合もある。
配線７１（ＶＰＤ）、配線７２（ＶＲＳ）および配線７３（ＶＰＩ）は、電源線としての機能を有する。例えば、配線７１（ＶＰＤ）は、低電位電源線としての機能を有する。配線７２（ＶＲＳ）および配線７３（ＶＰＩ）は、高電位電源線としての機能を有する。
トランジスタ４１のゲートは、配線６１（ＴＸ）と電気的に接続される。トランジスタ４２のゲートは、配線６２（ＲＳ）と電気的に接続される。トランジスタ４４のゲートは、配線６３（ＳＥ）と電気的に接続される。
配線６１（ＴＸ）、配線６２（ＲＳ）および配線６３（ＳＥ）は、それぞれが接続されるトランジスタの導通を制御する信号線としての機能を有する。
トランジスタ４１は、光電変換素子ＰＤのカソードの電位をノードＦＤに転送するためのトランジスタとしての機能を有する。トランジスタ４２は、ノードＦＤの電位をリセットするためのトランジスタとしての機能を有する。トランジスタ４３は、ノードＦＤの電位に対応した出力を行うためのトランジスタとしての機能を有する。トランジスタ４４は、画素２０を選択するためのトランジスタとしての機能を有する。
また、画素２０は図２（Ｂ）に示すように、図１（Ｂ）とは光電変換素子ＰＤの向きが逆であってもよい。この場合は、領域５１０をアノード（ｐ型領域）、領域５２０をカソード（ｎ型領域）とすることができる。例えば、ｎ型の単結晶シリコン基板を用い、領域５１０にホウ素などのドーパントを添加することでｐ型化すればよい。
なお、上述した画素２０の構成は一例であり、一部の回路、一部のトランジスタ、一部の容量素子、または一部の配線等が含まれない場合もある。または、上述した構成に含まれない回路、トランジスタ、容量素子、配線等が含まれる場合もある。また、一部の配線の接続形態が上述した構成とは異なる場合もある。
図１（Ａ）に示すように、画素２０は、層１１００、層１２００および層１３００を有する構成とすることができる。例えば、層１１００は、画素回路を構成するトランジスタ４１乃至４４などを有する。層１２００は、光電変換素子ＰＤなどを有する。層１３００はカラーフィルタおよびマイクロレンズアレイなどを有する。
なお、本実施の形態で説明する断面図において、各層には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８１ａ乃至８１ｅ等が設けられる。例えば、絶縁層８１ａ乃至８１ｅは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などで成膜する酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８１ａ乃至８１ｅ等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行ってもよい。
層１１００に設けるトランジスタ４１乃至４４には、酸化物半導体をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタはシリコンをチャネル形成領域に用いたトランジスタ（以下、Ｓｉトランジスタ）よりもオフ電流が小さい。したがって、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。なお、本発明の一態様の撮像装置は、ローリングシャッタ方式で動作させることもできる。
本明細書等において、酸化物半導体を金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と呼ぶ場合がある。
ＯＳトランジスタは、Ｓｉトランジスタよりも電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
また、ＯＳトランジスタはＳｉトランジスタよりも１／ｆノイズ特性が優れている。図３は、ＯＳトランジスタおよびＳｉトランジスタ（ｎ－ｃｈ型、ｐ－ｃｈ型）の１／ｆノイズ特性を比較したデータである。
縦軸はＳｉｄ／Ｉｄ２・Ｌ・Ｗ［ｍ２／Ｈｚ］で、ドレイン電流のスペクトル密度をドレイン電流およびトランジスタのチャネルサイズで規格化した値であり、周波数１Ｈｚ乃至１０ｋＨｚの範囲で測定を行っている。なお、Ｌはトランジスタのチャネル長、Ｗはトランジスタのチャネル幅であり、ＯＳトランジスタはＬ／Ｗ＝３０ｎｍ／３０ｎｍまたはＬ／Ｗ＝３０ｎｍ／６０ｎｍ、ＳｉトランジスタはＬ／Ｗ＝０．８μｍ／１０μｍである。また、ＯＳトランジスタの測定条件は、Ｖｄ＝１．０Ｖ、Ｉｄ＝１μＡ、Ｓｉトランジスタの測定条件は、Ｖｄ＝０．１Ｖ、Ｉｄ＝１μＡである。
図３は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比）のＩＧＺＯターゲットを用いてスパッタ法で成膜した酸化物半導体層をチャネル形成領域に用いたＯＳトランジスタ（Ｌ／Ｗ＝３０ｎｍ／３０ｎｍ）のデータである。ＯＳトランジスタの１／ｆノイズは、ｎ－ｃｈ型のＳｉトランジスタよりも小さい。さらに、ｐ－ｃｈ型のＳｉトランジスタと比較すると、１Ｈｚ以上５００Ｈｚ以下の範囲では小さく、それより大きいの周波数においてはほぼ同等の結果となっている。すなわち、図３の周波数対数軸の１Ｈｚ以上１０ｋＨｚ以下の６０％以上の範囲において、１／ｆノイズは、ｐ－ｃｈ型のＳｉトランジスタよりもＯＳトランジスタの方が小さいといえる。
すなわち、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比）のＩＧＺＯターゲットを用いて作製したＯＳトランジスタは、Ｓｉトランジスタよりも１／ｆノイズ特性が良好であるといえる。したがって、例えば、当該ＯＳトランジスタをＣＭＯＳイメージセンサの画素などに用いることにより、Ｓｉトランジスタを用いる場合よりもノイズの少ない鮮明な画像を得ることが可能となる。また、Ｉｎ：Ｇａ：Ｚｎ＝３：１：４、または５：１：６（原子数比）のＩＧＺＯターゲットを用いて作製したＯＳトランジスタであってもよい。なお、上記原子数比近傍もその範疇に含まれる。
図１（Ａ）では、トランジスタ４１を例示している。図１（Ａ）に示すように、トランジスタ４１は、例えばトップゲート型のＯＳトランジスタとすることができる。ＯＳトランジスタは、層１２００上に形成された絶縁層８１ｃ上に設けられ、酸化物半導体層１３０と、ソース電極またはドレイン電極の一方として機能する導電層１４０と、ソース電極またはドレイン電極の他方として機能する導電層１５０と、ゲート絶縁層として機能する絶縁層１６０と、ゲート電極として機能する導電層１７０を有する。なお、絶縁層８１ｃは後述するバックゲート側のゲート絶縁層としての機能を有することもできる。
図１（Ａ）では、トランジスタ４１にバックゲート電極として機能する導電層１７３を設ける構成を例示している。画素回路に設けるＯＳトランジスタをトップゲート型トランジスタとする場合は、層１２００側を透過した光が層１１００に入射することがあるため、バックゲート電極を設けて遮光する構成とすることが好ましい。ただし、層１２００の厚さが十分にあり、光の透過量が許容範囲であれば、バックゲート電極を設けない構成とすることもできる。または、遮光層などが別途設けられている場合もバックゲート電極を設けない構成とすることもできる。
層１２００に設ける光電変換素子ＰＤには、単結晶シリコン基板に設けたフォトダイオードを用いることができる。当該フォトダイオードは、光電変換特性に優れている。また、当該フォトダイオードは、母材の単結晶シリコン基板が光電変換層として機能するため、比較的簡易に製造することができる。単結晶シリコン基板は必要に応じて研磨し、例えば３乃至３０μｍの厚さとすればよい。
なお、図１（Ａ）ではｐｎ接合型フォトダイオードを例示しており、図１（Ｂ）に示す回路図に従って、領域５１０をカソード（ｎ型領域）、領域５２０をアノード（ｐ型領域）とすることができる。例えば、ｐ型の単結晶シリコン基板を用い、領域５１０にリンなどのドーパントを添加することでｎ型化すればよい。
また、層１２００に設けるフォトダイオードは、図４（Ａ）に示すように領域５１０と絶縁層８１ｄとの間の一部に領域５１０とは逆の導電型を有する領域５３０を設けてもよい。なお、図４（Ｂ）に示すように領域５１０と絶縁層８１ｄとの間の全域に領域５３０が設けられていてもよい。このような構成とすることで、フォトダイオードが埋め込み型となるため、シリコンと絶縁層の界面で発生するノイズを抑えることができる。
また、層１２００に設けるフォトダイオードは、図４（Ｃ）に示すように画素間に隔壁を設ける構成としてもよい。当該隔壁は、画素間に溝を形成し、絶縁層８１ｅで当該溝を充填するように形成すればよい。このような構成とすることで、斜め方向から入射される光（迷光）の侵入を防止することができる。
なお、隔壁としては、シリコンよりも屈折率の低い材料を用いることが好ましい。例えば、絶縁層８１ｅには前述した材料を用いればよい。または、光を吸収しやすい材料を用いて隔壁を形成してもよい。例えば、カーボンブラックなどのカーボン系黒色顔料、チタンブラックなどのチタン系黒色顔料、鉄の酸化物、銅およびクロムの複合酸化物、銅、クロムおよび亜鉛の複合酸化物、などの材料が添加された樹脂などを用いることもできる。
また、層１２００に設けるフォトダイオードは、図４（Ｄ）に示すように領域５２０と絶縁層８１ｅとの間に領域５２０と同じ導電型で領域５２０よりもドーパント濃度の高い領域５４０を設けてもよい。このような構成とすることで、キャリアを効率良く収集することができる。
また、層１２００に設けるフォトダイオードは、図４（Ｅ）に示すように領域５３０と隣接して領域５４０を設けてもよい。
なお、図１（Ａ）、図４（Ａ）、（Ｂ）、（Ｃ）の構成では、複数の画素毎に領域５２０と配線７１が電気的に接続する構成とすればよい。また、図４（Ｄ）の構成では、複数の画素毎に領域５４０と配線７１が領域５４５を介して電気的に接続する構成とすればよい。なお、領域５４５は領域５４０と同様に、領域５２０と同じ導電型で領域５２０よりもドーパント濃度の高い領域である。また、図４（Ｅ）の構成では、各領域５４０が配線７１と電気的に接続する構成とすればよい。
本発明の一態様の撮像装置では、図１（Ａ）に示すように、トランジスタ４１のソースまたはドレインの一方と光電変換素子ＰＤの一方の電極との電気的な接続は、導電体８２を介して行う。導電体８２は、絶縁層８１ｂ、導電層１４０、酸化物半導体層１３０、絶縁層８１ｃおよび絶縁層８１ｄを貫通するように設けられる。
このような構成とすることで、複数の導電体８２、および接続配線などを用いたブリッジ接続を行うことなく上記電気的な接続を得ることができ、工程を簡略化することができる。また、トランジスタ４１の形成前に絶縁層８１ｃ、８１ｄなどに開口部を設ける必要がなく、段差などの形状に起因した工程不良の発生を抑えることができる。
なお、導電体８２と光電変換素子ＰＤの一方の電極との電気的な接続は、図５（Ａ）に示すように導電層５５０を介して行ってもよい。導電層５５０には、例えばＷ、Ｔａ、Ａｌ、Ｔｉ、Ｎｉ、ＳＵＳ、Ｐｄなどの金属層を用いることができる。導電層５５０は、光電変換素子ＰＤの電極として作用するほか、導電体８２を設ける貫通口を形成する際のエッチングストッパーとしても作用する。また、トランジスタに対する遮光層、および光電変換素子ＰＤの反射電極としても作用する。
また、導電体８２は、図５（Ｂ）に示すように導電層１４０および酸化物半導体層１３０を貫通せず、導電層１４０の上面および側面、ならびに酸化物半導体層１３０の側面と接することで電気的な接続を得てもよい。導電層１４０には、主に難エッチング材料である金属層が用いられるため、このような構成とすることで貫通口を形成する際のエッチング工程の負荷を低減することができる。
また、図５（Ｃ）に示すように、光電変換素子ＰＤの一方の電極と電気的な接続を有する導電層５６０と導電体８２が電気的な接続を有する構成としてもよい。導電層５６０は、絶縁層８１ｄに開口部を設けた後、導電層１７３と同一の工程で形成すればよい。導電層５６０は、導電体８２を設ける貫通口を形成する際のエッチングストッパーとして作用する。
また、例えば画素２０が有する各トランジスタ４１のバックゲート電極を共通化することができる。この場合、画素２０を図６（Ａ）に示す構成とすることができる。また、例えばトランジスタ４１以外においても、層１１００に設けられた各トランジスタのバックゲート電極を共通化することができる。以上のような構成の画素２０では、導電層１７３によるトランジスタに対する遮光効果を高めることができる。
また、図６（Ｂ）に示すように、導電層１７３と配線７１を電気的に接続する構成としてもよい。図６（Ｂ）では、画素２０ａ、画素２０ｂおよび画素２０ｃが有する導電層１７３が、配線７１と電気的に接続された場合の構成を示している。当該構成とすることにより、配線７１の電位と、画素２０が有するトランジスタのバックゲート電位とを同時に制御することができるため、画素２０の動作を簡単に制御することができる。
なお、図６（Ａ）、（Ｂ）に示す構成の画素２０において、導電体８２と、導電層１７３とは交差しない構成としている。
また、画素２０は図７（Ａ）に示す構成とすることができる。当該構成の画素２０では、単結晶シリコン基板５００に領域１４３および領域１５３が設けられている。領域１４３および領域１５３は、領域５１０と同様に、例えばリンなどのドーパントを添加することにより形成したｎ型領域とすることができる。
また、酸化物半導体層１３０は、領域１４３および領域１５３に接するように設けられる。そして、導電層１４０は領域１４３と重なるように設けられ、導電層１５０は領域１５３と重なるように設けられる。当該構成では、領域１４３および、導電層１４０と領域１４３に挟まれた領域はソースまたはドレインの一方として機能し、領域１５３および、導電層１５０と領域１５３に挟まれた領域はソースまたはドレインの他方として機能する。つまり、トランジスタ４１は、酸化物半導体層１３０の他、単結晶シリコン基板５００にもチャネル領域が形成される。したがって、トランジスタ４１のチャネル領域は、酸化物半導体とシリコンとの積層構造となる。これにより、トランジスタ４１のオン電流を大きくすることができる。
また、領域１４３は延在して領域５１０を形成しており、これによりトランジスタ４１のソースまたはドレインの一方と、光電変換素子ＰＤの一方の電極とが電気的に接続されている。つまり、トランジスタ４１のソースまたはドレインの一方と、光電変換素子ＰＤの一方の電極とを電気的に接続するための導電層等を設ける必要がない。これにより、本発明の一態様の撮像装置の製造工程を簡略化することができる。
また、本発明の一態様に用いるＯＳトランジスタは、図７（Ｂ）に示す構成であってもよい。図７（Ｂ）に示すトランジスタは、光電変換素子ＰＤの領域５１０と接し、ソース電極またはドレイン電極の一方として機能する導電層１４０と、領域５１０が露出するように絶縁層８１ｊに設けられた開口部を覆う酸化物半導体層１３０と、酸化物半導体層１３０上に設けられたソース電極またはドレイン電極の他方として機能する導電層１５０と、酸化物半導体層１３０とゲート絶縁層として機能する絶縁層１６０を介して重なるゲート電極として機能する導電層１７０を有する。
このような構成は、縦型トランジスタと呼ぶこともできる。縦型トランジスタでは、絶縁層８１ｊに設けられた開口部の側壁を含む領域がチャネル領域となるため、トランジスタの占有面積を小さくすることができる。
なお、図７（Ａ）、（Ｂ）に示す構成の画素２０では、絶縁層８１ｃおよび絶縁層８１ｄが設けられていない。
層１３００には、遮光層１５３０、光学変換層１５５０ａ、１５５０ｂ、１５５０ｃ、マイクロレンズアレイ１５４０などを設けることができる。
層１２００と接する領域には、絶縁層８１ｅが形成される。絶縁層８１ｅは可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層８１ｅ上には遮光層１５３０を設けることができる。遮光層１５３０は隣り合う画素の境に配置され、斜め方向から侵入する迷光を遮蔽する機能を有する。遮光層１５３０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。
絶縁層８１ｅ上および遮光層１５３０上には光学変換層１５５０ａ、１５５０ｂ、１５５０ｃを設けることができる。例えば、光学変換層１５５０ａ、１５５０ｂ、１５５０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などのカラーフィルタを割り当てることにより、カラー画像を得ることができる。
なお、光学変換層に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
また、光学変換層にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤで検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものを用いることができる。
光学変換層１５５０ａ、１５５０ｂ、１５５０ｃ上には、マイクロレンズアレイ１５４０を設けることができる。マイクロレンズアレイ１５４０が有する個々のレンズを通る光が直下の光学変換層１５５０ａ、１５５０ｂ、１５５０ｃを通り、光電変換素子ＰＤに照射されるようになる。
また、画素２０は図８に示すように、層１１００、層１２００および層１３００の他、層１４００を有する構成とすることができる。層１４００は、例えばカラムドライバおよびロードライバなどの駆動回路、Ａ／Ｄコンバータなどのデータ変換回路、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路などのノイズ低減回路、および撮像装置全体の制御回路など、画素回路以外の外部回路を有する。
層１４００は単結晶シリコン基板６００に設けられたトランジスタ４６、４７、およびトランジスタ４６，４７上に設けられた絶縁層８１ｆ、８１ｇ、８１ｈなどを有する。
トランジスタ４６およびトランジスタ４７などの活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ４６およびトランジスタ４７などの信頼性を向上させる効果がある。一方、トランジスタ４１などのチャネル形成領域である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ４１などの信頼性を低下させる要因となる場合がある。したがって、Ｓｉトランジスタを有する一方の層と、ＯＳトランジスタを有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８１ｈを設けることが好ましい。絶縁層８１ｈにより、一方の層に水素を閉じ込めることでトランジスタ４６およびトランジスタ４７などの信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ４１などの信頼性も向上させることができる。
絶縁層８１ｇに埋没する領域を有するように導電層６４および導電層９４が形成されている。導電層６４は、絶縁層８１ｆに形成された開口部を埋めるように設けられた導電層を介して、トランジスタ４７のゲートと電気的に接続されている。導電層９４は、絶縁層８１ｆに形成された開口部を埋めるように設けられた導電層を介して、トランジスタ４７のソースまたはドレインの一方と電気的に接続されている。
トランジスタ４６およびトランジスタ４７と、トランジスタ４１と、は互いにゲートの上面が向かい合うように配置されている。また、絶縁層８１ｅと接し、マイクロレンズアレイ１５４０と重なる領域を有さないように導電層８４が設けられている。つまり、導電層８４は、単結晶シリコン基板５００の、光電変換素子ＰＤの受光面側に設けられている。
導電層９４と、導電層８４と、は導電体８３を介して電気的に接続されている。なお、導電体８３はマイクロレンズアレイ１５４０と重なる領域を有しない。導電体８３は、絶縁層８１ａ乃至絶縁層８１ｅ、絶縁層８１ｇ、絶縁層８１ｈおよび単結晶シリコン基板５００に形成された開口部を埋めるように設けられている。つまり、導電体８３は、画素２０を有する領域の外部に、層１１００および層１２００を貫通して設けられている。当該構成とすることにより、本発明の一態様の撮像装置の製造工程を簡略化することができる。
なお、単結晶シリコン基板５００に設けられた開口部には絶縁層８１ｅが埋め込まれており、絶縁層８１ｅと接するように導電体８３が設けられている。つまり、導電体８３と単結晶シリコン基板５００とは接する領域を有さない。当該構成とすることにより、導電体８３と光電変換素子ＰＤが導通することを抑制することができる。
本発明の一態様の撮像装置は図９に示す構成とすることができる。当該構成の撮像装置は、導電体８３が、絶縁層８１ｆおよび単結晶シリコン基板６００に形成された開口部を埋めるように設けられている。つまり、導電体８３は、画素２０を有する領域の外部に、層１４００を貫通して設けられている。
なお、図８および図９においてトランジスタ４６およびトランジスタ４７はフィン型の構成を例示しているが、図１０（Ａ）に示すようにプレーナー型であってもよい。または、図１０（Ｂ）に示すように、シリコン薄膜のチャネル形成領域６６０を有するトランジスタであってもよい。チャネル形成領域６６０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる。
図１１（Ａ）は、本発明の一態様の撮像素子１１のブロック図である。撮像素子１１は、画素アレイ２１と、列ドライバ２３と、行ドライバ２４と、アナログスイッチ２５と、電流源回路２６と、端子３０を有する。
画素アレイ２１は、マトリクス状に配列された画素２０と、各種配線を有している。図１１（Ａ）では、配線６３（ＳＥ）と、配線９１（ＯＵＴ１）を図示しているが、その他の配線は省略している。
列ドライバ２３および行ドライバ２４はシフトレジスタ回路で構成が可能であり、単極性のＯＳトランジスタのみで構成することができる。また、アナログスイッチ２５および電流源回路２６には、ＯＳトランジスタを用いることができる。つまり、層１１００には、画像データを外部に出力するための回路も設けることができる。
なお、図１１（Ａ）に示す構成において、配線９２（ＯＵＴ２）を介して端子３０に出力されるデータはアナログデータである。当該アナログデータをデジタルデータに変換するためには撮像素子１１の外部に設けられたＡ／Ｄコンバータに当該アナログデータを出力する。
図１１（Ｂ）は、Ａ／Ｄコンバータ１２の一例を示すブロック図である。Ａ／Ｄコンバータ１２は、コンパレータ２８、カウンター回路２９等を有し、配線９３に複数ビットのデジタルデータを出力することができる。
コンパレータ２８では、端子３０から端子３１に入力される信号電位と、上昇または下降するように掃引される基準電位（ＶＲＥＦ）とが比較される。そして、コンパレータ２８の出力に応じてカウンター回路２９が動作し、配線９３（ＯＵＴ３）にデジタル信号が出力される。
ここで、Ａ／Ｄコンバータ１２は、高速動作および省電力化のため、ＣＭＯＳ回路を構成できるＳｉトランジスタで形成することが好ましい。
撮像素子１１とＡ／Ｄコンバータ１２との接続は、例えば、図１１（Ｃ）に示すように、端子３０と端子３１とをワイヤボンディング法などを用いてワイヤで接続すればよい。
ここで、ＯＳトランジスタで形成することができる単極性シフトレジスタの構成について、図１２を用いて説明する。
図１２（Ａ）に示すシフトレジスタ７００は、ｎ個（ｎは２以上の自然数。）のパルス出力回路７１０を有する。本明細書等では、１段目のパルス出力回路７１０を「パルス出力回路７１０＿１」と記す場合があり、ｎ段目のパルス出力回路７１０を「パルス出力回路７１０＿ｎ」と記す場合がある。また、ｉ段目（ｉは１以上ｎ以下の自然数。）のパルス出力回路７１０を「パルス出力回路７１０＿ｉ」と記す場合がある。なお、パルス出力回路７１０が有する端子や出力信号ＯＵＴなどについても上記と同様に記す場合がある。例えば、パルス出力回路７１０＿ｉの出力信号ＯＵＴを「出力信号ＯＵＴ＿ｉ」と記す場合がある。
また、シフトレジスタ７００は、リセット信号ＲＥＳが供給される配線７０５と、クロック信号が供給される配線７０１乃至配線７０４を有している。配線７０１には第１のクロック信号ＣＬＫ１が供給され、配線７０２には第２のクロック信号ＣＬＫ２が供給され、配線７０３には第３のクロック信号ＣＬＫ３が供給され、配線７０４には第４のクロック信号ＣＬＫ４が供給される。
クロック信号は、一定の間隔でＨ電位とＬ電位に変化する信号であり、第１のクロック信号ＣＬＫ１乃至第４のクロック信号ＣＬＫ４は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号ＣＬＫ１乃至第４のクロック信号ＣＬＫ４を利用して、パルス出力回路の制御等を行う。
パルス出力回路７１０は、端子７１１乃至端子７１６を有している（図１２（Ｂ）参照。）。端子７１１、端子７１２は、配線７０１乃至配線７０４のいずれかと電気的に接続されている。例えば、図１２（Ａ）において、パルス出力回路７１０＿１は、端子７１１が配線７０１と電気的に接続され、端子７１２が配線７０２と電気的に接続されている。また、パルス出力回路７１０＿２は、端子７１１が配線７０２と電気的に接続され、端子７１２が配線７０３と電気的に接続されている。また、端子７１４が配線７０５と電気的に接続されている。
パルス出力回路７１０＿１の端子７１３には、スタート信号ＳＰが供給され、端子７１６からは、出力信号ＯＵＴ＿１が出力される。また、パルス出力回路７１０＿ｉの端子７１３は、パルス出力回路７１０＿ｉ－１（ｉ－１段目のパルス出力回路７１０）の端子７１５と電気的に接続されている。また、パルス出力回路７１０＿ｉの端子７１５は、パルス出力回路７１０＿ｉ＋１の端子７１３と電気的に接続されている。パルス出力回路７１０＿ｉの端子７１６からは、出力信号ＯＵＴ＿ｉが出力される。また、ｎ段目のパルス出力回路７１０＿ｎの端子７１６からは、出力信号ＯＵＴ＿ｎが出力される。
なお、パルス出力回路７１０＿ｎは、端子７１５を有さなくてもよい。パルス出力回路７１０＿ｎが端子７１５を有する場合は、当該端子７１５（端子７１５＿ｎ）を１段目のパルス出力回路７１０＿１の端子７１３（端子７１３＿１）と電気的に接続する場合もある。
次に、パルス出力回路７１０の構成について説明する（図１２（Ｃ）参照。）。パルス出力回路７１０は、トランジスタ７２１、トランジスタ７２２、トランジスタ７２４乃至トランジスタ７２９、トランジスタ７３１、トランジスタ７３２、容量素子７３３、および容量素子７３４を有している。
トランジスタ７２１のソースまたはドレインの一方は配線７４１と電気的に接続され、ソースまたはドレインの他方はノード７６２と電気的に接続され、ゲートは端子７１２と電気的に接続されている。トランジスタ７２２のソースまたはドレインの一方は配線７４１と電気的に接続され、ソースまたはドレインの他方はノード７６２と電気的に接続され、ゲートは端子７１４と電気的に接続されている。トランジスタ７２４のソースまたはドレインの一方は配線７４１と電気的に接続され、ソースまたはドレインの他方はノード７６３と電気的に接続され、ゲートは端子７１３と電気的に接続されている。トランジスタ７２５のソースまたはドレインの一方はノード７６３と電気的に接続され、ソースまたはドレインの他方は配線７４６と電気的に接続され、ゲートはノード７６２と電気的に接続されている。トランジスタ７２６のソースまたはドレインの一方は端子７１１と電気的に接続され、ソースまたはドレインの他方は端子７１５と電気的に接続され、ゲートはノード７６１と電気的に接続されている。トランジスタ７２７のソースまたはドレインの一方は端子７１５と電気的に接続され、ソースまたはドレインの他方は配線７４６と電気的に接続され、ゲートはノード７６２と電気的に接続されている。トランジスタ７２８のソースまたはドレインの一方は端子７１１と電気的に接続され、ソースまたはドレインの他方は端子７１６と電気的に接続され、ゲートはノード７６１と電気的に接続されている。トランジスタ７２９のソースまたはドレインの一方は端子７１６と電気的に接続され、ソースまたはドレインの他方は配線７４６と電気的に接続され、ゲートはノード７６２と電気的に接続されている。トランジスタ７３１のソースまたはドレインの一方はノード７６２と電気的に接続され、ソースまたはドレインの他方は配線７４６と電気的に接続され、ゲートは端子７１３と電気的に接続されている。トランジスタ７３２のソースまたはドレインの一方はノード７６３と電気的に接続され、ソースまたはドレインの他方はノード７６１と電気的に接続され、ゲートは配線７４１と電気的に接続されている。容量素子７３３の一方の電極はノード７６２と電気的に接続され、他方の電極は配線７４６と電気的に接続されている。
また、画素２０に用いるトランジスタは、図１３（Ａ）に示すように、トランジスタ４１乃至４４にバックゲートを設けた回路構成であってもよい。図１３（Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができる。
それぞれのバックゲートに接続される配線７５乃至７８には、個別に異なる電位を供給することができる。または、図１３（Ｂ）に示すように、トランジスタ４１およびトランジスタ４２が有するバックゲートに接続される配線は電気的に接続されていてもよい。また、トランジスタ４３およびトランジスタ４４が有するバックゲートに接続される配線は電気的に接続されていてもよい。
ｎ－ｃｈ型のトランジスタでは、バックゲートにソース電位よりも低い電位を印加すると、しきい値電圧はプラス方向にシフトする。逆に、バックゲートにソース電位よりも高い電位を印加すると、しきい値電圧はマイナス方向にシフトする。したがって、予め定められたゲート電圧で各トランジスタのオン、オフを制御する場合、バックゲートにソース電位よりも低い電位を印加すると、オフ電流を小さくすることができる。また、バックゲートにソース電位よりも高い電位を印加すると、オン電流を小さくすることができる。
図１（Ｂ）、図４（Ａ）、（Ｂ）、図１３（Ａ）、（Ｂ）に示す回路では、ノードＦＤの電位保持能力が高いことが望まれるため、前述したようにトランジスタ４１、４２にはオフ電流の低いＯＳトランジスタを用いることが好ましい。トランジスタ４１、４２のバックゲートにソース電位よりも低い電位を印加することで、オフ電流をより小さくすることができる。したがって、ノードＦＤの電位保持能力を高めることができる。
また、前述したように、トランジスタ４３、４４にはオン電流の高いトランジスタを用いることが好ましい。トランジスタ４３、４４のバックゲートにソース電位よりも高い電位を印加することで、オン電流をより大きくすることができる。したがって、配線９１（ＯＵＴ１）に出力される読み出し電位を速やかに確定することができる、すなわち、高い周波数で動作させることができる。
なお、トランジスタ４４は、図１３（Ｃ）に示すようにフロントゲートと同じ電位がバックゲートに印加される構成であってもよい。
また、撮像装置の内部では、各電源電位の他、信号電位および上記バックゲートに印加する電位など、複数の電位を用いる。撮像装置の外部から複数の電位を供給すると、端子数などが増加するため、撮像装置の内部で複数の電位を生成する電源回路を有していることが好ましい。
図１４に示すタイミングチャートを用いて、図１３（Ａ）に示す画素回路の動作を説明する。タイミングチャートにおいて、“Ｖ１”は基準電位よりも高い電位であり、例えば高電源電位（ＶＤＤ）とすることができる。“Ｖ０”は基準電位、すなわちソース電位であり、例えば、０Ｖ、ＧＮＤ電位または低電源電位（ＶＳＳ）とすることができる。
まず、時刻Ｔ１において、配線６２（ＲＳ）および配線６１（ＴＸ）の電位を“Ｖ１”とすると、トランジスタ４１、４２が導通し、ノードＦＤはリセット電位（例えばＶＤＤ）にリセットされる（リセット動作）。このとき、配線７５および配線７６を“Ｖ０”より高い電位（＞“Ｖ０”）とすることで、トランジスタ４１、４２のオン電流が高められ、速やかにリセット動作を行うことができる。
時刻Ｔ２に配線６２（ＲＳ）の電位を“Ｖ０”とすると、トランジスタ４２が非導通となり、リセット動作が終了して蓄積動作が開始される。このとき、配線７６を“Ｖ０”より低い電位とすることで、トランジスタ４２のオフ電流を低くすることができ、リーク電流によるノードＦＤへの電荷の供給を防止することができる。なお、時刻Ｔ２において、配線７５の電位を“Ｖ０”としてもよい。
時刻Ｔ３に配線６１（ＴＸ）の電位を“Ｖ０”とすると、トランジスタ４１が非導通となり、ノードＦＤの電位が確定して保持される（保持動作）。このとき、配線７５を“Ｖ０”より低い電位（＜“Ｖ０”）とすることで、トランジスタ４１のオフ電流を低くすることができ、リーク電流によるノードＦＤから電荷の流出を防止することができる。
時刻Ｔ４に配線６３（ＳＥ）の電位を“Ｖ１”とすると、トランジスタ４４が導通し、トランジスタ４３に流れる電流に従って配線９１（ＯＵＴ１）の電位が変化する（読み出し動作）。このとき、配線７７および配線７８を“Ｖ０”より高い電位（＞“Ｖ０”）とすることで、トランジスタ４３、４４のオン電流が高められ、速やかに配線９１（ＯＵＴ１）の電位を確定することができる。
時刻Ｔ５に配線６３（ＳＥ）の電位を“Ｖ０”とすると、トランジスタ４４が非導通となり、読み出し動作が完了する。なお、読み出し動作が終了するまで、ノードＦＤの電位が変化しないように配線７５、７６の電位を“Ｖ０”より低い電位（＜“Ｖ０”）に保持しておくことが好ましい。なお、上記説明において、配線７６は配線７５と同じタイミングで電位を変化させてもよい。
以上により、ノードＦＤの電位に従った信号を読み出すことができる。なお、図１（Ｂ）に示す画素２０は、図１４に示すタイミングチャートの配線７５乃至７８の制御を省いて動作させればよい。図１３（Ｂ）に示す画素２０は、図１４に示すタイミングチャートの配線７６、７８の制御を省いて動作させればよい。
また、本発明の一態様の画素回路は、図１５（Ａ）、（Ｂ）に示すように複数の画素でトランジスタを共有する構成としてもよい。
図１５（Ａ）に示すトランジスタ共有型の画素は、画素２０ｈ乃至２０ｋはそれぞれ光電変換素子ＰＤおよびトランジスタ４１を個別に有し、トランジスタ４２、４３、４４および容量素子Ｃ１を共有している構成である。画素２０ｈ乃至２０ｋが有するトランジスタ４１のそれぞれは、配線６１ｈ乃至６１ｋで動作が制御される。当該構成では、画素ごとにリセット動作、蓄積動作、保持動作、読み出し動作を順次行うことができ、主にローリングシャッタ方式を用いた撮像に適している。
図１５（Ｂ）に示すトランジスタ共有型の画素は、画素２０ｈ乃至２０ｋはそれぞれ光電変換素子ＰＤおよびトランジスタ４１、４５を個別に有し、トランジスタ４２、４３、４４および容量素子Ｃ１を共有している構成である。配線６５（ＧＰＤ）の電位により動作が制御されるトランジスタ４５を光電変換素子ＰＤと配線７１（ＶＰＤ）との間に設けることで、光電変換素子ＰＤのカソードに電位を保持することができる。したがって、全ての画素で同時にリセット動作、蓄積動作、保持動作を順次行い、画素ごとに読み出し動作を行うグローバルシャッタ方式を用いた撮像に適している。
図１５（Ａ）、（Ｂ）に示す画素回路は、配線９１（ＯＵＴ１）が延在する方向（以下、垂直方向）に並んだ複数の画素（画素２０ｈ、２０ｉ、２０ｊ、２０ｋ）でトランジスタを共有する構成を示しているが、配線６３（ＳＥ）が延在する方向（以下、水平方向）に並んだ複数の画素でトランジスタを共有する構成であってもよい。または、水平垂直方向に並んだ複数の画素でトランジスタを共有する構成であってもよい。
また、トランジスタを共有する画素数は４画素に限らず、２画素、３画素、または５画素以上であってもよい。
図１５（Ａ）、（Ｂ）においては、図１（Ｂ）に示す配線７２（ＶＲＳ）と配線７３（ＶＰＩ）とを統合して、配線７２（ＶＲＳ）を省く構成を示しているが、配線７２（ＶＲＳ）を有する構成であってもよい。また、容量素子Ｃ１の他方の電極は、配線７３（ＶＰＩ）と接続する例を示しているが、配線７１（ＶＰＤ）と接続してもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできるＯＳトランジスタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図１６（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図である。図１６（Ａ）は上面図であり、図１６（Ａ）に示す一点鎖線Ｂ１－Ｂ２方向の断面が図１６（Ｂ）に相当する。また、図１６（Ａ）に示す一点鎖線Ｂ３－Ｂ４方向の断面が図１８（Ａ）に相当する。また、一点鎖線Ｂ１－Ｂ２方向をチャネル長方向、一点鎖線Ｂ３－Ｂ４方向をチャネル幅方向と呼称する。
トランジスタ１０１は、基板１１９と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい。
導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０はゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
図１６（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導電層１４０および導電層１５０とそれぞれ接しており、導電層１４０および導電層１５０として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗化することができる。
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵抗のｎ型となる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることもできる。
導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
絶縁層１７５は、主に酸化物半導体層１３０に対して外部からの不純物の拡散を抑制するブロッキング層として作用するが、適切な材料を選択することで導電層１７０の酸化防止や、酸化物半導体層１３０の一部を低抵抗化する水素の供給源としての機能も有する。
本発明の一態様のトランジスタは、図１６（Ｃ）、（Ｄ）に示す構成であってもよい。図１６（Ｃ）はトランジスタ１０２の上面図であり、図１６（Ｃ）に示す一点鎖線Ｃ１－Ｃ２方向の断面が図１６（Ｄ）に相当する。また、図１６（Ｃ）に示す一点鎖線Ｃ３－Ｃ４方向の断面は、図１８（Ｂ）に相当する。また、一点鎖線Ｃ１－Ｃ２方向をチャネル長方向、一点鎖線Ｃ３－Ｃ４方向をチャネル幅方向と呼称する。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０との間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高いトランジスタを形成しやすい。
本発明の一態様のトランジスタは、図１６（Ｅ）、（Ｆ）に示す構成であってもよい。図１６（Ｅ）はトランジスタ１０３の上面図であり、図１６（Ｅ）に示す一点鎖線Ｄ１－Ｄ２方向の断面が図１６（Ｆ）に相当する。また、図１６（Ｅ）に示す一点鎖線Ｄ３－Ｄ４方向の断面は、図１８（Ａ）に相当する。また、一点鎖線Ｄ１－Ｄ２方向をチャネル長方向、一点鎖線Ｄ３－Ｄ４方向をチャネル幅方向と呼称する。
トランジスタ１０３は、基板１１９と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０はゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
図１６（Ｆ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
本発明の一態様のトランジスタは、図１７（Ａ）、（Ｂ）に示す構成であってもよい。図１７（Ａ）はトランジスタ１０４の上面図であり、図１７（Ａ）に示す一点鎖線Ｅ１－Ｅ２方向の断面が図１７（Ｂ）に相当する。また、図１７（Ａ）に示す一点鎖線Ｅ３－Ｅ４方向の断面は、図１８（Ａ）に相当する。また、一点鎖線Ｅ１－Ｅ２方向をチャネル長方向、一点鎖線Ｅ３－Ｅ４方向をチャネル幅方向と呼称する。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
図１７（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる。
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３２と同様に低抵抗化することができる。
領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４および領域３３５の長さが１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３５の低抵抗化を行わない場合もある。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小さいため、高速動作用途に適している。
本発明の一態様のトランジスタは、図１７（Ｃ）、（Ｄ）に示す構成であってもよい。図１７（Ｃ）はトランジスタ１０５の上面図であり、図１７（Ｃ）に示す一点鎖線Ｆ１－Ｆ２方向の断面が図１７（Ｄ）に相当する。また、図１７（Ｃ）に示す一点鎖線Ｆ３－Ｆ４方向の断面は、図１８（Ａ）に相当する。また、一点鎖線Ｆ１－Ｆ２方向をチャネル長方向、一点鎖線Ｆ３－Ｆ４方向をチャネル幅方向と呼称する。
トランジスタ１０５は、基板１１９と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層などを有していてもよい。
導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５および絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５２）はドレイン電極層として作用させることができる。
本発明の一態様のトランジスタは、図１７（Ｅ）、（Ｆ）に示す構成であってもよい。図１７（Ｅ）はトランジスタ１０６の上面図であり、図１７（Ｅ）に示す一点鎖線Ｇ１－Ｇ２方向の断面が図１７（Ｆ）に相当する。また、図１７（Ｅ）に示す一点鎖線Ｇ３－Ｇ４方向の断面は、図１８（Ａ）に相当する。また、一点鎖線Ｇ１－Ｇ２方向をチャネル長方向、一点鎖線Ｇ３－Ｇ４方向をチャネル幅方向と呼称する。
トランジスタ１０６は、基板１１９と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜）などを有していてもよい。
導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジスタ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５２）はドレイン電極層として作用させることができる。
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０および導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸素の供給を容易とすることができる。
トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびトランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半導体層の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触抵抗を低減することができる。
本発明の一態様のトランジスタは、図１９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すチャネル長方向の断面図、ならびに図１８（Ｃ）、（Ｄ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０と基板１１９との間に導電層１７３を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図１９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１７３を同電位とするには、例えば、図１８（Ｄ）に示すように、導電層１７０と導電層１７３とをコンタクトホールを介して電気的に接続すればよい。
図１６および図１７におけるトランジスタ１０１乃至トランジスタ１０６では、酸化物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であってもよい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図２０（Ｂ）、（Ｃ）または図２０（Ｄ）、（Ｅ）に示す酸化物半導体層１３０と入れ替えることができる。
図２０（Ａ）は酸化物半導体層１３０の上面図であり、図２０（Ｂ）、（Ｃ）は、二層構造である酸化物半導体層１３０の断面図である。また、図２０（Ｄ）、（Ｅ）は、三層構造である酸化物半導体層１３０の断面図である。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それぞれ組成の異なる酸化物半導体層などを用いることができる。
本発明の一態様のトランジスタは、図２１（Ａ）、（Ｂ）に示す構成であってもよい。図２１（Ａ）はトランジスタ１０７の上面図であり、図２１（Ａ）に示す一点鎖線Ｈ１－Ｈ２方向の断面が図２１（Ｂ）に相当する。また、図２１（Ａ）に示す一点鎖線Ｈ３－Ｈ４方向の断面が図２３（Ａ）に相当する。また、一点鎖線Ｈ１－Ｈ２方向をチャネル長方向、一点鎖線Ｈ３－Ｈ４方向をチャネル幅方向と呼称する。
トランジスタ１０７は、基板１１９と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい。
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、トランジスタ１０１と同様の構成を有する。
本発明の一態様のトランジスタは、図２１（Ｃ）、（Ｄ）に示す構成であってもよい。図２１（Ｃ）はトランジスタ１０８の上面図であり、図２１（Ｃ）に示す一点鎖線Ｉ１－Ｉ２方向の断面が図２１（Ｄ）に相当する。また、図２１（Ｃ）に示す一点鎖線Ｉ３－Ｉ４方向の断面が図２３（Ｂ）に相当する。また、一点鎖線Ｉ１－Ｉ２方向をチャネル長方向、一点鎖線Ｉ３－Ｉ４方向をチャネル幅方向と呼称する。
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７０の端部と一致しない点がトランジスタ１０７と異なる。
本発明の一態様のトランジスタは、図２１（Ｅ）、（Ｆ）に示す構成であってもよい。図２１（Ｅ）はトランジスタ１０９の上面図であり、図２１（Ｅ）に示す一点鎖線Ｊ１－Ｊ２方向の断面が図２１（Ｆ）に相当する。また、図２１（Ｅ）に示す一点鎖線Ｊ３－Ｊ４方向の断面が図２３（Ａ）に相当する。また、一点鎖線Ｊ１－Ｊ２方向をチャネル長方向、一点鎖線Ｊ３－Ｊ４方向をチャネル幅方向と呼称する。
トランジスタ１０９は、基板１１９と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
本発明の一態様のトランジスタは、図２２（Ａ）、（Ｂ）に示す構成であってもよい。図２２（Ａ）はトランジスタ１１０の上面図であり、図２２（Ａ）に示す一点鎖線Ｋ１－Ｋ２方向の断面が図２２（Ｂ）に相当する。また、図２２（Ａ）に示す一点鎖線Ｋ３－Ｋ４方向の断面が図２３（Ａ）に相当する。また、一点鎖線Ｋ１－Ｋ２方向をチャネル長方向、一点鎖線Ｋ３－Ｋ４方向をチャネル幅方向と呼称する。
トランジスタ１１０は、領域３３１および領域３３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
本発明の一態様のトランジスタは、図２２（Ｃ）、（Ｄ）に示す構成であってもよい。図２２（Ｃ）はトランジスタ１１１の上面図であり、図２２（Ｃ）に示す一点鎖線Ｌ１－Ｌ２方向の断面が図２２（Ｄ）に相当する。また、図２２（Ｃ）に示す一点鎖線Ｌ３－Ｌ４方向の断面が図２３（Ａ）に相当する。また、一点鎖線Ｌ１－Ｌ２方向をチャネル長方向、一点鎖線Ｌ３－Ｌ４方向をチャネル幅方向と呼称する。
トランジスタ１１１は、基板１１９と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、トランジスタ１０５と同様の構成を有する。
本発明の一態様のトランジスタは、図２２（Ｅ）、（Ｆ）に示す構成であってもよい。図２２（Ｅ）はトランジスタ１１２の上面図であり、図２２（Ｅ）に示す一点鎖線Ｍ１－Ｍ２方向の断面が図２２（Ｆ）に相当する。また、図２２（Ｅ）に示す一点鎖線Ｍ３－Ｍ４方向の断面が図２３（Ａ）に相当する。また、一点鎖線Ｍ１－Ｍ２方向をチャネル長方向、一点鎖線Ｍ３－Ｍ４方向をチャネル幅方向と呼称する。
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と同様の構成を有する。
本発明の一態様のトランジスタは、図２４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すチャネル長方向の断面図、ならびに図２３（Ｃ）、（Ｄ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０と基板１１９との間に導電層１７３を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図２４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の幅よりも短くしてもよい。
本発明の一態様のトランジスタは、図２５（Ａ）、（Ｂ）、（Ｃ）に示す構成とすることもできる。図２５（Ａ）は上面図であり、図２５（Ｂ）は、図２５（Ａ）に示す一点鎖線Ｎ１－Ｎ２に対応する断面図であり、図２５（Ｃ）は、図２５（Ａ）に示す一点鎖線Ｎ３－Ｎ４に対応する断面図である。なお、図２５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ１１３は、酸化物半導体層１３０ｃおよび絶縁層１６０が導電層１４１および導電層１５１を覆う構成である点を除き、トランジスタ１１１と同様の構成を有する。該構成とすることにより、酸化物半導体層１３０ｃがブロッキング層として作用し、絶縁層１７５から、水素、水およびハロゲン等の不純物が酸化物半導体層１３０ｂへ拡散することを抑制することができる。なお、トランジスタ１１３の構成は、本発明の一態様のほかの構成のトランジスタにも適用することができる。
なお、図２５（Ｄ）、（Ｅ）に示す断面図のように、酸化物半導体層１３０と基板１１９との間に第２のゲート電極層（バックゲート）として機能する導電層１７３を備えていてもよい。
本発明の一態様のトランジスタは、図２６（Ａ）、（Ｂ）、（Ｃ）に示す構成とすることもできる。図２６（Ａ）は上面図であり、図２６（Ｂ）は、図２６（Ａ）に示す一点鎖線Ｏ１－Ｏ２に対応する断面図であり、図２６（Ｃ）は、図２６（Ａ）に示す一点鎖線Ｏ３－Ｏ４に対応する断面図である。なお、図２６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ１１４は、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、導電層１４１および導電層１５１の側面が、絶縁層１７５と接していない点を除き、トランジスタ１１１と同様の構成を有する。つまり、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、導電層１４１および導電層１５１の側面が、絶縁層１８０と接している。
該構成とすることにより、絶縁層１７５による導電層１７０の酸化防止効果を維持しつつ、効率的に絶縁層１８０が有する酸素を酸化物半導体層１３０ｂに供給することができる。
なお、図２６（Ｄ）、（Ｅ）に示す断面図のように、酸化物半導体層１３０と基板１１９との間に第２のゲート電極層（バックゲート）として機能する導電層１７３を備えていてもよい。
本発明の一態様のトランジスタは、図２７（Ａ）、（Ｂ）、（Ｃ）に示す構成とすることもできる。図２７（Ａ）は上面図であり、図２７（Ｂ）は、図２７（Ａ）に示す一点鎖線Ｐ１－Ｐ２に対応する断面図であり、図２７（Ｃ）は、図２７（Ａ）に示す一点鎖線Ｐ３－Ｐ４に対応する断面図である。なお、図２７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１１５は、基板１１９と、基板１１９上の絶縁層１２０と、絶縁層１２０上の酸化物半導体層１３０（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）と、酸化物半導体層１３０に接し、間隔を開けて配置された導電層１４０および導電層１５０と、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０を有する。なお、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０は、トランジスタ１１５上の絶縁層１９０に設けられた酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂに達する開口部に設けられている。なお、絶縁層１９０として、例えば絶縁層１８０と同様の材料を用いることができる。
トランジスタ１１５の構成は、前述したその他のトランジスタの構成と比較して、ソースまたはドレインとなる導電体とゲート電極となる導電体の重なる領域が少ないため、寄生容量を小さくすることができる。したがって、トランジスタ１１５は、高速動作を必要とする回路の要素として適している。トランジスタ１１５の上面は、図２７（Ｂ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
なお、図２７（Ｄ）、（Ｅ）に示す断面図のように、酸化物半導体層１３０と基板１１９との間に第２のゲート電極層（バックゲート）として機能する導電層１７３を備えていてもよい。
本発明の一態様のトランジスタは、図２８（Ａ）、（Ｂ）、（Ｃ）に示す構成とすることもできる。図２８（Ａ）は上面図であり、図２８（Ｂ）は、図２８（Ａ）に示す一点鎖線Ｑ１－Ｑ２に対応する断面図であり、図２８（Ｃ）は、図２８（Ａ）に示す一点鎖線Ｑ３－Ｑ４に対応する断面図である。なお、図２８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ１１６は、絶縁層１２０、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ、導電層１４０および導電層１５０と接するように酸化物半導体層１３０ｄが形成され、酸化物半導体層１３０ｃおよび酸化物半導体層１３０ｄと接するように絶縁層１９０が形成されている点を除き、トランジスタ１１５と同様の構成を有する。酸化物半導体層１３０ｄとして、例えば酸化物半導体層１３０ｃと同様の材料を用いることができる。該構成とすることにより、酸化物半導体層１３０ｄがブロッキング層として作用し、絶縁層１９０から水素、水およびハロゲン等の不純物が酸化物半導体層１３０ｂへ拡散することを抑制することができる。
なお、図２８（Ｄ）、（Ｅ）に示す断面図のように、酸化物半導体層１３０と基板１１９との間に第２のゲート電極層（バックゲート）として機能する導電層１７３を備えていてもよい。
本発明の一態様のトランジスタは、図２９（Ａ）、（Ｂ）、（Ｃ）に示す構成とすることもできる。図２９（Ａ）は上面図であり、図２９（Ｂ）は、図２９（Ａ）に示す一点鎖線Ｒ１－Ｒ２に対応する断面図であり、図２９（Ｃ）は、図２９（Ａ）に示す一点鎖線Ｒ３－Ｒ４に対応する断面図である。なお、図２９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ１１７は、酸化物半導体層１３０ｃ、絶縁層１６０、導電層１７０および絶縁層１９０を覆うように絶縁層１９１が設けられている点を除き、トランジスタ１１５と同様の構成を有する。絶縁層１９１として、例えば絶縁層１７５と同様の材料を用いることができる。該構成とすることにより、導電層１７０の酸化を防止することができる。また、絶縁層１９０が有する酸素を酸化物半導体層１３０ｂに効率的に供給することができる。
なお、図２９（Ｄ）、（Ｅ）に示す断面図のように、酸化物半導体層１３０と基板１１９との間に第２のゲート電極層（バックゲート）として機能する導電層１７３を備えていてもよい。
本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電層１５０（ドレイン電極層）は、図３０（Ａ）、（Ｂ）に示す上面図（酸化物半導体層１３０、導電層１４０および導電層１５０のみを図示）のように酸化物半導体層１３０の幅（ＷＯＳ）よりも導電層１４０および導電層１５０の幅（ＷＳＤ）が長く形成されていてもよいし、短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。また、図３０（Ｃ）に示すように、導電層１４０および導電層１５０が酸化物半導体層１３０と重なる領域のみに形成されていてもよい。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１４）では、いずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、ならびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。したがって、酸化物半導体層１３０ｂを厚くすることでオン電流が向上する場合がある。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明する。
基板１１９には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処理された金属基板などを用いることができる。または、トランジスタやフォトダイオードが形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラグとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン基板にｐ－ｃｈ型のトランジスタを形成する場合は、ｎ－型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ－型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、シリコン基板に設けるトランジスタがｐ－ｃｈ型である場合は、トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが好ましい。（１１０）面にｐ－ｃｈ型トランジスタを形成することで、移動度を高くすることができる。
絶縁層１２０は、基板１１９に含まれる要素からの不純物の拡散を防止する役割を有するほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、膜の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ法にて、酸素原子に換算した酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。また、基板１１９が他のデバイスが形成された基板である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。
酸化物半導体層１３０は、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積んだ三層構造とすることができる。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３０ｂに相当する層を用いればよい。
酸化物半導体層１３０が二層の場合は、酸化物半導体層１３０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層１３０ｂとを入れ替えることもできる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成される。したがって、酸化物半導体層１３０ｂは半導体として機能する領域を有するといえるが、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは絶縁体または半絶縁体として機能する領域を有するともいえる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、Ａｌ、Ｇａ、Ｙ、またはＳｎ等のスタビライザーを含むことが好ましい。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金または導電性窒化物から選ばれた材料の単層、あるいは積層を用いることができる。また、低抵抗のＣｕやＣｕ－Ｍｎなどの合金と上記材料との積層を用いてもよい。トランジスタ１０５、トランジスタ１０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１および導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成される。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしてもよい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０および導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。ｎ型の半導体層としては、窒素が添加されたＩｎ－Ｇａ－Ｚｎ酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、Ｎ、Ｚｒなどを、不純物として含んでいてもよい。
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。絶縁層１２０および絶縁層１６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜または酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８ｃｍ－３以上５×１０１９ｃｍ－３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣｕ－Ｍｎなどの合金や上記材料とＣｕまたはＣｕ－Ｍｎなどの合金との積層を用いてもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステンを用いて導電層１７０を形成する。
また、導電層１７０にはＩｎ－Ｇａ－Ｚｎ酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどの酸化物導電層を用いてもよい。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いることができる。実施の形態２に示したトランジスタ１０３、トランジスタ１０４、トランジスタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化することができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形態２に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジスタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化アルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。
絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性は悪化する傾向にあり、例えばチャネル幅を縮小させるとオン電流は低下してしまう。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成される酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。
本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているため、酸化物半導体層１３０に対しては上面に垂直な方向からのゲート電界に加えて、側面に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いることができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体層、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ層を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ－Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに代えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
酸化物半導体層の成膜には、対向ターゲット式スパッタ装置を用いることもできる。当該対向ターゲット式スパッタ装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタ装置を用いて酸化物半導体層を成膜することによって、酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタ装置を用いることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体の材料について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図３１には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図３１に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
図３１（Ａ）および図３１（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図３２に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図３２は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図３２に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図３２に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物半導体中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなるためである。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図３１（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図３１（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図３１（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
続いて、該酸化物半導体を２層構造、または３層構造とした場合について述べる。酸化物半導体Ｓ１、酸化物半導体Ｓ２、および酸化物半導体Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ２および酸化物半導体Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、について、図３３を用いて説明する。なお、酸化物半導体Ｓ１は酸化物半導体層１３０ａ、酸化物半導体Ｓ２は酸化物半導体層１３０ｂ、酸化物半導体Ｓ３は酸化物半導体層１３０ｃに相当する。
図３３（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図３３（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力よりも、酸化物半導体Ｓ２の電子親和力が大きく、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図３３（Ａ）、および図３３（Ｂ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ－Ｇａ－Ｚｎ酸化物半導体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ－Ｇａ－Ｚｎ酸化物半導体、Ｇａ－Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ１との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図３１（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図３１（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体Ｓ１および酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ－ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、図３４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ－ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３４（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３４（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３４（Ｅ）に示す。図３４（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３４（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３４（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図３５（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって観察することができる。
図３５（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。
また、図３５（Ｂ）および図３５（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３５（Ｄ）および図３５（Ｅ）は、それぞれ図３５（Ｂ）および図３５（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３５（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図３５（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図３５（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐｌａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３６（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３６（Ｂ）に示す。図３６（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３６（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図３６（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図３７に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３７（Ａ）は電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図３７（Ｂ）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図３７（Ａ）および図３７（Ｂ）より、ａ－ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いずれの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応する。
図３８は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３８より、ａ－ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３８より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ－／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３８より、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ－３未満、好ましくは１×１０１１ｃｍ－３未満、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ－Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ－ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ－３以上１×１０１８ｃｍ－３未満が好ましく、１×１０７ｃｍ－３以上１×１０１７ｃｍ－３以下がより好ましく、１×１０９ｃｍ－３以上５×１０１６ｃｍ－３以下がさらに好ましく、１×１０１０ｃｍ－３以上１×１０１６ｃｍ－３以下がさらに好ましく、１×１０１１ｃｍ－３以上１×１０１５ｃｍ－３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用いることができる。
図３９（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カバーガラス８２０および両者を接着する接着剤８３０等を有する。
図３９（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図３９（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケージの斜視図であり、図３９（Ｄ）は、当該パッケージの断面図である。パッケージ基板８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスルーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続されている。
また、図４０（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図４０（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ－ ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよい。
図４０（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュールの斜視図であり、図４０（Ｄ）は、当該カメラモジュールの断面図である。ランド８４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチップ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易になり、様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本発明の一態様に係る撮像装置、表示装置および両者を含む半導体装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４１に示す。
図４１（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図４１（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４１（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４１（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４１（Ｅ）は携帯型ゲーム機であり、筐体９０１、表示部９０３、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ９０９等を有する。なお、図４１（Ｅ）に示した携帯型ゲーム機は、表示部を１つのみ有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。当該携帯型ゲーム機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４１（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１１ 撮像素子
１２ Ａ／Ｄコンバータ
２０ 画素
２０ａ 画素
２０ｂ 画素
２０ｃ 画素
２０ｈ 画素
２０ｉ 画素
２０ｊ 画素
２０ｋ 画素
２１ 画素アレイ
２３ 列ドライバ
２４ 行ドライバ
２５ アナログスイッチ
２６ 電流源回路
２８ コンパレータ
２９ カウンター回路
３０ 端子
３１ 端子
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
４４ トランジスタ
４５ トランジスタ
４６ トランジスタ
４７ トランジスタ
６１ 配線
６１ｈ 配線
６１ｉ 配線
６１ｊ 配線
６１ｋ 配線
６２ 配線
６３ 配線
６４ 導電層
６５ 配線
７１ 配線
７２ 配線
７３ 配線
７５ 配線
７６ 配線
７７ 配線
７８ 配線
８１ａ 絶縁層
８１ｂ 絶縁層
８１ｃ 絶縁層
８１ｄ 絶縁層
８１ｅ 絶縁層
８１ｆ 絶縁層
８１ｇ 絶縁層
８１ｈ 絶縁層
８１ｊ 絶縁層
８２ 導電体
８３ 導電体
８４ 導電層
９１ 配線
９２ 配線
９３ 配線
９４ 導電層
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ トランジスタ
１１５ トランジスタ
１１６ トランジスタ
１１７ トランジスタ
１１９ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０ｂ 酸化物半導体層
１３０ｃ 酸化物半導体層
１３０ｄ 酸化物半導体層
１４０ 導電層
１４１ 導電層
１４２ 導電層
１４３ 領域
１５０ 導電層
１５１ 導電層
１５２ 導電層
１５３ 領域
１６０ 絶縁層
１７０ 導電層
１７１ 導電層
１７２ 導電層
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
１９０ 絶縁層
１９１ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
５００ 単結晶シリコン基板
５１０ 領域
５２０ 領域
５３０ 領域
５４０ 領域
５４５ 領域
５５０ 導電層
５６０ 導電層
６００ 単結晶シリコン基板
６６０ チャネル形成領域
７００ シフトレジスタ
７０１ 配線
７０２ 配線
７０３ 配線
７０４ 配線
７０５ 配線
７１０ パルス出力回路
７１０＿ｉ パルス出力回路
７１０＿ｉ－１ パルス出力回路
７１０＿ｎ パルス出力回路
７１０＿１ パルス出力回路
７１０＿２ パルス出力回路
７１１ 端子
７１２ 端子
７１３ 端子
７１３＿１ 端子
７１４ 端子
７１５ 端子
７１５＿ｎ 端子
７１６ 端子
７２１ トランジスタ
７２２ トランジスタ
７２４ トランジスタ
７２５ トランジスタ
７２６ トランジスタ
７２７ トランジスタ
７２８ トランジスタ
７２９ トランジスタ
７３１ トランジスタ
７３２ トランジスタ
７３３ 容量素子
７３４ 容量素子
７４１ 配線
７４６ 配線
７６１ ノード
７６２ ノード
７６３ ノード
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０３ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
１１００ 層
１２００ 層
１３００ 層
１４００ 層
１５３０ 遮光層
１５４０ マイクロレンズアレイ
１５５０ａ 光学変換層
１５５０ｂ 光学変換層
１５５０ｃ 光学変換層

Claims (4)

  1. 第１の層と、第３の層と、前記第１の層と前記第３の層との間に設けられた第２の層と、を有し、
    前記第１の層は、チャネル形成領域に金属酸化物を有する第１のトランジスタ、第１の絶縁層、および第２の絶縁層を有し、
    前記第１のトランジスタは、前記第１の絶縁層と、前記第２の絶縁層との間に設けられ、
    前記第１のトランジスタは、前記金属酸化物と接する第１の導電層を有し、
    前記第２の層はフォトダイオードを有し、
    前記第１の導電層と、前記フォトダイオードのカソードまたはアノードの一方とは、前記第１の絶縁層、前記第１の導電層および前記第２の絶縁層を貫通する第１の導電体を介して電気的に接続され、
    前記第３の層は、カラーフィルタおよびマイクロレンズアレイを有し、
    前記第１の層と前記第２の層を貫通する第２の導電体は、前記マイクロレンズアレイと重なる領域を有さず、
    前記第２の導電体は、前記カラーフィルタと同一面上に設けられた第２の導電層と接する領域を有することを特徴とする撮像装置。
  2. 請求項１において、
    前記フォトダイオードは、単結晶シリコン基板に設けられていることを特徴とする撮像装置。
  3. 請求項２において、
    第４の層を有し、
    前記第４の層は、チャネル形成領域にシリコンを有する第２のトランジスタと、第３の絶縁層と、第４の絶縁層と、を有し、
    前記第１のトランジスタおよび前記第２のトランジスタは、互いにゲートの上面が向かい合うように配置され、
    前記第３の絶縁層に埋没する領域を有するように第３の導電層が設けられ、
    前記第２のトランジスタのソース、ドレインまたはゲートと、前記第３の導電層とは前記第４の絶縁層を貫通する第３の導電体を介して電気的に接続され、
    前記第２の導電層と、前記第３の導電層とは、前記第１の絶縁層乃至前記第３の絶縁層および前記単結晶シリコン基板を貫通する前記第２の導電体を介して電気的に接続されていることを特徴とする撮像装置。
  4. 請求項１乃至３のいずれか一項において、
    断面視において、前記第１の導電層は、前記金属酸化物の端部と一致した端部を有し、
    前記第１の導電層と、前記フォトダイオードのカソードまたはアノードの一方とは、前記第１の絶縁層、前記第１の導電層、前記金属酸化物および前記第２の絶縁層を貫通する前記第１の導電体を介して電気的に接続されていることを特徴とする撮像装置。
JP2017017414A 2016-02-03 2017-02-02 撮像装置 Active JP7020783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022015832A JP7269394B2 (ja) 2016-02-03 2022-02-03 撮像装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016019266 2016-02-03
JP2016019266 2016-02-03
JP2016020908 2016-02-05
JP2016020908 2016-02-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022015832A Division JP7269394B2 (ja) 2016-02-03 2022-02-03 撮像装置

Publications (2)

Publication Number Publication Date
JP2017143256A JP2017143256A (ja) 2017-08-17
JP7020783B2 true JP7020783B2 (ja) 2022-02-16

Family

ID=59385695

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017017414A Active JP7020783B2 (ja) 2016-02-03 2017-02-02 撮像装置
JP2022015832A Active JP7269394B2 (ja) 2016-02-03 2022-02-03 撮像装置
JP2023070168A Pending JP2023090784A (ja) 2016-02-03 2023-04-21 撮像装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022015832A Active JP7269394B2 (ja) 2016-02-03 2022-02-03 撮像装置
JP2023070168A Pending JP2023090784A (ja) 2016-02-03 2023-04-21 撮像装置

Country Status (2)

Country Link
US (1) US9947700B2 (ja)
JP (3) JP7020783B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9989801B2 (en) * 2016-03-23 2018-06-05 Oculus Vr, Llc Inverted LCD structure for VR
US9911780B1 (en) * 2016-12-22 2018-03-06 Omnivision Technologies, Inc. Backside metal grid and metal pad simplification
JP7039310B2 (ja) * 2018-02-09 2022-03-22 キヤノン株式会社 光電変換装置及び撮像システム
KR102498582B1 (ko) * 2018-02-26 2023-02-14 에스케이하이닉스 주식회사 파티션 패턴들을 가진 이미지 센서
JP7148269B2 (ja) * 2018-05-02 2022-10-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
KR102593949B1 (ko) * 2018-07-25 2023-10-27 삼성전자주식회사 이미지 센서
CN109037346B (zh) * 2018-07-27 2020-06-02 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
KR102551483B1 (ko) * 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20220103772A1 (en) * 2019-01-29 2022-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR20210046929A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 이미지 센서
JP2021100025A (ja) * 2019-12-20 2021-07-01 株式会社半導体エネルギー研究所 撮像装置、撮像装置の駆動方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105381A (ja) 2007-10-19 2009-05-14 Samsung Electronics Co Ltd 透明なトランジスタを備えたｃｍｏｓイメージセンサー
JP2011096851A (ja) 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2013201188A (ja) 2012-03-23 2013-10-03 Toshiba Corp 固体撮像装置
JP2013243355A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013251391A (ja) 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法
WO2013183291A1 (ja) 2012-06-08 2013-12-12 株式会社ニコン 撮像素子および撮像装置
JP2014072297A (ja) 2012-09-28 2014-04-21 Canon Inc 半導体装置およびその製造方法
JP2014078680A (ja) 2012-09-18 2014-05-01 Denso Corp イメージセンサ
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2015023080A (ja) 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
JP2015195378A (ja) 2014-03-28 2015-11-05 株式会社半導体エネルギー研究所 撮像装置
JP2015216369A (ja) 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置
WO2016012911A1 (ja) 2014-07-25 2016-01-28 株式会社半導体エネルギー研究所 撮像装置
JP2016006871A5 (ja) 2015-05-28 2018-07-05

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
WO2011055638A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5772329B2 (ja) * 2011-07-19 2015-09-02 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
US9153490B2 (en) * 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6384822B2 (ja) 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
SG10201912585TA (en) * 2014-05-30 2020-02-27 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105381A (ja) 2007-10-19 2009-05-14 Samsung Electronics Co Ltd 透明なトランジスタを備えたｃｍｏｓイメージセンサー
JP2011096851A (ja) 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2013201188A (ja) 2012-03-23 2013-10-03 Toshiba Corp 固体撮像装置
JP2013243355A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013251391A (ja) 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法
WO2013183291A1 (ja) 2012-06-08 2013-12-12 株式会社ニコン 撮像素子および撮像装置
JP2014078680A (ja) 2012-09-18 2014-05-01 Denso Corp イメージセンサ
JP2014072297A (ja) 2012-09-28 2014-04-21 Canon Inc 半導体装置およびその製造方法
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2015023080A (ja) 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
JP2015195378A (ja) 2014-03-28 2015-11-05 株式会社半導体エネルギー研究所 撮像装置
JP2015216369A (ja) 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置
WO2016012911A1 (ja) 2014-07-25 2016-01-28 株式会社半導体エネルギー研究所 撮像装置
JP2016006871A5 (ja) 2015-05-28 2018-07-05

Also Published As

Publication number Publication date
JP7269394B2 (ja) 2023-05-08
US20170221943A1 (en) 2017-08-03
JP2022058889A (ja) 2022-04-12
JP2017143256A (ja) 2017-08-17
US9947700B2 (en) 2018-04-17
JP2023090784A (ja) 2023-06-29

Similar Documents

Publication Publication Date Title
JP6959468B2 (ja) カメラモジュール、及び、電子機器
JP7020783B2 (ja) 撮像装置
JP6811342B2 (ja) 光電変換装置
JP7004469B2 (ja) 撮像装置
JP6755756B2 (ja) 撮像装置
TWI713367B (zh) 成像裝置及其運作方法
JP6995947B2 (ja) 撮像装置
JP7114783B2 (ja) 撮像素子
JP6903413B2 (ja) 撮像装置、モジュール、および電子機器
JP6904730B2 (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220203

R150 Certificate of patent or registration of utility model

Ref document number: 7020783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150