JP5884301B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5884301B2 JP5884301B2 JP2011123093A JP2011123093A JP5884301B2 JP 5884301 B2 JP5884301 B2 JP 5884301B2 JP 2011123093 A JP2011123093 A JP 2011123093A JP 2011123093 A JP2011123093 A JP 2011123093A JP 5884301 B2 JP5884301 B2 JP 5884301B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- semiconductor device
- resin
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
第1金属により形成されたバンプ電極を有する半導体チップと、
前記バンプ電極が形成された面と対向するように前記半導体チップと接合し、当該半導体チップと接合する側に、第2金属を含む第2部分と第3金属からなる層とを含む金属部を有する回路基板と、
を備え、
前記バンプ電極と前記金属部とが接合する接合部は、
前記第1金属を含む第1領域と、
前記第1金属を含む第1部分と、前記第2部分と、を有する構造からなる第2領域と、を備え、
前記第2領域において、前記第2部分が前記第1部分の中に入り組んだ構造をしている半導体装置が提供される。
以下、本発明の第1の実施形態を図面に基づいて説明する。図1(A)は、第1の実施形態に係る半導体装置100を示す断面図である。また、図1(B)は、接合部300のSEM断面図である。なお、図1(B)は、構造が明確に分かるように、実際のSEM像を白黒反転させたものである。半導体チップ5は、第1金属により形成されたバンプ電極51を有する。また、回路基板1は、第2金属と第3金属とにより形成された金属層27を有する。この回路基板1は、半導体チップ5のバンプ電極51が形成された面と対向するように、半導体チップ5と接合している。バンプ電極51と金属層27とが接合する接合部300は、第1金属を含む第1領域320と、第1金属を含む第1部分と、第2金属を含む第2部分と、を有する構造からなる第2領域340と、を備え、第2領域において、第2部分が第1部分の中に入り組んだ構造をしている。以下詳細を説明する。
また、第1絶縁層21の内部には、導電体20が貫通している。導電体20は、たとえば、銅である。また、導電体20は、第1絶縁層21の表裏面にそれぞれ設けられた第1回路層22および第2回路層24に接続されている。第1回路層22および第2回路層24は、ぞれぞれ、たとえば、銅の回路である。
次に、接合前における回路基板1の金属層27について説明する。接合工程前における回路基板1の金属層27は、少なくとも、第3金属からなる第3金属層272、第2金属からなる第2金属層273を含んでいる。ここでは、たとえば、第1回路層22側から順に、第4金属からなる第4金属層271、第3金属からなる第3金属層272および第2金属からなる第2金属層273がこの順に構成されている。金属層27の厚さは高速信号対応する場合は電気的信頼性の面から85μm以下が好ましい。
半導体装置100では、フラックス活性化合物を含む樹脂層3は、接合部300以外の領域に、第2絶縁層23を被覆するとともに、半導体チップ5の接合側の面と接するように設けられている。
フェノール系ノボラック樹脂の重量平均分子量は、特に限定されるわけではないが、300以上1,500以下であることが好ましく、400以上1400以下であることが特に好ましい。上記下限値以上とすることで、樹脂層3を硬化させる際のアウトガス量を抑制できる。また。上記上限値以下とすることで、樹脂層3の柔軟性と屈曲性をより効果的に確保することができる。
HOOC−(CH2)n−COOH (1)
(式(1)中、nは、1以上20以下の整数を表す。)
次に、図2〜8を用いて、第1の実施形態に係る半導体装置の製造方法を説明する。図2〜8は、第1の実施形態に係る半導体装置の製造方法を説明するための断面図である。第1の実施形態に係る半導体装置の製造方法は、以下の工程を備えている。まず、第1金属により形成されたバンプ電極51を有する半導体チップ5と、表面側から、第2金属を含む層273と、第3金属を含む層272とが順に形成された金属層27を有する回路基板1と、を準備する。次いで、回路基板1の金属層27が形成された面と、バンプ電極51が形成された面とが対向するように、回路基板1上に半導体チップ5を配置して、300℃以上400℃以下に加熱する。これにより、バンプ電極51と金属層27とを接合する。以下、詳細を説明する。
(位置決め仮接着)
図7に示すように、回路基板1の金属層27が形成された面と、バンプ電極51が形成された面とが対向するように、回路基板1上に複数の半導体チップ5を配置する。このとき、複数の半導体チップ5は、回路基板1のフラックス活性化合物を含む樹脂層3の上に配置される。また、複数の半導体チップ5は、回路基板1の面方向に沿って並べられる。
その後、回路基板1と複数の半導体チップ5とを加熱して、バンプ電極51と金属層27とを接合する。接合条件については特に限定されないが、回路基板1と複数の半導体チップ5とを300℃以上400℃以下に加熱して、バンプ電極51と金属層27とを接合することが好ましい。
この積層体をさらに加熱することによりフラックス活性化合物を含む樹脂層3を構成する樹脂を硬化させることが好ましい。この際の加熱条件は特に限定されないが、120℃以上200℃以下で、30分間以上180分間以下が好ましい。これにより、フラックス活性化合物を含む樹脂層3が硬化することにより、バンプ電極51と金属層27の間を封止し、接続信頼性を向上させることができる。なお、本実施の形態では、積層体を得た後、フラックス活性化合物を含む樹脂層3を硬化させたが、これに限らず、フラックス活性化合物を含む樹脂層3を硬化させた後に積層体を得る方法でも良い。
得られた積層体に半導体チップ5側から、エポキシ樹脂組成物を金型を用いて圧縮成形する。その後、取り出して乾燥機で硬化乾燥させる。この際の加熱条件は特に限定されないが、圧縮成形は厚み30μm以上300μm以下、120℃以上200℃以下、1分間以上5分間以下、硬化は120℃以上200℃以下で3時間以上5時間以下が好ましい。これにより、積層体を封止し、信頼性を確保することができる。
さらに、回路基板1の金属層28上に半田ボールを形成する。これにより、他の基板等への2次実装が容易となる。半田ボールを付与する方法としては、例えばメッキ法、ペースト印刷法、ボール搭載法が挙げられる。
次に、図8(A)に示すように、回路基板1を分割して、一つの半導体チップ5と、当該分割された回路基板1(回路基板部10)とで構成される複数の半導体装置100を得る。このとき、分割する際には、半田ボールが付与されているのと反対側の面にダイシングシートを付与してダイシングを行う。
(実施例)
上記した本実施形態の方法を用い、本実施形態のサンプルを作製した。一方、本実施形態と接合条件のみが異なるものを比較例のサンプルとして作製した。
(第1絶縁層)
以下のようにして第1絶縁層を作製した。30μmのガラス繊維基材にエポキシ樹脂組成物を含浸し硬化させた厚さ40μmの第1絶縁層とした。次に、第1絶縁層の両面側に、金属層として厚さ2μmの銅箔(銅箔は18μのピーラブル箔付き)を形成して厚みが44μmの積層板を作成した。その後、レーザー加工面にサブトラクティブ法にてコンフォーマルマスクを形成してCO2レーザーにより銅張りの積層板に非貫通穴を形成した。次いで、電気銅めっきにて銅張りの積層板の非貫通孔内を銅めっきで充填させるとともに、回路パターン形成を行い、第1回路層および第2回路層を形成した。
第1絶縁層上の第1回路及び第2回路に回路粗化・有機皮膜形成処理を行い、熱硬化性樹脂(厚み25μm)をラミネートして完全硬化させて第2絶縁層及び第3絶縁層を形成した(回路上から絶縁樹脂表面の厚みは20μm)。その後、第2絶縁層はUVレーザーによりブラインドビアを形成してプラズマデスミア処理を行った。第3絶縁層はCO2レーザーにてブラインドビア形成・プラズマデスミア処理を行い、無電解Ni、Auめっきを行った。その後、プラズマデスミア後の第2絶縁層の開口部に電気メッキにて銅12μ、Ni3μ、Sn10μmの金属層を形成した。
フェノールノボラック樹脂(住友ベークライト社製、PR55617)15.0重量部と、液状ビスフェノールA型エポキシ樹脂(大日本インキ化学工業社製、EPICLON−840S)45.0重量部と、フラックス活性化合物であるフェノールフタリン(東京化成工業社製)15.0重量部と、成膜性樹脂としてビスフェノールA型フェノキシ樹脂(東都化成社製、YP−50)24.4重量部と、硬化促進剤として2―フェニルー4−メチルイミダゾール(四国化成工業社製、2P4MZ)0.1重量部と、シランカップリング剤としてβ−(3,4エポキシシクロヘキシル)エチルトリメトキシシラン(信越化学工業社製、KBM−303)0.5重量部とを、メチルエチルケトンに溶解し、樹脂濃度50%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(東レ株式会社製、ルミラー)に厚さ50μmとなるように塗布して、100℃、5分間乾燥させた。これにより、厚さ25μmのフラックス活性を有する接着フィルムを得た。
第2絶縁層を第1回路層側に、第3絶縁層を第2回路層側に真空ラミネータにてラミネートし、硬化させた。その後、UVレーザーにて第2絶縁層に開口部を形成し、銅、ニッケル、はんだめっきを施した。また、CO2レーザーにて第3絶縁層に開口部を形成し、ニッケル、金めっきを施した。その後、フラックス活性化合物を含む樹脂層を真空ラミネータにてラミネートした。次に、50mm×50mmの大きさに切断し、回路基板を得た。
半導体チップ(TEGチップ、サイズ15mm×15mm、厚み0.8mm)は、バンプ電極を金で形成した。また、回路保護膜をポジ型感光性樹脂(住友ベークライト社製CRC−8300)で形成したものを使用した。
試験条件として、温度サイクル試験機を用いて、温度サイクル(−55℃から125℃まで)、保持時間10分、温度変更時間20分の条件を、1,000サイクル行い、導通抵抗を確認した。結果、比較例のサンプルでは、導通不良が生じていた。一方、本実施形態のサンプルでは、導通不良が無かった。
3 樹脂層
5 半導体素子
10 回路基板部
20 導電体
21 第1絶縁層
22 第1回路層
23 第2絶縁層
24 第2回路層
25 第3絶縁層
27 金属層
28 金属層
29 半田ボール
41 金属膜
42 金属膜
51 バンプ電極
100 半導体装置
211 孔
271 第4金属層
272 第3金属層(拡散阻止層)
273 第2金属層
280 クラック
300 接合部
320 第1領域
340 第2領域
Claims (9)
- 第1金属により形成されたバンプ電極を有する半導体チップと、
前記バンプ電極が形成された面と対向するように前記半導体チップと接合し、当該半導体チップと接合する側に、第2金属を含む第2部分と第3金属からなる層とを含む金属部を有する回路基板と、
を備え、
前記バンプ電極と前記金属部とが接合する接合部は、
前記第1金属を含む第1領域と、
前記第1金属を含む第1部分と、前記第2部分と、を有する構造からなる第2領域と、を備え、
前記第2領域において、前記第2部分が前記第1部分の中に入り組んだ構造をしている半導体装置。 - 請求項1に記載の半導体装置において、
前記金属部は、前記第3金属からなる層として、前記第1金属の拡散を阻止する、前記第3金属からなる拡散阻止層を含み、
前記拡散阻止層上に、前記第2領域が形成されている半導体装置。 - 請求項2に記載の半導体装置において、
前記第1領域は、前記第3金属からなる層の上面と接している半導体装置。 - 請求項1〜3のいずれか一項に記載の半導体装置において、
前記第1領域の側面に、前記第2領域を備える半導体装置。 - 請求項1〜4のいずれか一項に記載の半導体装置において、
前記第1金属はAuであり、前記第2金属はSnである半導体装置。 - 請求項1〜5のいずれか一項に記載の半導体装置において、
前記第3金属はNiである半導体装置。 - 請求項1〜6のいずれか一項に記載の半導体装置において、
前記回路基板は、
導電体が貫通する第1絶縁層と、
前記第1絶縁層の一方の側に設けられ、前記導電体に接続された第1回路層と、
前記第1回路層を被覆するとともに、前記第1回路層の一部を露出させるための開口が形成された第2絶縁層と、
前記第1絶縁層の他方の側に設けられ、前記導電体に接続された第2回路層と、
前記第2回路層を被覆する第3絶縁層と、
前記第2絶縁層の開口内に設けられ、前記第1回路層上に設けられた前記金属部と、
を備える半導体装置。 - 請求項7に記載の半導体装置において、
前記接合部以外の領域に、前記第2絶縁層を被覆するとともに、前記半導体チップの接合側の面と接するように設けられ、フラックス活性化合物を含む樹脂層を備える半導体装置。 - 請求項8に記載の半導体装置において、
前記フラックス活性化合物を含む樹脂層は、無機充填剤を70重量%以下含む半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123093A JP5884301B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123093A JP5884301B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253110A JP2012253110A (ja) | 2012-12-20 |
JP5884301B2 true JP5884301B2 (ja) | 2016-03-15 |
Family
ID=47525677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123093A Expired - Fee Related JP5884301B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5884301B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325410B2 (ja) * | 1994-11-29 | 2002-09-17 | 株式会社東芝 | 半導体装置の製造方法 |
JPH09102514A (ja) * | 1995-10-05 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | バンプボンディング方法およびバンプボンディング構造 |
JP2000091369A (ja) * | 1998-09-11 | 2000-03-31 | Sony Corp | 半導体装置及びその製造方法 |
JP4387548B2 (ja) * | 2000-03-28 | 2009-12-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2007115904A (ja) * | 2005-10-20 | 2007-05-10 | Renesas Technology Corp | 半導体装置の製造方法 |
JP5486848B2 (ja) * | 2009-06-10 | 2014-05-07 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
2011
- 2011-06-01 JP JP2011123093A patent/JP5884301B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012253110A (ja) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5682308B2 (ja) | 半導体部品の製造方法 | |
JP5780228B2 (ja) | 半導体装置の製造方法 | |
JP5991335B2 (ja) | 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法 | |
JP4715975B2 (ja) | 電子部品の製造方法 | |
WO2011033743A1 (ja) | 接着フィルム、多層回路基板、電子部品及び半導体装置 | |
WO2009099191A1 (ja) | 半導体用フィルム、半導体装置の製造方法および半導体装置 | |
TWI455220B (zh) | 焊料連接方法,電子機器及其製造方法 | |
JP2010010368A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012227441A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5569582B2 (ja) | 可撓性基板および電子機器 | |
TWI549248B (zh) | 半導體封裝之製造方法 | |
JP5445169B2 (ja) | 接着フィルム、半導体装置、多層回路基板および電子部品 | |
JP2015030745A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP2011014717A (ja) | 接着フィルム、多層回路基板、電子部品及び半導体装置 | |
JP2012074636A (ja) | 接合方法、半導体装置、多層回路基板および電子部品 | |
JP5884301B2 (ja) | 半導体装置 | |
JPWO2012026091A1 (ja) | 電子装置の製造方法 | |
WO2011118146A1 (ja) | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 | |
JP2016028167A (ja) | 樹脂組成物 | |
JP2012057109A (ja) | 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品 | |
JP2013253135A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP2013151589A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP2017028067A (ja) | 回路部材の接続方法 | |
JP6040737B2 (ja) | 接着フィルム、電子部品の製造方法、および電子部品 | |
JP2014090173A (ja) | 接着フィルム、半導体装置、多層回路基板および電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5884301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |