JP5884301B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5884301B2
JP5884301B2 JP2011123093A JP2011123093A JP5884301B2 JP 5884301 B2 JP5884301 B2 JP 5884301B2 JP 2011123093 A JP2011123093 A JP 2011123093A JP 2011123093 A JP2011123093 A JP 2011123093A JP 5884301 B2 JP5884301 B2 JP 5884301B2
Authority
JP
Japan
Prior art keywords
metal
layer
semiconductor device
resin
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011123093A
Other languages
English (en)
Other versions
JP2012253110A (ja
Inventor
和布浦 徹
徹 和布浦
佳樹 西川
佳樹 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2011123093A priority Critical patent/JP5884301B2/ja
Publication of JP2012253110A publication Critical patent/JP2012253110A/ja
Application granted granted Critical
Publication of JP5884301B2 publication Critical patent/JP5884301B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体チップ等を搭載する基板としては、様々なものが提案されている。たとえば、インターポーザ基板等が提案されている(特許文献1(特開平10−321990号公報)参照)。
また、特許文献2(特開2007−142187号公報)には、半導体集積回路が形成された主面に金スタッドバンプを含み、該金スタッドバンプは銀を含有する半導体チップが記載されている。これにより、金スタッドバンプと、回路基板の銅電極の接合において、ボイドやクラックの発生を抑制できるとされている。
特開平10−321990号公報 特開2007−142187号公報
近年、大きな回路基板を形成した後、複数の半導体チップを接合し、その後回路基板をダイシングして、個々の半導体装置を得るという製造方法が実施されている。本発明者らは、上記のような半導体チップと回路基板との接合部の形状に依存して、高低差のある温度環境下での接続信頼性が大きく異なることを見出した。
本発明によれば、
第1金属により形成されたバンプ電極を有する半導体チップと、
前記バンプ電極が形成された面と対向するように前記半導体チップと接合し、当該半導体チップと接合する側に、第2金属を含む第2部分と第3金属からなる層とを含む金属を有する回路基板と、
を備え、
前記バンプ電極と前記金属とが接合する接合部は、
前記第1金属を含む第1領域と、
前記第1金属を含む第1部分と、前記第2部分と、を有する構造からなる第2領域と、を備え、
前記第2領域において、前記第2部分が前記第1部分の中に入り組んだ構造をしている半導体装置が提供される。
本発明によれば、半導体チップのバンプ電極と回路基板の金属層とが接合する接合部は、第1金属を含む第1領域と、第1金属を含む第1部分と、第2金属を含む第2部分と、を有する構造からなる第2領域と、を備え、第2領域において、第2部分が第1部分の中に入り組んだ構造をしている。これにより、接合部の強度が向上する。高低差の大きい温度環境下においても、接合部に剥離やクラックを生じることがない。したがって、接続信頼性の高い半導体装置を提供することができる。
本発明によれば、接続信頼性の高い半導体装置を提供することができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第1の実施形態に係る半導体装置を示す断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 実施例における接合部のSEM断面図である。
(第1の実施形態)
以下、本発明の第1の実施形態を図面に基づいて説明する。図1(A)は、第1の実施形態に係る半導体装置100を示す断面図である。また、図1(B)は、接合部300のSEM断面図である。なお、図1(B)は、構造が明確に分かるように、実際のSEM像を白黒反転させたものである。半導体チップ5は、第1金属により形成されたバンプ電極51を有する。また、回路基板1は、第2金属と第3金属とにより形成された金属層27を有する。この回路基板1は、半導体チップ5のバンプ電極51が形成された面と対向するように、半導体チップ5と接合している。バンプ電極51と金属層27とが接合する接合部300は、第1金属を含む第1領域320と、第1金属を含む第1部分と、第2金属を含む第2部分と、を有する構造からなる第2領域340と、を備え、第2領域において、第2部分が第1部分の中に入り組んだ構造をしている。以下詳細を説明する。
図1(A)のように、回路基板1は、半導体チップ5のバンプ電極51が形成された面と対向するように、半導体チップ5と接合している。
半導体チップ5は、たとえば、FET(Field Effect Transistor)などを備えている。また、半導体チップ5には、層間絶縁膜(不図示)、配線層(不図示)およびビア(不図示)等により多層配線(不図示)が形成されている。半導体チップ5の表面に形成されたバンプ電極51は、層間絶縁膜に形成されたビアを介して、FETに接続されている。
ここで、バンプ電極51は、第1金属により形成されている。第1金属は特に限定されるものではなく、単一の金属であっても、合金であってもよい。具体的には、第1金属は、たとえば、Auである。
また、バンプ電極51は、半導体チップ5の表面から突出するように設けられている。バンプ電極51の半導体チップ5表面からの高さは、たとえば、1μm以上50μm以下であることが好ましい。さらには、5μm以上20μm以下であることが好ましい。
また、平面視で半導体チップ5上のバンプ電極51の位置は、対向して接合する回路基板1における金属層27の位置に合わせて形成されている。
また、回路基板1は、半導体チップ5を搭載するためのインターポーザ基板である。具体的には、回路基板1は、たとえば、導電体20が貫通する第1絶縁層21と、第1絶縁層21の一方の側に設けられ、導電体20に接続された第1回路層22と、この第1回路層22を被覆するとともに、第1回路層22の一部上に開口が形成された第2絶縁層23と、第1絶縁層21の他方側に設けられ、導電体20に接続された第2回路層24と、第2回路層24を被覆する第3絶縁層25と、第2絶縁層23の開口内に設けられた金属層27とを備えている。
また、後述する接合部300以外の領域に、第2絶縁層23を被覆するとともに、半導体チップ5の接合側の面と接するように設けられ、フラックス活性化合物を含む樹脂層3が設けられている。これにより、バンプ電極51と金属層27の間を封止し、接続信頼性を向上させることができる。
さらに、フラックス活性化合物を含む樹脂層3は、無機充填剤を70重量%以下含有している。これにより、フラックス活性化合物を含む樹脂層3の線膨張係数を低くすることができる。このようにフラックス活性化合物を含む樹脂層3が低線膨張係数であることにより、本実施形態のような高温接合においてもクラックや剥離が起こりにくい。なお、フラックス活性化合物を含む樹脂層3については、詳細を後述する。
また、金属層27は、第2金属と第3金属とにより形成されている。ここで、半導体装置100における回路基板1の金属層27は、半導体チップ5のバンプ電極51と接合している。そのため、ここでいう金属層27とは、後述する第2領域(340)のうち、第2金属からなる部分と、第3金属からなる第3金属層272を含む層をいう。
第2金属と第3金属は、特に限定されるものではなく、単一の金属であっても、合金であってもよい。具体的には、第2金属は、たとえば、Snである。また、第3金属は、たとえば、Niである。
なお、金属層27は、第4金属を含む第4金属層271を有していても良い。第2絶縁層23の厚さと、金属層27の総厚が等しくなるように、調整することができる。具体的には、第4金属は、たとえば、Cuである。
後述するように、接合工程前の回路基板1では、金属層27は、たとえば、第1回路層22側から順に、第4金属からなる第4金属層271、第3金属からなる第3金属層272、第2金属からなる第2金属層273がこの順に構成されている。その後の接合工程において、回路基板1を半導体チップ5と接合することにより、下記のような接合部300が形成される。接合工程前の回路基板1における金属層27については、詳細を後述する。
ここで、半導体チップ5のバンプ電極51は、フラックス活性化合物を含む樹脂層3を貫通し、金属層27と接合している。これにより、接合部300を形成している。
図1(B)のように、バンプ電極51と金属層27とが接合する接合部300は、第1金属を含む第1領域320と、第1金属を含む第1部分と、第2金属を含む第2部分と、を有する構造からなる第2領域340と、を備え、第2領域340において、第2部分が第1部分の中に入り組んだ構造をしている。これにより、接合部300の強度が向上し、安定的に半導体装置100を動作させることができる。
また、上述のように、金属層27は、第3金属からなる第3金属層272を含んでいる。この第3金属層272は、第1金属の拡散を阻止する拡散阻止層として機能する。さらに、拡散阻止層である第3金属層272上には、第2領域340が形成されている。なお、第3金属層272の拡散阻止層としての機能は、詳細を後述する。
また、接合部300のうち、第1領域320は、第3金属層272の上面と接している。このように、後述する高温の接合工程や高温環境下においても、バンプ電極51の第1金属が回路基板1側に過剰に拡散することがない。なかでも、第3金属がNiである場合に、好適に拡散を抑止する機能を示す。
さらに、第1領域320の側面には、第2領域340を備えている。このように、第2部分が第1部分の中に入り組んだ構造をしている第2領域340が第1領域320を両方の側面から挟持しているので、接合強度が増し、接続信頼性を向上させることができる。
次に、半導体装置100における回路基板1について、詳細を説明する。
(第1絶縁層21)
また、第1絶縁層21の内部には、導電体20が貫通している。導電体20は、たとえば、銅である。また、導電体20は、第1絶縁層21の表裏面にそれぞれ設けられた第1回路層22および第2回路層24に接続されている。第1回路層22および第2回路層24は、ぞれぞれ、たとえば、銅の回路である。
(金属層27)
次に、接合前における回路基板1の金属層27について説明する。接合工程前における回路基板1の金属層27は、少なくとも、第3金属からなる第3金属層272、第2金属からなる第2金属層273を含んでいる。ここでは、たとえば、第1回路層22側から順に、第4金属からなる第4金属層271、第3金属からなる第3金属層272および第2金属からなる第2金属層273がこの順に構成されている。金属層27の厚さは高速信号対応する場合は電気的信頼性の面から85μm以下が好ましい。
第2金属からなる第2金属層273は、接合工程において、バンプ電極51の第1金属と合金化する層である。接合温度がたとえば300℃以下である場合、接合部300には、第1金属と第2金属により、組成比の異なる合金層が層状に形成される。一方、本実施形態のように、接合温度がたとえば300℃以上400℃以下である場合、接合部300には、第1金属を含む第1部分と、第2金属を含む第2部分と、を有する構造からなり、第2部分が第1部分の中に入り組んだ構造をしている第2領域340が形成される。接合工程については、詳細を後述する。なお、具体的には、第2金属は、たとえば、Snである。
第3金属からなる第3金属層272は、接合工程において、バンプ電極51の第1金属の拡散を阻止する拡散阻止層として機能する。具体的には、第3金属は、たとえば、Niである。
第4金属からなる第4金属層271は、第2金属層273が第2絶縁層23と同一面を形成するように、金属層27の膜厚を調整するために設けられている。具体的には、第4金属は、たとえば、Cuである。
金属層27のそれぞれの厚さについて、たとえば、第4金属層271の厚さは、0μm以上55μm以下であり、第3金属層272の厚さは、0μm以上15μm以下であり、第2金属層273の厚さは、3μm以上30μm以下である。
また、接合工程前の第2金属層273は、フラックス活性化合物を含む樹脂層3に接していてもよい。
接合工程前の第2金属層273は、1μm以上であることが好ましく、さらには3μm以上であることが好ましい。これにより、半導体チップ5側のバンプ電極51との接合時に十分に濡れ広がり、接続面積を確保し、信頼性を維持することができる。また、接合工程前の第2金属層273は、30μm以下であることが好ましい。これにより、狭ピッチ回路において、絶縁信頼性が低下することがない。
次に、第3金属層272の厚さは、1μm以上であることが好ましく、さらには2μm以上であることが好ましい。これにより、第3金属層272は、拡散阻止層として機能することができる。すなわち、半導体チップ5の接合工程において、バンプ電極51の第1金属が回路基板1の金属層27側に拡散しても、第1金属の拡散を第3金属層272で止めることができる。また、半導体チップ5のバンプ電極51の第1金属が、回路基板1の第4金属層271及び第1回路層22まで拡散することがない。特に、バンプ電極51の第1金属が金を含む場合において、この第3金属層272により、顕著にバンプ電極51の第1金属の拡散を抑止することができる。
第3金属層272の形状は、接合工程の前後で変形していてもよい。ただし、接合工程の前後において、第3金属層272は、連続した層状態で残存していることが好ましい。これにより、接合工程後の半導体装置100を高温環境下においても、第1金属がさらに拡散することを抑制することができる。なお、回路基板1と半導体チップ5との接合工程については、詳細を後述する。
また、一方で、半導体チップ5の接合工程において、第2金属層273への銅の拡散を防ぐこともできる。また、生産性の面から第3金属層272の厚さは15μm以下が好ましい。
また、第4金属層271の厚さは、第2絶縁層23の厚さによって決めることができる。第2絶縁層23の厚さとは、対応する第1回路層22の面からの高さをいう。第3金属層272と第2金属層273の厚さの合計が、第2絶縁層23の厚さと同等であれば、第4金属層271は不要となる。たとえば、第2絶縁層23の厚さが20μmの場合、第3金属層272の厚さが10μm、第2金属層273の厚さが10μmとなり、第4金属層271は不要となる。
一方、第3金属層272と第2金属層273との厚さの合計よりも第2絶縁層23の厚さが厚い場合には、上述の金属層27の合計の厚さが第2絶縁層23と略同じか突出するように、第4金属層271を形成する。たとえば、第2絶縁層23の厚さが60μmである場合、第3金属層272の厚さを15μm、第2金属層273の厚さを15μmとしたとき、第4金属層271の厚さは30μmとなる。
また、第2絶縁層23の厚さが15μmである場合、第3金属層272の厚さを8μm、第2金属層273の厚さを7μmとしてもよい。また、第3金属層272の厚さを3μm、第2金属層273の厚さを7μm、第4金属層271の厚さを5μmとしてもよい。
以上のように第2絶縁層23の厚さによって、第4金属層271の厚さと、第3金属層272の厚さを調整することにより、半導体装置の信頼性を向上させることができる。
(フラックス活性化合物を含む樹脂層3)
半導体装置100では、フラックス活性化合物を含む樹脂層3は、接合部300以外の領域に、第2絶縁層23を被覆するとともに、半導体チップ5の接合側の面と接するように設けられている。
フラックス活性化合物を含む樹脂層3は、硬化後の室温における弾性率が0.5GPa以上、15GPa以下であることが好ましい。なお、弾性率は、以下の方法で測定したものである。
まず、幅4mm×長さ45mm×厚み0.1mmのフィルム状の試験片を180℃、1時間で硬化させて作製する。その後、周波数10Hz、3℃/分の昇温速度で0℃以上300℃以下の温度範囲で、動的粘弾性測定機(DMA)にて引っ張りモードで計測し、25℃における弾性率を算出する。
フラックス活性化合物を含む樹脂層3は、特に限定されるものではないが、たとえば、1核体から3核体の合計の含有量が、30%以上70%以下であるフェノール系ノボラック樹脂と、25℃で液状であるエポキシ樹脂と、フラックス活性化合物と、成膜性樹脂と、を含むものであることが好ましい。
フェノール系ノボラック樹脂としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールA型ノボラック樹脂、ビスフェノールF型ノボラック樹脂、ビスフェノールAF型ノボラック樹脂等が挙げられる。なかでも、フェノールノボラッック樹脂、クレゾールノボラック樹脂が好ましい。フェノールノボラック樹脂、クレゾールノボラック樹脂は、接着フィルムの硬化物のガラス転移温度を効果的に高めることができ、また、アウトガスとなるフェノール系ノボラック樹脂の量を低減することができる。
フェノール系ノボラック樹脂の含有量は、特に限定されるわけではないが、樹脂層3中に3重量%以上30重量%以下含まれることが好ましく、5重量%以上25重量%以下含まれることが特に好ましい。フェノール系ノボラック樹脂の含有量を上記範囲とすることで、樹脂層3の硬化物のガラス転移温度を効果的に高めることができる。さらに、アウトガスとなるフェノール系ノボラック樹脂の量を効果的に低減することを両立することができる。
1核体から3核体の合計の含有量が30%より小さい(4核体以上の合計の含有量が70%以上)場合、25℃で液状であるエポキシ樹脂との反応性が低下し、樹脂層3の硬化物中に未反応のフェノール系ノボラック樹脂が残留するため、樹脂層3が脆くなり作業性が低下してしまうといった問題が生じる。また、1核体から3核体の合計の含有量が70%より大きい(4核体以上の合計の含有量が30%以下)場合、樹脂層3を硬化させる際のアウトガス量が増大する可能性がある。さらに、樹脂層3のタック性が大きくなり過ぎる可能性もある。
フェノール系ノボラック樹脂中の2核体と3核体の合計の含有量は、特に限定されるわけではないが、30%以上70%以下であることが好ましい。上記下限値以上とすることで、樹脂層3を硬化させる際のアウトガス量が増大してしまうことを抑制できる。また、上記上限値以下とすることで、樹脂層3の柔軟性と屈曲性をより効果的に確保することができる。
フェノール系ノボラック樹脂中の1核体の含有量は、特に限定されるわけではないが、樹脂層3中に1%以下であることが好ましく、0.8%以下であることが特に好ましい。1核体の含有量を、上記範囲とすることで、樹脂層3を硬化する際のアウトガス量を低減することができる。
フェノール系ノボラック樹脂の重量平均分子量は、特に限定されるわけではないが、300以上1,500以下であることが好ましく、400以上1400以下であることが特に好ましい。上記下限値以上とすることで、樹脂層3を硬化させる際のアウトガス量を抑制できる。また。上記上限値以下とすることで、樹脂層3の柔軟性と屈曲性をより効果的に確保することができる。
フラックス活性化合物を含む樹脂層3は、25℃で液状であるエポキシ樹脂を含むことが好ましい。これにより、樹脂層3に柔軟性および屈曲性を付与することができる。25℃で液状であるエポキシ樹脂としては、特に限定されるものではないが、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂等が挙げられる。これらの中でも、接着フィルムの支持体および被着体に対する密着性、さらに、接着フィルム硬化後の機械特性に優れる、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂が好ましい。
また、25℃で液状であるエポキシ樹脂としては、より好ましくは、25℃における粘度が、500mPa・s以上50,000mPa・s以下であるものである。さらに好ましくは、800mPa・s以上40,000mPa・s以下であるものが挙げられる。25℃における粘度を上記下限値以上とすることで、樹脂層3の柔軟性と屈曲性を確保することができる。また、25℃における粘度を上記上限値以下とすることで樹脂層3のタック性が強くなり、ハンドリング性が低下することを防止することができる。
また、25℃で液状であるエポキシ樹脂の含有量は、特に限定されるものではないが、10重量%以上80重量%以下が好ましく、15重量%以上75重量%以下が特に好ましい。上記下限値以上とすることで、樹脂層3の柔軟性と屈曲性をより効果的に発現させることができる。また、上記上限値以下とすることで、樹脂層3のタック性が強くなり、ハンドリング性が低下することをより効果的に防止することができる。
フラックス活性化合物としては、半田表面の酸化膜を除去する働きがあれば、特に限定されるものではないが、カルボキシル基又はフェノール性水酸基のいずれか、あるいは、カルボキシル基及びフェノール水酸基の両方を備える化合物が好ましい。
フラックス活性化合物の配合量は、1重量%以上30重量%以下が好ましく、3重量%以上20重量%以下が特に好ましい。フラックス活性化合物の配合量が、上記範囲であることにより、フラックス活性を向上させることができる。加えて、樹脂層3を硬化した際に、未反応の化合物が残存するのを防止することができ、耐マイグレーション性を向上することができる。
また、エポキシ樹脂の硬化剤として作用する化合物の中には、フラックス活性化合物が存在する(以下、このような化合物を、フラックス活性硬化剤とも記載する。)。例えば、エポキシ樹脂の硬化剤として作用する、脂肪族ジカルボン酸、芳香族ジカルボン酸等は、フラックス作用も有している。このような、フラックスとしても作用し、エポキシ樹脂の硬化剤としても作用するようなフラックス活性硬化剤を、好適に用いることができる。
なお、カルボキシル基を備えるフラックス活性化合物とは、分子中にカルボキシル基が1つ以上存在するものをいい、液状であっても固体であってもよい。また、フェノール性水酸基を備えるフラックス活性化合物とは、分子中にフェノール性水酸基が1つ以上存在するものをいい、液状であっても固体であってもよい。また、カルボキシル基及びフェノール性水酸基を備えるフラックス活性化合物とは、分子中にカルボキシル基及びフェノール性水酸基がそれぞれ1つ以上存在するものをいい、液状であっても固体であってもよい。
これらのうち、カルボキシル基を備えるフラックス活性化合物としては、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る脂肪族カルボン酸としては、下記一般式(1)で示される化合物や、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
HOOC−(CH−COOH (1)
(式(1)中、nは、1以上20以下の整数を表す。)
カルボキシル基を備えるフラックス活性化合物に係る芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレーニト酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,5−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体、フェノールフタリン、ジフェノール酸等が挙げられる。
これらのカルボキシル基を備えるフラックス活性化合物のうち、フラックス活性化合物が有する活性度、樹脂層3の硬化時におけるアウトガスの発生量、及び硬化後の樹脂層3の弾性率やガラス転移温度等のバランスが良い点で、一般式(1)で示される化合物が好ましい。そして、一般式(1)で示される化合物のうち、式(1)中のnが3以上10以下である化合物が、硬化後の樹脂層3における弾性率が増加するのを抑制することができるとともに、接着性を向上させることができる点で、特に好ましい。
一般式(1)で示される化合物のうち、式(1)中のnが3以上10以下である化合物としては、例えば、n=3のグルタル酸(HOOC−(CH−COOH)、n=4のアジピン酸(HOOC−(CH−COOH)、n=5のピメリン酸(HOOC−(CH−COOH)、n=8のセバシン酸(HOOC−(CH−COOH)及びn=10のHOOC−(CH10−COOH−等が挙げられる。
フェノール性水酸基を備えるフラックス活性化合物としては、フェノール類が挙げられ、具体的には、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−ターシャリブチルフェノール、カテコール、p−ターシャリアミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールA、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類等が挙げられる。
上述したようなカルボキシル基又はフェノール水酸基のいずれか、あるいは、カルボキシル基及びフェノール水酸基の両方を備える化合物は、エポキシ樹脂との反応で三次元的に取り込まれる。
そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス活性化合物としては、フラックス作用を有し且つエポキシ樹脂の硬化剤として作用するフラックス活性硬化剤が好ましい。フラックス活性硬化剤としては、例えば、1分子中に、エポキシ樹脂に付加することができる2つ以上のフェノール性水酸基と、フラックス作用(還元作用)を示す芳香族に直接結合した1つ以上のカルボキシル基とを備える化合物が挙げられる。このようなフラックス活性硬化剤としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸(3,4,5−トリヒドロキシ安息香酸)等の安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;フェノールフタリン;及びジフェノール酸等が挙げられ、これらは1種単独又は2種以上を組み合わせでもよい。これらの中でも、半田表面の酸化膜を除去する効果とエポキシ樹脂との反応性に優れる、2,3−ジヒドロキシ安息香酸、ゲンチジン酸、フェノールフタリンが好ましい。
また、樹脂層3中、フラックス活性硬化剤の配合量は、1重量%以上30重量%以下が好ましく、3重量%以上20重量%以下が特に好ましい。樹脂層3中のフラックス活性硬化剤の配合量が、上記範囲であることにより、樹脂層3のフラックス活性を向上させることができる。さらに、樹脂層3中に、エポキシ樹脂と未反応のフラックス活性硬化剤が残存するのが防止される。
樹脂層3は、成膜性を向上するために成膜性樹脂を含むことが好ましい。これにより、フィルム状態にするのが容易となる。また、機械的特性にも優れる。
成膜性樹脂としては、特に限定されるわけではないが、例えば、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン、ポリプロピレン、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロン等を挙げることができる。これらは、1種で用いても、2種以上を併用してもよい。中でも、(メタ)アクリル系樹脂、フェノキシ樹脂及びポリイミド樹脂からなる群から選択される少なくとも1種であることが好ましい。
成膜性樹脂の含有量は、特に限定されないが、樹脂層3中の10重量%以上50重量%以下が好ましく、15重量%以上40重量%以下がより好ましく、特に20重量%以上35重量%以下が好ましい。含有量が範囲内であると、樹脂層3の流動性を抑制することができ、樹脂層3の取り扱いが容易になる。
また、樹脂層3は、硬化促進剤やシランカップリング剤を更に含んでもよい。
さらに、フラックス活性化合物を含む樹脂層3は、無機充填剤を含んでいても良い。本実施形態では、高温接合を行うため、接合工程においても、回路基板1に反りなどが生じることなく、回路基板1の形状が安定していることが好ましい。そのため、フラックス活性化合物を含む樹脂層3は、低熱膨張係数を有していることが好ましい。
フラックス活性化合物を含む樹脂層3に含まれる無機充填剤は、たとえば、タルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等を挙げることができる。無機充填材として、これらの中の1種類を単独で用いることもできる。または、2種類以上を併用したりすることもできる。これらの中でも特に、水酸化アルミニウム、シリカが好ましく、溶融シリカ(特に球状溶融シリカ)が低熱膨張性に優れる点で好ましい。
フラックス活性化合物を含む樹脂層3は、たとえば、無機充填剤を70重量%以下含むことが好ましい。さらに好ましくは、無機充填剤を27重量%以上50重量%以下含むことが好ましい。無機充填剤を上記範囲内で含むことにより、フラックス活性化合物を含む樹脂層3の線膨張係数を低くすることができる。また、これにより、接合された回路基板1と半導体チップ5との界面の非弾性ひずみが小さくなる。したがって、高温接合においても、クラックや剥離が起こりにくい。
(製造方法)
次に、図2〜8を用いて、第1の実施形態に係る半導体装置の製造方法を説明する。図2〜8は、第1の実施形態に係る半導体装置の製造方法を説明するための断面図である。第1の実施形態に係る半導体装置の製造方法は、以下の工程を備えている。まず、第1金属により形成されたバンプ電極51を有する半導体チップ5と、表面側から、第2金属を含む層273と、第3金属を含む層272とが順に形成された金属層27を有する回路基板1と、を準備する。次いで、回路基板1の金属層27が形成された面と、バンプ電極51が形成された面とが対向するように、回路基板1上に半導体チップ5を配置して、300℃以上400℃以下に加熱する。これにより、バンプ電極51と金属層27とを接合する。以下、詳細を説明する。
まず、回路基板1の製造方法から説明する。図2(A)に示すように、はじめに、表裏面に、金属膜41(たとえば、銅膜)が形成された第1絶縁層21を用意する。
次に、図2(B)に示すように、一方の金属膜41および第1絶縁層21を貫通する孔211を形成する。一方の金属膜41を貫通する孔は、エッチングにより形成し、その後、第1絶縁層21を貫通する孔をレーザーで形成してもよい。なお、図2(C)に示すように、他方の金属膜41をも貫通する貫通孔211を形成してもよい。
次に、金属膜41上および、第1絶縁層21の孔211内部に化学めっきを施す。その後、図3(A)に示すように、マスクMを配置し、孔211内部を充填するとともに、金属膜41上にめっきを施す。これにより、ビアとなる導電体20を形成するとともに、金属膜42を形成する(金属膜42は、金属膜41と金属膜41上のめっき膜を示す)。
次に、図3(B)に示すように、マスクMが形成されていた部分の金属膜42をフラッシュエッチングにより除去する。これにより、第1回路層22、第2回路層24を形成する。
その後、図4(A)に示すように、第1回路層22上に、シート状の第2絶縁層23を貼り付ける。また、第2回路層24上に、シート状の第3絶縁層25を貼り付ける。なお、このとき、第2絶縁層23、第3絶縁層25を同時に貼り付けても良い。次いで、シート状の第2絶縁層23、シート状の第3絶縁層25を加熱ラミネートする。次いで、熱により完全硬化させる。
次に、図4(B)に示すように、第2絶縁層23、第3絶縁層25それぞれに開口を形成する。たとえば、第2絶縁層23にUVレーザーを照射し、第3絶縁層25に炭酸レーザーを照射して開口を形成することができる。また、第2絶縁層23および第3絶縁層25が感光性樹脂である場合には、露光および現像を行うことにより、開口を形成することができる。
その後、図5のように、第2絶縁層23の開口内に、第4金属を含む金属層271、第3金属を含む金属層272、第2金属を含む金属層273をこの順にメッキにより形成する。このとき、第2絶縁層23の厚さに合わせて、金属層27の厚さを適宜調整する。具体的には、たとえば、第4金属を含む金属層271の厚さを0μm以上、55μm以下に、第3金属を含む金属層272の厚さを1μm以上、15μm以下に、第2金属を含む金属層273の厚さを1μm以上、15μm以下になるよう、第2絶縁層23の開口内に金属層27を形成する。
また、図6に示すように、金属層27が形成された面を被覆するように、フラックス活性化合物を含む樹脂層3を圧着する。これにより、フラックス活性化合物を含む樹脂層3は、第2絶縁層を被覆するとともに、金属層27上に形成される。以上のようにして、回路基板1を準備する。
次に、半導体チップ5の製造方法を説明する。まず、半導体ウエハ(不図示)に、たとえばFETを形成する。次いで、半導体ウエハ上に、層間絶縁膜(不図示)、配線層(不図示)およびビア(不図示)等により多層配線(不図示)を形成する。
次いで、多層配線の最上層に、第1金属のバンプ電極51を形成する。また、バンプ電極51を、平面視で対向して接合する回路基板1における金属層27の位置に合わせて形成する。また、バンプ電極51を、たとえば、金ワイヤのリードカットにより形成する。
次いで、上記半導体ウエハをダイシングして、所望の大きさの半導体チップ5に分割する。以上のようにして、半導体チップ5を準備する。
次に、回路基板1と半導体チップ5を接合した半導体装置100の製造方法について説明する。
(位置決め仮接着)
図7に示すように、回路基板1の金属層27が形成された面と、バンプ電極51が形成された面とが対向するように、回路基板1上に複数の半導体チップ5を配置する。このとき、複数の半導体チップ5は、回路基板1のフラックス活性化合物を含む樹脂層3の上に配置される。また、複数の半導体チップ5は、回路基板1の面方向に沿って並べられる。
ここで、半導体チップ5のバンプ電極51は、フラックス活性化合物を含む樹脂層3を貫通し、金属層27と接触する。条件は特に限定されないが、25℃以上175℃以下、半導体チップ5のバンプ電極51の1つ当たり1gf以上30gf以下でバンプ電極51と金属層27の位置を合わせて仮接着する。
(接合)
その後、回路基板1と複数の半導体チップ5とを加熱して、バンプ電極51と金属層27とを接合する。接合条件については特に限定されないが、回路基板1と複数の半導体チップ5とを300℃以上400℃以下に加熱して、バンプ電極51と金属層27とを接合することが好ましい。
この接合工程において、バンプ電極51の第1金属は、回路基板1の金属層27側に拡散する。このとき、第2金属からなる第2金属層273は、バンプ電極51の第1金属と合金化する。
ここで、従来の技術水準では、Pbフリー半田の接合温度は、およそ260℃であり、接合時間はおよそ1秒以上10分以下であった。したがって、従来は、その接合温度に基づいて設計が進められてきた。
接合温度が260℃程度である場合、接合部300には、組成比の異なる合金層が層状に形成される。このように、接合部300が層状に形成されている場合、高低差の大きい温度環境下では、クラックや剥離等の不良が起こる可能性があった。
しかし、本発明者らは、従来よりも高い温度で接合することにより、接合部300の密着性が向上することを発見した。その際の接合部300の形状は、上述のように第2部分が第1部分の中に入り組んだ構造をしている第2領域340を有している。接合工程において、拡散した第1金属は、第2領域340において、第1部分を形成する。また、第2金属は、第1金属を含む第1部分の中に入り組んで、第2部分を形成する。これにより、接合が強固なものとなり、高低差の大きい温度環境下においてもクラックや剥離等の不良が起こらない。
なお、第1金属を含む第1部分または第2金属を含む第2部分は、それぞれ異なる組成比であればよく、合金化していてもよい。具体的には、たとえば、第1部分はAu、第2部分はAuSnである。
本実施形態の接合部300の形状を得るための条件は、特に限定されないが、300℃以上400℃以下で1秒間以上5分間以下、半導体チップ5のバンプ電極51の1つの当たり0.1gf以上10gf以下が好ましい。特に300℃以上340℃以下で1秒間以上30秒間以下が好ましい。
接合温度が300℃以上であることにより、従来のように接合部300に組成比の異なる層が層状に形成されることがなく、第2部分が第1部分の中に入り組んだ構造をしている第2領域340を有する接合部300の形状を得ることができる。一方、接合温度が400℃以下であることにより、半導体チップ5内のFET等における拡散層(不図示)の悪影響を与えることがない。なお、400℃より高い場合は、拡散層内の不純物がさらに拡散してしまい、リーク電流などの原因となってしまう。
また、本実施形態では、接合温度が従来よりも高いため、短い時間で確実に接合をすることが好ましい。これにより、バンプ電極51側から第1金属が金属層27側に局所的に拡散し、第2部分が第1部分の中に入り組んだ構造をしている第2領域340を有する接合部300の形状を得ることができる。
上記した接合時間が1秒以上であることにより、バンプ電極51と金属層27とを確実に接合することができる。一方、接合時間が5分間以下であることにより、接合温度が高い場合と同様にして、過剰な熱を与えることによって、半導体チップ5に悪影響を及ぼすことがない。このように、高温で接合することにより、プロセス時間を短縮することができる。
なお、接合温度は金属層27の融点に依存し、荷重は接合する端子数に依存する。また、フラックス活性化合物を含む樹脂層3を介して、バンプ電極51と金属層27を接合するので、金属層27の表面が酸化されるのを抑制しながら(表面酸化膜を除去しながら)接合することができる。
このように、従来よりも高温短時間で接合工程を行うことにより、バンプ電極51側から第1金属が金属層27側に局所的に拡散することにより、第2部分が第1部分の中に入り組んだ構造をしている第2領域340を有する接合部300を形成することができる。
(硬化)
この積層体をさらに加熱することによりフラックス活性化合物を含む樹脂層3を構成する樹脂を硬化させることが好ましい。この際の加熱条件は特に限定されないが、120℃以上200℃以下で、30分間以上180分間以下が好ましい。これにより、フラックス活性化合物を含む樹脂層3が硬化することにより、バンプ電極51と金属層27の間を封止し、接続信頼性を向上させることができる。なお、本実施の形態では、積層体を得た後、フラックス活性化合物を含む樹脂層3を硬化させたが、これに限らず、フラックス活性化合物を含む樹脂層3を硬化させた後に積層体を得る方法でも良い。
(樹脂封止)
得られた積層体に半導体チップ5側から、エポキシ樹脂組成物を金型を用いて圧縮成形する。その後、取り出して乾燥機で硬化乾燥させる。この際の加熱条件は特に限定されないが、圧縮成形は厚み30μm以上300μm以下、120℃以上200℃以下、1分間以上5分間以下、硬化は120℃以上200℃以下で3時間以上5時間以下が好ましい。これにより、積層体を封止し、信頼性を確保することができる。
(半田ボール搭載)
さらに、回路基板1の金属層28上に半田ボールを形成する。これにより、他の基板等への2次実装が容易となる。半田ボールを付与する方法としては、例えばメッキ法、ペースト印刷法、ボール搭載法が挙げられる。
(ダイシング)
次に、図8(A)に示すように、回路基板1を分割して、一つの半導体チップ5と、当該分割された回路基板1(回路基板部10)とで構成される複数の半導体装置100を得る。このとき、分割する際には、半田ボールが付与されているのと反対側の面にダイシングシートを付与してダイシングを行う。
この半導体装置100は、図8(B)に示すように、回路基板部10の基板面側からみて、回路基板部10の側面と、半導体チップ5の側面とが面一に形成されている。これにより、半導体装置100の外形寸法を可能な限り小さくすることができる。なお、ダイシングする前に、積層体の半田ボールが付与されている側の面にフラックス活性化合物を含む樹脂層を配置しておくことが好ましい。これにより、2次実装での半田接続が容易となると共に、フラックス処理を省略することができ、生産性や温度サイクル性、落下試験等の2次実装後の信頼性を向上させることができる。ここで、使用するダイシングシートは市販されているものをそのまま用いることができる。
以上のようにして、半導体装置100を得ることができる。
次に、本実施形態の効果について説明する。本実施形態によれば、半導体チップ5のバンプ電極51と回路基板1の金属層27とが接合する接合部300は、第1金属を含む第1領域320と、第1金属を含む第1部分と、第2金属を含む第2部分と、を有する構造からなる第2領域340と、を備え、第2領域において、第2部分が第1部分の中に入り組んだ構造をしている。これにより、バンプ電極51と金属層27との密着性が向上する。高低差の大きい温度環境下においても、接合部300に剥離やクラックを生じることがない。したがって、接続信頼性の高い半導体装置100を提供することができる。
次に、本発明の実施例について説明する。
(実施例)
上記した本実施形態の方法を用い、本実施形態のサンプルを作製した。一方、本実施形態と接合条件のみが異なるものを比較例のサンプルとして作製した。
(第1絶縁層)
以下のようにして第1絶縁層を作製した。30μmのガラス繊維基材にエポキシ樹脂組成物を含浸し硬化させた厚さ40μmの第1絶縁層とした。次に、第1絶縁層の両面側に、金属層として厚さ2μmの銅箔(銅箔は18μのピーラブル箔付き)を形成して厚みが44μmの積層板を作成した。その後、レーザー加工面にサブトラクティブ法にてコンフォーマルマスクを形成してCOレーザーにより銅張りの積層板に非貫通穴を形成した。次いで、電気銅めっきにて銅張りの積層板の非貫通孔内を銅めっきで充填させるとともに、回路パターン形成を行い、第1回路層および第2回路層を形成した。
(第2絶縁層および第3絶縁層)
第1絶縁層上の第1回路及び第2回路に回路粗化・有機皮膜形成処理を行い、熱硬化性樹脂(厚み25μm)をラミネートして完全硬化させて第2絶縁層及び第3絶縁層を形成した(回路上から絶縁樹脂表面の厚みは20μm)。その後、第2絶縁層はUVレーザーによりブラインドビアを形成してプラズマデスミア処理を行った。第3絶縁層はCO2レーザーにてブラインドビア形成・プラズマデスミア処理を行い、無電解Ni、Auめっきを行った。その後、プラズマデスミア後の第2絶縁層の開口部に電気メッキにて銅12μ、Ni3μ、Sn10μmの金属層を形成した。
(フラックス活性化合物を含む樹脂層)
フェノールノボラック樹脂(住友ベークライト社製、PR55617)15.0重量部と、液状ビスフェノールA型エポキシ樹脂(大日本インキ化学工業社製、EPICLON−840S)45.0重量部と、フラックス活性化合物であるフェノールフタリン(東京化成工業社製)15.0重量部と、成膜性樹脂としてビスフェノールA型フェノキシ樹脂(東都化成社製、YP−50)24.4重量部と、硬化促進剤として2―フェニルー4−メチルイミダゾール(四国化成工業社製、2P4MZ)0.1重量部と、シランカップリング剤としてβ−(3,4エポキシシクロヘキシル)エチルトリメトキシシラン(信越化学工業社製、KBM−303)0.5重量部とを、メチルエチルケトンに溶解し、樹脂濃度50%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(東レ株式会社製、ルミラー)に厚さ50μmとなるように塗布して、100℃、5分間乾燥させた。これにより、厚さ25μmのフラックス活性を有する接着フィルムを得た。
(回路基板)
第2絶縁層を第1回路層側に、第3絶縁層を第2回路層側に真空ラミネータにてラミネートし、硬化させた。その後、UVレーザーにて第2絶縁層に開口部を形成し、銅、ニッケル、はんだめっきを施した。また、COレーザーにて第3絶縁層に開口部を形成し、ニッケル、金めっきを施した。その後、フラックス活性化合物を含む樹脂層を真空ラミネータにてラミネートした。次に、50mm×50mmの大きさに切断し、回路基板を得た。
(半導体装置の製造)
半導体チップ(TEGチップ、サイズ15mm×15mm、厚み0.8mm)は、バンプ電極を金で形成した。また、回路保護膜をポジ型感光性樹脂(住友ベークライト社製CRC−8300)で形成したものを使用した。
次に、下記のように、比較例のサンプルと本実施形態のサンプルとで異なる接合条件により、半導体チップと回路基板を接合した。比較例のサンプルに対しては、まず、フリップチップボンダー装置により、150度10秒の加熱圧着を行った。次いで、オーブンを用いて、25分間で25℃から260℃までの昇温を行い、260℃を5分間保持して接合を行った。
一方、本実施形態のサンプルに対しては、フリップチップボンダー装置により、300℃で10秒間の接合を行った。
その後、液状封止樹脂(住友ベークライト社製、CRP−4152S)を充填し、液状封止樹脂を硬化させることで半導体装置を得た。尚、液状封止樹脂は、温度150℃、120分の条件で硬化させた。
(半導体チップ接合後、温度サイクル試験)
試験条件として、温度サイクル試験機を用いて、温度サイクル(−55℃から125℃まで)、保持時間10分、温度変更時間20分の条件を、1,000サイクル行い、導通抵抗を確認した。結果、比較例のサンプルでは、導通不良が生じていた。一方、本実施形態のサンプルでは、導通不良が無かった。
図9は、実施例における接合部のSEM断面図である。そのうち、図9(A)は比較例のサンプル、図9(B)は本実施形態のサンプルである。それぞれ、左側がSEM像を白黒反転させたもの、右側が組成分析をマッピングしたものである。
図9(A)のように、比較例のサンプルは、組成比の異なる層が層状に形成されている。なお、バンプ電極側から、AuSn、AuSnおよびAuSnの層が形成されている。接合温度が260℃と低く、接合時間が長かったため、バンプ電極側からAuがゆっくりと拡散することにより、このような層状の接合部が形成されている。また、層状の界面が形成されたことにより、AuSnとAuSnとの界面にクラック280が生じている。なお、図9(A)中、界面に生じている白い部分がクラック280である。このため、比較例のサンプルでは、導通不良を生じていたと考えられる。
一方、図9(B)のように、本実施形態のサンプルは、Auからなる第1領域と、Auからなる第1部分とAuSnの第2部分とを含む構造からなる第2領域と、を備え、第2領域において、第2部分が第1部分の中に入り組んだ構造をしている。なお、第2領域は、第2部分が第1部分の中に入り組んだ構造の組成比としてAu10Snとなっている。接合温度が300℃と高く、接合時間が10秒間と短かったため、バンプ電極側からAuが局所的に拡散することにより、このような第2部分が第1部分の中に入り組んだ構造を有する接合部が形成されている。このように、第2部分が第1部分の中に入り組んだ構造となることにより、バンプ電極と金属層との接合部の強度が向上する。実際に、本実施形態のサンプルには、比較例のサンプルで見られたようなクラックが生じていない。このようにして、本実施形態のサンプルでは導通不良が無かったと考えられる。
以上、第1の実施形態では、接合温度が300℃以上400℃以下である場合を説明したが、第2部分が第1部分の中に入り組んだ構造をしている第2領域340を有する接合部300を形成することが出来れば、この条件に限られない。
1 回路基板
3 樹脂層
5 半導体素子
10 回路基板部
20 導電体
21 第1絶縁層
22 第1回路層
23 第2絶縁層
24 第2回路層
25 第3絶縁層
27 金属層
28 金属層
29 半田ボール
41 金属膜
42 金属膜
51 バンプ電極
100 半導体装置
211 孔
271 第4金属層
272 第3金属層(拡散阻止層)
273 第2金属層
280 クラック
300 接合部
320 第1領域
340 第2領域

Claims (9)

  1. 第1金属により形成されたバンプ電極を有する半導体チップと、
    前記バンプ電極が形成された面と対向するように前記半導体チップと接合し、当該半導体チップと接合する側に、第2金属を含む第2部分と第3金属からなる層とを含む金属を有する回路基板と、
    を備え、
    前記バンプ電極と前記金属とが接合する接合部は、
    前記第1金属を含む第1領域と、
    前記第1金属を含む第1部分と、前記第2部分と、を有する構造からなる第2領域と、を備え、
    前記第2領域において、前記第2部分が前記第1部分の中に入り組んだ構造をしている半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記金属は、前記第3金属からなる層として、前記第1金属の拡散を阻止する、前記第3金属からなる拡散阻止層を含み、
    前記拡散阻止層上に、前記第2領域が形成されている半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記第1領域は、前記第3金属からなる層の上面と接している半導体装置。
  4. 請求項1〜3のいずれか一項に記載の半導体装置において、
    前記第1領域の側面に、前記第2領域を備える半導体装置。
  5. 請求項1〜4のいずれか一項に記載の半導体装置において、
    前記第1金属はAuであり、前記第2金属はSnである半導体装置。
  6. 請求項1〜5のいずれか一項に記載の半導体装置において、
    前記第3金属はNiである半導体装置。
  7. 請求項1〜6のいずれか一項に記載の半導体装置において、
    前記回路基板は、
    導電体が貫通する第1絶縁層と、
    前記第1絶縁層の一方の側に設けられ、前記導電体に接続された第1回路層と、
    前記第1回路層を被覆するとともに、前記第1回路層の一部を露出させるための開口が形成された第2絶縁層と、
    前記第1絶縁層の他方の側に設けられ、前記導電体に接続された第2回路層と、
    前記第2回路層を被覆する第3絶縁層と、
    前記第2絶縁層の開口内に設けられ、前記第1回路層上に設けられた前記金属と、
    を備える半導体装置。
  8. 請求項に記載の半導体装置において、
    前記接合部以外の領域に、前記第2絶縁層を被覆するとともに、前記半導体チップの接合側の面と接するように設けられ、フラックス活性化合物を含む樹脂層を備える半導体装置。
  9. 請求項8に記載の半導体装置において、
    前記フラックス活性化合物を含む樹脂層は、無機充填剤を70重量%以下含む半導体装置。
JP2011123093A 2011-06-01 2011-06-01 半導体装置 Expired - Fee Related JP5884301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011123093A JP5884301B2 (ja) 2011-06-01 2011-06-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123093A JP5884301B2 (ja) 2011-06-01 2011-06-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2012253110A JP2012253110A (ja) 2012-12-20
JP5884301B2 true JP5884301B2 (ja) 2016-03-15

Family

ID=47525677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123093A Expired - Fee Related JP5884301B2 (ja) 2011-06-01 2011-06-01 半導体装置

Country Status (1)

Country Link
JP (1) JP5884301B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325410B2 (ja) * 1994-11-29 2002-09-17 株式会社東芝 半導体装置の製造方法
JPH09102514A (ja) * 1995-10-05 1997-04-15 Nippon Telegr & Teleph Corp <Ntt> バンプボンディング方法およびバンプボンディング構造
JP2000091369A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体装置及びその製造方法
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP2007115904A (ja) * 2005-10-20 2007-05-10 Renesas Technology Corp 半導体装置の製造方法
JP5486848B2 (ja) * 2009-06-10 2014-05-07 株式会社日立製作所 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2012253110A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5682308B2 (ja) 半導体部品の製造方法
JP5780228B2 (ja) 半導体装置の製造方法
JP5991335B2 (ja) 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
JP4715975B2 (ja) 電子部品の製造方法
WO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
WO2009099191A1 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
TWI455220B (zh) 焊料連接方法,電子機器及其製造方法
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
JP2012227441A (ja) 半導体装置の製造方法および半導体装置
JP5569582B2 (ja) 可撓性基板および電子機器
TWI549248B (zh) 半導體封裝之製造方法
JP5445169B2 (ja) 接着フィルム、半導体装置、多層回路基板および電子部品
JP2015030745A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2011014717A (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP5884301B2 (ja) 半導体装置
JPWO2012026091A1 (ja) 電子装置の製造方法
WO2011118146A1 (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2016028167A (ja) 樹脂組成物
JP2012057109A (ja) 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品
JP2013253135A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2013151589A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2017028067A (ja) 回路部材の接続方法
JP6040737B2 (ja) 接着フィルム、電子部品の製造方法、および電子部品
JP2014090173A (ja) 接着フィルム、半導体装置、多層回路基板および電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees