CN111755409A - 半导体封装基板及其制法与电子封装件及其制法 - Google Patents

半导体封装基板及其制法与电子封装件及其制法 Download PDF

Info

Publication number
CN111755409A
CN111755409A CN201910237275.XA CN201910237275A CN111755409A CN 111755409 A CN111755409 A CN 111755409A CN 201910237275 A CN201910237275 A CN 201910237275A CN 111755409 A CN111755409 A CN 111755409A
Authority
CN
China
Prior art keywords
solder
layer
circuit
package substrate
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910237275.XA
Other languages
English (en)
Inventor
周保宏
余俊贤
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Priority to CN201910237275.XA priority Critical patent/CN111755409A/zh
Publication of CN111755409A publication Critical patent/CN111755409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体封装基板及其制法与电子封装件及其制法，该制法包括于线路结构上形成具有开孔的防焊结构，使该线路结构部分外露于该开孔，以于该外露的线路层与开孔的孔壁上形成杯状的焊座，故于封装工艺中，借由该焊座的设计能增加焊锡球与金属材的接触面积，以提升焊锡球与焊座间的结合力，因而能有效避免该焊锡球发生断裂或脱落的情况。

Description

半导体封装基板及其制法与电子封装件及其制法
技术领域
本发明涉及一种封装基材，尤其涉及一种能提升产品可靠度的半导体封装基板及其电子封装件。
背景技术
随着产业应用的发展，近年来逐渐朝着如人工智能(AI)芯片、高阶芯片或堆叠芯片等大尺寸芯片的封装规格的趋势进行研发，如3D或2.5D IC工艺，以应用于高密度线路/高传输速度/高叠层数/大尺寸设计的高阶产品，如人工智能(AI)芯片、GPU等。
因此，业界遂改用大尺寸板面的倒装芯片封装基板，如40*40、70*70或其它更厚且大结构的板型，以承载如人工智能(AI)芯片、高阶芯片或堆叠芯片等大尺寸芯片。
如图1A所示，该电子装置1包括：一电路板18、一设于该电路板18上的封装基板1a以及一结合于该封装基板1a上的半导体芯片19。具体地，如图1B所示，该封装基板1a包括一核心层10、设于该核心层10上的线路增层部11及设于该线路增层部11上的防焊层12a,12b，且令该防焊层12a,12b外露出该线路增层部11最外侧的线路层，以供作为接点(即I/O)11a,11b，以于上侧(如图1C所示的置晶侧)借由焊锡凸块13a接置半导体芯片19及于下侧(如图1D所示的植球侧或BGA)借由焊锡球13b接置电路板18，而制成电子封装产品。
公知核心层10的制作中，采用玻纤配合环氧树酯所组成的基材，如BT(Bismaleimide Triazine)、FR4或FR5等，再于其上进行导通孔工艺，如机械钻孔、激光钻孔或双锥状盲孔等成孔步骤，再于孔中电镀形成导电材及填充树脂(plugin)。此外，线路增层部11的增层方法还使用ABF种类的材料作为介电层，且该防焊层12a,12b的材质选择为使用绿漆或油墨等材料。
然而，公知焊锡球13b与接点11b的金属接触面仅为单一表面(如该接点11b的顶面)，因而金属接触面积极小，致使该焊锡球13b容易于该接点11b之处发生断裂，甚至因结合力差而发生掉球或脱落的情况(如该焊锡球13”的顶面)。
此外，如图1A所示，公知电子装置1于封装过程中，当该封装基板1a应用于大尺寸时，该封装基板1a的刚性不足，造成于封装高温工艺时，因该封装基板1a于各层间材料的热膨胀系数(Coefficient of thermal expansion，简称CTE)不一致而会发生弯翘(warpage)，导致其与该半导体芯片19之间连接不良(如焊锡材料13’未接合)、或于焊接时，其与该电路板18之间会发生连接不良(如焊锡球13”未接合)，更严重者，可能因为应力关系会造成该半导体芯片19本身的电性失效或破裂。
另一方面，若将该核心层10的厚度增加，以增加该封装基板1a的刚性强度而降低该封装基板1a的弯翘程度，但却会产生其它缺点，例如，加厚该核心层10的方式，不符合朝薄型化或微小化的封装设计的需求。具体地，为了防止该封装基板1a发生弯翘，进而增加该核心层10的厚度，导致整个该封装基板1a变厚，不利于基板的制作，且加工成本提高。
因此，如何克服上述公知技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述公知技术的缺陷，本发明提供一种半导体封装基板及其制法与电子封装件及其制法，能有效避免该焊锡球发生断裂或脱落的情况。
本发明的半导体封装基板，包括线路结构、防焊结构及焊座。线路结构具有线路层；防焊结构设于该线路结构上，且该防焊结构具有开孔，以令该线路层部分外露于该开孔；焊座呈杯状结构，其以电镀形成并自该线路层外露的表面延伸到该开孔的孔壁上，该焊座的材质与该线路层相同，例如为铜。
本发明还提供一种半导体封装基板的制法，包括：提供一具有线路层的线路结构；形成防焊结构于该线路结构上，且在该防焊结构形成有开孔，以令该线路层部分外露于该开孔；以及形成焊座于该外露的线路层与该开孔的孔壁上。
前述的半导体封装基板及其制法中，该防焊结构为单一绝缘层。
前述的制法中，该焊座呈杯状结构，其以电镀形成自该线路层外露的表面并延伸到该开孔的孔壁上，该焊座的材质与该线路层相同，例如为铜。
前述的半导体封装基板及其制法中，该防焊结构还包括金属支撑层与包覆该金属支撑层的绝缘层，该金属支撑层以结合材结合该线路结构。
前述的半导体封装基板及其制法中，还包括设于该焊座上的导电元件。
前述的半导体封装基板及其制法中，还包括设于该焊座上的导接块，该导接块为一体积小于该开孔的焊锡球。
前述的半导体封装基板及其制法中，该焊座与线路层的接触部位形成有具适当厚度的凸块底部。
本发明还提供一种电子封装件，包括前述的半导体封装基板以及电子元件。其中，该线路结构具有相对的第一侧与第二侧，且该线路层配置于该第一侧与第二侧，并使该防焊结构设于该线路结构的第二侧上；电子元件，其设于该线路结构的第一侧上并电性连接该线路结构的第一侧的线路层。
本发明又提供一种电子封装件的制法，包括：提供一前述的半导体封装基板，其中，该线路结构具有相对的第一侧与第二侧，且该线路层配置于该第一侧与第二侧，并使该防焊结构设于该线路结构的第二侧上；以及设置电子元件于该线路结构的第一侧上，且该电子元件电性连接该线路结构的第一侧的线路层。
前述的电子封装件及其制法中，还包括封装层，其设于该半导体封装基板上，以结合该电子元件和半导体封装基板。
前述的电子封装件及其制法中，该电子元件以多个导电凸块设于该线路结构的第一侧上。
由上可知，本发明的半导体封装基板及其制法与电子封装件及其制法，主要借由于该外露的线路层与该防焊结构的开孔的孔壁上形成焊座，以增加该导电元件的金属接触面积，进而提升导电元件(焊锡球)与焊座间的结合力，故相较于公知技术，本发明能有效避免该导电元件发生断裂，还能避免发生掉球或脱落的情况。
附图说明
图1A为公知电子装置的剖视示意图。
图1B为公知倒装芯片式封装基板的剖视示意图。
图1C为图1B的上视示意图。
图1D为图1B的下视示意图。
图2A至图2B为本发明的半导体封装基板的第一实施例的制法的剖视示意图。
图2C为本发明的电子封装件的第一实施例的剖视示意图。
图3A至图3C为本发明的半导体封装基板的第二实施例的制法的剖视示意图。
图3A’为图3A的另一方式。
图3C’及图3C”为图3C的其它实施例。
图3D为本发明的电子封装件的第二实施例的剖视示意图。
图3D’为图3D的其它实施例。
附图标记如下：
1 电子装置
1a 封装基板
10 核心层
11 线路增层部
11a,11b 接点
12a,12b 防焊层
13a 焊锡凸块
13b,13” 焊锡球
13’ 焊锡材料
18 电路板
19 半导体芯片
2,3 半导体封装基板
2a 线路结构
20 核心层
20a 第一侧
20b 第二侧
200 导电部
21 增层部
210 介电层
211 线路层
212 焊垫
22a,22b,32a,32b 防焊结构
220 开孔
23,36,36’ 焊座
32 绝缘层
320 第二开孔
33 金属支撑层
330 第一开孔
34 结合材
361’ 凸块底部
37 导接块
4,4’,4” 电子封装件
40 电子元件
400 导电凸块
41 封装层
42 导电元件。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及技术效果。
须知，本说明书附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的技术效果及所能实现的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当视为本发明可实施的范畴。
图2A至图2B为本发明的半导体封装基板2的第一实施例的制法的剖视示意图。
如图2A所示，提供一线路结构2a，该线路结构2a具有相对的第一侧20a与第二侧20b，两侧均可用于置放电子元件(如半导体芯片、无源元件等)，且将置放半导体芯片的外接侧称为置晶侧，故为了方便以下说明，将该第一侧20a作为置晶侧。
于本实施例中，该线路结构2a具有一核心层20，其内形成有多个导电部200。例如，形成该核心层20的材质采用含玻纤及有机树脂的基材，如BT(Bismaleimide Triazine)、FR4或FR5等，亦或采用高刚性无玻纤但含有填充材(filler)(如SiO2)的有机基材，再于其上进行导通孔工艺，如机械钻孔或激光钻孔等成孔步骤，并于孔中形成导电材。或者，于另一实施例中，形成该核心层20的材质为有机绝缘材，该有机绝缘材可为ABF(AjinomotoBuild-up Film)、有玻纤或无玻纤的预浸材(Prepreg)、铸模化合物(Molding Compound)，如环氧模压树脂(Epoxy Molding Compound，简称EMC)形成的核心基材，较佳者，采用高刚性及低热膨胀系数(CTE)的EMC，此时该导电部200可由单一导电柱体或由多个相互接触堆叠的导电柱体所组成。
此外，该线路结构2a还包括设于该核心层20上的增层部21，其具有至少一介电层210及多个结合该介电层210的线路层211。例如，该介电层210可为液状环氧树脂、膜状ABF、预浸材、模压树脂(EMC)或感光型树脂形成。应可理解地，有关该线路层211的布设层数可依需求设计。
另外，于该线路结构2a的增层部21上可形成一具有多个开孔220的绝缘层，以作为防焊结构22a，防焊结构22b，并令该线路结构2a的最外层的线路层211外露于多个开孔220，以供作为焊垫212。具体地，形成该防焊结构22a，防焊结构22b的材质可为石墨烯、油墨、绿漆、ABF或非感光型介电材(如EMC)或其它适当材质，并无特别限制。
另外，于其它实施例中，该核心层20可改为硅基材，以令该增层部21设于该硅基材上，使该线路结构2a成为硅中介板(silicon interposer)形式。或者，于其它实施例中，该线路结构2a可为无核心层(coreless)形式。
如图2B所示，形成焊座23于该线路结构2a的第二侧20b上的焊垫212与该防焊结构22b的开孔220的孔壁上。
于本实施例中，形成该焊座23的材质与该焊垫212的材质为相同，如铜材。例如，以电镀方式形成于该线路层211外露的焊垫212表面上并延伸到该开孔220的孔壁上。
此外，于后续应用该半导体封装基板2时，如图2C所示的电子封装件4，可于该线路结构2a的第一侧20a的外露焊垫212上设置至少一电子元件40，并形成封装层41于该线路结构2a的第一侧20a上以结合该电子元件40，且于该线路结构2a的第二侧20b的焊座23上接置如焊锡球的导电元件42以结合至一电路板(图略)上。
所述的电子元件40为有源元件、无源元件或其二者组合，其中，该有源元件为例如半导体芯片，且该无源元件为例如电阻、电容及电感。例如，该电子元件40为半导体芯片，其借由多个含焊锡的导电凸块400以倒装芯片方式电性连接多个焊垫212。或者，该电子元件40也可借由多个焊线(图略)以打线方式电性连接该焊垫212。然而，有关该电子元件电性连接该半导体封装基板2的方式不限于上述，且该电子元件也可设于该线路结构2a的第二侧20b上或嵌埋于该增层部21中。
所述的封装层41可为底胶，其形成于该线路结构2a的第一侧20a与该电子元件40之间以包覆多个导电凸块400。或者，该封装层41可为压合工艺用的薄膜、模压工艺用的封装胶体或印刷工艺用的胶材等以包覆该电子元件40与多个导电凸块400，且形成该封装层41的材质为聚酰亚胺(PI)、环氧树脂(epoxy)或模封的封装材。应可理解地，有关该电子元件40的封装方式并不限于上述。
所述的导电元件42形成于多个焊座23上。
于本实施例中，该导电元件42包含焊锡材料，如焊锡球。
因此，本实施例的半导体封装基板2的制法于植球侧(该线路结构2a的第二侧20b)的焊垫212与防焊结构22b的开孔220的孔壁上镀覆一层材质与线路层211、焊垫212相同的铜材(即该焊座23)，以于后续封装植球作业中，该导电元件42(焊锡球)会接触该焊座23的底面与侧壁，因而增加该导电元件42与该焊座23间的金属接触面积，进而提升该导电元件42(焊锡球)与该焊座23间的结合力，故相较于公知技术，本发明的导电元件42不会于其与该焊座23的结合之处发生断裂，更能避免掉球或脱落的情况发生者。
图3A至图3C为本发明的半导体封装基板3的第二实施例的制法的剖视示意图。本实施例与第一实施例的差异在于防焊结构，其它构造大致相同，故以下仅说明相异处。
如图3A所示，于该线路结构2a的第二侧20b上借由结合材34结合一金属支撑层33，且于该金属支撑层33上形成多个第一开孔330，并使多个第一开孔330延伸穿过该结合材34，以令多个焊垫212外露于多个第一开孔330。接着，形成一绝缘层32于该焊垫212、该金属支撑层33上及该第一开孔330中。
于本实施例中，该金属支撑层33为钢板、镍合金(alloy 42)片体等，且该结合材34为粘着胶材，而形成该绝缘层32的材质可为石墨烯、油墨、绿漆、ABF或非感光型介电材(如EMC)或其它适当材质，并无特别限制。
此外，该绝缘层32沿该第一开孔330的侧壁布设。或者，该绝缘层32可填满该第一开孔330，如图3A’所示。
另外，该绝缘层32也形成于该线路结构2a的第一侧20a上。
如图3B所示，于该线路结构2a的第二侧20b上的绝缘层32上形成多个第二开孔320，以令多个焊垫212外露于多个第二开孔320，使该绝缘层32与该金属支撑层33作为防焊结构32a，且该绝缘层32包覆该金属支撑层33。
如图3C所示，形成焊座36于该线路结构2a的第二侧20b上的焊垫212与该防焊结构32b的第二开孔320的孔壁上，以利于增加其与该导电元件42的结合接触面积，进而有效提升二者的结合力。
于其它实施例中，也可依需求于该杯状焊座36上再形成一导接块37，且形成该导接块37的材质为例如锡或其它金属材。具体地，如图3C’所示，于该杯状焊座36上接置一体积小于该第二开孔320的焊锡球，借以形成为导接块37，据此即能有效缩小后续接置的导电元件42的尺寸(请参酌后续图3D所示)，以满足细间距封装的需求。
于其它实施例中，也可依需求于该第二开孔320中的焊垫212上先电镀形成适当厚度(例如可为该第二开孔320的1/2深度)的凸块底部361’(请详图3C”所示)，然后再继续延伸电镀到第二开孔320的剩余孔壁上，进而形成具有凸块底部361’的杯状焊座36’(其材质与该线路层211、焊垫212相同，例如为铜)，据此可以有效缩小后续接置的导电元件42的尺寸(请参酌图3D’所示)，以满足细间距封装的需求，且能更进一步优化电性品质(借由电性品质佳的铜材料凸块底部361’替代部分的锡材料导电元件42)。
另外，于后续应用中，若采用图3C及图3C’所示的半导体封装基板3时，将形成如图3D所示的电子封装件4’。具体地，于该线路结构2a的第一侧20a的外露焊垫212上设置该电子元件40，并形成该封装层41于该第一侧20a上以结合该电子元件40，且于该半导体封装基板3的第二侧20b的具有导接块37的焊座36上接置多个导电元件42。
另一方面，若采用图3C”所示的半导体封装基板3时，将形成如图3D’所示的电子封装件4”，其中，于该具有凸块底部361’的焊座36’上接置多个导电元件42。
因此，本实施例的半导体封装基板3的制法于植球侧(该线路结构2a的第二侧20b)的该焊垫212与该防焊结构32b的第二开孔320的孔壁上镀覆一层铜材(即形成为该杯状焊座36，焊座36’)，以于后续封装植球作业中令该导电元件42(焊锡球)接触该焊座36，焊座36’的底面与侧壁，因而增加金属接触面积，进而提升该导电元件42(焊锡球)与该焊座36，焊座36’间的结合力。故相较于公知技术，本发明的导电元件42与焊座36，焊座36’间的结合力更加强固，促使该导电元件42不会于其与焊座36，焊座36’的结合之处发生断裂，还能避免发生掉球或脱落的情况。
此外，借由将该金属支撑层33设于该线路结构2a的第二侧20b上，以增加该半导体封装基板3的刚性强度，故相较于公知技术，当该半导体封装基板3用于大封装尺寸时，即使薄化该半导体封装基板3，该半导体封装基板3仍具有高的刚性，因而于后续封装高温工艺时或于产品使用时，能避免该电子封装件4’，电子封装件4”发生弯翘，进而能避免其与电子元件40或电路板之间发生连接不良的问题。
另外，由于该半导体封装基板3用于大封装尺寸时，该线路结构2a的增层部21的层数可依需求设计，故该线路结构2a可能产生各种程度的翘曲变化，因而可借由调整该金属支撑层33的厚度或该金属支撑层33的构成材质，即可控制该半导体封装基板3的刚性。故而无需增加该核心层20的厚度，甚至可降低该核心层20的厚度或无需配置该核心层20，即能避免该半导体封装基板3弯翘的问题。
另外，借由该具有凸块底部361’(其材质与线路层211、焊垫212相同，例如为铜)的杯状焊座36’的设计，能有效缩减导电元件42的尺寸与用料，借以满足细间距封装需求，且进而能优化该半导体封装基板3的电性品质(借由电性品质佳的铜材料凸块底部361’替代部分的锡材料导电元件42)。
综上所述，本发明的半导体封装基板及借此封装完成的电子封装件，利用该焊座23，焊座36，焊座36’的设计，以增加该导电元件42与金属接触的面积，进而提升该导电元件42(焊锡球)与该焊座23，焊座36，焊座36’间的结合力，故本发明能有效避免该导电元件42于其与焊座23，焊座36，焊座36’的结合之处发生断裂，还能避免发生掉球或脱落的情况。
上述实施例仅用以例示性说明本发明的原理及其技术效果，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种半导体封装基板，其特征在于，该半导体封装基板包括：
线路结构，其具有线路层；
防焊结构，其设于该线路结构上，且该防焊结构具有开孔，以令该线路层部分外露于该开孔；以及
焊座，其呈杯状结构，其以电镀形成并自该线路层外露的表面延伸到该开孔的孔壁上，其中，形成该焊座的材质与形成该线路层的材质相同。
2.根据权利要求1所述的半导体封装基板，其特征在于，该防焊结构为单一绝缘层。
3.根据权利要求1所述的半导体封装基板，其特征在于，该防焊结构还包括金属支撑层与包覆该金属支撑层的绝缘层，该金属支撑层以结合材结合该线路结构。
4.根据权利要求1所述的半导体封装基板，其特征在于，该半导体封装基板还包括设于该焊座上的导电元件，其中，该导电元件为焊锡球。
5.根据权利要求1所述的半导体封装基板，其特征在于，该半导体封装基板还包括设于该焊座上的导接块，其中，该导接块为体积小于该开孔的焊锡球。
6.根据权利要求1所述的半导体封装基板，其特征在于，该焊座与该线路层的接触部位形成有一具适当厚度的凸块底部，且该适当厚度为不大于或大于该开孔的1/2的深度。
7.一种电子封装件，其特征在于，该电子封装件包括：
根据权利要求1至6的其中一项所述的半导体封装基板，其中，该线路结构具有相对的第一侧与第二侧，且该线路层配置于该第一侧与第二侧，并使该防焊结构设于该线路结构的第二侧上；以及
电子元件，其设于该线路结构的第一侧上并电性连接该线路结构的第一侧的线路层。
8.根据权利要求7所述的电子封装件，其特征在于，该电子封装件还包括封装层，其设于该半导体封装基板上，以结合该电子元件及半导体封装基板。
9.根据权利要求7所述的电子封装件，其特征在于，该电子元件以多个导电凸块设于该线路结构的第一侧上。
10.一种半导体封装基板的制法，其特征在于，该制法包括：
提供一具有线路层的线路结构；
形成防焊结构于该线路结构上，且该防焊结构具有开孔，以令该线路层外露于该开孔；以及
形成焊座于该开孔内，该焊座呈杯状结构，其以电镀形成并自该线路层外露的表面延伸到该开孔的孔壁上，其中，形成该焊座的材质与形成该线路层的材质相同。
11.根据权利要求10所述的半导体封装基板的制法，其特征在于，该防焊结构为单一绝缘层。
12.根据权利要求10所述的半导体封装基板的制法，其特征在于，该防焊结构还包括金属支撑层与包覆该金属支撑层的绝缘层，且该金属支撑层以结合材结合该线路结构。
13.根据权利要求10所述的半导体封装基板的制法，其特征在于，该制法还包括形成导电元件于该焊座上，其中，该导电元件为焊锡球。
14.根据权利要求10所述的半导体封装基板的制法，其特征在于，该制法还包括形成导接块于该焊座上，其中，该导接块为体积小于该开孔的焊锡球。
15.根据权利要求10所述的半导体封装基板的制法，其特征在于，该焊座与该线路层的接触部位以电镀形成有一具适当厚度的凸块底部，且该适当厚度为不大于或大于该开孔的1/2的深度。
16.一种电子封装件的制法，其特征在于，该制法包括：
提供一根据权利要求1至6的其中一项所述的半导体封装基板，其中，该线路结构具有相对的第一侧与第二侧，且该线路层配置于该第一侧与第二侧，并使该防焊结构设于该线路结构的第二侧上；以及
设置电子元件于该线路结构的第一侧上，且该电子元件电性连接该线路结构的第一侧的线路层。
17.根据权利要求16所述的电子封装件的制法，其特征在于，该制法还包括形成封装层设于该半导体封装基板上，以结合该电子元件及半导体封装基板。
18.根据权利要求16所述的电子封装件的制法，其特征在于，该电子元件以多个导电凸块设于该线路结构的第一侧上。
CN201910237275.XA 2019-03-27 2019-03-27 半导体封装基板及其制法与电子封装件及其制法 Pending CN111755409A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910237275.XA CN111755409A (zh) 2019-03-27 2019-03-27 半导体封装基板及其制法与电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910237275.XA CN111755409A (zh) 2019-03-27 2019-03-27 半导体封装基板及其制法与电子封装件及其制法

Publications (1)

Publication Number Publication Date
CN111755409A true CN111755409A (zh) 2020-10-09

Family

ID=72671445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910237275.XA Pending CN111755409A (zh) 2019-03-27 2019-03-27 半导体封装基板及其制法与电子封装件及其制法

Country Status (1)

Country Link
CN (1) CN111755409A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114630494A (zh) * 2022-05-12 2022-06-14 之江实验室 晶圆集成***与顶部pcb板的互连结构及其制造方法
WO2023201598A1 (zh) * 2022-04-20 2023-10-26 华为技术有限公司 芯片及其制备方法、电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033355A (ja) * 2000-07-14 2002-01-31 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
TW200816428A (en) * 2006-09-19 2008-04-01 Phoenix Prec Technology Corp Surface structure of package substrate and method of manufacturing the same
US20080135279A1 (en) * 2006-12-11 2008-06-12 Nec Electronics Corporation Printed wiring board having plural solder resist layers and method for production thereof
CN101409273A (zh) * 2007-10-08 2009-04-15 全懋精密科技股份有限公司 封装基板的植球侧表面结构及其制法
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
WO2012169162A1 (ja) * 2011-06-06 2012-12-13 住友ベークライト株式会社 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法
WO2013065287A1 (ja) * 2011-11-01 2013-05-10 住友ベークライト株式会社 半導体パッケージの製造方法
CN106981473A (zh) * 2016-01-19 2017-07-25 矽品精密工业股份有限公司 基板结构及其制法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033355A (ja) * 2000-07-14 2002-01-31 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
TW200816428A (en) * 2006-09-19 2008-04-01 Phoenix Prec Technology Corp Surface structure of package substrate and method of manufacturing the same
US20080135279A1 (en) * 2006-12-11 2008-06-12 Nec Electronics Corporation Printed wiring board having plural solder resist layers and method for production thereof
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
CN101409273A (zh) * 2007-10-08 2009-04-15 全懋精密科技股份有限公司 封装基板的植球侧表面结构及其制法
WO2012169162A1 (ja) * 2011-06-06 2012-12-13 住友ベークライト株式会社 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法
WO2013065287A1 (ja) * 2011-11-01 2013-05-10 住友ベークライト株式会社 半導体パッケージの製造方法
TW201340270A (zh) * 2011-11-01 2013-10-01 Sumitomo Bakelite Co 半導體封裝之製造方法
CN106981473A (zh) * 2016-01-19 2017-07-25 矽品精密工业股份有限公司 基板结构及其制法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201598A1 (zh) * 2022-04-20 2023-10-26 华为技术有限公司 芯片及其制备方法、电子设备
CN114630494A (zh) * 2022-05-12 2022-06-14 之江实验室 晶圆集成***与顶部pcb板的互连结构及其制造方法
CN114630494B (zh) * 2022-05-12 2022-08-09 之江实验室 晶圆集成***与顶部pcb板的互连结构及其制造方法

Similar Documents

Publication Publication Date Title
US10431536B2 (en) Interposer substrate and semiconductor package
US10410968B2 (en) Semiconductor package and method of manufacturing the same
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US9024422B2 (en) Package structure having embedded semiconductor component and fabrication method thereof
EP2798675B1 (en) Method for a substrate core layer
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
US11437326B2 (en) Semiconductor package
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
EP3848962A2 (en) Semiconductor package having re-distribution layer structure on substrate component
CN110459521B (zh) 覆晶封装基板和电子封装件
CN112054007A (zh) 半导体封装载板及其制法与电子封装件
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
CN112071821B (zh) 半导体封装基板及其制法与电子封装件
KR20150129348A (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
CN109427725B (zh) 中介基板及其制法
US11658104B2 (en) Intermediate substrate and fabrication method thereof
CN116130448A (zh) 电子封装件及其封装基板
TWI762777B (zh) 半導體封裝基板及其製法與電子封裝件及其製法
CN116895636B (zh) 封装基板及其制法
US20220189865A1 (en) Printed circuit board and electronic component package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201009