KR20220076894A - 지지 부재를 갖는 반도체 패키지 - Google Patents

지지 부재를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20220076894A
KR20220076894A KR1020200165841A KR20200165841A KR20220076894A KR 20220076894 A KR20220076894 A KR 20220076894A KR 1020200165841 A KR1020200165841 A KR 1020200165841A KR 20200165841 A KR20200165841 A KR 20200165841A KR 20220076894 A KR20220076894 A KR 20220076894A
Authority
KR
South Korea
Prior art keywords
substrate
pad
support
support member
disposed
Prior art date
Application number
KR1020200165841A
Other languages
English (en)
Inventor
최태석
김지황
심종보
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200165841A priority Critical patent/KR20220076894A/ko
Priority to US17/370,149 priority patent/US11676949B2/en
Publication of KR20220076894A publication Critical patent/KR20220076894A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지는 하면에 하부 보호층, 하부 패드, 소자 패드들 및 지지 패드를 포함하는 하부 기판, 상기 하부 보호층은 상기 하부 패드, 상기 소자 패드들 및 상기 지지 패드를 부분적으로 덮고; 상기 하부 기판 상의 반도체 칩; 상기 하부 기판과 연결되며 상기 반도체 칩 상에 배치되는 상부 기판; 상기 하부 기판과 상기 상부 기판 사이의 봉지재; 상기 하부 기판의 상기 하면에 배치되며 상기 소자 패드들에 접합되는 소자; 상기 하부 기판의 상기 하면에 배치되는 하부 지지 부재; 및 상기 하부 지지 부재를 상기 지지 패드에 접합시키는 지지 접착 부재를 포함한다.

Description

지지 부재를 갖는 반도체 패키지{SEMICONDUCTOR PACKAGES HAVING SUPPORTING MEMBERS}
본 개시의 기술적 사상은 갖는 지지 부재를 갖는 반도체 패키지에 관한 것이다.
반도체 소자의 소형화 추세에 따라, 패키지 상에 패키지를 실장하는 패키지 온 패키지 기술이 도입되었다. 경박 단소화된 반도체 패키지에서는 열에 의한 휨(warpage)을 방지하는 기술이 요구된다.
본 개시의 기술적 사상의 실시예들에 따른 과제는 하부 기판의 하부에 배치되는 하부 지지 부재를 갖는 반도체 패키지를 제공하는데 있다.
본 개시의 실시예들에 따른 반도체 패키지는 하면에 하부 보호층, 하부 패드, 소자 패드들 및 지지 패드를 포함하는 하부 기판, 상기 하부 보호층은 상기 하부 패드, 상기 소자 패드들 및 상기 지지 패드를 부분적으로 덮고; 상기 하부 기판 상의 반도체 칩; 상기 하부 기판과 연결되며 상기 반도체 칩 상에 배치되는 상부 기판; 상기 하부 기판과 상기 상부 기판 사이의 봉지재; 상기 하부 기판의 상기 하면에 배치되며 상기 소자 패드들에 접합되는 소자; 상기 하부 기판의 상기 하면에 배치되는 하부 지지 부재; 및 상기 하부 지지 부재를 상기 지지 패드에 접합시키는 지지 접착 부재를 포함할 수 있다.
본 개시의 실시예들에 따른 반도체 패키지는 하면에 하부 보호층, 하부 패드, 소자 패드들 및 지지 패드를 포함하는 하부 기판, 상기 하부 보호층은 상기 하부 패드, 상기 소자 패드들 및 상기 지지 패드를 부분적으로 덮고; 상기 하부 기판 상의 반도체 칩; 상기 하부 기판과 연결되며 상기 반도체 칩 상에 배치되는 상부 기판; 상기 하부 기판과 상기 상부 기판 사이의 봉지재; 상기 하부 기판의 상기 하면에 배치되며 상기 소자 패드들에 접합되는 소자; 상기 하부 기판의 상기 하면에 배치되는 제1 하부 지지 부재; 상기 하부 기판의 상면에 배치되는 제2 하부 지지 부재; 및 상기 제1 하부 지지 부재를 상기 지지 패드에 접합시키는 제1 지지 접착 부재를 포함할 수 있다.
본 개시의 실시예들에 따른 반도체 패키지는 제1 패키지 및 상기 제1 패키지 상의 제2 패키지를 포함할 수 있다. 상기 제1 패키지는 하면에 하부 보호층, 하부 패드, 소자 패드들 및 지지 패드를 포함하는 하부 기판, 상기 하부 보호층은 상기 하부 패드, 상기 소자 패드들 및 상기 지지 패드를 부분적으로 덮고; 상기 하부 기판 상의 제1 반도체 칩; 상기 하부 기판과 연결되며 상기 제1 반도체 칩 상에 배치되는 상부 기판; 상기 하부 기판과 상기 상부 기판 사이의 봉지재; 상기 하부 기판의 상기 하면에 배치되며 상기 소자 패드들에 접합되는 소자; 상기 하부 기판의 상기 하면에 배치되는 하부 지지 부재; 및 상기 하부 지지 부재를 상기 지지 패드에 접합시키는 지지 접착 부재를 포함할 수 있다. 상기 제2 패키지는 패키지 기판, 상기 패키지 기판 상의 제2 반도체 칩 및 상기 패키지 기판과 상기 상부 기판을 연결시키는 패키지 연결 단자를 포함할 수 있다.
본 개시의 실시예들에 따르면 하부 기판의 하부에 배치되는 하부 지지 부재는 반도체 패키지의 휨을 제어할 수 있다.
도 1은 본 개시의 실시예에 따른 반도체 패키지의 수직 단면도이다.
도 2는 도 1에 도시된 반도체 패키지의 평면도이다.
도 3은 본 개시의 실시예에 따른 반도체 패키지의 수직 단면도이다.
도 4는 도 3에 도시된 반도체 패키지의 평면도이다.
도 5 내지 도 7은 본 개시의 다른 실시예에 따른 반도체 패키지의 평면도들이다.
도 8 내지 도 10은 본 개시의 다른 실시예에 따른 반도체 패키지의 수직 단면도들이다.
도 11 내지 도 16은 본 개시의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위해 공정 순서에 따라 도시된 수직 단면도들이다.
도 17 및 도 18은 본 개시의 다른 실시예에 따른 반도체 패키지의 수직 단면도이다.
도 1은 본 개시의 실시예에 따른 반도체 패키지의 수직 단면도이다. 도 2는 도 1에 도시된 반도체 패키지의 평면도이다. 예를 들어, 도 1은 도 2의 반도체 패키지(100)의 선 I-I'을 따른 수직 단면도에 대응할 수 있다.
도 1을 참조하면, 반도체 패키지(100)는 하부 기판(110), 소자 패드(120), 지지 패드(122), 반도체 칩(130), 상부 기판(140), 도전성 필라(CP), 봉지재(150), 소자(160), 하부 지지 부재(170) 및 외부 연결 단자(180)를 포함할 수 있다.
하부 기판(110)은 절연층(111), 절연층(112), 하부 보호층(113), 상부 보호층(114), 하부 패드(115), 상부 패드(116) 및 배선(117)을 포함할 수 있다. 절연층(112)은 절연층(111) 상에 배치될 수 있다. 하부 보호층(113)은 절연층(111)의 하부에 배치될 수 있으며, 상부 보호층(114)은 절연층(112)의 상부에 배치될 수 있다. 하부 패드(115)는 절연층(111)의 하부에 배치될 수 있으며, 하부 보호층(113)에 의해 부분적으로 덮일 수 있다. 상부 패드(116)는 절연층(112)의 상부에 배치될 수 있으며, 상부 보호층(114)에 의해 부분적으로 덮일 수 있다. 배선(117)은 절연층(111) 및 절연층(112)의 내부에 배치될 수 있으며, 하부 패드(115) 또는 상부 패드(116)와 전기적으로 연결될 수 있다.
일 실시예에서, 하부 기판(110)은 인쇄 회로 기판(Printed Circuit Board)일 수 있다. 절연층(111) 및 절연층(112)은 페놀 수지(Phenolic Resin), 에폭시 수지(Epoxy Resin) 또는 프리프레그(Prepreg) 등과 같은 절연 물질을 포함할 수 있다. 다른 실시예에서, 하부 기판(110)은 절연 물질과 도전성 물질이 적층된 재배선층일 수 있다.
하부 기판(110)은 하면에 소자 패드(120) 및 지지 패드(122)를 더 포함할 수 있다. 소자 패드(120) 및 지지 패드(122)는 하부 보호층(113)에 의해 부분적으로 덮일 수 있다. 소자 패드(120) 및 지지 패드(122)의 하면들은 하부 보호층(113)의 하면보다 높은 레벨에 위치할 수 있다. 예를 들어, 소자 패드(120) 및 지지 패드(122)는 부분적으로 노출될 수 있으며, 후술되는 바와 같이, 각각 소자(160) 및 하부 지지 부재(170)와 연결될 수 있다. 소자 패드(120) 및 지지 패드(122)의 상면들은 하부 패드(115)의 상면과 동일한 레벨에 위치할 수 있다.
반도체 칩(130)은 하부 기판(110) 상에 배치될 수 있다. 반도체 칩(130)은 플립칩 본딩 방식에 의해 하부 기판(110) 상에 실장될 수 있다. 예를 들어, 반도체 패키지(100)는 반도체 칩(130)과 하부 기판(110)을 연결하는 칩 연결 단자(132) 및 반도체 칩(130) 하부의 언더필(134)을 더 포함할 수 있다. 칩 연결 단자(132)는 반도체 칩(130)의 하부에 배치될 수 있으며 상부 패드(116)와 접할 수 있다. 언더필(134)은 칩 연결 단자(132)를 덮을 수 있으며, 하부 기판(110)과 반도체 칩(130) 사이의 공간을 채울 수 있다. 언더필(134)은 칩 연결 단자(132)를 보호할 수 있다. 일 실시예에서, 반도체 칩(130)은 와이어 본딩 방식으로 하부 기판(110) 상에 실장될 수도 있다.
상부 기판(140)은 하부 기판(110) 및 반도체 칩(130) 상에 배치될 수 있다. 예를 들어, 상부 기판(140)은 수직 방향으로 연장하는 도전성 필라(CP)에 의해 하부 기판(110)과 전기적으로 연결될 수 있다. 상부 기판(140)은 절연층(141), 하부 보호층(142), 상부 보호층(143), 하부 패드(145), 및 상부 패드(146)를 포함할 수 있다. 하부 보호층(142) 및 상부 보호층(143)은 각각 절연층(141)의 하부 및 상부에 배치될 수 있다. 하부 패드(145)는 절연층(141)의 하부에 배치될 수 있으며, 하부 보호층(142)에 의해 부분적으로 덮일 수 있다. 상부 패드(146)는 절연층(141)의 상부에 배치될 수 있으며, 상부 보호층(143)에 의해 부분적으로 덮일 수 있다. 하부 패드(145)는 상부 패드(146)와 전기적으로 연결될 수 있다.
도전성 필라(CP)는 하부 기판(110)과 상부 기판(140)과 전기적으로 연결될 수 있다. 예를 들어, 도전성 필라(CP)는 하부 기판(110)의 상부 패드(116) 및 상부 기판(140)의 하부 패드(145)와 연결될 수 있다. 도전성 필라(CP)의 높이는 반도체 칩(130)의 높이보다 클 수 있다. 예를 들어, 도전성 필라(CP)의 상면은 반도체 칩(130)의 상면보다 높은 레벨에 위치할 수 있으며, 반도체 칩(130)의 상면은 상부 기판(140)과 접하지 않을 수 있다.
일 실시예에서, 상부 기판(140)은 인쇄 회로 기판일 수 있다. 그러나, 이에 제한되지 않으며, 상부 기판(140)은 절연 물질과 도전성 물질이 적층된 재배선층일 수 있다.
봉지재(150)는 하부 기판(110)과 상부 기판(140) 사이의 공간을 채울 수 있다. 예를 들어, 봉지재(150)는 하부 기판(110), 반도체 칩(130) 및 도전성 필라(CP)를 덮을 수 있다. 봉지재(150)는 반도체 칩(130) 및 도전성 필라(CP)를 보호할 수 있다.
소자(160) 및 하부 지지 부재(170)는 하부 기판(110)의 아래에 배치될 수 있다. 예를 들어, 소자(160)는 소자 접착 부재(162)에 의해 하부 기판(110)의 소자 패드(120)에 접합될 수 있다. 소자(160)는 트랜지스터와 같은 능동 소자 및/또는 인덕터, 저항, 커패시터와 같은 수동 소자를 포함할 수 있다. 소자(160)는 소자 접착 부재(162)에 의해 소자 패드(120)와 전기적으로 연결될 수 있다. 소자 접착 부재(162)는 솔더를 포함할 수 있다.
하부 지지 부재(170)는 지지 접착 부재(172)에 의해 하부 기판(110)의 지지 패드(122)에 접합될 수 있다. 일 실시예에서, 하부 지지 부재(170)는 하나의 지지 패드(122)에 연결될 수 있다. 예를 들어, 지지 접착 부재(172)는 하부 지지 부재(170)와 지지 패드(122) 사이의 공간을 채울 수 있다. 일 실시예에서, 지지 접착 부재(172)는 지지 패드(122)의 하면을 부분적으로 덮을 수 있다. 하부 지지 부재(170)는 반도체 패키지(100)의 휨을 방지 및 감소시킬 수 있다. 예를 들어, 하부 지지 부재(170)는 반도체 패키지(100)보다 열 팽창 계수(Coefficient of thermal expansion; CTE)가 높거나 작은 물질을 포함할 수 있다. 하부 지지 부재(170)는 반도체 패키지(100)와 다른 CTE를 가짐으로써 반도체 패키지(100)의 휨을 제어할 수 있다. 하부 지지 부재(170)가 도전성 물질을 포함하는 경우, 하부 지지 부재(170)는 지지 접착 부재(172)에 의해 지지 패드(122)와 전기적으로 연결될 수 있다. 지지 패드(122)는 하부 지지 부재(170)를 하부 기판(110)에 부착시킬 수 있으나, 반도체 패키지(100)의 다른 구성과 전기적으로 연결되지 않을 수 있다. 예를 들어, 지지 패드(122)는 더미 패드일 수 있으며, 하부 패드(115), 상부 패드(116), 배선(117), 소자(160) 및 외부 연결 단자(180)와 전기적으로 연결되지 않을 수 있다. 일 실시예에서, 지지 접착 부재(172)는 소자 접착 부재(162)와 동일한 물질을 포함할 수 있다. 예를 들어, 지지 접착 부재(172)는 솔더를 포함할 수 있다.
도 2를 참조하면, 소자(160)와 연결되는 소자 패드(120)는 소자(160)의 양단에 배치될 수 있다. 그러나, 평면도에서, 하부 지지 부재(170)와 연결되는 지지 패드(122)는 하부 지지 패드(122)의 양단뿐만 아니라 다른 부분에도 배치될 수 있다. 예를 들어, 지지 패드(122)는 하부 지지 부재(170)의 길이 방향으로 연장될 수 있다. 여기에서, 길이 방향은 장축(longitudinal axis)을 따르는 방향을 의미할 수 있다. 평면도에서, 지지 패드(122)는 하부 지지 부재(170)를 둘러쌀 수 있다. 하부 지지 부재(170)와 연결되는 지지 패드(122)가 배치될 공간을 확보하기 위해, 평면도에서, 하부 지지 부재(170)의 측면은 하부 기판(110)의 측면의 안쪽에 배치될 수 있다.
하부 지지 부재(170)는 SiO2, 코디어라이트(cordierite), Si3N4, SiC, AlN, 멀라이트(mullite), TiN, TiC, Al2O3, TiO2, PSZ ZrO2, Cubic ZrO2 및 MgO와 같은 세라믹 및/또는 텅스텐(W), 코바(Kovar), 몰리브덴(Mo), 니오븀(Nb), 티타늄(Ti), 니켈(Ni), 강철, 구리(Cu), 스테인리스 스틸, 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 도 2를 참조하여 설명되는 하부 지지 부재(170) 및 지지 패드(122)는 예시적인 것이며, 이에 제한되지 않는다. 하부 지지 부재(170)는 반도체 패키지(100)의 휨에 대응하여 적합한 물질 및 구조를 가질 수 있다. 예를 들어, 하부 지지 부재(170)는 원형, 십자가형 또는 삼각형상 등을 가질 수 있으며, 하부 기판(110) 전체에 걸쳐서 또는 일부 구역에 배치될 수 있다. 일 실시예에서, 하부 기판(110)의 하면에 복수의 하부 지지 부재(170)가 배치될 수 있다. 복수의 지지 부재는 서로 이격되거나 교차할 수 있다.
외부 연결 단자(180)는 하부 기판(110)의 아래에 배치될 수 있으며, 하부 패드(115)와 접할 수 있다. 외부 연결 단자(180)는 하부 기판(110)을 통해 반도체 칩(130)과 전기적으로 연결될 수 있다. 또한, 외부 연결 단자(180)는 하부 기판(110) 및 도전성 필라(CP)를 통해 상부 기판(140)과 전기적으로 연결될 수 있다. 외부 연결 단자(180)의 하단은 하부 지지 부재(170)의 하면 및 지지 접착 부재(172)의 하단 보다 낮은 레벨에 위치할 수 있다.
도 3은 본 개시의 실시예에 따른 반도체 패키지의 수직 단면도이다. 도 4는 도 3에 도시된 반도체 패키지의 평면도이다. 예를 들어, 도 3은 도 4의 반도체 패키지(100a)의 선 I-I'을 따른 수직 단면도에 대응할 수 있다.
도 3 및 도 4를 참조하면, 일 실시예에서, 반도체 패키지(100a)는 복수의 지지 패드를 포함할 수 있다. 예를 들어, 반도체 패키지(100a)는 하부 지지 부재(170)와 연결되는 지지 패드(122a) 및 지지 패드(123a)를 포함할 수 있다. 지지 패드(122a)와 지지 패드(123a)는 하부 기판(110)의 하면 상에서 서로 이격되어 배치될 수 있다. 예를 들어, 지지 패드(122a)와 지지 패드(123a)는 하부 지지 부재(170)의 폭 방향으로 이격될 수 있다. 여기에서, 폭 방향은 길이 방향과 직교하는 방향을 의미할 수 있다. 지지 패드(122a)와 지지 패드(123a) 사이에는 하부 보호층(113)의 일부가 개재될 수 있다. 지지 패드(122a)와 지지 패드(123a)는 각각 지지 접착 부재(172)에 의해 하부 지지 부재(170)에 접합될 수 있다.
도 5 내지 도 7은 본 개시의 다른 실시예에 따른 반도체 패키지의 평면도들이다.
도 5를 참조하면, 반도체 패키지(100b)는 하부 지지 부재(170)와 연결되는 복수의 지지 패드(122b)를 포함할 수 있다. 하부 지지 부재(170)는 일 방향으로 연장될 수 있으며, 복수의 지지 패드(122b)는 하부 지지 부재(170)를 따라 배치될 수 있다. 예를 들어, 복수의 지지 패드(122b)는 하부 지지 부재(170)의 길이 방향을 따라 서로 이격되어 배치될 수 있다. 도시되지는 않았으나, 각 지지 패드(122b)와 하부 지지 부재(170) 사이에는 각 지지 패드(122b)와 대응하는 지지 접착 부재(172)가 배치될 수 있다. 도 5에는 복수의 지지 패드(122b)가 서로 동일한 간격으로 이격된 것이 도시되어 있으나, 이에 제한되지 않는다. 또한, 도 5에는 각 지지 패드(122b)의 크기가 동일한 것이 도시되어 있으나, 이에 제한되지 않는다. 각 지지 패드(122b)의 길이(예를 들어, 지지 부재의 길이 방향을 따른 길이)는 서로 다를 수 있다.
도 6을 참조하면, 반도체 패키지(100c)는 하부 지지 부재(170c) 및 하부 지지 부재(170c)와 연결되는 지지 패드(122c)를 포함할 수 있다. 일 실시예에서, 하부 지지 부재(170c)는 서로 교차하는 방향으로 연장되는 막대들이 겹쳐진 형상을 가질 수 있다. 상기 막대들은 임의의 각도로 교차될 수 있다. 도 6에 도시된 바와 같이, 하부 지지 부재(170c)는 두 개의 방향으로 연장될 수 있으므로, 두 방향으로의 휨을 제어할 수 있다.
지지 패드(122c)는 하부 지지 부재(170c)를 따라 배치될 수 있다. 일 실시예에서, 평면도에서, 지지 패드(122c)는 하부 지지 부재(170c)를 둘러쌀 수 있다. 즉, 지지 패드(122c)는 서로 교차하는 두 개의 방향으로 연장될 수 있다. 다른 실시예에서, 반도체 패키지(100c)는 복수의 지지 패드(122)를 포함할 수 있으며, 복수의 지지 패드(122c)는 하부 지지 부재(170c)를 따라 배치되며 서로 이격될 수 있다.
도 7을 참조하면, 반도체 패키지(100d)는 외측 지지 부재(170d), 내측 지지 부재(171d), 외측 지지 부재(170d)와 연결되는 지지 패드(122d) 및 내측 지지 부재(171d)와 연결되는 지지 패드(123d)를 포함할 수 있다. 일 실시예에서, 외측 지지 부재(170d)는 하부 기판(110)의 가장자리를 따라 연장될 수 있다. 외측 지지 부재(170d)는 프레임형상을 가질 수 있다. 평면도에서, 외측 지지 부재(170d)의 측면은 하부 기판(110)의 측면의 안쪽에 배치될 수 있다. 지지 패드(122d)는 외측 지지 부재(170d)를 따라 연장될 수 있다. 일 실시예에서, 반도체 패키지(100d)는 외측 지지 부재(170d)와 연결되는 복수의 지지 패드(122d)를 포함할 수 있으며, 상기 복수의 지지 패드(122d)는 외측 지지 부재(170d)를 따라 배치되며 서로 이격될 수 있다. 외측 지지 부재(170d)는 하부 기판(110)의 가장자리의 휨을 제어할 수 있다.
일 실시예에서, 내측 지지 부재(171d)는 하부 기판(110)의 중앙부에 배치될 수 있다. 내측 지지 부재(171d)는 정사각형인 것이 도시되어 있으나 이에 제한되지 않는다. 평면도에서, 지지 패드(123d)는 내측 지지 부재(171d)를 둘러싸도록 배치될 수 있다. 내측 지지 부재(171d)는 하부 기판(110)의 중앙부의 휨을 제어할 수 있다.
도 8 내지 도 10은 본 개시의 다른 실시예에 따른 반도체 패키지의 수직 단면도들이다.
도 8을 참조하면, 반도체 패키지(100e)는 하부 기판(110)에 부착되는 하부 지지 부재(170), 하부 지지 부재(170e) 및 상부 기판(140)에 부착되는 상부 지지 부재(171e)를 포함할 수 있다. 하부 지지 부재(170)는 하부 기판(110)의 하면에 배치될 수 있으며, 하부 지지 부재(170e)는 하부 기판(110)의 상면에 배치될 수 있다. 하부 지지 부재(170e)는 지지 접착 부재(172e)에 의해 하부 기판(110)의 상면에 배치된 지지 패드(122e)와 연결될 수 있다. 하부 지지 부재(170) 및 하부 지지 부재(170e)는 하부 기판(110)의 휨을 제어할 수 있다.
일 실시예에서, 상부 지지 부재(171e)는 상부 기판(140)의 하면에 배치될 수 있다. 예를 들어, 상부 지지 부재(171e)는 지지 접착 부재(173e)를 통해 상부 기판(140)의 하면에 배치된 지지 패드(123e)와 연결될 수 있다. 상부 지지 부재(171e)는 상부 기판(140)의 휨을 제어할 수 있다. 도 8에는 하부 지지 부재(170), 하부 지지 부재(170e) 및 상부 지지 부재(171e)가 모두 도시되어 있으나, 이에 제한되지 않는다. 반도체 패키지(100)는 하부 지지 부재(170), 하부 지지 부재(170e) 및 상부 지지 부재(171e)의 임의의 조합을 포함할 수 있다.
하부 지지 부재(170e) 및 상부 지지 부재(171e)는 하부 기판(110) 및 상부 기판(140)의 휨에 대응하여 적합한 물질 및 구조를 가질 수 있다. 예를 들어, 하부 지지 부재(170), 하부 지지 부재(170e) 및 상부 지지 부재(171e)는 서로 다른 물질을 포함할 수 있다. 지지 패드(122e)와 지지 패드(123e)는 지지 패드(122)와 동일한 물질을 포함할 수 있다. 지지 접착 부재(172e)와 지지 접착 부재(173e)는 지지 접착 부재(172)와 동일한 물질을 포함할 수 있다.
도 9를 참조하면, 반도체 패키지(100f)는 하부 기판(110)에 부착되는 하부 지지 부재(170), 하부 지지 부재(170f) 및 상부 기판(140)에 부착되는 상부 지지 부재(171f)를 포함할 수 있다. 하부 지지 부재(170)는 하부 기판(110)의 하면에 배치될 수 있으며, 하부 지지 부재(170f)는 하부 기판(110)의 상면에 배치될 수 있다. 하부 지지 부재(170f)는 지지 접착 부재(172f)에 의해 하부 기판(110)의 상면에 배치된 지지 패드(122f)와 연결될 수 있다. 일 실시예에서, 상부 지지 부재(171f)는 상부 기판(140)의 상면에 배치될 수 있다. 예를 들어, 상부 지지 부재(171f)는 지지 접착 부재(173f)를 통해 상부 기판(140)의 상면에 배치된 지지 패드(123f)와 연결될 수 있다. 도 9에는 하부 지지 부재(170), 하부 지지 부재(170f) 및 상부 지지 부재(171f)가 모두 도시되어 있으나, 이에 제한되지 않는다. 반도체 패키지(100)는 하부 지지 부재(170), 하부 지지 부재(170f) 및 상부 지지 부재(171f)의 임의의 조합을 포함할 수 있다.
도 10을 참조하면, 반도체 패키지(100g)는 상면이 노출된 반도체 칩(130)을 포함할 수 있다. 일 실시예에서, 상부 기판(140)의 상면은 반도체 칩(130)의 상면과 동일한 레벨에 위치할 수 있다. 일 실시예에서, 상부 기판(140)은 모듈 구조물들이 하부 기판(110) 상에 실장됨으로써 형성될 수 있다. 또는, 상부 기판(140)은 반도체 칩(130)이 노출되도록 반도체 칩(130)에 대응하는 부분이 비어있는 구조를 가질 수 있다.
일 실시예에서, 봉지재(150)는 하부 기판(110)과 상부 기판(140) 사이의 공간 및 상부 기판(140)과 반도체 칩(130) 사이의 공간을 채울 수 있다. 봉지재(150)의 상면은 반도체 칩(130)의 상면과 공면을 이룰 수 있다. 일 실시예에서, 도전성 필라(CP)의 높이는 반도체 칩(130)의 높이보다 작을 수 있다. 예를 들어, 도전성 필라(CP)의 상면은 반도체 칩(130)의 상면보다 낮은 레벨에 위치할 수 있다.
반도체 패키지(100g)는 또한 하부 기판(110)에 부착되는 하부 지지 부재(170) 및 상부 기판(140)에 부착되는 상부 지지 부재(170g)를 포함할 수 있다. 상부 지지 부재(170g)는 상부 기판(140)의 상면에 배치될 수 있다. 예를 들어, 상부 지지 부재(170g)는 지지 접착 부재(172g)를 통해 상부 기판(140)의 상면에 배치된 지지 패드(122g)와 연결될 수 있다.
도 11 내지 도 16은 본 개시의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위해 공정 순서에 따라 도시된 수직 단면도들이다.
도 11을 참조하면, 하부 기판(110)이 제공될 수 있다. 하부 기판(110)은 절연층(111), 절연층(112), 하부 보호층(113), 상부 보호층(114), 하부 패드(115), 상부 패드(116) 및 배선(117)을 포함할 수 있다. 절연층(112)은 절연층(111) 상에 배치될 수 있다. 하부 보호층(113)은 절연층(111)의 하부에 배치될 수 있으며, 상부 보호층(114)은 절연층(112)의 상부에 배치될 수 있다. 하부 패드(115)는 절연층(111)의 하부에 배치될 수 있으며, 하부 보호층(113)에 의해 부분적으로 덮일 수 있다. 상부 패드(116)는 절연층(112)의 상부에 배치될 수 있으며, 상부 보호층(114)에 의해 부분적으로 덮일 수 있다. 배선(117)은 절연층(111) 및 절연층(112)의 내부에 배치될 수 있다. 하부 기판(110)은 소자 패드(120) 및 지지 패드(122)를 더 포함할 수 있다. 소자 패드(120) 및 지지 패드(122)는 하부 보호층(113)에 의해 부분적으로 덮일 수 있다.
일 실시예에서, 하부 기판(110)은 인쇄 회로 기판(Printed Circuit Board)일 수 있다. 절연층(111) 및 절연층(112)은 페놀 수지(Phenolic Resin), 에폭시 수지(Epoxy Resin) 또는 프리프레그(Prepreg) 등과 같은 절연 물질을 포함할 수 있다. 다른 실시예에서, 하부 기판(110)은 절연 물질과 도전성 물질을 적층하여 형성된 재배선층일 수 있다.
상부 보호층(114) 및 하부 보호층(113)은 광감성 솔더 레지스트막을 포함할 수 있다. 상기 광감성 솔더 레지스트는 감광성 고분자를 포함할 수 있다. 감광성 고분자는 감광성 폴리이미드(photosensitive polyimide, PSPI), 폴리벤조옥사졸(polybenzoxazole, PBO), 페놀계 폴리머(phenolic polymer), 및 benzocyclobutene계 폴리머(BCB) 중에서 적어도 하나를 포함할 수 있다. 하부 패드(115)와 상부 패드(116)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 납(Pd), 백금(Pt), 금(Au) 및 은(Ag)과 같은 금속을 포함할 수 있다. 배선(117)은 구리(Cu), 알루미늄(Al), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 금(Au), 또는 이들의 조합을 포함할 수 있다. 소자 패드(120) 및 지지 패드(122)는 하부 패드(115) 및 상부 패드(116)와 동일한 물질을 포함할 수 있다.
도 12를 참조하면, 하부 기판(110) 상에 반도체 칩(130)이 실장될 수 있다. 일 실시예에서, 반도체 칩(130)은 플립칩 본딩 방식으로 실장될 수 있다. 예를 들어, 반도체 칩(130)의 하면에 배치된 칩 연결 단자(132)에 의해 하부 기판(110)의 상부 패드(116)와 전기적으로 연결될 수 있다. 칩 연결 단자(132)는 마이크로 솔더 범프일 수 있다. 하부 기판(110)과 반도체 칩(130) 사이에는 언더필(134)이 형성될 수 있다. 언더필(134)은 NCP(Non Conductive Paste), NCF(Non Conductive Film), CUF(Capillary Underfill) 또는 기타 절연성 물질을 포함할 수 있다.
일 실시예에서, 반도체 칩(130)은 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서(application processor; AP) 칩, CPU, GPU, 모뎀, ASIC(application-specific IC) 및 FPGA(Field Programmable Gate Array) 등의 로직 칩을 포함할 수 있다.
도 13을 참조하면, 하부 기판(110) 상에 상부 기판(140) 및 도전성 필라(CP)가 부착될 수 있다. 상부 기판(140)은 절연층(141), 하부 보호층(142), 상부 보호층(143), 하부 패드(145), 및 상부 패드(146)를 포함할 수 있다. 하부 보호층(142) 및 상부 보호층(143)은 각각 절연층(141)의 하부 및 상부에 배치될 수 있다. 하부 패드(145)는 절연층(141)의 하부에 배치될 수 있으며, 하부 보호층(142)에 의해 부분적으로 덮일 수 있다. 상부 패드(146)는 절연층(141)의 상부에 배치될 수 있으며, 상부 보호층(143)에 의해 부분적으로 덮일 수 있다. 하부 패드(145)는 도전성 필라(CP)와 연결될 수 있다.
일 실시예에서, 상부 기판(140)을 하부 기판(110)에 부착하는 것은 상부 기판(140) 상에 도전성 필라(CP)를 형성하고, 도전성 필라(CP)가 아래를 향하도록 상부 기판(140)을 뒤집고, 도전성 필라(CP)가 하부 기판(110)의 상부 패드(116)와 접하도록 서로 연결하는 것을 포함할 수 있다.
상부 기판(140)은 인쇄 회로 기판일 수 있다. 다른 실시예에서, 상부 기판(140)은 절연 물질과 도전성 물질을 적층하여 형성된 재배선층일 수 있다. 도전성 필라(CP)는 프린팅, 전해 도금, 무전해 도금, 화학 기상 증착(CVD) 등의 공정에 의해 형성될 수 있다. 일 실시예에서, 도전성 필라(CP)는 솔더를 포함할 수 있다. 도전성 필라(CP)는 상부 기판(140)을 지지하기 위해 도전성 필라(CP)의 내부에 금속 기둥을 더 포함할 수도 있다. 상기 금속 기둥은 예를 들어 구리를 포함할 수 있다.
도 14를 참조하면, 하부 기판(110)과 상부 기판(140) 사이에 봉지재(150)가 형성될 수 있다. 예를 들어, 봉지재(150)는 트랜스퍼 몰딩 공정에 의해 형성될 수 있다. 봉지재(150)는 하부 기판(110), 도전성 필라(CP) 및 반도체 칩(130)을 덮을 수 있으며, 봉지재(150)의 상면은 상부 기판(140)의 하면과 접할 수 있다.
봉지재(150)는 에폭시 또는 폴리이미드 등을 포함하는 수지일 수 있다. 예를 들면, 봉지재(150)는 비스페놀계 에폭시 수지(Bisphenol-group Epoxy Resin), 다방향족 에폭시 수지(Polycyclic Aromatic Epoxy Resin), 올소크레졸 노블락계 에폭시 수지(o-Cresol Novolac Epoxy Resin), 바이페닐계 에폭시 수지(Biphenyl-group Epoxy Resin) 또는 나프탈렌계 에폭시 수지(Naphthalene-group Epoxy Resin) 등을 포함할 수 있다.
도 15를 참조하면, 하부 기판(110)의 하부에 소자(160) 및 하부 지지 부재(170)가 형성될 수 있다. 소자(160)는 소자(160) 및 소자 패드(120)에 접하도록 소자 접착 부재(162)를 형성하고, 상기 소자 접착 부재(162)를 리플로우하여 소자(160)를 소자 패드(120)에 본딩시키는 것을 포함할 수 있다.
일 실시예에서, 하부 지지 부재(170)는 소자(160)와 동시에 형성될 수 있다. 예를 들어, 소자 접착 부재(162) 형성 시에, 하부 지지 부재(170)와 지지 패드(122)에 접하도록 지지 접착 부재(172)가 형성될 수 있다. 소자 접착 부재(162)를 리플로우할 때, 상기 지지 접착 부재(172)도 리플로우될 수 있다. 하부 지지 부재(170)는 반도체 패키지(100)의 휨에 대응하여 적합한 물질 및 구조를 가질 수 있다. 예를 들어, 하부 지지 부재(170)는 SiO2 및 W와 같이 열팽창계수가 작은 물질을 포함할 수 있거나, Cu, Al와 같이 열팽창계수가 높은 물질을 포함할 수 있다.
상술한 바와 같이, 하부 지지 부재(170) 형성 공정은 소자(160) 형성 공정과 함께 진행되므로 공정이 단순화될 수 있으며, 공정 비용 절감이 가능하다.
도 16을 참조하면, 하부 기판(110)의 아래에 외부 연결 단자(180)가 형성될 수 있다. 외부 연결 단자(180)는 하부 패드(115)와 접하는 도전성 물질을 형성한 후, 상기 도전성 물질을 리플로우하여 형성될 수 있다. 외부 연결 단자(180)는 솔더를 포함할 수 있다.
다시 도 1을 참조하면, 외부 연결 단자(180)를 형성한 후, 솔팅(sorting) 공정이 진행될 수 있다. 도 16의 결과물은 다이싱 블레이드에 의해 스크라이브 라인(미도시)을 따라 다이싱 되어 반도체 패키지(100)가 형성될 수 있다.
도 17 및 도 18은 본 개시의 다른 실시예에 따른 반도체 패키지의 수직 단면도이다.
도 17을 참조하면, 반도체 패키지(100h)는 패키지 온 패키지 구조를 가질 수 있다. 예를 들어, 반도체 패키지(100h)는 제1 패키지(P1) 및 제1 패키지(P1) 상의 제2 패키지(P2)를 포함할 수 있다. 제1 패키지(P1)는 도 1을 참조하면 설명된 반도체 패키지(100)와 동일하거나 유사한 구조를 포함할 수 있다. 예를 들어, 제1 패키지(P1)는 하부 기판(110), 소자 패드(120), 반도체 칩(130), 상부 기판(140), 봉지재(150), 소자(160), 하부 지지 부재(170)를 포함할 수 있다.
제2 패키지(P2)는 패키지 기판(110h), 반도체 칩(130h), 칩 패드(132h), 접착 부재(134h), 와이어(136h), 봉지재(150h) 및 패키지 연결 단자(180h)를 포함할 수 있다. 반도체 칩(130h)은 패키지 기판(110h) 상에 와이어 본딩 방식으로 실장될 수 있다. 예를 들어, 칩 패드(132h)는 반도체 칩(130h)의 상부에 배치될 수 있으며, 와이어(136h)는 패키지 기판(110h) 상의 상부 패드(116h)와 칩 패드(132h)를 전기적으로 연결할 수 있다. 접착 부재(134h)는 패키지 기판(110h)과 반도체 칩(130h)에 배치될 수 있으며, 반도체 칩(130h)을 패키지 기판(110h)에 고정할 수 있다. 제1 패키지(P1)의 반도체 칩(130)과 제2 패키지(P2)의 반도체 칩(130h)은 서로 다른 종류의 반도체 소자일 수 있다. 예를 들어, 반도체 칩(130)은 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩, CPU, GPU, 모뎀, ASIC 및 FPGA 등의 로직 칩을 포함할 수 있다. 반도체 칩(130h)은 DRAM과 같은 휘발성 메모리 칩 또는 플래시 메모리 같은 비휘발성 메모리 칩을 포함할 수 있다.
봉지재(150h)는 패키지 기판(110h) 및 반도체 칩(130h)을 덮을 수 있다. 봉지재(150h)는 봉지재(150)와 동일한 물질을 포함할 수 있다. 패키지 연결 단자(180h)는 패키지 기판(110h)의 하부에 배치될 수 있으며, 제1 패키지(P1)의 상부 기판(140)과 접할 수 있다. 반도체 칩(130h)은 패키지 연결 단자(180h)를 통해 제1 패키지(P1)와 전기적으로 연결될 수 있다. 패키지 연결 단자(180h)는 외부 연결 단자(180)와 동일한 물질을 포함할 수 있다.
도 18을 참조하면, 반도체 패키지(100i)는 제1 패키지(P1) 및 제1 패키지(P1) 상의 제2 패키지(P2)를 포함할 수 있다. 제2 패키지(P2)는 패키지 기판(110i), 반도체 칩(130i), 칩 연결 단자(132i), 언더필(134i), 봉지재(150i) 및 패키지 연결 단자(180i)를 포함할 수 있다. 일 실시예에서, 반도체 칩(130i)은 패키지 기판(110h) 상에 플립칩 본딩 방식으로 실장될 수 있다. 예를 들어, 칩 연결 단자(132i)는 반도체 칩(130i)의 하부에 배치될 수 있으며, 패키지 기판(110h)과 반도체 칩(130i)을 전기적으로 연결할 수 있다. 언더필(134i)은 칩 연결 단자(132i)를 덮을 수 있으며, 패키지 기판(110i)과 반도체 칩(130i) 사이의 공간을 채울 수 있다.
이상, 첨부된 도면을 참조하여 본 개시에 따른 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100 : 반도체 패키지 110 : 하부 기판
113 : 하부 보호층 114 : 상부 보호층
115 : 하부 패드 116 : 상부 패드
120 : 소자 패드 122 : 지지 패드
130 : 반도체 칩 140 : 상부 기판
CP : 도전성 필라 150 : 봉지재
160 : 소자 162 : 소자 접착 부재 170 : 하부 지지 부재 172 : 지지 접착 부재
180 : 외부 연결 단자 P1 : 제1 패키지
P2 : 제2 패키지

Claims (10)

  1. 하면에 하부 보호층, 하부 패드, 소자 패드들 및 지지 패드를 포함하는 하부 기판, 상기 하부 보호층은 상기 하부 패드, 상기 소자 패드들 및 상기 지지 패드를 부분적으로 덮고;
    상기 하부 기판 상의 반도체 칩;
    상기 하부 기판과 연결되며 상기 반도체 칩 상에 배치되는 상부 기판;
    상기 하부 기판과 상기 상부 기판 사이의 봉지재;
    상기 하부 기판의 상기 하면에 배치되며 상기 소자 패드들에 접합되는 소자;
    상기 하부 기판의 상기 하면에 배치되는 하부 지지 부재; 및
    상기 하부 지지 부재를 상기 지지 패드에 접합시키는 지지 접착 부재를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 지지 접착 부재는 상기 지지 패드의 하면을 부분적으로 덮는 반도체 패키지.
  3. 제1항에 있어서,
    상기 지지 패드의 하면은 상기 하부 보호층의 하면보다 높은 레벨에 위치하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 지지 패드는 상기 하부 지지 부재의 길이 방향으로 연장되는 반도체 패키지.
  5. 제1항에 있어서,
    상기 지지 패드는 복수의 지지 패드를 포함하며,
    상기 복수의 지지 패드는 상기 하부 지지 부재의 폭 방향을 따라 서로 이격되는 반도체 패키지.
  6. 제1항에 있어서,
    상기 지지 패드는 복수의 지지 패드를 포함하며,
    상기 복수의 지지 패드는 상기 하부 지지 부재의 길이 방향을 따라 서로 이격되는 반도체 패키지.
  7. 제1항에 있어서,
    상기 소자를 상기 소자 패드들에 접합 시키는 소자 접착 부재를 더 포함하는 반도체 패키지.
  8. 하면에 하부 보호층, 하부 패드, 소자 패드들 및 지지 패드를 포함하는 하부 기판, 상기 하부 보호층은 상기 하부 패드, 상기 소자 패드들 및 상기 지지 패드를 부분적으로 덮고;
    상기 하부 기판 상의 반도체 칩;
    상기 하부 기판과 연결되며 상기 반도체 칩 상에 배치되는 상부 기판;
    상기 하부 기판과 상기 상부 기판 사이의 봉지재;
    상기 하부 기판의 상기 하면에 배치되며 상기 소자 패드들에 접합되는 소자;
    상기 하부 기판의 상기 하면에 배치되는 제1 하부 지지 부재;
    상기 하부 기판의 상면에 배치되는 제2 하부 지지 부재; 및
    상기 제1 하부 지지 부재를 상기 지지 패드에 접합시키는 제1 지지 접착 부재를 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 상부 기판의 상면에 배치되는 상부 지지 패드를 더 포함하는 반도체 패키지.
  10. 제1 패키지를 포함하고, 상기 제1 패키지는
    하면에 하부 보호층, 하부 패드, 소자 패드들 및 지지 패드를 포함하는 하부 기판, 상기 하부 보호층은 상기 하부 패드, 상기 소자 패드들 및 상기 지지 패드를 부분적으로 덮고;
    상기 하부 기판 상의 제1 반도체 칩;
    상기 하부 기판과 연결되며 상기 제1 반도체 칩 상에 배치되는 상부 기판;
    상기 하부 기판과 상기 상부 기판 사이의 봉지재;
    상기 하부 기판의 상기 하면에 배치되며 상기 소자 패드들에 접합되는 소자;
    상기 하부 기판의 상기 하면에 배치되는 하부 지지 부재; 및
    상기 하부 지지 부재를 상기 지지 패드에 접합시키는 지지 접착 부재를 포함하고,
    상기 제1 패키지 상의 제2 패키지를 포함하며,
    상기 제2 패키지는 패키지 기판, 상기 패키지 기판 상의 제2 반도체 칩 및 상기 패키지 기판과 상기 상부 기판을 연결시키는 패키지 연결 단자를 포함하는 반도체 패키지.
KR1020200165841A 2020-12-01 2020-12-01 지지 부재를 갖는 반도체 패키지 KR20220076894A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200165841A KR20220076894A (ko) 2020-12-01 2020-12-01 지지 부재를 갖는 반도체 패키지
US17/370,149 US11676949B2 (en) 2020-12-01 2021-07-08 Semiconductor packages having supporting members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200165841A KR20220076894A (ko) 2020-12-01 2020-12-01 지지 부재를 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20220076894A true KR20220076894A (ko) 2022-06-08

Family

ID=81752891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200165841A KR20220076894A (ko) 2020-12-01 2020-12-01 지지 부재를 갖는 반도체 패키지

Country Status (2)

Country Link
US (1) US11676949B2 (ko)
KR (1) KR20220076894A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008136251A1 (ja) * 2007-05-02 2008-11-13 Murata Manufacturing Co., Ltd. 部品内蔵モジュール及びその製造方法
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP5304940B2 (ja) 2011-11-01 2013-10-02 住友ベークライト株式会社 半導体パッケージの製造方法
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
KR102521248B1 (ko) 2016-08-08 2023-04-12 인벤사스 코포레이션 마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체
US20180130719A1 (en) * 2016-11-09 2018-05-10 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and method of manufacturing the same
US10256198B2 (en) 2017-03-23 2019-04-09 Intel Corporation Warpage control for microelectronics packages
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10950568B2 (en) 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
US11233010B2 (en) * 2019-12-31 2022-01-25 Advanced Semiconductor Engineering, Inc. Assembly structure and package structure

Also Published As

Publication number Publication date
US11676949B2 (en) 2023-06-13
US20220173081A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US11424220B2 (en) Semiconductor structure and manufacturing method thereof
CN106170857B (zh) 半导体装置和其制造方法
JP6820307B2 (ja) パッケージ構造体及びパッケージ構造体の製造方法
KR100804392B1 (ko) 반도체 패키지 및 그 제조 방법
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
US20230089263A1 (en) Package structure and method of manufacturing the same
US8035226B1 (en) Wafer level package integrated circuit incorporating solder balls containing an organic plastic-core
US20080230879A1 (en) Methods and apparatus for flip-chip-on-lead semiconductor package
TWI570820B (zh) 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US20090079070A1 (en) Semiconductor Package with Passivation Island for Reducing Stress on Solder Bumps
US11798860B2 (en) Semiconductor structure and manufacturing method thereof
US20210193542A1 (en) Package structure and method of manufacturing the same
KR20100039895A (ko) 스트레스 완충 반도체 부품 및 그의 제조 방법
US20100155941A1 (en) Semiconductor device
US11574861B2 (en) Semiconductor package
US11217548B2 (en) Semiconductor device structure and manufacturing method
KR20220076894A (ko) 지지 부재를 갖는 반도체 패키지
US20230131240A1 (en) Semiconductor packages having wiring patterns
TWI806816B (zh) 半導體裝置和其製造之方法
US20210305117A1 (en) Semiconductor package having stiffener
US20230021005A1 (en) Semiconductor device and manufacturing method thereof
US20210407929A1 (en) Semiconductor package
KR100927771B1 (ko) 반도체 장치의 제조 방법
CN117855152A (zh) 具有接合加强层的半导体封装
CN115377074A (zh) 内存装置、封装结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination