WO2012029526A1 - 半導体パッケージおよび半導体装置 - Google Patents

半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
WO2012029526A1
WO2012029526A1 PCT/JP2011/068361 JP2011068361W WO2012029526A1 WO 2012029526 A1 WO2012029526 A1 WO 2012029526A1 JP 2011068361 W JP2011068361 W JP 2011068361W WO 2012029526 A1 WO2012029526 A1 WO 2012029526A1
Authority
WO
WIPO (PCT)
Prior art keywords
reinforcing member
substrate
semiconductor package
semiconductor element
package according
Prior art date
Application number
PCT/JP2011/068361
Other languages
English (en)
French (fr)
Inventor
岡田　亮一
賢也 橘
猛 八月朔日
Original Assignee
住友ベークライト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友ベークライト株式会社 filed Critical 住友ベークライト株式会社
Priority to JP2012531779A priority Critical patent/JPWO2012029526A1/ja
Publication of WO2012029526A1 publication Critical patent/WO2012029526A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Definitions

  • the present invention relates to a semiconductor package and a semiconductor device.
  • Interposers used for new packages such as BGA and CSP are generally formed by forming a conductor pattern or a conductor post on a substrate obtained by impregnating a fiber base material with a resin composition.
  • Such an interposer has a large difference in thermal expansion coefficient from the chip. Further, since the interposer usually has a larger area than the chip, the area of the portion not in contact with the chip is large. Such a portion that is not in contact with the chip has a very low rigidity, and thus tends to warp due to the difference in thermal expansion between the chip and the interposer as described above, resulting in a problem that reliability of electrical connection is lowered. Moreover, since the chip generates heat, the interposer is required to have excellent heat dissipation. In addition, when such a semiconductor package is manufactured, excellent workability is required.
  • An object of the present invention is to provide a semiconductor package and a semiconductor device that can prevent the occurrence of defects due to heat.
  • Such an object is achieved by the following (1) to (7) as the first semiconductor package.
  • a wiring board comprising: A semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A first reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate;
  • a semiconductor package comprising: a second reinforcing member bonded to the other surface of the substrate and having a smaller coefficient of thermal expansion than the substrate.
  • each of the first reinforcing member and the second reinforcing member has a plate shape.
  • a plurality of metal bumps are bonded to the surface of the second conductor pattern opposite to the substrate,
  • each of the first reinforcing member and the second reinforcing member has a thermal expansion coefficient difference of 7 ppm / ° C. or less with respect to the semiconductor element. .
  • each of the first reinforcing member and the second reinforcing member is made of a metal material.
  • the above object is achieved by the following (8) to (18) as the second semiconductor package.
  • a wiring board comprising: A semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A first reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate; A part of said 1st reinforcement member is contacting the said semiconductor element,
  • the semiconductor package characterized by the above-mentioned.
  • the first reinforcing member has a main body portion and a convex portion formed so as to protrude from the main body portion toward the semiconductor element,
  • the first reinforcing member has a plate shape, The semiconductor package according to (9) or (10), wherein the substrate-side surface of the main body portion and the substrate-side surface of the convex portion are located on the same surface.
  • the main body may be provided so as to surround the periphery of the semiconductor element with a gap between the main body and a side end of the semiconductor element.
  • the first reinforcing member and the second reinforcing member are connected to each other and have a heat conductive portion having higher heat conductivity than the substrate.
  • the heat conducting portion penetrates the substrate in the thickness direction.
  • the heat conducting portion does not contribute to transmission of an electric signal.
  • the above object is achieved by the following (19) to (27) as the third semiconductor package.
  • (19) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern.
  • a wiring board comprising: A semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A first reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate;
  • a semiconductor package comprising a gap between the first reinforcing member and the semiconductor element, wherein all or a part of the gap is filled with a thermally conductive material having a higher thermal conductivity than the substrate.
  • the first reinforcing member is provided so as to surround the semiconductor element and to form a gap with the semiconductor element over the entire circumference of the semiconductor element.
  • the first reinforcing member and the second reinforcing member are connected to each other and have a heat conducting portion having higher heat conductivity than the substrate.
  • the heat conducting portion penetrates the substrate in the thickness direction.
  • the heat conducting portion does not contribute to transmission of an electric signal.
  • the above object is achieved by the following (28) to (38) as the fourth semiconductor package.
  • (28) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern.
  • a wiring board comprising: A semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A first reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate; The first reinforcing member and the semiconductor element are disposed on a surface opposite to the substrate so as to straddle between the first reinforcing member and the semiconductor element, and have a first thermal conductivity higher than that of the substrate.
  • a semiconductor package comprising a heat conducting portion.
  • thermo conductivity of the first thermal conduction unit is 10 to 1000 W / (m ⁇ K).
  • the first reinforcing member and the second reinforcing member are connected to each other and have a heat conducting portion having higher heat conductivity than the substrate.
  • the heat conducting portion penetrates the substrate in the thickness direction.
  • the heat conducting portion does not contribute to transmission of an electric signal.
  • Such an object is achieved by the following (39) to (46) as the fifth semiconductor package.
  • (39) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern.
  • a wiring board comprising: A plate-like semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A plate-like reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate;
  • the semiconductor package, wherein the surface of the reinforcing member opposite to the substrate is located on the same surface as the surface of the semiconductor element opposite to the substrate or closer to the substrate.
  • a substrate a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern.
  • a wiring board comprising: A semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A first reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate; A second reinforcing member bonded to the other surface of the substrate and having a smaller coefficient of thermal expansion than the substrate; A semiconductor package, wherein a surface of the first reinforcing member opposite to the substrate is located on the same surface as the surface of the semiconductor element opposite to the substrate or closer to the substrate.
  • each of the first reinforcing member and the second reinforcing member has a difference in thermal expansion coefficient from the semiconductor element of 7 ppm / ° C. or less. .
  • the above object is achieved by the sixth semiconductor package of the present invention as described in (47) to (54) below.
  • (47) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern.
  • a wiring board comprising: A semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A first reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate; A second reinforcing member bonded to the other surface of the substrate and having a smaller coefficient of thermal expansion than the substrate; A semiconductor package, wherein a thermal expansion coefficient of the first reinforcing member and a thermal expansion coefficient of the second reinforcing member are different from each other.
  • the difference between the thermal expansion coefficient of the first reinforcing member and the thermal expansion coefficient of the second reinforcing member is set to prevent or suppress warpage associated with thermal expansion or thermal contraction of the substrate.
  • thermo expansion coefficients of the first reinforcing member and the second reinforcing member are 0.5 ppm / ° C. or more and 10 ppm / ° C. or less, respectively. .
  • each of the first reinforcing member and the second reinforcing member has a difference in thermal expansion coefficient from the semiconductor element of 7 ppm / ° C. or less. .
  • each of the first reinforcing member and the second reinforcing member has a plate shape.
  • the above object is achieved by the seventh semiconductor package of the present invention as described below in (55) to (64).
  • (55) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern.
  • a wiring board comprising: A semiconductor element bonded to the one surface of the substrate and electrically connected to the first conductor pattern; A first reinforcing member bonded to a portion of the one surface of the substrate where the semiconductor element is not bonded, and having a smaller coefficient of thermal expansion than the substrate; A second reinforcing member bonded to the other surface of the substrate and having a smaller coefficient of thermal expansion than the substrate;
  • each of the first reinforcing member and the second reinforcing member has a plate shape.
  • the first reinforcing member and the second reinforcing member are connected to each other to have a heat conducting portion having higher heat conductivity than the substrate.
  • the heat conducting portion penetrates the substrate in the thickness direction.
  • the heat conducting portion does not contribute to transmission of an electric signal.
  • the present invention provides a semiconductor device comprising the first to seventh semiconductor packages.
  • the entire semiconductor package is provided. Increased rigidity.
  • the thermal expansion coefficients of the first reinforcing member and the second reinforcing member are smaller than those of the substrate, the heat generated between the wiring substrate and the semiconductor element is the same as when the semiconductor element is provided over the entire surface of the wiring substrate. It is possible to suppress or prevent the warping of the wiring board due to the difference in expansion coefficient. As a result, the connection reliability of the metal bump connecting the semiconductor element and the board, the connection reliability of the conductor pattern / conductor post inside the board, and Improve the connection reliability of metal bumps that connect the board and motherboard.
  • the thermal conductivity in the thickness direction of the wiring board can be increased. Therefore, the semiconductor package of the present invention can release heat from the semiconductor element through the wiring board, and is excellent in heat dissipation. Further, since the temperature rise of the semiconductor element and the wiring board can be suppressed, the warping of the wiring board due to the difference in thermal expansion coefficient between the wiring board and the semiconductor element can also be suppressed or prevented.
  • the rigidity of the entire semiconductor package is increased. Increase.
  • the thermal expansion coefficient of the first reinforcing member is smaller than that of the substrate, the semiconductor element is caused by the difference in thermal expansion coefficient between the wiring substrate and the semiconductor element, similarly to the case where the semiconductor element is provided over the entire surface of the wiring substrate. The warping of the wiring board can be suppressed or prevented.
  • the semiconductor package of the present invention since a part of the first reinforcing member is in contact with the semiconductor element, the heat from the semiconductor element is efficiently transferred to the first reinforcing member, and the first reinforcing member It is possible to escape through the air and has excellent heat dissipation. Further, by providing the first reinforcing member, it is not necessary to increase the rigidity of the wiring board itself, and the thickness of the wiring board can be reduced, so that the thermal conductivity in the thickness direction of the wiring board can be increased. it can. Therefore, the semiconductor package of the present invention can release heat from the semiconductor element through the wiring board, and is excellent in heat dissipation. Further, since the temperature rise of the semiconductor element and the wiring board can be suppressed, the warping of the wiring board due to the difference in thermal expansion coefficient between the wiring board and the semiconductor element can also be suppressed or prevented.
  • the rigidity of the entire semiconductor package is increased. Increase.
  • the thermal expansion coefficient of the first reinforcing member is smaller than that of the substrate, the semiconductor element is caused by the difference in thermal expansion coefficient between the wiring substrate and the semiconductor element, similarly to the case where the semiconductor element is provided over the entire surface of the wiring substrate. The warping of the wiring board can be suppressed or prevented.
  • the gap between the first reinforcing member and the semiconductor element is filled with the heat conductive material having higher heat conductivity than the substrate, the heat from the semiconductor element is transferred to the first through the heat conductive material.
  • the heat can be efficiently transmitted to the reinforcing member and can be released through the first reinforcing member, and the heat dissipation is excellent.
  • the third semiconductor package of the present invention can release heat from the semiconductor element through the wiring board, and is excellent in heat dissipation. Further, since the temperature rise of the semiconductor element and the wiring board can be suppressed, the warping of the wiring board due to the difference in thermal expansion coefficient between the wiring board and the semiconductor element can also be suppressed or prevented.
  • the rigidity of the entire semiconductor package is increased. Increase.
  • the thermal expansion coefficient of the first reinforcing member is smaller than that of the substrate, the semiconductor element is caused by the difference in thermal expansion coefficient between the wiring substrate and the semiconductor element, similarly to the case where the semiconductor element is provided over the entire surface of the wiring substrate. The warping of the wiring board can be suppressed or prevented.
  • the heat conduction part which is installed so that it may straddle between a 1st reinforcement member and a semiconductor element, and has heat conductivity higher than a board
  • fever from a semiconductor element is 1st heat
  • the heat can be efficiently transmitted to the first reinforcing member via the conductive portion and can be released via the first reinforcing member, and the heat dissipation is excellent.
  • the first reinforcing member it is not necessary to increase the rigidity of the wiring board itself, and the thickness of the wiring board can be reduced, so that the thermal conductivity in the thickness direction of the wiring board can be increased. it can.
  • the fourth semiconductor package of the present invention can release heat from the semiconductor element through the wiring board, and is excellent in heat dissipation. Further, since the temperature rise of the semiconductor element and the wiring board can be suppressed, the warping of the wiring board due to the difference in thermal expansion coefficient between the wiring board and the semiconductor element can also be suppressed or prevented.
  • the wiring board (interposer) is reinforced by the reinforcing member even in a portion other than the portion joined to the semiconductor element, the rigidity of the entire semiconductor package is increased. Thereby, the curvature of the wiring board resulting from the thermal expansion coefficient difference of a wiring board and a semiconductor element can be suppressed or prevented.
  • the fifth semiconductor package of the present invention can release heat from the semiconductor element through the wiring board, and is excellent in heat dissipation.
  • the thickness of the reinforcing member (first reinforcing member) is equal to or less than the thickness of the semiconductor element, the semiconductor element is installed in a state where the reinforcing member is bonded onto the wiring board when manufacturing the semiconductor package. In this case, the workability of installation (mounting operation) of the semiconductor element is excellent.
  • the fifth semiconductor package of the present invention has excellent workability at the time of manufacture and can prevent the occurrence of defects due to heat of the semiconductor element.
  • the force acting on the wiring board due to the difference in thermal expansion coefficient between the first reinforcing member and the second reinforcing member causes the difference in thermal expansion coefficient between the wiring board and the semiconductor element. Due to this, the force acting on the wiring board can be offset or alleviated. Therefore, it is possible to suppress or prevent the warpage of the wiring board due to the difference in thermal expansion coefficient between the wiring board and the semiconductor element.
  • one surface of the wiring board is reinforced by the first reinforcing member and the other surface is the second reinforcing member also in a portion other than the portion bonded to the semiconductor element. Therefore, the rigidity of the entire semiconductor package is increased.
  • the thermal expansion coefficients of the first reinforcing member and the second reinforcing member are smaller than those of the substrate, the heat generated between the wiring substrate and the semiconductor element is the same as when the semiconductor element is provided over the entire surface of the wiring substrate. It is possible to suppress or prevent the warping of the wiring board due to the difference in expansion coefficient.
  • the average thickness of the first reinforcing member different from the average thickness of the second reinforcing member, the influence of the thermal expansion that the first reinforcing member gives to the wiring board and the thermal expansion that the second reinforcing member gives to the wiring board.
  • the influence of the thermal expansion that the first reinforcing member gives to the wiring board and the thermal expansion that the second reinforcing member gives to the wiring board By causing a difference in influence, it is possible to further suppress or prevent the warpage of the wiring board due to the difference in thermal expansion coefficient between the wiring board and the semiconductor element.
  • the seventh semiconductor package of the present invention can release heat from the semiconductor element through the wiring board, and is excellent in heat dissipation. Further, since the temperature rise of the semiconductor element and the wiring board can be suppressed, the warping of the wiring board due to the difference in thermal expansion coefficient between the wiring board and the semiconductor element can also be suppressed or prevented.
  • the semiconductor device of the present invention since the semiconductor package as described above is provided, the reliability is excellent.
  • FIG. 6 is a top view showing first, third, and fifth to seventh semiconductor packages of the present invention.
  • FIG. 9 is a bottom view showing first to seventh semiconductor packages of the present invention. It is a figure which shows an example of the manufacturing method of a 1st, 3rd, 6th, and 7th semiconductor package. It is sectional drawing which shows typically the semiconductor device provided with 1st Embodiment of the 1st semiconductor package of this invention, and the 3rd and 6th semiconductor package. It is sectional drawing which shows typically the semiconductor package which concerns on 2nd Embodiment of the 1st semiconductor package of this invention.
  • FIG. It is a figure which shows an example of the manufacturing method of the semiconductor package shown in FIG. It is a figure which shows an example of the manufacturing method of the semiconductor package shown in FIG. It is a figure which shows an example of the manufacturing method of the semiconductor package shown in FIG. It is sectional drawing which shows typically the semiconductor package which concerns on 1st Embodiment of the 2nd semiconductor package of this invention. It is a top view which shows the semiconductor package shown in FIG. It is sectional drawing which shows the vicinity of the site
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor package according to a first embodiment of the present invention
  • FIG. 2 is a top view showing the semiconductor package shown in FIG. 1
  • FIG. 3 shows the semiconductor package shown in FIG.
  • FIG. 4 is a bottom view
  • FIG. 4 is a view showing an example of a method for manufacturing the semiconductor package shown in FIG.
  • the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated for convenience of explanation.
  • the semiconductor package 1 includes a wiring board 2, a semiconductor element 3 mounted on the wiring board 2, a first reinforcing member 4, and a second reinforcing member 5.
  • both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 even in a portion other than the portion joined to the semiconductor element 3. Increases overall rigidity.
  • the thermal expansion coefficient of the first reinforcing member 4 and the second reinforcing member 5 is smaller than that of the wiring substrate 2 (specifically, a substrate 21 described later), the semiconductor element 3 is provided over the entire surface of the wiring substrate 2. In the same manner, warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3 can be suppressed or prevented.
  • the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation. Moreover, the heat dissipation of the semiconductor package 1 can be enhanced by appropriately selecting the constituent materials of the first reinforcing member 4 and the second reinforcing member 5.
  • the wiring board 2 is a board that supports the semiconductor element 3, and is, for example, a relay board (interposer) that relays electrical connection between the mounted semiconductor element 3 and a mother board 200 as will be described later.
  • the wiring substrate 2 is usually a quadrangle such as a square or a rectangle in plan view.
  • the wiring board 2 includes a substrate 21, conductor patterns 221, 222, 223, 224, conductor posts 231, 232, 233, 234, and heat transfer posts 24.
  • the conductor pattern 221 constitutes a first conductor pattern provided on one surface side of the substrate 21, and the conductor pattern 224 is provided on the other surface side of the substrate 21.
  • a second conductor pattern electrically connected to the conductor pattern is formed.
  • the substrate 21 is composed of a plurality (five layers in this embodiment) of insulating layers 211, 212, 213, 214, and 215. More specifically, the substrate 21 is configured by laminating an insulating layer 211, an insulating layer 212, an insulating layer 213, an insulating layer 214, and an insulating layer 215 in this order.
  • the number of insulating layers constituting the substrate 21 is not limited to this, and may be 1 to 4 layers or 6 or more layers.
  • Each insulating layer 211, 212, 213, 214, 215 is made of an insulating material.
  • each insulating layer 211, 212, 213, 214, 215 is composed of a base material (fiber base material) and a resin composition impregnated in the base material.
  • the base material is used as a core material of the insulating layers 211, 212, 213, 214, and 215. By having such a base material, the rigidity of the substrate 21 can be increased.
  • the base material examples include glass fiber base materials composed of glass fibers such as glass woven fabrics and glass nonwoven fabrics, polyamide resin fibers such as polyamide resin fibers, aromatic polyamide resin fibers, wholly aromatic polyamide resin fibers, and polyesters. Synthetic fiber base material, kraft paper composed of woven fabric or non-woven fabric mainly composed of resin fiber, aromatic polyester resin fiber, polyester resin fiber such as wholly aromatic polyester resin fiber, polyimide resin fiber, fluororesin fiber, etc. And paper base materials mainly composed of cotton linter paper, mixed paper of linter and kraft pulp, and the like. Among these, as such a base material, a glass fiber base material is preferable. Thereby, the rigidity of the substrate 21 can be increased and the substrate 21 can be thinned. Furthermore, the thermal expansion coefficient of the substrate 21 can be reduced.
  • Examples of the glass constituting such a glass fiber substrate include E glass, C glass, A glass, S glass, D glass, NE glass, T glass, and H glass.
  • T glass is preferable.
  • the thermal expansion coefficient of a glass fiber base material can be made small, and, thereby, the thermal expansion coefficient of the board
  • substrate 21 can be made small.
  • the content of the base material in the insulating layers 211, 212, 213, 214, and 215 is preferably 30 to 70 wt%, respectively. 40 to 60 wt% is more preferable. Thereby, the electric insulation and thermal expansion coefficient of each insulating layer can be made sufficiently low while reliably preventing damage such as cracks of these insulating layers.
  • at least one of the insulating layers 211, 212, 213, 214, and 215 may be composed of only the resin composition without including the base material.
  • the resin composition impregnated in such a base material contains a resin material.
  • a resin material a thermosetting resin is preferably used.
  • thermosetting resin examples include novolak type phenol resins such as phenol novolak resin, cresol novolak resin, bisphenol A novolak resin, unmodified resole phenol resin, oil-modified resole modified with tung oil, linseed oil, walnut oil, and the like.
  • novolak type phenol resins such as phenol novolak resin, cresol novolak resin, bisphenol A novolak resin, unmodified resole phenol resin, oil-modified resole modified with tung oil, linseed oil, walnut oil, and the like.
  • phenol resin such as resol type phenol resin
  • bisphenol type epoxy resin such as bisphenol A epoxy resin
  • bisphenol F epoxy resin novolac epoxy resin
  • novolac epoxy resin such as novolac epoxy resin, cresol novolac epoxy resin, biphenyl type epoxy resin, etc.
  • resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate Over preparative resin, silicone resin, resins having a benzoxazine ring, cyanate ester resins.
  • cyanate resin is particularly preferable.
  • substrate 21 can be made small enough.
  • the electrical characteristics (low dielectric constant, low dielectric loss tangent, etc.) of the substrate 21 can be made excellent.
  • the resin composition preferably contains a filler. That is, each of the insulating layers 211, 212, 213, 214, and 215 preferably contains a filler. Thereby, the thermal expansion coefficient of the insulating layers 211, 212, 213, 214, and 215 can be lowered.
  • Examples of the filler include various inorganic fillers or organic fillers.
  • Examples of the inorganic filler include oxides such as silica, alumina, diatomaceous earth, titanium oxide, iron oxide, zinc oxide, magnesium oxide and metal ferrite, and hydroxide such as aluminum hydroxide and magnesium hydroxide.
  • organic filler synthetic resin powder
  • synthetic resin powder examples include alkyd resin, epoxy resin, silicone resin, phenol resin, polyester, acrylic resin, acetal resin, polyethylene, polyether, polycarbonate, polyamide, polysulfone, polystyrene, polyvinyl chloride, fluororesin, and polypropylene.
  • various thermosetting resins such as ethylene-vinyl acetate copolymers or powders of thermoplastic resins, or powders of copolymers of these resins may be mentioned.
  • organic fillers include aromatic or aliphatic polyamide fibers, polypropylene fibers, polyester fibers, and aramid fibers.
  • the thermal expansion coefficient of the insulating layers 211, 212, 213, 214, and 215 can be effectively reduced.
  • the heat transfer properties of the insulating layers 211, 212, 213, 214, and 215 can be increased.
  • silica is preferable, and fused silica (especially spherical fused silica) is preferable in terms of excellent low thermal expansion.
  • the average particle size of the inorganic filler is not particularly limited, but is preferably 0.05 to 2.0 ⁇ m, particularly preferably 0.1 to 1.0 ⁇ m.
  • the inorganic filler can be more uniformly dispersed in the insulating layers 211, 212, 213, 214, and 215, and the physical strength and insulating properties of the insulating layers 211, 212, 213, 214, and 215 are particularly improved. It can be excellent.
  • the average particle size of the inorganic filler can be measured by, for example, a particle size distribution meter (manufactured by HORIBA, LA-500). Moreover, in this specification, an average particle diameter refers to the average particle diameter on a volume basis.
  • the content of the inorganic filler in the insulating layers 211, 212, 213, 214, and 215 is not particularly limited, but is preferably 30 to 80 wt% when the resin composition excluding the base material is 100 wt%, particularly 45 to 75 wt% is preferable.
  • the insulating layers 211, 212, 213, 214, and 215 have sufficiently low thermal expansion coefficients and particularly low hygroscopicity.
  • the resin composition may contain a thermoplastic resin such as a phenoxy resin, a polyimide resin, a polyamideimide resin, a polyphenylene oxide resin, or a polyethersulfone resin in addition to the thermosetting resin described above.
  • a thermoplastic resin such as a phenoxy resin, a polyimide resin, a polyamideimide resin, a polyphenylene oxide resin, or a polyethersulfone resin in addition to the thermosetting resin described above.
  • the resin composition may contain additives other than the above components such as pigments and antioxidants as necessary.
  • the insulating layers 211, 212, 213, 214, and 215 may be made of the same material as each other, or may be made of different materials.
  • the average thickness of the substrate 21 composed of a plurality of layers as described above is not particularly limited, but is preferably 30 ⁇ m or more and 800 ⁇ m or less, and more preferably 30 ⁇ m or more and 400 ⁇ m or less.
  • the conductor pattern 221 is interposed between the insulating layer 211 and the insulating layer 212 of the substrate 21.
  • a conductive pattern 222 is interposed between the insulating layer 212 and the insulating layer 213.
  • a conductor pattern 223 is interposed between the insulating layer 213 and the insulating layer 214.
  • a conductor pattern 224 is interposed between the insulating layer 214 and the insulating layer 215.
  • the conductor patterns 221, 222, 223, and 224 each function as a circuit having a plurality of wirings.
  • the constituent material of the conductor patterns 221, 222, 223, and 224 is not particularly limited as long as it has conductivity, and examples thereof include various metals and various alloys such as copper, a copper-based alloy, aluminum, and an aluminum-based alloy. Can be mentioned. Among these, it is preferable to use copper and a copper-based alloy as the constituent material. Copper and copper-based alloys have relatively high electrical conductivity. Therefore, the electrical characteristics of the wiring board 2 can be improved. Moreover, since copper and a copper-type alloy are excellent also in heat conductivity, the heat dissipation of the wiring board 2 can also be improved.
  • the average thickness of the conductor patterns 221, 222, 223, and 224 is not particularly limited, but is preferably 5 ⁇ m or more and 30 ⁇ m or less.
  • a via hole penetrating in the thickness direction is formed in the insulating layer 211, and a conductor post (via post) 231 is provided in the via hole.
  • the conductor post 231 passes through the insulating layer 211 in the thickness direction, and has an upper end connected to the semiconductor element 3 via the metal bump 31 and a lower end connected to the conductor pattern 221. Thereby, the conductor pattern 221 and the semiconductor element 3 are electrically connected.
  • the insulating layer 212 is provided with a conductor post (via post) 232 penetrating in the thickness direction.
  • the conductor post 232 has an upper end connected to the conductor pattern 221 and a lower end connected to the conductor pattern 222. Thereby, the conductor pattern 221 and the conductor pattern 222 are electrically connected.
  • the insulating layer 213 is provided with a conductor post (via post) 233 that penetrates in the thickness direction.
  • the conductor post 233 has an upper end connected to the conductor pattern 222 and a lower end connected to the conductor pattern 223. Thereby, the conductor pattern 222 and the conductor pattern 223 are electrically connected.
  • the insulating layer 214 is provided with a conductor post (via post) 234 that penetrates in the thickness direction.
  • the conductor post 234 has an upper end connected to the conductor pattern 223 and a lower end connected to the conductor pattern 224. Thereby, the conductor pattern 223 and the conductor pattern 224 are electrically connected.
  • the insulating layer 215 is provided with a plurality of openings penetrating in the thickness direction, and a part (terminal) of the conductor pattern 224 is exposed from each opening.
  • a metal bump 71 is bonded onto each exposed portion (terminal) of the conductor pattern 224. That is, a plurality of metal bumps 71 are bonded to the surface of the conductor pattern 224 that is the second conductor pattern on the side opposite to the substrate 21.
  • the metal bumps 71 are for electrically connecting the semiconductor package 1 to, for example, a mother board as will be described later.
  • the metal bump 71 has a substantially spherical shape.
  • the shape of the metal bump 71 is not limited to this.
  • the constituent material of the metal bump 71 is not particularly limited.
  • tin-lead, tin-silver, tin-zinc, tin-bismuth, tin-antimony, tin-silver-bismuth, tin-- Various brazing materials (solder) such as copper and tin-silver-copper can be used.
  • a plurality of via holes penetrating in the thickness direction are formed in the substrate 21, and a heat transfer post 24 is provided in each via hole.
  • Each heat transfer post 24 penetrates the entire substrate 21 in the thickness direction, and its upper end is exposed from the upper surface of the substrate 21 and its lower end is exposed from the lower surface of the substrate 21.
  • the heat transfer post 24 has an upper end in contact with the first reinforcing member 4 and a lower end in contact with the second reinforcing member 5.
  • each heat transfer post 24 connects the first reinforcing member 4 and the second reinforcing member 5.
  • Each of the heat transfer posts (heat conductive portions) 24 has higher heat transfer (heat conductivity) than the substrate 21 (insulating layer) described above. Thereby, heat can be efficiently transferred from the first reinforcing member 4 to the second reinforcing member 5 via the heat transfer post 24. As a result, the heat dissipation of the semiconductor package 1 can be improved.
  • each heat transfer post 24 penetrates the substrate 21 in the thickness direction, it can be formed easily and with high accuracy in the same manner as a known conductor post.
  • each heat transfer post 24 may be hollow or solid. Moreover, it does not specifically limit as a cross-sectional shape of each heat-transfer post
  • Each heat transfer post 24 does not contribute to transmission of an electrical signal. Thereby, heat can be more efficiently transferred from the first reinforcing member 4 to the second reinforcing member 5 through the heat transfer post 24.
  • the plurality of heat transfer posts 24 are arranged in parallel along the outer peripheral portion of the wiring board 2 at intervals when the wiring board 2 is viewed in plan.
  • the plurality of heat transfer posts 24 are preferably arranged side by side at equal intervals in the circumferential direction along the outer peripheral portion of the wiring board 2 when the wiring board 2 is viewed in plan. Thereby, the temperature distribution of the wiring board 2 can be made uniform.
  • the plurality of heat transfer posts 24 are provided so as not to overlap the conductor patterns 221, 222, 223, and 224 described above when the wiring board 2 is viewed in plan view. Thereby, formation of the heat transfer post 24 is simplified, and a short circuit between the heat transfer post 24 and the conductor patterns 221, 222, 223, and 224 can be prevented.
  • each heat transfer post 24 is not particularly limited as long as it has a higher heat transfer property than the substrate 21 (insulating layer) described above, but a metal material is preferably used.
  • Such metal materials include various metals and various alloys such as copper, copper-based alloys, aluminum, and aluminum-based alloys.
  • a metal material it is preferable to use copper, a copper-based alloy, aluminum, or an aluminum-based alloy because of excellent heat conductivity. Since copper and a copper-based alloy are excellent in thermal conductivity, the heat dissipation of the wiring board 2 can also be improved.
  • the constituent material of the heat transfer post 24 may be different from the constituent material of the conductor posts 231 to 234 described above, but is the same as the constituent material of the conductor posts 231 to 234 (particularly, the constituent material of the conductor posts 234). Is preferred. As a result, the heat transfer posts 24 can be formed simultaneously with the formation of the conductor posts 234. Therefore, the manufacturing of the semiconductor package 1 is simplified, and the semiconductor package 1 can be made inexpensive.
  • the semiconductor element 3 is, for example, an integrated circuit element (IC), and more specifically, for example, a logic IC, a memory, and a light receiving / emitting element.
  • IC integrated circuit element
  • the semiconductor element 3 is bonded to the upper surface (one surface) of the substrate 21 of the wiring substrate 2 described above, and is electrically connected to the conductor pattern 221 that is the first conductor pattern.
  • the semiconductor element 3 is provided with a plurality of terminals (not shown) on its lower surface, and each terminal is electrically connected to the conductor post 231 of the wiring board 2 described above via the metal bump 31. Has been. Thereby, the semiconductor element 3 and the conductor pattern 221 of the wiring board 2 are electrically connected.
  • the constituent material of the metal bump 31 is not particularly limited, but is similar to the metal bump 71 described above, for example, tin-lead, tin-silver, tin-zinc, tin-bismuth, tin-antimony, tin Various brazing materials (solder) such as silver-bismuth, tin-copper, tin-silver-copper can be used.
  • the semiconductor element 3 is bonded (bonded) to the upper surface of the wiring board 2 through the adhesive layer 32.
  • the adhesive layer 32 is made of a material having adhesiveness and insulating properties, for example, a cured product of an underfill material.
  • the underfill material is not particularly limited, and a known underfill material can be used, but the same solder bonding resist as that for forming an insulating material 81 described later can also be used.
  • the first reinforcing member (stiffener) 4 is bonded to a portion of the upper surface (one surface) of the substrate 21 of the wiring substrate 2 described above where the semiconductor element 3 is not bonded.
  • the first reinforcing member 4 has a smaller thermal expansion coefficient than the substrate 21. Thereby, the thermal expansion of the substrate 21 can be suppressed.
  • the first reinforcing member 4 has a plate shape. Thereby, the structure of the 1st reinforcement member 4 can be made simple and small.
  • the surface of the first reinforcing member 4 opposite to the substrate 21 is the same surface as the surface of the semiconductor element 3 opposite to the substrate 21 (that is, the upper surface) or the substrate 21 side (that is, more than that) It is preferably located on the lower side.
  • the surface of the first reinforcing member 4 opposite to the substrate 21 (ie, the upper surface) and the surface of the semiconductor element 3 opposite to the substrate 21 (ie, the upper surface) are located on the same surface.
  • the curvature of the wiring board 2 can be effectively suppressed or prevented while the semiconductor package 1 is thinned.
  • another structure for example, a board
  • the first reinforcing member 4 and the semiconductor element 3 may be molded with a sealing resin.
  • the first reinforcing member 4 is provided so as to surround the periphery of the semiconductor element 3.
  • the first reinforcing member 4 has an annular shape (more specifically, a rectangular annular shape) so as to surround the semiconductor element 3. Thereby, the effect which raises the rigidity of the wiring board 2 by the 1st reinforcement member 4 can be made excellent.
  • the distance between the first reinforcing member 4 and the semiconductor element 3 (the distance between the inner peripheral surface 411 of the first reinforcing member 4 and the outer peripheral surface 33 of the semiconductor element 3) is on the entire circumference of the semiconductor element 3. It is formed so as to be constant throughout. Thereby, the integrity of the 1st reinforcement member 4 and the semiconductor element 3 increases, and the reinforcement effect of the wiring board 2 by these is exhibited suitably. In addition, heat transfer from the semiconductor element 3 to the first reinforcing member via the heat conductive material 6 described later can be generated efficiently and uniformly.
  • the first reinforcing member 4 has a difference in thermal expansion coefficient from the semiconductor element 3 of 7 ppm / ° C. or less.
  • the semiconductor element 3 and the 1st reinforcement member 4 can reinforce the wiring board 2 integrally, and can suppress the thermal expansion of the semiconductor package 1 whole.
  • the constituent material of the first reinforcing member 4 is not particularly limited as long as it has a thermal expansion coefficient as described above.
  • a metal material, a ceramic material, or the like can be used. It is preferable to use it.
  • the 1st reinforcement member 4 is comprised with the metal material, the heat dissipation of the 1st reinforcement member 4 can be improved. As a result, the heat dissipation of the semiconductor package 1 can be improved.
  • Such a metal material is not particularly limited as long as it has a thermal expansion coefficient as described above, and various metal materials can be used. From the viewpoint of realizing heat dissipation and low thermal expansion, an alloy containing Fe is used. Is preferably used.
  • Such alloys containing Fe include Fe—Ni alloys, Fe—Co—Cr alloys, Fe—Co alloys, Fe—Pt alloys, Fe—Pd alloys, and the like. It is preferable to use a base alloy.
  • Such a metal material not only has excellent heat dissipation, but also has a low thermal expansion coefficient and a thermal expansion coefficient close to that of a general semiconductor element 3. Therefore, the semiconductor element 3 and the first reinforcing member 4 can integrally reinforce the wiring board 2.
  • the Fe—Ni alloy is not particularly limited as long as it contains Fe and Ni.
  • the balance (M) is a metal such as Co, Ti, Mo, Cr, Pd, and Pt. Of these, one or more metals may be included.
  • Fe—Ni alloys include Fe—Ni alloys such as Fe-36Ni alloy (Invar), Fe-32Ni-5Co alloy (Super Invar), and Fe-29Ni-17Co alloy (Kovar).
  • Fe-Ni-Co alloys such as Fe-36Ni-12Co alloy (Erin bar), Ni-Mo-Fe alloys such as Fe-Ni-Cr-Ti alloy and Ni-28Mo-2Fe alloy.
  • Fe—Ni—Co alloys are commercially available under trade names such as KV series (manufactured by NEOMAX Materials) such as KV-2, KV-4, KV-6, KV-15, KV-25, and Nivarox. ing.
  • Fe—Ni alloys are commercially available under trade names such as NS-5 and D-1 (manufactured by NEOMAX Materials).
  • Fe-Ni-Cr-Ti alloys are commercially available under trade names such as Ni-Span C-902 (manufactured by Daido Special Metal Co., Ltd.), EL-3 (manufactured by NEOMAX Material Co., Ltd.), and the like.
  • the Fe—Co—Cr alloy is not particularly limited as long as it contains Fe, Co, and Cr.
  • an Fe—Co—Cr alloy such as Fe-54Co-9.5Cr (stainless invar) is used. Is mentioned.
  • the Fe—Co—Cr-based alloy may contain one or more metals of metals such as Ni, Ti, Mo, Pd, and Pt in addition to Fe, Co, and Cr.
  • the Fe—Co alloy is not particularly limited as long as it contains Fe and Co.
  • one of metals such as Ni, Ti, Mo, Cr, Pd, and Pt is used. It may contain seeds or two or more metals.
  • the Fe—Pt alloy is not particularly limited as long as it contains Fe and Pt.
  • one of metals such as Co, Ni, Ti, Mo, Cr, and Pd is used. It may contain seeds or two or more metals.
  • the Fe—Pd alloy is not particularly limited as long as it contains Fe and Pd.
  • one of metals such as Co, Ni, Ti, Mo, Cr, and Pt is used. It may contain seeds or two or more metals.
  • the thermal expansion coefficient of the first reinforcing member 4 is preferably 0.5 ppm / ° C. or more and 10 ppm / ° C. or less, more preferably 1 ppm / ° C. or more and 7 ppm / ° C. or less, and 1 ppm / ° C. or more and 5 ppm / ° C. or less. More preferably, it is not higher than ° C. Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the first reinforcing member 4 can be reduced, and these can integrally reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  • the absolute value of the difference in thermal expansion coefficient between the first reinforcing member 4 and the semiconductor element 3 is preferably 7 ppm / ° C. or less, more preferably 5 ppm / ° C. or less, and 2 ppm / ° C. or less. Is more preferable. Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the first reinforcing member 4 can be reduced, and these can integrally reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  • the metal material constituting the first reinforcing member 4 is an Fe—Ni alloy
  • the Fe—Ni alloy has a Ni content of 30 wt% or more and 50 wt% or less. It is preferable that the Ni content is 35 wt% or more and 45 wt% or less.
  • the thermal expansion coefficient of the first reinforcing member 4 can be brought close to the thermal expansion coefficient of the semiconductor element 3.
  • the Fe—Ni-based alloy preferably has an Fe content of 50 wt% or more and 70 wt% or less, and more preferably an Fe content of 55 wt% or more and 65 wt% or less.
  • the Fe—Ni alloy preferably has a total content of Fe and Ni of 85 wt% or more and 100 wt% or less, The total content of Fe and Ni is more preferably 90 wt% or more and 100 wt% or less. That is, in the Fe—Ni-based alloy, the content of the balance (M) is preferably 0 wt% or more and 15 wt% or less, and the content of the balance (M) is more preferably 0 wt% or more and 10 wt% or less. . Thereby, the thermal expansion coefficient of the first reinforcing member 4 can be brought close to the thermal expansion coefficient of the semiconductor element 3.
  • the average thickness of the first reinforcing member 4 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, and the like of the first reinforcing member 4 and the second reinforcing member 5 of the wiring board 2. Although it is a thing and is not specifically limited, For example, it is about 0.02 mm or more and 0.8 mm or less.
  • a heat conductive material 6 is filled between the first reinforcing member 4 and the semiconductor element 3.
  • heat can be efficiently transferred from the semiconductor element 3 to the first reinforcing member 4 through the heat conductive material 6.
  • the heat dissipation of the semiconductor package 1 can be improved.
  • Such a heat conductive material 6 is not particularly limited, and examples thereof include a resin composition including an inorganic filler and a resin material.
  • Examples of the inorganic filler (inorganic filler) used in the heat conductive material 6 (resin composition) include metals such as Au, Ag, and Pt, silica, alumina, diatomaceous earth, titanium oxide, iron oxide, zinc oxide, Oxides such as magnesium oxide and metal ferrite, nitrides such as boron nitride, silicon nitride, gallium nitride, and titanium nitride, hydroxides such as aluminum hydroxide and magnesium hydroxide, calcium carbonate (light and heavy), magnesium carbonate Carbonates such as dolomite and dosonite, sulfates or sulfites such as calcium sulfate, barium sulfate, ammonium sulfate and calcium sulfite, talc, mica, clay, glass fiber, silicates such as calcium silicate, montmorillonite and bentonite, boron Zinc oxide, barium metaborate, aluminum borate, calcium borate, Borate
  • oxides such as silica, alumina, diatomaceous earth, titanium oxide, iron oxide, zinc oxide, magnesium oxide, metal ferrite, boron nitride, Nitride such as silicon nitride, gallium nitride and titanium nitride is preferable.
  • examples of the resin material used for the heat conductive material 6 include various thermoplastic resins and various thermosetting resins.
  • thermoplastic resin used for the thermally conductive material 6 examples include polyolefins such as polyethylene, polypropylene, and ethylene-vinyl acetate copolymer, modified polyolefins, polyamides (eg, nylon 6, nylon 46, nylon 66).
  • thermoplastic elastomers such as polyisoprene, fluororubber, and chlorinated polyethylene, and copolymers, blends, and polymer alloys mainly composed of these, one or two of these The above can
  • thermosetting resin used for the heat conductive material 6 for example, epoxy resin, phenol resin, urea resin, melamine resin, polyester (unsaturated polyester) resin, polyimide resin, silicone resin, polyurethane Resins etc. are mentioned, 1 type or 2 types or more of these can be mixed and used.
  • the resin material used for the heat conductive material 6 (resin composition)
  • a thermosetting resin particularly, a liquid that forms a liquid before curing
  • a phenol resin or an epoxy resin is particularly preferable to use a phenol resin.
  • the thermal conductive material 6 can be filled between the first reinforcing member 4 and the semiconductor element 3 without a gap, and the thermal expansion coefficient of the thermal conductive material 6 can be effectively suppressed.
  • phenolic resins examples include phenol novolac resins, cresol novolac resins, novolac type phenol resins such as bisphenol A novolac resins, unmodified resole phenol resins, oil-modified resole phenol resins modified with paulownia oil, linseed oil, walnut oil, etc.
  • phenolic resins such as resol type phenolic resins.
  • the heat conductive material 6 may be the same as the adhesive layer 32 (underfill material) described above, and the heat conductive material 6 and the adhesive layer 32 may be formed in a lump. .
  • the second reinforcing member (stiffener) 5 is joined to the lower surface (the other surface) of the substrate 21 of the wiring substrate 2.
  • the second reinforcing member 5 has a smaller thermal expansion coefficient than that of the substrate 21 as in the first reinforcing member 4 described above.
  • the second reinforcing member 5 has a plate shape. Thereby, the structure of the 2nd reinforcement member 5 can be made simple and small.
  • the second reinforcing member 5 is provided between a portion (frame portion) 52 provided along the outer peripheral portion (outside the conductor pattern 224) of the wiring substrate 2 (substrate 21) and the metal bumps 71. Part 53.
  • the second reinforcing member 5 can effectively reinforce the wiring substrate 2. Further, the rigidity of the second reinforcing member 5 is increased by joining the portion 53 of the second reinforcing member 5 and the wiring board 2.
  • the second reinforcing member 5 has a plurality of openings 51 formed so as to surround each metal bump 71 in a non-contact manner with each metal bump 71 described above. Thereby, the ratio of the area which the 2nd reinforcement member 5 occupies for the lower surface of the wiring board 2 can be enlarged. As a result, the effect of increasing the rigidity of the wiring board 2 by the second reinforcing member 5 can be made excellent.
  • each opening 51 is circular in plan view.
  • the planar view shape of each opening part 51 is not limited to this, For example, an ellipse, a polygon, etc. may be sufficient.
  • each opening 51 is provided corresponding to each metal bump 71 (corresponding one-to-one).
  • the rigidity of the second reinforcing member 5 can be made uniform.
  • the heat dissipation of the 2nd reinforcement member 5 can also be improved.
  • the distance between the second reinforcing member 5 and each metal bump 71 extends over the entire circumference of the metal bump 71. It is formed to be constant. Thereby, the integrity of the 2nd reinforcement member 5 and each metal bump 71 increases, and the reinforcement effect of the wiring board 2 by these is exhibited suitably.
  • the heat transfer bumps 91 are provided on the lower surface of the second reinforcing member 5.
  • the heat transfer bump 91 has higher thermal conductivity than the substrate 21 of the wiring board 2 and is bonded to the mother board 200 in the semiconductor device 100 described later, for example. Thereby, the heat of the 2nd reinforcement member 5 can be escaped outside (for example, motherboard 200).
  • the constituent material of the heat transfer bump 91 is not particularly limited as long as it has the heat transfer property as described above, and a metal material or a resin material can be used. It is preferable to use a heat conductive adhesive containing a constituent material, an inorganic filler, and a resin material.
  • the second reinforcing member 5 preferably has a difference in thermal expansion coefficient from the semiconductor element 3 of 7 ppm / ° C. or less.
  • the 2nd reinforcement member 5 can reinforce the wiring board 2 effectively, and can suppress the thermal expansion of the semiconductor package 1 whole.
  • the constituent material of the second reinforcing member 5 is not particularly limited as long as it has a thermal expansion coefficient as described above, and the same constituent material as that of the first reinforcing member 4 described above may be used.
  • a metal material, a ceramic material, etc. can be used, it is preferable to use a metal material.
  • the 2nd reinforcement member 5 is comprised with the metal material, the heat dissipation of the 2nd reinforcement member 5 can be improved. As a result, the heat dissipation of the semiconductor package 1 can be improved.
  • the metal material is not particularly limited, but it is preferable to use an Fe—Ni-based alloy from the viewpoint of realizing heat dissipation and low thermal expansion.
  • the same material as the first reinforcing member 4 described above can be used.
  • the thermal expansion coefficient of the second reinforcing member 5 is preferably 0.5 ppm / ° C. or more and 10 ppm / ° C. or less, more preferably 1 ppm / ° C. or more and 7 ppm / ° C. or less, and 1 ppm / ° C. or more and 5 ppm / ° C. or less. More preferably, it is not higher than ° C. Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the second reinforcing member 5 can be reduced, and the second reinforcing member 5 can effectively reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  • the absolute value of the difference in thermal expansion coefficient between the second reinforcing member 5 and the semiconductor element 3 is preferably 7 ppm / ° C. or less, more preferably 5 ppm / ° C. or less, and 2 ppm / ° C. or less. Is more preferable. Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the second reinforcing member 5 can be reduced, and the second reinforcing member 5 can effectively reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  • the absolute value of the difference in thermal expansion coefficient between the second reinforcing member 5 and the first reinforcing member 4 is preferably 2 ppm / ° C. or less, more preferably 1 ppm / ° C. or less, and 0 ppm / ° C. Is more preferable.
  • the constituent material of the second reinforcing member 5 is preferably the same or the same as the constituent material of the first reinforcing member 4.
  • the average thickness of the second reinforcing member 5 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, and the like of the first reinforcing member 4 and the second reinforcing member 5 of the wiring board 2. Although it is a thing and is not specifically limited, For example, it is about 0.02 mm or more and 0.8 mm or less.
  • an insulating material 81 is provided (filled) between the second reinforcing member 5 and each metal bump 71. Thereby, the contact with the 2nd reinforcement member 5 and each metal bump 71 can be prevented. Therefore, the rigidity and heat dissipation of the second reinforcing member 5 can be improved while improving the reliability of the semiconductor package 1.
  • the insulating material 81 is formed so as to surround the periphery of the metal bump 71 and is bonded to each solder bump. Thereby, the insulating material 81 reinforces the metal bump 71.
  • Such an insulating material 81 has an insulating property and includes a resin material.
  • Such an insulating material 81 is not particularly limited, but is preferably formed of, for example, a solder bonding resin having thermosetting properties.
  • solder bonding resin acts as a flux at the time of solder bonding, and then is cured by heating to act as a reinforcing material for the solder bonding portion.
  • Solder bonding resin removes harmful substances such as solder joint surfaces and oxides of solder materials during solder joining, protects the solder joint surfaces, and refines the solder materials to provide good strength and good strength.
  • the solder bonding resin does not need to be removed by washing after solder bonding, and is heated as it is to become a three-dimensionally crosslinked resin, which acts as a reinforcing material for the solder bonding portion.
  • Such a solder bonding resin can be configured to include, for example, a resin (A) having a phenolic hydroxyl group and a curing agent (B) of the resin.
  • the resin (A) having a phenolic hydroxyl group is not particularly limited, and examples thereof include a phenol novolak resin, an alkylphenol novolak resin, a polyhydric phenol novolak resin, a resole resin, and a polyvinyl phenol resin.
  • the content of the resin (A) having a phenolic hydroxyl group is preferably 20 to 80% by weight, and more preferably 25 to 60% by weight of the entire curable flux. If the content of the resin (A) is less than 20% by weight, the effect of removing dirt such as solder and oxides on the metal surface may be reduced, and solder jointability may be deteriorated. When content of resin (A) exceeds 80 weight%, the hardened
  • the phenolic hydroxyl group of the resin (A) having a phenolic hydroxyl group effectively removes dirt such as solder and oxide on the metal surface by its reducing action, and thus effectively acts as a solder joint flux.
  • examples of the curing agent (B) of the resin (A) having a phenolic hydroxyl group include an epoxy compound and an isocyanate compound.
  • examples of the epoxy compound and isocyanate compound include phenol-based epoxy compounds such as bisphenol, phenol novolac, alkylphenol novolac, biphenol, naphthol, and resorcinol, isocyanate compounds, saturated aliphatic, cycloaliphatic, Examples thereof include an epoxy compound and an isocyanate compound modified based on a skeleton such as a saturated aliphatic group.
  • the compounding amount of the curing agent (B) is such that the reactive functional group such as epoxy group or isocyanate group of the curing agent is 0.5 to 1.5 equivalent times the phenolic hydroxyl group of the resin (A). It is preferably 0.8 to 1.2 equivalent times. If the reactive functional group of the curing agent is less than 0.5 equivalents of the hydroxyl group, a cured product having sufficient physical properties cannot be obtained, and the reinforcing effect may be reduced, resulting in a decrease in bonding strength and reliability. There is. If the reactive functional group of the curing agent exceeds 1.5 equivalents of the hydroxyl group, the action of removing dirt such as oxide on the solder and metal surface may be reduced, and solder jointability may be deteriorated.
  • Such a solder bonding resin (curable flux) is formed because a cured product having good physical properties is formed by the reaction of the resin (A) having a phenolic hydroxyl group and the curing agent (B) of the resin. It is not necessary to remove the flux by washing after soldering, the soldered part is protected by the cured product, and electrical insulation is maintained even in a high temperature and high humidity atmosphere, and soldering with high joining strength and reliability is possible. .
  • the solder bonding resin as described above is dispersed in a microcrystalline state as a curable antioxidant (C).
  • both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 even in a portion other than the portion joined to the semiconductor element 3. Therefore, the rigidity of the entire semiconductor package 1 is increased.
  • the thermal expansion coefficient of the first reinforcing member 4 and the second reinforcing member 5 is smaller than that of the wiring board 2, the semiconductor package 1 is provided in the same manner as the semiconductor element 3 is provided over the entire surface of the wiring board 2. Increases overall rigidity. Therefore, it is possible to suppress or prevent warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3.
  • the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation. Moreover, the heat dissipation of the semiconductor package 1 can be enhanced by appropriately selecting the constituent materials of the first reinforcing member 4 and the second reinforcing member 5.
  • the semiconductor package 1 as described above can be manufactured as follows, for example.
  • Step 1 First, as shown to Fig.4 (a), the laminated body of the metal layer 221A and the prepreg 211A is prepared, and the 1st reinforcement member 4 is affixed on the surface at the side of the prepreg 211A of the laminated body.
  • the prepreg 211A is for forming the insulating layer 211 of the wiring board 2 described above, and the base material is impregnated with an uncured product (semi-cured product) of the resin composition of the insulating layer 211 described above. It will be.
  • the metal layer 221A is for forming the conductor pattern 221 of the wiring board 2 described above, and is made of the same material as that of the conductor pattern 221.
  • Step 2 Next, as shown in FIG. 4B, a through hole 2111 (via hole) is formed in the prepreg 211A.
  • the formation method of the through-hole 2111 is not particularly limited, but can be formed by, for example, laser irradiation.
  • the laser for example, a CO 2 laser, a UV-YAG laser, or the like can be used.
  • the through-hole 2111 can be formed by machining such as a drill, for example.
  • Step 3 Next, as shown in FIG. 4C, a conductor post 231 is formed in the through hole 2111.
  • the method for forming the conductor post 231 is not particularly limited. For example, a method of filling a conductive paste, a method of embedding by electroless plating, a method of embedding by electrolytic plating, or the like can be used.
  • the conductor layer 221 is formed by patterning the metal layer 221A.
  • Such a patterning method is not particularly limited, but etching is preferably used.
  • the insulating layer 211, the conductor pattern 221 and the conductor post 231 are formed.
  • Step 5 Next, in the same manner as in the above steps [1] to [4], prepregs for forming the insulating layers 212, 213, 214, 215 and the conductor patterns 222, 223, 224 and laminates made of metal layers are respectively prepared. Then, conductor patterns 222, 223, 224 and conductor posts 232, 233, 234, 235 are formed. In addition, after the prepregs for the insulating layers 211, 212, 213, 214, and 215 are stacked, the heat transfer post 24 is formed using the same method as the conductor posts 231, 232, 233, 234, and 235. Thereafter, the prepregs for the insulating layers 211, 212, 213, 214, and 215 are cured (completely cured) to obtain the wiring board 2 as shown in FIG.
  • Examples of the method for laminating the prepreg for the insulating layers 211, 212, 213, 214, and 215 include a vacuum press and a laminate. Among these, the joining method by a vacuum press is preferable. Thereby, the adhesion strength of the prepreg for the insulating layers 211, 212, 213, 214, and 215 can be improved.
  • the method for curing the prepreg for the insulating layers 211, 212, 213, 214, and 215 is not particularly limited, but for example, heat treatment is preferably used.
  • the heat transfer post 24 is formed at the same time as the conductor posts 231, 232, 233, 234, and 235, and the heat transfer posts are formed on the prepregs for the insulating layers 211, 212, 213, 214, and 215. These heat transfer posts may be connected and formed by laminating these prepregs.
  • Step 6 Next, after applying an insulating material 81A to the lower surface of the wiring board 2, a metal ball (solder ball) 71A is soldered by solder reflow. Thereby, the metal bump 71 and the insulating material 81 are formed.
  • solder bonding is not particularly limited, but can be performed by placing each metal bump 71 in contact with the lower surface of the wiring board 2 and heating in that state, for example, 200 to 280 ° C. ⁇ 10 to 60 seconds. .
  • the insulating material 81A is for forming the insulating material 81 described above, and is cured by heating, for example.
  • the fluidity is reduced by irradiation with active energy rays and is cured by overheating. Is.
  • the insulating material 81A When forming the insulating material 81, for example, as shown in FIG. 4F, the insulating material 81A is applied to the lower surface of the wiring board 2, and after the solder bonding as described above, the insulating material 81A is cured by heating. By doing so, the insulating material 81 is obtained.
  • the insulating material 81 thus obtained is formed so as to surround the periphery of the metal bump 71 as described above.
  • the insulating material 81A functions as a flux at the time of solder joining, and is cured in a shape that reinforces the periphery of the solder joint portion in a ring shape by interfacial tension with the metal bump 71A.
  • the second reinforcing member 5 is joined to the lower surface of the wiring board 2.
  • the semiconductor element 3 is joined by solder reflow through the metal bumps 31.
  • a resin having flux activity similar to that of the insulating material 81 described above is used as the underfill material.
  • a normal capillary underfill material is placed between the wiring board 2 and the semiconductor element 3. It can also be filled and cured.
  • the semiconductor package 1 is obtained as described above.
  • FIG. 5 is a cross-sectional view schematically showing a semiconductor device including the semiconductor package shown in FIG.
  • the semiconductor device 100 includes a mother board (substrate) 200 and a semiconductor package 1 mounted on the mother board 200.
  • the metal bumps 71 of the semiconductor package 1 are joined to the terminals (not shown) of the mother board 200. Thereby, the semiconductor package 1 and the mother board 200 are electrically connected, and electrical signals are transmitted between them. In addition, the heat of the semiconductor package 1 can be released to the mother board 200 through this joint.
  • the heat transfer bumps 91 of the semiconductor package 1 are joined to terminals for heat dissipation (not shown) of the mother board 200.
  • the heat of the semiconductor package 1 can be efficiently released to the mother board 200 through this joint.
  • a heat transfer bump 91 is made of the same material as that of the metal bump 71 described above, the heat transfer bump 91 can be bonded to the mother board 200 at the same time as the metal bump 71 is bonded.
  • the semiconductor package 1 having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
  • FIG. 6 is a cross-sectional view schematically showing a semiconductor package according to the second embodiment of the present invention
  • FIGS. 7 to 9 are views showing an example of a method for manufacturing the semiconductor package shown in FIG.
  • the upper side in FIG. 6 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated for convenience of explanation. 6 to 9, the number of metal bumps is different from that shown in the respective drawings in the first embodiment described above, but may be the same as that shown in the respective drawings in the first embodiment.
  • the semiconductor package of the second embodiment is substantially the same as that of the first embodiment except that the configuration of the wiring board and the bonding method between the first reinforcing member and the second reinforcing member and the wiring board are different.
  • the semiconductor package 1A includes a wiring board 2A, a semiconductor element 3A mounted on the wiring board 2A, a first reinforcing member 4A, and a second reinforcing member 5A.
  • the wiring board 2A is a board that supports the semiconductor element 3A.
  • the wiring board 2A is a relay board (interposer) that relays electrical connection between the mounted semiconductor element 3A and the motherboard.
  • the wiring board 2 ⁇ / b> A includes a substrate 25, conductor patterns 261, 262, 263, 264, conductor posts 271, 272, 273, and heat transfer posts 281, 282, 283.
  • the conductor pattern 263 constitutes a first conductor pattern provided on one surface side of the substrate 25, and the conductor pattern 264 is provided on the other surface side of the substrate 25, and the first pattern A second conductor pattern electrically connected to the conductor pattern is formed.
  • the substrate 25 is composed of a plurality (three layers in this embodiment) of insulating layers 251, 252, and 253. More specifically, the substrate 25 is configured by laminating an insulating layer 251, an insulating layer 252, and an insulating layer 253 in this order.
  • Each of the insulating layers 251, 252, and 253 is made of an insulating material, like the insulating layers 211, 212, 213, 214, and 215 of the first embodiment described above.
  • the conductor pattern 261 is provided on the surface of the insulating layer 251 of the substrate 25 opposite to the insulating layer 252.
  • a conductive pattern 262 is interposed between the insulating layer 251 and the insulating layer 252.
  • a conductor pattern 263 is interposed between the insulating layer 252 and the insulating layer 253.
  • a conductor pattern 264 is provided on the surface of the insulating layer 253 opposite to the insulating layer 252.
  • the conductor patterns 261, 262, 263, and 264 each have a portion functioning as a circuit having a plurality of wirings (hereinafter also referred to as “circuit portion”).
  • circuit portion functioning as a circuit having a plurality of wirings
  • each of the conductor patterns 261, 262, 263, and 264 has a portion (hereinafter also referred to as “heat transfer portion”) that is not used for transmission of an electrical signal but is used for heat transfer as described later.
  • the same material as the conductor patterns 221, 222, 223, 224 of the first embodiment described above can be used.
  • a via hole penetrating in the thickness direction is formed in the insulating layer 251, and a conductor post (via post) 271 and a heat transfer post 281 are provided in the via hole.
  • the conductor post 271 passes through the insulating layer 251 in the thickness direction, and has an upper end connected to the circuit portion of the conductor pattern 261 and a lower end connected to the circuit portion of the conductor pattern 262. Thereby, the conductor pattern 261 and the conductor pattern 262 are electrically connected.
  • the heat transfer post 281 passes through the insulating layer 251 in the thickness direction, and has an upper end connected to the heat transfer portion of the conductor pattern 261 and a lower end connected to the heat transfer portion of the conductor pattern 262. Has been. Thereby, the heat transfer between the conductor pattern 261 and the conductor pattern 262 can be efficiently performed via the heat transfer post 281.
  • the insulating layer 252 is provided with conductor posts (via posts) 272 and heat transfer posts 282 that penetrate in the thickness direction.
  • the conductor post 272 has an upper end connected to the circuit portion of the conductor pattern 262 and a lower end connected to the circuit portion of the conductor pattern 263. Thereby, the conductor pattern 262 and the conductor pattern 263 are electrically connected.
  • the heat transfer post 282 passes through the insulating layer 252 in the thickness direction, and the upper end portion is connected to the heat transfer portion of the conductor pattern 262 and the lower end portion is connected to the heat transfer portion of the conductor pattern 263. Has been. Thereby, heat transfer between the conductor pattern 262 and the conductor pattern 263 can be efficiently performed via the heat transfer post 282.
  • the insulating layer 253 is provided with a conductor post (via post) 273 and a heat transfer post 283 that penetrate in the thickness direction.
  • the conductor post 273 has an upper end connected to the circuit portion of the conductor pattern 263 and a lower end connected to the circuit portion of the conductor pattern 264. Thereby, the conductor pattern 263 and the conductor pattern 264 are electrically connected.
  • the heat transfer post 283 passes through the insulating layer 253 in the thickness direction, and the upper end portion is connected to the heat transfer portion of the conductor pattern 263 and the lower end portion is connected to the heat transfer portion of the conductor pattern 264. Has been. Thereby, heat transfer between the conductor pattern 263 and the conductor pattern 264 can be efficiently performed via the heat transfer post 283.
  • circuit portions of the conductor patterns 261, 262, 263, 264 and the conductor posts 271, 272, 273 provided in this way are used for transmission of electrical signals.
  • the surface of the conductor pattern 261 opposite to the insulating layer 251 is connected to the semiconductor element 3A via a metal bump 31A as described later. Thereby, the conductive pattern 261 and the semiconductor element 3A are electrically connected.
  • a plurality of metal bumps 72 are bonded to the surface of the conductor pattern 264 opposite to the insulating layer 253.
  • the metal bumps 72 are for electrically connecting the semiconductor package 1 to, for example, a motherboard, like the metal bumps 71 of the first embodiment described above.
  • the heat transfer portions of the conductor patterns 261, 262, 263, and 264 and the heat transfer posts 281, 282, and 283 are used for heat transfer in the thickness direction of the wiring board 2. That is, the heat transfer portions and the heat transfer posts 281, 282, and 283 of the conductor patterns 261, 262, 263, 264 connect the first reinforcing member 4 A and the second reinforcing member 5 A, and are more thermally conductive than the substrate 25. Constructs a high heat conduction part. Thereby, heat can be efficiently transferred from the first reinforcing member 4A to the second reinforcing member 5A via the heat transfer portions of the conductor patterns 261, 262, 263, 264 and the heat transfer posts 281, 282, 283. . As a result, the heat dissipation of the semiconductor package 1A can be improved.
  • the semiconductor element 3A is, for example, an integrated circuit element (IC), and more specifically, for example, a logic IC, a memory, and a light receiving / emitting element, as with the semiconductor element 3 of the first embodiment described above.
  • IC integrated circuit element
  • the semiconductor element 3A is electrically connected to the conductor pattern 261 which is the first conductor pattern via the metal bump 31A.
  • the metal bump 31A is configured in the same manner as the metal bump 31 of the first embodiment described above.
  • the semiconductor element 3A is bonded (bonded) to the upper surface of the wiring board 2A via the adhesive layer 32A.
  • This adhesive layer 32A is configured similarly to the adhesive layer 32 of the first embodiment described above.
  • the first reinforcing member (stiffener) 4A is bonded to a portion of the upper surface (one surface) of the substrate 25 of the wiring substrate 2A described above where the semiconductor element 3A is not bonded.
  • the first reinforcing member 4A has a smaller thermal expansion coefficient than the substrate 25, and can be configured similarly to the first reinforcing member 4 of the first embodiment described above.
  • the first reinforcing member 4A is provided so as to surround the periphery of the semiconductor element 3A.
  • the space between the first reinforcing member 4A and the semiconductor element 3A is filled with a heat conductive material 6A. Thereby, heat can be efficiently transmitted from the semiconductor element 3A to the first reinforcing member 4A via the heat conductive material 6A. As a result, the heat dissipation of the semiconductor package 1A can be improved.
  • Such a heat conductive material 6A is not particularly limited, but can be configured in the same manner as the heat conductive material 6 of the first embodiment described above.
  • the first reinforcing member 4A is bonded to the upper surface of the substrate 25 via the adhesive 11. Thereby, installation of the 1st reinforcement member 4A becomes easy.
  • the adhesive 11 is not particularly limited as long as it has an adhesive function, and various adhesives can be used, but those having excellent thermal conductivity are preferable, and the thermal conductivity of the first embodiment described above.
  • the same material 6 can be used.
  • an insulating layer 291 such as a solder resist is provided on the conductor pattern 261, and the adhesive 11 is provided on the insulating layer 291. Therefore, when a resin composition comprising an inorganic filler and a resin material is used as the adhesive 11, a conductive filler can be used as the inorganic filler, and in particular, a metal filler having excellent heat conductivity. (For example, Ag filler) can be used.
  • the second reinforcing member (stiffener) 5A is joined to the lower surface (the other surface) of the substrate 25 of the wiring substrate 2A.
  • the second reinforcing member 5A has a smaller coefficient of thermal expansion than the substrate 25 as in the first reinforcing member 4A described above, and can be configured in the same manner as the second reinforcing member 5 in the first embodiment described above.
  • the second reinforcing member 5A like the second reinforcing member 5 of the first embodiment described above, has a plurality of openings 51A formed so as to surround the metal bumps 72 without contacting the metal bumps 72 described above.
  • the ratio of the area which the 2nd reinforcement member 5A occupies for the lower surface of 2 A of wiring boards can be enlarged.
  • the effect of increasing the rigidity of the wiring board 2A by the second reinforcing member 5A can be made excellent.
  • an insulating material 82 is provided (filled) between the second reinforcing member 5A and each metal bump 72. Thereby, contact with 5 A of 2nd reinforcement members and each metal bump 72 can be prevented. Therefore, the rigidity and heat dissipation of the second reinforcing member 5A can be enhanced while improving the reliability of the semiconductor package 1A.
  • the insulating material 82 is formed so as to surround the periphery of each metal bump 72 and is joined to each metal bump 72. Thereby, the insulating material 82 reinforces the metal bump 72.
  • Such an insulating material 82 can be configured similarly to the insulating material 81 of the first embodiment described above.
  • the second reinforcing member 5 ⁇ / b> A is bonded to the lower surface of the substrate 25 via the adhesive 12. Thereby, installation of the 2nd reinforcement member 5A becomes easy.
  • the adhesive 12 the thing similar to the adhesive 11 mentioned above can be used.
  • an insulating layer 292 such as a solder resist is provided on the conductor pattern 264, and the adhesive 12 is provided on the insulating layer 292. Therefore, when a resin composition comprising an inorganic filler and a resin material is used as the adhesive 12, it is possible to use a conductive material as the inorganic filler, and in particular, a metal filler having excellent heat conductivity. (For example, Ag filler) can be used.
  • the semiconductor package 1A configured as described above, the same effects as those of the semiconductor package 1 of the first embodiment described above can be obtained. In other words, the semiconductor package 1A can prevent the occurrence of defects due to heat.
  • the semiconductor package 1A as described above can be manufactured, for example, as follows.
  • Step 1A First, as shown in FIG. 7A, a laminate (for example, a copper-clad laminate) in which metal layers 262A and 263A are provided on both surfaces of an insulating layer 252A is prepared.
  • a laminate for example, a copper-clad laminate
  • metal layers 262A and 263A are provided on both surfaces of an insulating layer 252A is prepared.
  • the insulating layer 252A is for forming the insulating layer 252 of the wiring board 2A described above.
  • the metal layer 262A is for forming the conductor pattern 262 of the wiring board 2 described above.
  • the metal layer 263A is for forming the conductor pattern 263 of the wiring board 2 described above.
  • Step 2A Next, as shown in FIG. 7B, through holes 2521 and 2522 (via holes and through holes) are formed in the stacked body including the insulating layer 252A and the metal layers 262A and 263A. Thereby, the insulating layer 252 is obtained.
  • the same method as the method for forming the through hole 2111 of the first embodiment described above can be used, and is not particularly limited.
  • the through holes 2521 and 2522 are formed by irradiating with a laser. Can do.
  • conductor posts 272 are formed in the through holes 2521. Further, a heat transfer post 282 is formed in the through hole 2522.
  • the method for forming the conductor post 272 and the heat transfer post 282 is not particularly limited. For example, a method of filling a conductive paste, a method of embedding by electroless plating, a method of embedding by electrolytic plating, or the like can be used. In particular, when the conductor post 272 and the heat transfer post 282 are each formed in a hollow shape, electrolytic plating is preferably used.
  • Step 4A Next, as shown in FIG. 7D, the metal layers 262A and 263A are patterned to form conductor patterns 262 and 263, respectively.
  • a method similar to the method for forming the conductor pattern 221 of the first embodiment described above can be used, and although there is no particular limitation, etching is preferably used.
  • the insulating layer 252, the conductor patterns 262, 263, the conductor post 272, and the heat transfer post 282 are formed.
  • Step 5A Next, as illustrated in FIG. 7E, a stacked body including the insulating layer 251 ⁇ / b> A and the metal layer 261 ⁇ / b> A is attached onto the conductor pattern 262 so that the insulating layer 251 ⁇ / b> A side is in contact therewith. Similarly, a stacked body including the insulating layer 253A and the metal layer 264A is attached over the conductor pattern 263 so that the insulating layer 253A side is in contact therewith.
  • the insulating layer 251A is, for example, a prepreg for forming the insulating layer 251 of the wiring board 2A described above, and an uncured product (semi-cured material) of the resin composition of the insulating layer 251 described above. ) Is impregnated into the base material.
  • the insulating layer 253A is, for example, a prepreg for forming the insulating layer 253 of the wiring board 2A described above. The uncured product (semi-cured product) of the resin composition of the insulating layer 253 described above. ) Is impregnated into the base material.
  • Step 6A Next, as shown in FIG. 7F, through-holes 2511 and 2512 (via holes) are formed in the stacked body including the insulating layer 251A and the metal layer 261A. Thereby, the insulating layer 251 is obtained. Similarly, through holes 2531 and 2532 (via holes) are formed in the stacked body including the insulating layer 253A and the metal layer 264A. Thereby, the insulating layer 253 is obtained.
  • the formation method of the through holes 2511, 2512, 2531, 2532 is not particularly limited, but the same method as in the above-described step [2A] can be used.
  • conductor posts 271 and 273 are formed in the through holes 2511 and 2531 as shown in FIG.
  • heat transfer posts 281 and 283 are formed in the through holes 2512 and 2532.
  • the method for forming the conductor posts 271 and 273 and the heat transfer posts 281 and 283 is not particularly limited.
  • a method of filling a conductive paste, a method of embedding by electroless plating, a method of embedding by electrolytic plating, or the like is used. be able to.
  • Step 8A Next, as shown in FIG. 8B, the conductive layers 261 and 264 are formed by patterning the metal layers 261A and 264A, respectively.
  • the same method as in the above-described step [4A] can be used.
  • Step 9A Next, as shown in FIG. 8C, insulating layers 291 and 292 having openings 2912 and 2922 are formed.
  • the insulating layers 291 and 292 are not particularly limited, but can be formed, for example, by applying a resist material, exposing and developing.
  • Step 10A Next, as illustrated in FIG. 8D, the first reinforcing member 4 ⁇ / b> A is bonded onto the insulating layer 291 via the adhesive 11. Similarly, the second reinforcing member 5 ⁇ / b> A is bonded onto the insulating layer 292 through the adhesive 12.
  • the adhesives 11 and 12 having high thermal conductivity are formed so as to fill the openings 2912 and 2922 formed on the heat transfer posts 281 and 283, and heat the first reinforcing member 4A and the second reinforcing member 5A. Connect.
  • the adhesive 11 for example, a metal paste composed of metal particles such as silver and a resin such as polyimide resin and epoxy resin can be used. Such a metal paste can be used as the adhesive 11 by being solidified or cured while being interposed between the insulating layer 291 and the first reinforcing member 4A.
  • the adhesive 12 can also use a metal paste.
  • Step 11A Next, as illustrated in FIG. 9A, the semiconductor element 3 ⁇ / b> A is bonded onto the conductor pattern 261 via the metal bump 31 ⁇ / b> A. Such joining can be performed in the same manner as in step [7] of the first embodiment described above.
  • Step 12A Next, an underfill material is supplied to the gap formed between the semiconductor element 3A and the conductor pattern 261 to form an adhesive layer 32A as shown in FIG. 9B. Thereafter, the heat conductive material 6 is filled in the gap between the semiconductor element 3A and the first reinforcing member 4A.
  • a known underfill material can be used to form the adhesive layer 32A.
  • an insulating material 82 ⁇ / b> A is applied on the conductor pattern 264.
  • the insulating material 82A the same material as the insulating material 81A of the first embodiment described above can be used.
  • metal bumps 72 are formed on the conductor pattern 264.
  • the metal bump 72 can be formed in the same manner as the metal bump 71 of the first embodiment described above.
  • the insulating material 82 is formed.
  • the semiconductor package 1A is obtained as described above.
  • FIG. 10 is a cross-sectional view schematically showing the semiconductor package according to the first embodiment of the second semiconductor package of the present invention
  • FIG. 11 is a top view showing the semiconductor package shown in FIG. 10
  • the semiconductor package shown in FIG. 3 is a cross-sectional view showing the vicinity of a portion where the first reinforcing member and the semiconductor element are in contact with each other in the semiconductor package shown in FIG. 10,
  • FIG. 13 is the semiconductor shown in FIG.
  • It is a figure which shows an example of the manufacturing method of a package.
  • the upper side in FIGS. 10 and 12 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated for convenience of explanation.
  • the semiconductor package 1 includes a wiring board 2, a semiconductor element 3 mounted on the wiring board 2, a first reinforcing member 4, and a second reinforcing member 5.
  • both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 even in a portion other than the portion joined to the semiconductor element 3. Increases overall rigidity.
  • the thermal expansion coefficient of the first reinforcing member 4 and the second reinforcing member 5 is smaller than that of the wiring substrate 2 (specifically, a substrate 21 described later), the semiconductor element 3 is provided over the entire surface of the wiring substrate 2. In the same manner, warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3 can be suppressed or prevented.
  • the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation. Moreover, the heat dissipation of the semiconductor package 1 can be enhanced by appropriately selecting the constituent materials of the first reinforcing member 4 and the second reinforcing member 5.
  • a wiring board similar to the wiring board 2 used in the first embodiment of the first semiconductor package can be used.
  • semiconductor element A semiconductor element similar to the semiconductor element used in the first embodiment of the first semiconductor package can be used.
  • the first reinforcing member (stiffener) 4 is provided on a portion of the upper surface (one surface) of the substrate 21 of the wiring substrate 2 that is not joined to the semiconductor element 3. It is joined.
  • the first reinforcing member 4 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 1st reinforcement member 4 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the thermal conductive material 6 described later. Things can be used.
  • the first reinforcing member 4 has a smaller thermal expansion coefficient than the substrate 21. Thereby, the thermal expansion of the substrate 21 can be suppressed.
  • the first reinforcing member 4 has a main body portion 41 and ribs 42 that are convex portions formed so as to protrude from the main body portion 41 toward the semiconductor element 3 and have a plate shape. Thereby, the structure of the 1st reinforcement member 4 can be made simple and small.
  • the main body 41 is provided so as to surround the periphery of the semiconductor element 3 through a gap between the outer periphery (side end) of the semiconductor element 3.
  • the main body 41 has an annular shape (more specifically, a rectangular annular shape) so as to surround the semiconductor element 3. Thereby, the effect which raises the rigidity of the wiring board 2 by the 1st reinforcement member 4 can be made excellent.
  • the main body 41 is provided so that a gap is formed between the semiconductor element 3 and the side end of the semiconductor element 3 over the entire circumference.
  • the rib 42 is formed on the inner peripheral portion (side end portion on the inner peripheral side) of the main body portion 41 so as to protrude inward, that is, toward the semiconductor element 3.
  • the rib 42 has an annular shape (more specifically, a rectangular annular shape). That is, the rib 42 is formed over the entire circumference of the main body 41.
  • the surface (namely, the lower surface) of the main body 41 on the substrate 21 side and the surface (namely, the lower surface) of the rib 42 are located on the same surface. Thereby, the 1st reinforcement member 4 can be joined to the board
  • the surface of the first reinforcing member 4 opposite to the substrate 21 is the surface opposite to the substrate 21 of the semiconductor element 3. It is preferably located on the same plane as (that is, the upper surface) or on the substrate 21 side (that is, lower side).
  • the surface of the first reinforcing member 4 opposite to the substrate 21 that is, the upper surface
  • the side surface that is, the upper surface
  • the side surface is located on the same surface.
  • the curvature of the wiring board 2 can be effectively suppressed or prevented while the semiconductor package 1 is thinned.
  • another structure for example, a board
  • the first reinforcing member 4 and the semiconductor element 3 may be molded with a sealing resin.
  • a part of the first reinforcing member 4, that is, the surface (that is, the upper surface) opposite to the substrate 21 of the rib 42 is in contact with the surface (that is, the lower surface) of the semiconductor element 3. is doing. Thereby, the heat from the semiconductor element 3 can be efficiently transmitted to the first reinforcing member 4. Moreover, compared with the case where the 1st reinforcement member 4 and the side surfaces of the semiconductor element 3 are made to contact, damage to the semiconductor element 3 at the time of manufacture can be prevented more reliably.
  • the rib 42 is in contact with the semiconductor element 3 over the entire circumference of the semiconductor element 3.
  • the distance between the inner peripheral surface 411 of the main body 41 of the first reinforcing member 4 and the outer peripheral surface (side end surface) 33 of the semiconductor element 3 (distance between the main body 41 and the semiconductor element 3), that is, The width of the gap between the main body portion 41 of the first reinforcing member 4 and the semiconductor element 3 is constant over the entire circumference of the semiconductor element 3. Thereby, the integrity of the 1st reinforcement member 4 and the semiconductor element 3 increases, and the reinforcement effect of the wiring board 2 by these is exhibited suitably. In addition, heat transfer from the semiconductor element 3 to the first reinforcing member can be generated efficiently and uniformly.
  • the distance between the inner peripheral surface 411 of the main body 41 and the outer peripheral surface 33 of the semiconductor element 3 is not particularly limited, but is preferably about 0.1 to 5 mm, and is about 0.1 to 2 mm. It is more preferable. Thereby, the reinforcement effect of the wiring board 2 is exhibited suitably.
  • the distance between the inner peripheral surface 411 of the main body 41 and the outer peripheral surface 33 of the semiconductor element 3 may not be constant.
  • the first reinforcing member 4 can be formed of the same material as the first reinforcing member 4 used in the first embodiment of the first semiconductor package.
  • the average thickness of the first reinforcing member 4 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, and the like of the first reinforcing member 4 and the second reinforcing member 5 of the wiring board 2. Although it is a thing and is not specifically limited, For example, it is about 0.02 mm or more and 0.8 mm or less.
  • the surface of the first reinforcing member 4 may be roughened. If the surface of the first reinforcing member 4 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 1st reinforcement member 4 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the first reinforcing member 4 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the first reinforcing member 4, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the first reinforcing member 4 from the viewpoint of improving adhesion with the resin material.
  • the surface treatment is appropriately performed according to the shape, size, type of the resin material, and the like of the first reinforcing member 4. Can be selected and implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the first reinforcing member 4 and capable of surface treatment for improving adhesion.
  • the second reinforcing member (stiffener) 5 is joined to the lower surface (the other surface) of the substrate 21 of the wiring substrate 2.
  • the second reinforcing member 5 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 2nd reinforcement member 5 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the thermal conductive material 6 described later. Things can be used.
  • the second reinforcing member 5 has the same configuration as the second reinforcing member 5 in the first semiconductor package and can be formed of the same material.
  • the surface of the second reinforcing member 5 may be roughened. If the surface of the second reinforcing member 5 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 2nd reinforcement member 5 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the second reinforcing member 5 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the second reinforcing member 5, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the second reinforcing member 5 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately selected according to the shape and size of the reinforcing member, the type of the resin material, etc. Can be implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the second reinforcing member 5 and allowing surface treatment for improving adhesion.
  • an insulating material 81 is provided (filled) between the second reinforcing member 5 and each metal bump 71. Thereby, the contact with the 2nd reinforcement member 5 and each metal bump 71 can be prevented. Therefore, the rigidity and heat dissipation of the second reinforcing member 5 can be improved while improving the reliability of the semiconductor package 1.
  • the insulating material 81 is formed so as to surround the periphery of the metal bump 71 and is bonded to each solder bump. Thereby, the insulating material 81 reinforces the metal bump 71.
  • Such an insulating material 81 can be the same as the insulating material 81 in the first semiconductor package.
  • both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 in portions other than the portion joined to the semiconductor element 3. Therefore, the rigidity of the entire semiconductor package 1 is increased.
  • the semiconductor device 3 is provided over the entire surface of the wiring substrate 2 in the same manner as the wiring substrate 2. It is possible to suppress or prevent warping of the wiring board 2 due to a difference in thermal expansion coefficient between the semiconductor element 3 and the semiconductor element 3.
  • the heat from the semiconductor element 3 is efficiently transferred to the first reinforcing member 4 and escaped through the first reinforcing member. And has excellent heat dissipation. That is, the heat from the semiconductor element 3 is released to the outside through the first reinforcing member 4, the heat transfer post 24, the second reinforcing member 5, and the heat transfer bump 91, thereby improving the heat dissipation of the semiconductor package 1. Can be made.
  • the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation.
  • the heat dissipation of the semiconductor package 1 can be enhanced.
  • the semiconductor package 1 as described above can be manufactured as follows, for example.
  • Step 1B First, as shown to Fig.13 (a), the laminated body of the metal layer 221A and the prepreg 211A is prepared, and the 1st reinforcement member 4 is affixed on the surface at the side of the prepreg 211A of the laminated body.
  • the prepreg 211A is for forming the insulating layer 211 of the wiring board 2 described above, and the base material is impregnated with an uncured product (semi-cured product) of the resin composition of the insulating layer 211 described above. It will be.
  • the metal layer 221A is for forming the conductor pattern 221 of the wiring board 2 described above, and is made of the same material as that of the conductor pattern 221.
  • Step 2B Next, as shown in FIG. 13B, a through hole 2111 (via hole) is formed in the prepreg 211A.
  • the formation method of the through-hole 2111 is not particularly limited, but can be formed by, for example, laser irradiation.
  • the laser for example, a CO 2 laser, a UV-YAG laser, or the like can be used.
  • the through-hole 2111 can be formed by machining such as a drill, for example.
  • Step 3B Next, as shown in FIG. 13C, a conductor post 231 is formed in the through hole 2111.
  • the method for forming the conductor post 231 is not particularly limited. For example, a method of filling a conductive paste, a method of embedding by electroless plating, a method of embedding by electrolytic plating, or the like can be used.
  • the conductor layer 221 is formed by patterning the metal layer 221A.
  • Such a patterning method is not particularly limited, but etching is preferably used.
  • the insulating layer 211, the conductor pattern 221 and the conductor post 231 are formed.
  • Step 5B Next, in the same manner as in the above-mentioned [Step 1B] to [Step 4B], a laminate composed of a prepreg and a metal layer for forming the insulating layers 212, 213, 214, 215 and the conductor patterns 222, 223, 224 is obtained. Conductor patterns 222, 223, and 224 and conductor posts 232, 233, and 234 are formed respectively. Further, after the prepregs for the insulating layers 211, 212, 213, 214, and 215 are laminated, the heat transfer post 24 is formed using the same method as that for the conductor posts 231, 232, 233, and 234. Thereafter, the prepreg for the insulating layers 211, 212, 213, 214, and 215 is cured (completely cured) to obtain the wiring board 2 as shown in FIG.
  • Examples of the method for laminating the prepreg for the insulating layers 211, 212, 213, 214, and 215 include a vacuum press and a laminate. Among these, the joining method by a vacuum press is preferable. Thereby, the adhesion strength of the prepreg for the insulating layers 211, 212, 213, 214, and 215 can be improved.
  • the method for curing the prepreg for the insulating layers 211, 212, 213, 214, and 215 is not particularly limited, but for example, heat treatment is preferably used.
  • the heat transfer posts 24 are formed at the same time as the conductor posts 231, 232, 233, 234, and the heat transfer posts are formed on the prepregs for the insulating layers 211, 212, 213, 214, 215. These heat transfer posts may be connected and formed by laminating prepregs.
  • Step 6B Next, after applying an insulating material 81A to the lower surface of the wiring board 2, a metal ball (solder ball) 71A is soldered by solder reflow. Thereby, the metal bump 71 and the insulating material 81 are formed.
  • solder bonding is not particularly limited, but can be performed by placing each metal bump 71 in contact with the lower surface of the wiring board 2 and heating in that state, for example, 200 to 280 ° C. ⁇ 10 to 60 seconds. .
  • the insulating material 81A is for forming the above-described insulating material 81.
  • the fluidity is lowered by irradiation with active energy rays, and is cured by heating.
  • the insulating material 81A When forming the insulating material 81, for example, as shown in FIG. 13F, the insulating material 81A is applied to the lower surface of the wiring board 2, and after the solder bonding as described above, the insulating material 81A is cured by heating. By doing so, the insulating material 81 is obtained.
  • the insulating material 81 thus obtained is formed so as to surround the periphery of the metal bump 71 as described above.
  • the insulating material 81A functions as a flux at the time of solder joining, and is cured in a shape that reinforces the periphery of the solder joint portion in a ring shape by interfacial tension with the metal ball 71A.
  • the second reinforcing member 5 is joined to the lower surface of the wiring board 2.
  • the semiconductor element 3 is joined by solder reflow through the metal bumps 31.
  • the semiconductor element 3 is positioned so that the rib 42 of the first reinforcing member 4 and the semiconductor element 3 are in contact as described above.
  • the underfill material the same resin as the insulating material 81 described above can be used.
  • the semiconductor package 1 is obtained as described above.
  • FIG. 14 is a cross-sectional view schematically showing a semiconductor device according to an embodiment of the present invention.
  • the semiconductor device 100 includes a mother board (substrate) 200 and a semiconductor package 1 mounted on the mother board 200.
  • the metal bumps 71 of the semiconductor package 1 are joined to the terminals (not shown) of the mother board 200. Thereby, the semiconductor package 1 and the mother board 200 are electrically connected, and electrical signals are transmitted between them. In addition, the heat of the semiconductor package 1 can be released to the mother board 200 through this joint.
  • the heat transfer bumps 91 of the semiconductor package 1 are joined to terminals for heat dissipation (not shown) of the mother board 200.
  • the heat of the semiconductor package 1 can be efficiently released to the mother board 200 through this joint.
  • a heat transfer bump 91 is made of the same material as that of the metal bump 71 described above, the heat transfer bump 91 can be bonded to the mother board 200 at the same time as the metal bump 71 is bonded.
  • the semiconductor package 1 having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
  • FIG. 15 is a cross-sectional view schematically showing a semiconductor package according to the second embodiment of the present invention.
  • the upper side in FIG. 15 is referred to as “upper” and the lower side is referred to as “lower”.
  • the heat conductive material 6 is filled in all or part of the gap between the main body 41 (first reinforcing member 4) and the semiconductor element 3, in the present embodiment, the heat conductive material 6 is The entire gap between the main body 41 (first reinforcing member 4) and the semiconductor element 3 is filled. Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6.
  • the thermal conductivity of the heat conductive material 6 is preferably about 0.5 to 100 W / (m ⁇ K), more preferably about 1 to 50 W / (m ⁇ K). Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6.
  • the heat conductive material 6 is not particularly limited, and examples thereof include a resin composition including an inorganic filler and a resin material (a resin material and an inorganic filler blended in the resin material).
  • any of conductive materials and insulating materials can be used, but insulating materials are preferable. Thereby, the unintentional short circuit through the heat conductive material 6 can be prevented.
  • the inorganic filler (inorganic filler) used for the heat conductive material 6 (resin composition)
  • the same filler used in the first semiconductor package can be used.
  • the insulation process is performed to the site
  • oxides such as silica, alumina, diatomaceous earth, titanium oxide, iron oxide, zinc oxide, magnesium oxide, metal ferrite, boron nitride, Nitride such as silicon nitride, gallium nitride and titanium nitride is preferable.
  • examples of the resin material used for the heat conductive material 6 include various thermoplastic resins and various thermosetting resins used in the first semiconductor package.
  • the heat conductive material 6 may be the same as the adhesive layer 32 (underfill material) described above, and the heat conductive material 6 and the adhesive layer 32 may be formed in a lump. .
  • the same effects as those of the first embodiment described above can be obtained.
  • the second embodiment can also be applied to the semiconductor device described above and a third embodiment described later.
  • FIG. 16 is a top view schematically showing a semiconductor package according to the third embodiment of the present invention.
  • the third embodiment will be described with a focus on differences from the first embodiment described above, and descriptions of the same matters will be omitted.
  • the convex portion 43 may be provided so as to contact one, two, or three of the four corner portions of the semiconductor element 3.
  • the semiconductor element 3 is mounted and the semiconductor element 3 is joined to the wiring board 2 by reflow using a flux or a solder paste, and then a normal capillary underfill material is used as the wiring board 2.
  • the semiconductor package 1 can also be manufactured by filling and curing between the semiconductor element 3. According to this semiconductor package 1, the same effects as those of the first embodiment described above can be obtained.
  • the third embodiment can also be applied to the semiconductor device described above.
  • the present invention is not limited to these.
  • the upper surface of the rib 42 of the first reinforcing member 4 is in contact with the lower surface of the semiconductor element 3, but the portions that are in contact with each other are not limited to this, for example, the first reinforcing member 4.
  • the inner peripheral surface (side surface on the inner peripheral side) may be in contact with the outer peripheral surface of the semiconductor element 3.
  • the semiconductor package of the present invention pays particular attention to the heat conductive material 6 in the first embodiment of the first semiconductor package, and the others are the first embodiment of the first semiconductor except where otherwise described. It has the same structure. Therefore, the third semiconductor package can also have the same effects as the first embodiment of the first semiconductor package.
  • semiconductor element A semiconductor element similar to the semiconductor element used in the first semiconductor package can be used.
  • a first reinforcing member similar to the semiconductor element used in the first semiconductor package can be used.
  • the first reinforcing member 4 in the present embodiment is a distance between the semiconductor element 3 (a distance between the inner peripheral surface 411 of the first reinforcing member 4 and the outer peripheral surface 33 of the semiconductor element 3), that is, the first 1
  • the width of the gap between the reinforcing member 4 and the semiconductor element 3 is formed to be constant over the entire circumference of the semiconductor element 3. Thereby, the integrity of the 1st reinforcement member 4 and the semiconductor element 3 increases, and the reinforcement effect of the wiring board 2 by these is exhibited suitably.
  • heat transfer from the semiconductor element 3 to the first reinforcing member via the heat conductive material 6 can be generated efficiently and uniformly.
  • the distance between the first reinforcing member 4 and the semiconductor element 3 is not particularly limited, but is preferably about 0.1 to 5 mm, more preferably about 0.1 to 2 mm. Thereby, the reinforcement effect of the wiring board 2 is exhibited suitably.
  • the distance between the 1st reinforcement member 4 and the semiconductor element 3 may not be constant, and the 1st reinforcement member 4 and the semiconductor element 3 may contact in part.
  • the surface of the first reinforcing member 4 may be roughened. If the surface of the first reinforcing member 4 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 1st reinforcement member 4 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the first reinforcing member 4 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the first reinforcing member 4, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the first reinforcing member 4 from the viewpoint of improving adhesion with the resin material.
  • the surface treatment is appropriately performed according to the shape, size, type of the resin material, and the like of the first reinforcing member 4. Can be selected and implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the first reinforcing member 4 and capable of surface treatment for improving adhesion.
  • the gap between the first reinforcing member 4 and the semiconductor element 3 is filled with a heat conductive material 6 having higher heat conductivity than the substrate 21. .
  • heat can be efficiently transferred from the semiconductor element 3 to the first reinforcing member 4 through the heat conductive material 6.
  • the heat dissipation of the semiconductor package 1 can be improved.
  • the heat conductive material 6 is filled in all or part of the gap between the first reinforcing member 4 and the semiconductor element 3, in the present embodiment, the heat conductive material 6 is the first reinforcing member. The entire gap between 4 and the semiconductor element 3 is filled. Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6.
  • the thermal conductivity of the heat conductive material 6 is preferably about 0.5 to 100 W / (m ⁇ K), more preferably about 1 to 50 W / (m ⁇ K). Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6.
  • the heat conductive material 6 is not particularly limited, and examples thereof include a resin composition including an inorganic filler and a resin material (a resin material and an inorganic filler blended in the resin material).
  • any of conductive materials and insulating materials can be used, but insulating materials are preferable. Thereby, the unintentional short circuit through the heat conductive material 6 can be prevented.
  • the same inorganic filler used in the first semiconductor package can be used.
  • examples of the resin material used for the heat conductive material 6 include various thermoplastic resins and various thermosetting resins used in the first semiconductor package.
  • the second reinforcing member (stiffener) 5 is joined to the lower surface (the other surface) of the substrate 21 of the wiring substrate 2.
  • the second reinforcing member 5 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 2nd reinforcement member 5 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the above-described thermal conductive material 6. Things can be used.
  • the second reinforcing member 5 can be the same as the second reinforcing member used in the first semiconductor package.
  • the surface of the second reinforcing member 5 may be roughened. If the surface of the second reinforcing member 5 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 2nd reinforcement member 5 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the second reinforcing member 5 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the second reinforcing member 5, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the second reinforcing member 5 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately selected according to the shape and size of the reinforcing member, the type of the resin material, etc. Can be implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the second reinforcing member 5 and allowing surface treatment for improving adhesion.
  • the gap between the first reinforcing member 4 and the semiconductor element 3 is filled with the thermal conductive material 6 having higher thermal conductivity than the substrate 21.
  • the heat can be efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6 and can be released through the first reinforcing member, and the heat dissipation is excellent. That is, the heat from the semiconductor element 3 is released to the outside through the heat conductive material 6, the first reinforcing member 4, the heat transfer post 24, the second reinforcing member 5, and the heat transfer bump 91, thereby the semiconductor package.
  • the heat dissipation of 1 can be improved.
  • the third semiconductor package 1 as described above can be manufactured in the same manner as the first embodiment of the first semiconductor package.
  • the third semiconductor device can be manufactured in the same manner as in the first embodiment of the first semiconductor device.
  • the reliability is excellent.
  • the heat conductive material 6 is filled in the entire gap between the first reinforcing member 4 and the semiconductor element 3, but the present invention is not limited to this.
  • the part indicated by the oblique lines is the heat conductive material 6.
  • FIG. 18 is a cross-sectional view schematically showing the semiconductor package according to the first embodiment of the present invention
  • FIG. 19 is a top view showing the semiconductor package shown in FIG. 18, and a bottom view showing the semiconductor package shown in FIG.
  • FIG. 20 is a diagram illustrating an example of a method of manufacturing the semiconductor package illustrated in FIG.
  • the upper side in FIG. 18 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated for convenience of explanation.
  • the semiconductor package 1 includes a wiring board 2, a semiconductor element 3 mounted on the wiring board 2, a first reinforcing member 4, and a second reinforcing member 5.
  • both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 even in a portion other than the portion joined to the semiconductor element 3. Increases overall rigidity.
  • the thermal expansion coefficient of the first reinforcing member 4 and the second reinforcing member 5 is smaller than that of the wiring substrate 2 (specifically, a substrate 21 described later), the semiconductor element 3 is provided over the entire surface of the wiring substrate 2. In the same manner, warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3 can be suppressed or prevented.
  • the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation. Moreover, the heat dissipation of the semiconductor package 1 can be enhanced by appropriately selecting the constituent materials of the first reinforcing member 4 and the second reinforcing member 5.
  • wiring board 2 As the wiring board 2, a wiring board similar to the wiring board used in the first semiconductor package can be used.
  • semiconductor element For example, the same semiconductor element as the semiconductor element used in the first semiconductor package can be used as the semiconductor element 3.
  • the first reinforcing member (stiffener) 4 is bonded to a portion of the upper surface (one surface) of the substrate 21 of the wiring substrate 2 described above where the semiconductor element 3 is not bonded.
  • the first reinforcing member 4 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 1st reinforcement member 4 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the thermal conductive material 6 described later. Things can be used.
  • the first reinforcing member 4 has a smaller thermal expansion coefficient than the substrate 21. Thereby, the thermal expansion of the substrate 21 can be suppressed.
  • the first reinforcing member 4 has a plate shape. Thereby, the structure of the 1st reinforcement member 4 can be made simple and small.
  • the surface of the first reinforcing member 4 opposite to the substrate 21 is the same surface as the surface of the semiconductor element 3 opposite to the substrate 21 (that is, the upper surface) or the substrate 21 side (that is, more than that) It is preferably located on the lower side.
  • the surface of the first reinforcing member 4 opposite to the substrate 21 (ie, the upper surface) and the surface of the semiconductor element 3 opposite to the substrate 21 (ie, the upper surface) are located on the same surface.
  • the curvature of the wiring board 2 can be effectively suppressed or prevented while the semiconductor package 1 is thinned.
  • another structure for example, a board
  • the first reinforcing member 4 and the semiconductor element 3 may be molded with a sealing resin.
  • the first reinforcing member 4 surrounds the periphery of the semiconductor element 3, that is, surrounds the periphery of the semiconductor element 3 through a gap between the outer periphery (side end portion) of the semiconductor element 3. Is provided.
  • the first reinforcing member 4 has an annular shape (more specifically, a rectangular annular shape) so as to surround the semiconductor element 3. Thereby, the effect which raises the rigidity of the wiring board 2 by the 1st reinforcement member 4 can be made excellent.
  • the first reinforcing member 4 is provided so as to be separated from the semiconductor element 3 over the entire circumference of the semiconductor element 3. That is, the semiconductor package 1 has a gap between the first reinforcing member 4 and the semiconductor element 3 over the entire circumference of the semiconductor element 3.
  • the first reinforcing member 4 is a distance from the semiconductor element 3 (a distance between the inner peripheral surface 41 of the first reinforcing member 4 and the outer peripheral surface 33 of the semiconductor element 3), that is, the first reinforcing member 4.
  • the width of the gap between the semiconductor element 3 and the semiconductor element 3 is constant over the entire circumference of the semiconductor element 3. Thereby, the integrity of the 1st reinforcement member 4 and the semiconductor element 3 increases, and the reinforcement effect of the wiring board 2 by these is exhibited suitably.
  • heat transfer from the semiconductor element 3 to the first reinforcing member via the heat sink 12 described later can be generated efficiently and uniformly.
  • the distance between the first reinforcing member 4 and the semiconductor element 3 is not particularly limited, but is preferably about 0.1 to 5 mm, more preferably about 0.1 to 2 mm. Thereby, the reinforcement effect of the wiring board 2 is exhibited suitably.
  • the distance between the 1st reinforcement member 4 and the semiconductor element 3 may not be constant, and the 1st reinforcement member 4 and the semiconductor element 3 may contact in part.
  • the 1st reinforcement member 4 comprises the same structure as the 1st reinforcement member 4 of the said 1st semiconductor package, and can be formed with the same material.
  • a copper film may be formed on the surface of the first reinforcing member 4 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately performed according to the shape, size, type of the resin material, and the like of the first reinforcing member 4. Can be selected and implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the first reinforcing member 4 and capable of surface treatment for improving adhesion.
  • the semiconductor package 1 is provided between the first reinforcing member 4 and the semiconductor element 3 on the surface (that is, the upper surface) opposite to the substrate 21 of the first reinforcing member 4 and the semiconductor element 3.
  • the heat sink 12 is provided as a first heat conductive portion that is installed so as to straddle the substrate and has a higher thermal conductivity than the substrate 21.
  • the heat sink 12 includes a substrate 121 and a plurality of heat radiation fins 122 erected on the substrate 121.
  • the heat radiating fins 122 are formed over the entire area of the substrate 121.
  • the heat sink 12 is installed so as to cover the semiconductor element 3 and the gap between the first reinforcing member 4 and the semiconductor element 3 in plan view, and corresponds to the semiconductor element 3.
  • Radiating fins 122 are provided not only at the site but also at the site crossing the gap. Thereby, the heat dissipation of the semiconductor package 1 can be improved.
  • the heat sink 12 may be installed so that a part of the gap between the semiconductor element 3 and the first reinforcing member 4 and the semiconductor element 3 is exposed in a plan view, and crosses the gap.
  • the heat radiating fins 122 may not be provided at the portion where the heat sink is provided.
  • the method of joining the heat sink 12 to the first reinforcing member 4 and the semiconductor element 3 is not particularly limited, and examples thereof include adhesion with an adhesive.
  • the constituent material of the heat sink 12 is not particularly limited.
  • various metal materials can be used, but the thermal expansion coefficient of the heat sink 12 is preferably smaller than the thermal expansion coefficient of the substrate 21. Thereby, the thermal expansion of the board
  • substrate 21 can be suppressed similarly to the 1st reinforcement member 4 mentioned above.
  • the heat sink 12 preferably has a difference in coefficient of thermal expansion from the semiconductor element 3 of 7 ppm / ° C. or less. Thereby, the semiconductor element 3, the 1st reinforcement member 4, and the heat sink 12 can reinforce the wiring board 2 integrally, and can suppress the thermal expansion of the semiconductor package 1 whole.
  • the heat conductivity of the heat sink 12 is preferably about 10 to 1000 W / (m ⁇ K), more preferably about 50 to 500 W / (m ⁇ K). Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 via the heat sink 12, and more efficiently radiated from the heat sink 12.
  • the second reinforcing member (stiffener) 5 is joined to the lower surface (the other surface) of the substrate 21 of the wiring substrate 2.
  • the second reinforcing member 5 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 2nd reinforcement member 5 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the thermal conductive material 6 described later. Things can be used.
  • the second reinforcing member 5 has the same configuration as the second reinforcing member of the first semiconductor package and can be formed of the same material.
  • the surface of the second reinforcing member 5 may be roughened. If the surface of the second reinforcing member 5 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 2nd reinforcement member 5 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the second reinforcing member 5 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the second reinforcing member 5, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the second reinforcing member 5 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately selected according to the shape and size of the reinforcing member, the type of the resin material, etc. Can be implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the second reinforcing member 5 and allowing surface treatment for improving adhesion.
  • both sides of the wiring board 2 are also connected to the first reinforcing member 4 and the portion other than the portion joined to the semiconductor element 3. Since it is reinforced by the second reinforcing member 5, the rigidity of the entire semiconductor package 1 is increased.
  • the semiconductor device 3 is provided over the entire surface of the wiring substrate 2 in the same manner as the wiring substrate 2. It is possible to suppress or prevent warping of the wiring board 2 due to a difference in thermal expansion coefficient between the semiconductor element 3 and the semiconductor element 3.
  • the heat sink 12 is provided so as to straddle between the first reinforcing member 4 and the semiconductor element 3, heat from the semiconductor element 3 is efficiently transferred to the first reinforcing member 4 via the heat sink 12.
  • heat can be dissipated from the heat sink 12, and the heat dissipation is excellent. That is, the heat from the semiconductor element 3 is not only dissipated from the heat sink 12, but is also released to the outside through the heat sink 12, the first reinforcing member 4, the heat transfer post 24, the second reinforcing member 5, and the heat transfer bump 91.
  • the heat dissipation of the semiconductor package 1 can be improved.
  • the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation.
  • the heat dissipation of the semiconductor package 1 can be enhanced.
  • the semiconductor package 1 as described above can be manufactured, for example, in the same manner as the first semiconductor package.
  • the heat sink 12 is installed, which is different from the manufacturing method of the first semiconductor package. In this way, the semiconductor package 1 is obtained.
  • FIG. 21 is a cross-sectional view schematically showing a semiconductor device according to an embodiment of the present invention.
  • the semiconductor device 100 includes a mother board (substrate) 200 and a semiconductor package 1 mounted on the mother board 200.
  • the metal bumps 71 of the semiconductor package 1 are joined to the terminals (not shown) of the mother board 200. Thereby, the semiconductor package 1 and the mother board 200 are electrically connected, and electrical signals are transmitted between them. In addition, the heat of the semiconductor package 1 can be released to the mother board 200 through this joint.
  • the heat transfer bumps 91 of the semiconductor package 1 are joined to terminals for heat dissipation (not shown) of the mother board 200.
  • the heat of the semiconductor package 1 can be efficiently released to the mother board 200 through this joint.
  • a heat transfer bump 91 is made of the same material as that of the metal bump 71 described above, the heat transfer bump 91 can be bonded to the mother board 200 at the same time as the metal bump 71 is bonded.
  • the semiconductor package 1 having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
  • FIG. 22 is a cross-sectional view schematically showing a semiconductor package according to the second embodiment of the fourth semiconductor package of the present invention.
  • the upper side in FIG. 22 is referred to as “upper” and the lower side is referred to as “lower”.
  • the gap between the first reinforcing member 4 and the semiconductor element 3 is filled with the heat conductive material 6 having higher heat conductivity than the substrate 21. ing. Thereby, heat can be efficiently transferred from the semiconductor element 3 to the first reinforcing member 4 through the heat conductive material 6. As a result, the heat dissipation of the semiconductor package 1 can be improved.
  • the heat conductive material 6 is filled in all or part of the gap between the first reinforcing member 4 and the semiconductor element 3, in the present embodiment, the heat conductive material 6 is the first reinforcing member. The entire gap between 4 and the semiconductor element 3 is filled. Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6.
  • heat conductive material 6 used here examples include the heat conductive materials described above, for example, the heat conductive materials described in the first and third semiconductor packages. Furthermore, the above inorganic filler can of course be used. In addition, the heat conductive material 6 may be the same as the adhesive layer 32 (underfill material) described above, and the heat conductive material 6 and the adhesive layer 32 may be formed in a lump. .
  • the same effects as those of the first embodiment described above can be obtained.
  • the second embodiment can also be applied to the semiconductor device described above and a third embodiment described later.
  • FIG. 23 is a cross-sectional view schematically showing a semiconductor package according to the third embodiment of the fourth semiconductor package of the present invention.
  • the upper side in FIG. 23 is referred to as “upper” and the lower side is referred to as “lower”.
  • the semiconductor package 1 of the third embodiment has a heat sink 13 formed of a net-like braided body as the first heat conducting portion. Since the heat sink 13 has a net shape, it can partially contact the first reinforcing member 4 and the semiconductor element 3 and can expand and contract. Thereby, it is possible to relieve stress when predetermined portions such as the wiring substrate 2 and the semiconductor element 3 of the semiconductor package 1 are thermally expanded.
  • the same effects as those of the first embodiment described above can be obtained.
  • the third embodiment can also be applied to the semiconductor device described above.
  • FIG. 24 is a cross-sectional view schematically showing a semiconductor package according to an embodiment of the present invention
  • FIG. 2 is a top view showing the semiconductor package shown in FIG. 24
  • FIG. 3 is a bottom view showing the semiconductor package shown in FIG.
  • FIG. 25 is a diagram showing an example of a manufacturing method of the semiconductor package shown in FIG.
  • the upper side in FIG. 24 is referred to as “upper” and the lower side is referred to as “lower”. 24 to 28, each part of the semiconductor package is exaggerated for convenience of explanation.
  • the semiconductor package 1 includes a wiring board 2, a semiconductor element 3 mounted on the wiring board 2, a first reinforcing member (reinforcing member) 4, and a second reinforcing member (reinforcing member). And 5.
  • the wiring board 2 is reinforced by the first reinforcing member 4 even in a portion other than the portion joined to the semiconductor element 3, the rigidity of the entire semiconductor package 1 is increased.
  • the thermal expansion coefficient of the first reinforcing member 4 is smaller than that of the wiring substrate 2 (specifically, a substrate 21 described later), the semiconductor element 3 is provided over the entire surface of the wiring substrate 2. The warpage of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3 can be suppressed or prevented.
  • the wiring board 2 is reinforced in this manner, it is not necessary to increase the rigidity of the wiring board 2 itself, and the thickness of the wiring board 2 can be reduced.
  • the thermal conductivity of can be increased. Therefore, the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation. Moreover, the heat dissipation of the semiconductor package 1 can be enhanced by appropriately selecting the constituent materials of the first reinforcing member 4 and the second reinforcing member 5.
  • the wiring board 2 is sandwiched between the semiconductor element 3 and the second reinforcing member 5 by bonding the second reinforcing member 5 to the surface (lower surface) opposite to the semiconductor element 3 of the wiring board 2. Therefore, the wiring board 2 can be reinforced more strongly, and the difference in thermal expansion between both surfaces of the wiring board 2 can be suppressed.
  • the second reinforcing member is provided so as to extend between the metal bumps 71 described later, the wiring board 2 can be strongly reinforced.
  • the first reinforcing member 4 is formed on the wiring substrate 2 when the semiconductor package 1 is manufactured.
  • the workability of installation (mounting operation) of the semiconductor element 3 is excellent.
  • wiring board As the wiring board in the present embodiment, the same wiring board as used in the first semiconductor package can be used.
  • semiconductor element As the semiconductor element in the present embodiment, the same semiconductor element as that used in the first semiconductor package can be used.
  • the semiconductor element 3 in the present embodiment has a plate shape, and the average thickness is not particularly limited, but is about 50 ⁇ m or more and 1000 ⁇ m or less.
  • the first reinforcing member (stiffener) 4 is bonded to a portion of the upper surface (one surface) of the substrate 21 of the wiring substrate 2 described above where the semiconductor element 3 is not bonded.
  • the first reinforcing member 4 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 1st reinforcement member 4 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the thermal conductive material 6 described later. Things can be used.
  • the first reinforcing member 4 has a smaller thermal expansion coefficient than the substrate 21. Thereby, the thermal expansion of the substrate 21 can be suppressed.
  • the first reinforcing member 4 has a plate shape. Thereby, the structure of the 1st reinforcement member 4 can be made simple and small.
  • the surface (that is, the upper surface) opposite to the substrate 21 of the first reinforcing member 4 is positioned on the substrate 21 side (that is, lower side) than the surface (that is, the upper surface) opposite to the substrate 21 of the semiconductor element 3. Yes.
  • the thickness of the first reinforcing member 4 is equal to or less than the thickness of the semiconductor element 3. Specifically, the thickness of the first reinforcing member 4 is thinner than the thickness of the semiconductor element 3 described above. Thereby, the positional relationship between the upper surface of the first reinforcing member 4 and the upper surface of the semiconductor element 3 as described above can be realized relatively easily.
  • the first reinforcing member 4 may be thicker than the semiconductor element 3 as long as the positional relationship between the upper surface of the first reinforcing member 4 and the upper surface of the semiconductor element 3 can be realized.
  • T2 / T1 is preferably 0.02 or more and 1.2 or less, and 0.1 or more and 1 The following is more preferable.
  • the semiconductor element 3 is installed with the first reinforcing member 4 bonded to the wiring board 2 when the semiconductor package 1 is manufactured, the workability of the installation (mounting operation) of the semiconductor element 3 is excellent. Become. In addition, a reinforcing function necessary for the first reinforcing member 4 can be ensured.
  • the first reinforcing member 4 and the semiconductor element 3 may be molded with a sealing resin.
  • the first reinforcing member 4 in the present embodiment can be provided in the same manner using the same material as the first reinforcing member in the first semiconductor package except for the above points.
  • the surface of the first reinforcing member 4 may be roughened. If the surface of the first reinforcing member 4 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the method for roughening the surface of the first reinforcing member 4 is not particularly limited, and can be performed by, for example, chemical chemical treatment, mechanical sandblast treatment, or the like.
  • the magnitude of the surface roughness of the first reinforcing member 4 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the wiring board 2, the shape and size of the first reinforcing member 4, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the first reinforcing member 4 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately performed according to the shape, size, type of the resin material, and the like of the first reinforcing member 4. Can be selected and implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the first reinforcing member 4 and capable of surface treatment for improving adhesion.
  • the second reinforcing member (stiffener) 5 is joined to the lower surface (the other surface) of the substrate 21 of the wiring substrate 2.
  • the second reinforcing member 5 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 2nd reinforcement member 5 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the thermal conductive material 6 described later. Things can be used.
  • the second reinforcing member 5 can be the same as the second reinforcing member in the first semiconductor package, but in the present embodiment, the second reinforcing member 5 is made of an Fe—Ni-based alloy. As the Fe—Ni alloy, the same material as the first reinforcing member 4 described above can be used.
  • the Fe—Ni alloy constituting the second reinforcing member 5 may be different from the Fe—Ni alloy constituting the first reinforcing member 4, but the Fe—Ni alloy constituting the first reinforcing member 4 may be different. Preferably it is the same as the alloy. Thereby, the thermal expansion difference of both surfaces of the wiring board 2 can be prevented or suppressed.
  • the surface of the second reinforcing member 5 may be roughened. If the surface of the second reinforcing member 5 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the method for roughening the surface of the second reinforcing member 5 is not particularly limited, and can be performed by, for example, chemical chemical treatment, mechanical sandblast treatment, or the like.
  • the magnitude of the surface roughness of the second reinforcing member 5 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the wiring board 2, the shape and size of the second reinforcing member 5, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the second reinforcing member 5 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately performed according to the shape, size, type of the resin material, and the like of the second reinforcing member 5. Can be selected and implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the second reinforcing member 5 and allowing surface treatment for improving adhesion.
  • the semiconductor package 1 as described above can be manufactured as follows, for example.
  • FIG. 25 it can be manufactured in the same manner as the first semiconductor package 1.
  • FIG. 26 is a cross-sectional view schematically showing a semiconductor package according to the second embodiment of the present invention.
  • the upper side in FIG. 26 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated.
  • the semiconductor package of the second embodiment is almost the same as that of the first embodiment except that the configuration of the reinforcing member (first reinforcing member) is different.
  • the first reinforcing member 4A is bonded to a portion of the upper surface of the wiring board 2 where the semiconductor element 3 is not bonded.
  • the first reinforcing member 4A is formed such that its inner peripheral surface 41A expands from the lower side toward the upper side. That is, the inner side surface (inner peripheral surface 41A) of the first reinforcing member 4A is inclined so that the width of the gap with the side surface of the semiconductor element 3 gradually decreases toward the substrate 21 side (lower side). .
  • the inner peripheral surface 41A (inclined surface) of the first reinforcing member 4A is It functions as a guide surface that guides the semiconductor element 3 to a desired position, and the workability of installation (mounting work) of the semiconductor element 3 can be improved.
  • the upper surface of the first reinforcing member 4A is located on the substrate 21 side (that is, the lower side) with respect to the upper surface of the semiconductor element 3.
  • the thickness of the first reinforcing member 4 ⁇ / b> A is thinner than the thickness of the semiconductor element 3. If the positional relationship between the upper surface of the first reinforcing member 4A and the upper surface of the semiconductor element 3 as described above can be realized, the thickness of the first reinforcing member 4 is larger than the thickness of the semiconductor element 3 described above. Also good.
  • the inner peripheral surface (inner side surface) 41A of the first reinforcing member 4A is a flat surface, but it may be a curved surface having a convex inner side.
  • FIG. 27 is a cross-sectional view schematically showing a semiconductor package according to the third embodiment of the present invention.
  • the upper side in FIG. 27 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated.
  • the semiconductor package of the third embodiment is almost the same as that of the first embodiment except that the configuration of the reinforcing member (first reinforcing member) is different.
  • the first reinforcing member 4B is joined to a portion of the upper surface of the wiring board 2 where the semiconductor element 3 is not joined.
  • the thickness of the first reinforcing member 4B is gradually reduced from the outside toward the inside.
  • the thickness of the first reinforcing member 4B continuously changes from the outside toward the inside.
  • the upper surface (uppermost portion) of the first reinforcing member 4B is located on the substrate 21 side (that is, the lower side) with respect to the upper surface of the semiconductor element 3.
  • the thickness (maximum thickness) of the first reinforcing member 4 ⁇ / b> B is thinner than the thickness of the semiconductor element 3. If the positional relationship between the upper surface of the first reinforcing member 4B and the upper surface of the semiconductor element 3 as described above can be realized, the thickness (maximum thickness) of the first reinforcing member 4B is set to the semiconductor element 3 described above. It may be thicker than.
  • the upper surface (surface opposite to the wiring board 2) of the first reinforcing member 4B is a flat surface, but is a curved surface having a convex upper side (opposite side to the wiring board 2). Also good.
  • semiconductor package 1B of the third embodiment As described above, it is possible to improve the workability at the time of manufacture and to prevent the occurrence of defects due to the heat of the semiconductor element.
  • semiconductor device Next, a method for manufacturing a semiconductor device and a semiconductor device will be described based on preferred embodiments.
  • FIG. 28 is a cross-sectional view schematically showing an example of an embodiment of a semiconductor device of the present invention.
  • the semiconductor device 100 includes a mother board (substrate) 200 and a semiconductor package 1 mounted on the mother board 200.
  • the metal bumps 71 of the semiconductor package 1 are joined to the terminals (not shown) of the mother board 200. Thereby, the semiconductor package 1 and the mother board 200 are electrically connected, and electrical signals are transmitted between them. In addition, the heat of the semiconductor package 1 can be released to the mother board 200 through this joint.
  • the heat transfer bumps 91 of the semiconductor package 1 are joined to terminals for heat dissipation (not shown) of the mother board 200.
  • the heat of the semiconductor package 1 can be efficiently released to the mother board 200 through this joint.
  • a heat transfer bump 91 is made of the same material as that of the metal bump 71 described above, the heat transfer bump 91 can be bonded to the mother board 200 at the same time as the metal bump 71 is bonded.
  • the semiconductor package 1 having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
  • the sixth semiconductor package of the present invention pays particular attention to the first reinforcing member and the second reinforcing member, and has the same configuration as that of the first semiconductor package unless otherwise specified.
  • the thermal expansion coefficient refers to a thermal expansion coefficient of 30 ° C. to 300 ° C. in a direction (plane direction) parallel to the plate surface of the wiring board 2.
  • the first reinforcing member 4 in the present embodiment has a smaller thermal expansion coefficient than the substrate 21. Thereby, the thermal expansion of the substrate 21 can be suppressed. Then, similarly to the case where the semiconductor element 3 is provided over the entire surface of the wiring board 2, the warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3 is suppressed or prevented. Can do.
  • the first reinforcing member 4 has a different thermal expansion coefficient from that of the second reinforcing member 5.
  • the force acting on the wiring board 2 due to the difference in thermal expansion coefficient between the first reinforcing member 4 and the second reinforcing member 5, due to the difference in thermal expansion coefficient between the wiring substrate 2 and the semiconductor element 3.
  • the force acting on the wiring board 2 can be offset or alleviated. Therefore, it is possible to suppress or prevent warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3.
  • the relationship between the thermal expansion coefficient of the first reinforcing member 4 and the thermal expansion coefficient of the second reinforcing member 5 will be described in detail later together with the description of the thermal expansion coefficient of the second reinforcing member 5.
  • the thing similar to the 1st reinforcement member in the said 1st semiconductor package can be used.
  • the surface of the first reinforcing member 4 may be roughened. If the surface of the first reinforcing member 4 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 1st reinforcement member 4 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the first reinforcing member 4 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the first reinforcing member 4, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the first reinforcing member 4 from the viewpoint of improving adhesion with the resin material.
  • the surface treatment is appropriately performed according to the shape, size, type of the resin material, and the like of the first reinforcing member 4. Can be selected and implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the first reinforcing member 4 and capable of surface treatment for improving adhesion.
  • the second reinforcing member 5 has a thermal expansion coefficient smaller than that of the substrate 21, similarly to the first reinforcing member 4 described above.
  • the second reinforcing member 5 in the present embodiment has a different thermal expansion coefficient from that of the first reinforcing member 4 described above.
  • the coefficient of thermal expansion of the first reinforcing member 4 and the coefficient of thermal expansion of the second reinforcing member 5 are different from each other, resulting in a difference in thermal expansion coefficient between the first reinforcing member 4 and the second reinforcing member 5.
  • a force (first force) acting in the direction of warping the wiring board 2 can be generated.
  • Such a force (first force) is generated in a direction opposite to the force (second force) acting in the direction of warping the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3.
  • the difference between the coefficient of thermal expansion of the first reinforcing member 4 and the coefficient of thermal expansion of the second reinforcing member 5 prevents or suppresses the warp associated with the thermal expansion or thermal contraction of the substrate 21 (or the wiring substrate 2). Is set to
  • the thermal expansion coefficient of the second reinforcing member 5 is different from the thermal expansion coefficient of the first reinforcing member 4 and can prevent or suppress the warpage associated with the thermal expansion or thermal contraction of the wiring board 2. Although it should just be and it does not specifically limit, It is preferable that it is smaller than the thermal expansion coefficient of the 1st reinforcement member 4.
  • the thermal expansion coefficient of the wiring board 2 is larger than the thermal expansion coefficient of the semiconductor element 3. Therefore, the wiring board 2 tends to thermally expand more than the semiconductor element 3, and a force (second force) in a direction in which the outer peripheral portion of the wiring board 2 is displaced toward the semiconductor element 3 is generated.
  • the thermal expansion coefficient of the second reinforcing member 5 is made smaller than the thermal expansion coefficient of the first reinforcing member 4 (that is, the thermal expansion coefficient of the first reinforcing member 4 is made larger than the thermal expansion coefficient of the second reinforcing member 5).
  • the first reinforcing member 4 tries to thermally expand larger than the second reinforcing member 5, and the force in the direction in which the outer peripheral portion of the wiring board 2 is displaced to the side opposite to the semiconductor element 3 (the direction opposite to the second direction). Of the first force). Therefore, these two forces (first force and second force) can be canceled out. As a result, warpage due to thermal expansion of the wiring board 2 can be prevented or suppressed.
  • the thing similar to the 2nd reinforcement member in the said 1st semiconductor package can be used.
  • the constituent material of the second reinforcing member 5 is not particularly limited, but the same constituent material as that of the first reinforcing member 4 described above can be used.
  • the constituent material of the second reinforcing member 5 is preferably different from the constituent material of the first reinforcing member 4. Thereby, the thermal expansion coefficient difference of the 1st reinforcement member 4 and the 2nd reinforcement member 5 which were mentioned above can be set easily.
  • the average thickness of the second reinforcing member 5 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, and the like of the first reinforcing member 4 and the second reinforcing member 5 of the wiring board 2. Although it is a thing and is not specifically limited, For example, it is about 0.02 mm or more and 0.8 mm or less.
  • the surface of the second reinforcing member 5 may be roughened. If the surface of the second reinforcing member 5 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 2nd reinforcement member 5 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the second reinforcing member 5 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the second reinforcing member 5, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the second reinforcing member 5 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately selected according to the shape and size of the reinforcing member, the type of the resin material, etc. Can be implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the second reinforcing member 5 and allowing surface treatment for improving adhesion.
  • the wiring board 2 and the semiconductor are caused by the force acting on the wiring board 2 due to the difference in thermal expansion coefficient between the first reinforcing member 4 and the second reinforcing member 5.
  • the force acting on the wiring board 2 due to the difference in thermal expansion coefficient with the element 3 can be offset or alleviated. Therefore, it is possible to suppress or prevent warping of the wiring board 2 due to a difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3.
  • the semiconductor device 100 as described above since the semiconductor package 1 having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
  • FIG. 29 is a cross-sectional view schematically showing a semiconductor package according to an embodiment of the present invention
  • FIG. 2 is a top view showing the semiconductor package shown in FIG. 29
  • FIG. 3 is a bottom view showing the semiconductor package shown in FIG.
  • FIG. 4 is a diagram showing an example of a method for manufacturing the semiconductor package shown in FIG.
  • the upper side in FIG. 29 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated for convenience of explanation.
  • the semiconductor package 1 includes a wiring board 2, a semiconductor element 3 mounted on the wiring board 2, a first reinforcing member 4, a second reinforcing member 5, and a heat conductive material 6. And have.
  • the average thickness (thickness) of the first reinforcing member 4 and the average thickness of the second reinforcing member 5 are different.
  • the semiconductor package 1 since both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 even in a portion other than the portion joined to the semiconductor element 3, the semiconductor The rigidity of the entire package 1 is increased.
  • the thermal expansion coefficient of the first reinforcing member 4 and the second reinforcing member 5 is smaller than that of the wiring substrate 2 (specifically, a substrate 21 described later), the semiconductor element 3 is provided over the entire surface of the wiring substrate 2. In the same manner, warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3 can be suppressed or prevented.
  • the influence of thermal expansion exerted on the wiring board 2 by the first reinforcing member 4 and the second reinforcing member 5 becomes the wiring board.
  • the influence of thermal expansion exerted on the wiring board 2 by the first reinforcing member 4 and the second reinforcing member 5 becomes the wiring board.
  • the seventh semiconductor package 1 can release heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation. Moreover, the heat dissipation of the semiconductor package 1 can be enhanced by appropriately selecting the constituent materials of the first reinforcing member 4 and the second reinforcing member 5.
  • Wiring board In the present embodiment, for example, a wiring board that can use the first semiconductor package can be used.
  • semiconductor element In the present embodiment, for example, a semiconductor element that can use the first semiconductor package can be used.
  • first reinforcing member for example, a first reinforcing member that can use the first semiconductor package can be used.
  • the surface of the first reinforcing member 4 opposite to the substrate 21 (that is, the upper surface) is closer to the substrate 21 side (that is, the lower side) than the surface of the semiconductor element 3 opposite to the substrate 21 (that is, the upper surface).
  • the average thickness (thickness) of the first reinforcing member 4 (the length of the first reinforcing member 4 in the thickness direction of the substrate 21) is preferably equal to or less than the average thickness of the semiconductor element 3. .
  • the average thickness of the first reinforcing member 4 is thinner than the average thickness of the semiconductor element 3. Thereby, the positional relationship between the upper surface of the first reinforcing member 4 and the upper surface of the semiconductor element 3 as described above can be realized relatively easily. Needless to say, the average thickness of the first reinforcing member 4 may be larger than the average thickness of the semiconductor element 3.
  • t1 / t3 is preferably 0.02 to 1.2, preferably 0.1 to 1 It is more preferable that Thereby, when manufacturing the semiconductor package 1, when installing the semiconductor element 3 in the state which joined the 1st reinforcement member 4 on the wiring board 2, the workability
  • the first reinforcing member 4 and the semiconductor element 3 may be molded with a sealing resin.
  • the first reinforcing member 4 is provided so as to surround the periphery of the semiconductor element 3.
  • the first reinforcing member 4 has an annular shape (more specifically, a rectangular annular shape) so as to surround the semiconductor element 3. That is, the 1st reinforcement member 4 has comprised the frame shape unevenly distributed around. Thereby, the effect which raises the rigidity of the wiring board 2 by the 1st reinforcement member 4 can be made excellent.
  • the first reinforcing member 4 is provided so as to be separated from the semiconductor element 3 over the entire circumference of the semiconductor element 3. That is, the semiconductor package 1 has a gap between the first reinforcing member 4 and the semiconductor element 3 over the entire circumference of the semiconductor element 3, and the gap is filled with a heat conductive material 6 described later. .
  • the first reinforcing member 4 is a distance from the semiconductor element 3 (a distance between the inner peripheral surface 41 of the first reinforcing member 4 and the outer peripheral surface 33 of the semiconductor element 3), that is, the first reinforcing member 4.
  • the width of the gap between the semiconductor element 3 and the semiconductor element 3 is constant over the entire circumference of the semiconductor element 3. Thereby, the integrity of the 1st reinforcement member 4 and the semiconductor element 3 increases, and the reinforcement effect of the wiring board 2 by these is exhibited suitably.
  • heat transfer from the semiconductor element 3 to the first reinforcing member via the heat conductive material 6 can be generated efficiently and uniformly.
  • the distance between the first reinforcing member 4 and the semiconductor element 3 is not particularly limited, but is preferably about 0.1 to 5 mm, more preferably about 0.1 to 2 mm. Thereby, the reinforcement effect of the wiring board 2 is exhibited suitably.
  • the distance between the 1st reinforcement member 4 and the semiconductor element 3 may not be constant, and the 1st reinforcement member 4 and the semiconductor element 3 may contact in part.
  • the first reinforcing member 4 has a difference in thermal expansion coefficient from the semiconductor element 3 of 7 ppm / ° C. or less.
  • the semiconductor element 3 and the 1st reinforcement member 4 can reinforce the wiring board 2 integrally, and can suppress the thermal expansion of the semiconductor package 1 whole.
  • the material similar to the 1st reinforcement member of the said 1st semiconductor package can be used, for example.
  • the average thickness of the first reinforcing member 4 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, and the like of the first reinforcing member 4 and the second reinforcing member 5, although it will not specifically limit if it differs from the average thickness of the 2nd reinforcement member 5, For example, it is about 0.02 mm or more and 0.8 mm or less.
  • the average thickness of the first reinforcing member 4 will be described in detail later together with the average thickness of the second reinforcing member 5.
  • the surface of the first reinforcing member 4 may be roughened. If the surface of the first reinforcing member 4 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 1st reinforcement member 4 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the first reinforcing member 4 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the first reinforcing member 4, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the first reinforcing member 4 from the viewpoint of improving adhesion with the resin material.
  • the surface treatment is appropriately performed according to the shape, size, type of the resin material, and the like of the first reinforcing member 4. Can be selected and implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the first reinforcing member 4 and capable of surface treatment for improving adhesion.
  • the gap between the first reinforcing member 4 and the semiconductor element 3 is filled with the thermal conductive material 6 having higher thermal conductivity than the substrate 21. ing. Thereby, heat can be efficiently transferred from the semiconductor element 3 to the first reinforcing member 4 through the heat conductive material 6. As a result, the heat dissipation of the semiconductor package 1 can be improved.
  • the heat conductive material 6 is filled in all or part of the gap between the first reinforcing member 4 and the semiconductor element 3, in the present embodiment, the heat conductive material 6 is the first reinforcing member. The entire gap between 4 and the semiconductor element 3 is filled. Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6.
  • the thermal conductivity of the heat conductive material 6 is preferably about 0.5 to 100 W / (m ⁇ K), more preferably about 1 to 50 W / (m ⁇ K). Thereby, the heat from the semiconductor element 3 can be more efficiently transmitted to the first reinforcing member 4 through the heat conductive material 6.
  • the heat conductive material 6 is not particularly limited, and examples thereof include a resin composition including an inorganic filler and a resin material (a resin material and an inorganic filler blended in the resin material).
  • any of conductive materials and insulating materials can be used, but insulating materials are preferable. Thereby, the unintentional short circuit through the heat conductive material 6 can be prevented.
  • the same one used in the first semiconductor package can be used.
  • the same material as that used in the first semiconductor package can be used. Needless to say, the heat conductive material 6 may be omitted.
  • the second reinforcing member (stiffener) 5 is joined to the lower surface (the other surface) of the substrate 21 of the wiring substrate 2.
  • the second reinforcing member 5 and the substrate 21 can be joined via an adhesive. Thereby, installation of the 2nd reinforcement member 5 becomes easy.
  • Such an adhesive is not particularly limited as long as it has an adhesive function, and various adhesives can be used.
  • an adhesive excellent in thermal conductivity is preferable, and is the same as the above-described thermal conductive material 6. Things can be used.
  • the second reinforcing member 5 has a smaller thermal expansion coefficient than that of the substrate 21 as in the first reinforcing member 4 described above.
  • the second reinforcing member of the first semiconductor package can be used as the second reinforcing member in the present embodiment.
  • the constituent material of the 2nd reinforcement member 5 may be the same, and may differ, in this embodiment, it is made the same and is the average of the 2nd reinforcement member 5.
  • the average thickness of the second reinforcing member 5 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, and the like of the first reinforcing member 4 and the second reinforcing member 5, although it will not specifically limit if it differs from the average thickness of the 1st reinforcement member 4, For example, it is about 0.02 mm or more and 0.8 mm or less.
  • the average thickness of the semiconductor element 3 is set to be relatively thick.
  • t3 / t4 is preferably 0.5 or more, and more preferably 0.75 or more. More preferably, it is 0.75 or more and 2.5 or less.
  • the average thickness of the second reinforcing member 5 is set to be thicker than the average thickness of the first reinforcing member 4.
  • the semiconductor element 3 is provided on the upper surface of the wiring substrate 2, the first reinforcing member 4 has a frame shape unevenly distributed around the periphery, and the second reinforcing member 5 has a substantially uniform shape. Therefore, if the average thickness of the first reinforcing member 4 and the average thickness of the second reinforcing member 5 are the same, the wiring board 2 warps due to thermal expansion. For this reason, by making the average thickness of the 1st reinforcement member 4 and the average thickness of the 2nd reinforcement member 5 differ, fine adjustment is performed and the curvature of the wiring board 2 resulting from a thermal expansion is prevented.
  • the semiconductor element 3 and the first reinforcing member 4 having a small thermal expansion coefficient are installed over almost the entire surface.
  • the second reinforcing member 5 installed on the lower surface of the wiring board 2 has openings 51 for forming metal bumps 71 for connection to a mother board 200 (see FIG. 30) described later. Therefore, when the number is large and the average thickness of the second reinforcing member 5 is thin, it is possible that the suppression or prevention of warping due to the difference in thermal expansion coefficient between the semiconductor element 3 and the wiring board 2 cannot be sufficiently achieved. There is sex. Therefore, it is necessary to set the average thickness of the second reinforcing member to be larger than the average thickness of the first reinforcing member 4 in order to make the reinforcing effect and the warp suppressing effect sufficient.
  • the average thickness of the first reinforcing member 4 cannot be made too thick due to the relationship with the average thickness of the semiconductor element 3.
  • the average thickness of the semiconductor element 3 is relatively large, it is necessary to correspondingly increase the average thickness of the second reinforcing member 5.
  • the average thickness of the second reinforcing member 5 is set to be thicker than the average thickness of the first reinforcing member 4.
  • t1 / t2 is preferably 0.02 to 0.98, preferably 0.2 to 0. .8 is more preferable.
  • S1 / S2 is: It is preferably from 0.1 to 2, more preferably from 0.3 to 1.5.
  • the surface of the second reinforcing member 5 may be roughened. If the surface of the second reinforcing member 5 is roughened, the surface area increases and the efficiency of heat dissipation increases.
  • the roughening method of the surface of the 2nd reinforcement member 5 is not specifically limited, For example, it can implement by a chemical chemical
  • the magnitude of the surface roughness of the second reinforcing member 5 is determined according to the amount of heat generated by the semiconductor element 3, the configuration of the resin material, the configuration of the substrate 21, the shape and size of the second reinforcing member 5, and the like.
  • the surface roughness expressed by arithmetic mean is about 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the surface roughness represented by the arithmetic average can be measured according to, for example, JIS B 0601.
  • a copper film may be formed on the surface of the second reinforcing member 5 from the viewpoint of improving the adhesion with the resin material.
  • the surface treatment is appropriately selected according to the shape and size of the reinforcing member, the type of the resin material, etc. Can be implemented.
  • the method for forming the copper film is not particularly limited, and can be performed by, for example, plating treatment such as electrolytic plating or electroless plating, sputtering treatment, or the like.
  • the average thickness of the copper film is preferably as thin as possible without affecting the thermal expansion coefficient of the second reinforcing member 5 and allowing surface treatment for improving adhesion.
  • both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 in portions other than the portion joined to the semiconductor element 3. Therefore, the rigidity of the entire semiconductor package 1 is increased.
  • the semiconductor device 3 is provided over the entire surface of the wiring substrate 2 in the same manner as the wiring substrate 2. It is possible to suppress or prevent warping of the wiring board 2 due to a difference in thermal expansion coefficient between the semiconductor element 3 and the semiconductor element 3.
  • the influence of thermal expansion exerted on the wiring board 2 by the first reinforcing member 4 and the second reinforcing member 5 becomes the wiring board.
  • the influence of thermal expansion exerted on the wiring board 2 by the first reinforcing member 4 and the second reinforcing member 5 becomes the wiring board.
  • the heat from the semiconductor element 3 is transferred to the heat conductive material. It can transmit efficiently to the 1st reinforcement member 4 via 6, can escape via the 1st reinforcement member, and is excellent in heat dissipation. That is, the heat from the semiconductor element 3 is released to the outside through the heat conductive material 6, the first reinforcing member 4, the heat transfer post 24, the second reinforcing member 5, and the heat transfer bump 91, thereby the semiconductor package. The heat dissipation of 1 can be improved.
  • the semiconductor package 1 can release the heat from the semiconductor element 3 through the wiring board 2 and is excellent in heat dissipation.
  • the heat dissipation of the semiconductor package 1 can be enhanced.
  • the semiconductor package 1 as described above can be manufactured, for example, in the same manner as the first semiconductor package.
  • FIG. 30 is a cross-sectional view schematically showing a semiconductor device according to an embodiment of the present invention.
  • the semiconductor device 100 includes a mother board (substrate) 200 and a semiconductor package 1 mounted on the mother board 200.
  • the metal bumps 71 of the semiconductor package 1 are joined to the terminals (not shown) of the mother board 200. Thereby, the semiconductor package 1 and the mother board 200 are electrically connected, and electrical signals are transmitted between them. In addition, the heat of the semiconductor package 1 can be released to the mother board 200 through this joint.
  • the heat transfer bumps 91 of the semiconductor package 1 are joined to terminals for heat dissipation (not shown) of the mother board 200.
  • the heat of the semiconductor package 1 can be efficiently released to the mother board 200 through this joint.
  • a heat transfer bump 91 is made of the same material as that of the metal bump 71 described above, the heat transfer bump 91 can be bonded to the mother board 200 at the same time as the metal bump 71 is bonded.
  • the semiconductor package 1 having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
  • FIG. 31 is a cross-sectional view schematically showing a semiconductor package according to the second embodiment of the present invention.
  • the upper side in FIG. 31 is referred to as “upper” and the lower side is referred to as “lower”.
  • each part of the semiconductor package is exaggerated.
  • the surface of the first reinforcing member 4 opposite to the substrate 21 and the surface of the semiconductor element 3 opposite to the substrate 21 are located on the same surface. is doing.
  • the average thickness of the semiconductor element 3 is set to be relatively thin.
  • t3 / t4 is preferably 0.5 or less, and more preferably 0.4 or less. More preferably, it is 0.1 or more and 0.4 or less.
  • the average thickness of the first reinforcing member 4 is set to be thicker than the average thickness of the second reinforcing member 5.
  • the average thickness of the first reinforcing member 4 is that the average thickness of the semiconductor element 3 is thin and the rigidity is small. In order to prevent it, it is set relatively thick. On the other hand, since the average thickness of the semiconductor element 3 is relatively thin, the amount of warpage due to the difference in thermal expansion coefficient from the wiring board 2 becomes large. Therefore, it is important to improve the symmetry of the semiconductor package 1 in the thickness direction, and the average thickness of the second reinforcing member 5 needs to be relatively thin. Thereby, the average thickness of the first reinforcing member 4 is set to be thicker than the average thickness of the second reinforcing member 5.
  • t1 / t2 is preferably 1.1 to 40, and preferably 1.5 to 10. It is more preferable.
  • This second embodiment can also be applied to the semiconductor device described above.
  • the first reinforcing member 4 is provided so as to surround the semiconductor element 3 over the entire circumference of the semiconductor element 3, but is not limited thereto, and for example, the semiconductor element 3.
  • a missing portion (notch) may be formed in a part of the periphery of the.
  • the heat transfer post 24 penetrating the substrate 21 is used as the heat conductive portion that connects the first reinforcing member 4 and the second reinforcing member 5, but is not limited thereto.
  • a heat conducting member (metal member) provided outside the substrate 21 may be used.
  • the heat conducting member may be bonded (bonded) to the substrate 21, the first reinforcing member 4, and the second reinforcing member 5 using a heat transfer adhesive, or the substrate 21, the first reinforcing member may be bonded from the side surface side of the substrate 21.
  • the reinforcing member 4 and the second reinforcing member 5 may be held from above and below.
  • the opening formed in the second reinforcing member 5 may not correspond to each metal bump 71 on a one-to-one basis. That is, an opening may be formed in the second reinforcing member 5 so that one corresponds to the plurality of metal bumps 71.
  • the present invention can provide a semiconductor package and a semiconductor device that can prevent the occurrence of defects due to heat.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　本発明の目的は、熱による不具合の発生を防止することができる半導体パッケージおよび半導体装置を提供することにあり、本発明は、基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有することを特徴とする半導体パッケージを第１半導体パッケージとして提供する。

Description

半導体パッケージおよび半導体装置
　本発明は、半導体パッケージおよび半導体装置に関する。
　近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体パッケージは、従来にも増して益々小型化かつ多ピン化が進んできている。
　半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）と言った、エリア実装型の新しいパッケージ方式が提案されている（例えば、特許文献１参照）。
　ＢＧＡやＣＳＰ等の新しいパッケージに用いられるインターポーザは、一般に、繊維基材に樹脂組成物を含浸してなる基板に導体パターンや導体ポストが形成されてなる。
　このようなインターポーザは、チップとの熱膨張係数差が大きい。また、インターポーザは、通常、チップよりも大面積となるため、チップと接触していない部分の面積が大きい。このようなチップと接触していない部分は、剛性が極めて低く、前述したようなチップとインターポーザの熱膨張差に起因して反りやすく、電気的接続の信頼性を低下させるという問題があった。
　また、チップは発熱するため、インターポーザには優れた放熱性が要求されている。また、このような半導体パッケージの製造時においては、優れた作業性が要求される。
特開２００２－２７０７１６号公報
　本発明の目的は、熱による不具合の発生を防止することができる半導体パッケージおよび半導体装置を提供することである。
　このような目的は、第１半導体パッケージである下記（１）～（７）により達成される。
　（１）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有することを特徴とする半導体パッケージ。
　（２）　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている上記（１）に記載の半導体パッケージ。
　（３）　前記第１補強部材および前記第２補強部材は、それぞれ、板状をなしている上記（１）または（２）に記載の半導体パッケージ。
　（４）　前記第２導体パターンの前記基板と反対側の面には、複数の金属バンプが接合され、
　前記第２補強部材は、前記各金属バンプに非接触で前記各金属バンプを囲むように形成された複数の開口部を有する上記（１）ないし（３）のいずれかに記載の半導体パッケージ。
　（５）　前記第１補強部材および前記第２補強部材は、それぞれ、前記半導体素子との熱膨張係数差が７ｐｐｍ／℃以下である上記（１）ないし（４）のいずれかに記載の半導体パッケージ。
　（６）　前記第１補強部材および前記第２補強部材は、それぞれ、金属材料で構成されている上記（１）ないし（５）のいずれかに記載の半導体パッケージ。
　（７）　前記金属材料は、Ｆｅ－Ｎｉ系合金である上記（６）に記載の半導体パッケージ。
　さらに、上記目的は、第２半導体パッケージである下記（８）～（１８）により達成される。
　（８）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材とを有し、
　前記第１補強部材の一部が前記半導体素子と接触していることを特徴とする半導体パッケージ。
　（９）　前記第１補強部材は、本体部と、該本体部から前記半導体素子に向って突出するように形成された凸部とを有し、
　前記凸部が前記半導体素子と接触している上記（８）に記載の半導体パッケージ。
　（１０）　前記凸部の前記基板と反対側の面が、前記半導体素子の前記基板側の面と接触している上記（９）に記載の半導体パッケージ。
　（１１）　前記第１補強部材は、板状をなしており、
　前記本体部の前記基板側の面と、前記凸部の前記基板側の面とが同一面上に位置している上記（９）または（１０）に記載の半導体パッケージ。
　（１２）　前記本体部は、前記半導体素子の側端部との間に隙間を介して前記半導体素子の周囲を囲むように設けられている上記（９）ないし（１１）のいずれかに記載の半導体パッケージ。
　（１３）　前記凸部は、前記本体部の内周部に、該本体部の全周に亘って形成されている上記（１２）に記載の半導体パッケージ。
　（１４）　前記凸部は、前記半導体素子の全周に亘って、該半導体素子と接触している上記（１３）に記載の半導体パッケージ。
　（１５）　前記凸部は、前記半導体素子の角部と接触している上記（９）ないし（１４）のいずれかに記載の半導体パッケージ。
　（１６）　前記第１補強部材は、板状をなしている上記（８）ないし（１５）のいずれかに記載の半導体パッケージ。
　（１７）　前記第１補強部材の前記基板と反対側の面と、前記半導体素子の前記基板と反対側の面とが同一面上に位置している上記（１６）に記載の半導体パッケージ。
　（１８）　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材を有する上記（８）ないし（１７）のいずれかに記載の半導体パッケージ。
　また、本発明の第２半導体パッケージでは、前記第１補強部材と前記第２補強部材とを接続し、前記基板よりも熱伝導性の高い熱伝導部を有することが好ましい。
　本発明の第２半導体パッケージでは、前記熱伝導部は、前記基板をその厚さ方向に貫通するものであることが好ましい。
　また、本発明の第２半導体パッケージでは、前記熱伝導部は、電気信号の伝送に寄与しないものであることが好ましい。
　さらに、上記目的は、第３半導体パッケージである下記（１９）～（２７）により達成される。
　（１９）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材とを有し、
　前記第１補強部材と前記半導体素子との間に隙間を有し、該隙間の全部または一部に、前記基板よりも熱伝導性の高い熱伝導性材料を充填したことを特徴とする半導体パッケージ。
　（２０）　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている上記（１９）に記載の半導体パッケージ。
　（２１）　前記第１補強部材は、前記半導体素子の周囲を囲み、前記半導体素子の全周に亘って前記半導体素子との間に隙間が形成されるように設けられており、
　前記熱伝導性材料は、前記隙間全体に充填されている上記（１９）に記載の半導体パッケージ。
　（２２）　前記熱伝導性材料の熱伝導率は、０．５～１００Ｗ／（ｍ・Ｋ）である上記（１９）ないし（２１）のいずれかに記載の半導体パッケージ。
　（２３）　前記熱伝導性材料は、絶縁性を有している上記（１９）ないし（２２）のいずれかに記載の半導体パッケージ。
　（２４）　前記熱伝導性材料は、樹脂組成物で構成されている上記（１９）ないし（２３）のいずれかに記載の半導体パッケージ。
　（２５）　前記第１補強部材は、板状をなしている上記（１９）ないし（２４）のいずれかに記載の半導体パッケージ。
　（２６）　前記第１補強部材の前記基板と反対側の面と、前記半導体素子の前記基板と反対側の面とが同一面上に位置している上記（２５）に記載の半導体パッケージ。
　（２７）　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材を有する上記（１９）ないし（２６）のいずれかに記載の半導体パッケージ。
　また、本発明の第３半導体パッケージでは、前記第１補強部材と前記第２補強部材とを接続し、前記基板よりも熱伝導性の高い熱伝導部を有することが好ましい。
　本発明の第３半導体パッケージでは、前記熱伝導部は、前記基板をその厚さ方向に貫通するものであることが好ましい。
　また、本発明の第３半導体パッケージでは、前記熱伝導部は、電気信号の伝送に寄与しないものであることが好ましい。
　さらに、上記目的は、第４半導体パッケージである下記（２８）～（３８）により達成される。
　（２８）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
　前記第１補強部材および前記半導体素子の前記基板と反対側の面に、前記第１補強部材と前記半導体素子との間にまたがるように設置され、前記基板よりも熱伝導性の高い第１の熱伝導部とを有することを特徴とする半導体パッケージ。
　（２９）　前記第１の熱伝導部は、それ自体が放熱性を有するヒートシンクである上記（２８）に記載の半導体パッケージ。
　（３０）　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている上記（２８）または（２９）に記載の半導体パッケージ。
　（３１）　前記第１補強部材は、前記半導体素子の側端部との間に隙間を介して前記半導体素子の周囲を囲むように設けられている上記（２８）または（２９）に記載の半導体パッケージ。
　（３２）　前記第１の熱伝導部は、前記隙間を横断している部位に放熱フィンを有する上記（３１）に記載の半導体パッケージ。
　（３３）　前記第１の熱伝導部の熱伝導率は、１０～１０００Ｗ／（ｍ・Ｋ）である上記（２８）ないし（３２）のいずれかに記載の半導体パッケージ。
　（３４）　前記第１の熱伝導部は、金属材料で構成されている上記（２８）ないし（３３）のいずれかに記載の半導体パッケージ。
　（３５）　前記第１の熱伝導部の熱膨張係数は、前記基板の熱膨張係数よりも小さい上記（２８）ないし（３４）のいずれかに記載の半導体パッケージ。
　（３６）　前記第１補強部材は、板状をなしている上記（２８）ないし（３５）のいずれかに記載の半導体パッケージ。
　（３７）　前記第１補強部材の前記基板と反対側の面と、前記半導体素子の前記基板と反対側の面とが同一面上に位置している上記（３６）に記載の半導体パッケージ。
　（３８）　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材を有する上記（２８）ないし（３７）のいずれかに記載の半導体パッケージ。
　また、本発明の第４半導体パッケージでは、前記第１補強部材と前記第２補強部材とを接続し、前記基板よりも熱伝導性の高い熱伝導部を有することが好ましい。
　本発明の第４半導体パッケージでは、前記熱伝導部は、前記基板をその厚さ方向に貫通するものであることが好ましい。
　また、本発明の第４半導体パッケージでは、前記熱伝導部は、電気信号の伝送に寄与しないものであることが好ましい。
　このような目的は、第５半導体パッケージである下記（３９）～（４６）により達成される。
　（３９）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される板状の半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい板状の補強部材とを有し、
　前記補強部材の前記基板と反対側の面が前記半導体素子の前記基板と反対側の面と同一面上またはそれよりも前記基板側に位置していることを特徴とする半導体パッケージ。
　（４０）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有し、
　前記第１補強部材の前記基板と反対側の面が前記半導体素子の前記基板と反対側の面と同一面上またはそれよりも前記基板側に位置していることを特徴とする半導体パッケージ。
　（４１）　前記第１補強部材の厚さが前記半導体素子の厚さと同等またはそれ以下である上記（４０）に記載の半導体パッケージ。
　（４２）　前記第１補強部材は、前記半導体素子の周囲を囲むように枠状をなしている上記（４０）または（４１）に記載の半導体パッケージ。
　（４３）　前記第１補強部材の内側の側面は、前記半導体素子の側面との間の隙間の幅が前記基板側に向けて漸減するように傾斜している上記（４２）に記載の半導体パッケージ。
　（４４）　前記第１補強部材は、その外側から内側に向けて厚さが漸減している上記（４２）または（４３）に記載の半導体パッケージ。
　（４５）　前記第１補強部材および前記第２補強部材の熱膨張係数は、それぞれ、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下である上記（４０）ないし（４４）のいずれかに記載の半導体パッケージ。
　（４６）　前記第１補強部材および前記第２補強部材は、それぞれ、前記半導体素子との熱膨張係数差が７ｐｐｍ／℃以下である上記（４０）ないし（４５）のいずれかに記載の半導体パッケージ。
　上記目的は、下記（４７）～（５４）の本発明の第６半導体パッケージにより達成される。
　（４７）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有し、
　前記第１補強部材の熱膨張係数と前記第２補強部材の熱膨張係数とが互いに異なることを特徴とする半導体パッケージ。
　（４８）　前記第１補強部材の熱膨張係数と前記第２補強部材の熱膨張係数との差は、前記基板の熱膨張または熱収縮に伴う反りを防止または抑制するように設定されている上記（４７）に記載の半導体パッケージ。
　（４９）　前記第１補強部材の熱膨張係数は、前記第２補強部材の熱膨張係数よりも大きい上記（４７）または（４８）に記載の半導体パッケージ。
　（５０）　前記第１補強部材および前記第２補強部材の熱膨張係数は、それぞれ、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下である上記（４７）ないし（４９）のいずれかに記載の半導体パッケージ。
　（５１）　前記第１補強部材および前記第２補強部材は、それぞれ、前記半導体素子との熱膨張係数差が７ｐｐｍ／℃以下である上記（４７）ないし（５０）のいずれかに記載の半導体パッケージ。
　（５２）　前記第１補強部材および前記第２補強部材のうちの少なくとも一方は、Ｆｅ－Ｎｉ系合金で構成されている上記（４７）ないし（５１）のいずれかに記載の半導体パッケージ。
　（５３）　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている上記（４８）ないし（５２）のいずれかに記載の半導体パッケージ。
　（５４）　前記第１補強部材および前記第２補強部材は、それぞれ、板状をなしている上記（４８）ないし（５３）のいずれかに記載の半導体パッケージ。
　上記目的は、下記（５５）～（６４）の本発明の第７半導体パッケージにより達成される。
　（５５）　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有し、
　前記第１補強部材の平均厚さと前記第２補強部材の平均厚さとが異なることを特徴とする半導体パッケージ。
　（５６）　前記第１補強部材の平均厚さは、前記第２補強部材の平均厚さよりも厚い上記（５５）に記載の半導体パッケージ。
　（５７）　前記第１補強部材の平均厚さをｔ１、前記第２補強部材の平均厚さをｔ２としたとき、ｔ１／ｔ２は、１．１～４０である上記（５６）に記載の半導体パッケージ。
　（５８）　前記第２補強部材の平均厚さは、前記第１補強部材の平均厚さよりも厚い上記（５５）に記載の半導体パッケージ。
　（５９）　前記第１補強部材の平均厚さをｔ１、前記第２補強部材の平均厚さをｔ２としたとき、ｔ１／ｔ２は、０．０２～０．９８である上記（５８）に記載の半導体パッケージ。
　（６０）　前記第１補強部材および前記第２補強部材の平均厚さは、それぞれ、０．０２ｍｍ以上０．８ｍｍ以下である上記（５５）ないし（５６）のいずれかに記載の半導体パッケージ。
　（６１）　前記第１補強部材の構成材料と前記第２補強部材の構成材料とが同一である上記（５５）ないし（６０）のいずれかに記載の半導体パッケージ。
　（６２）　前記第１補強部材および前記第２補強部材のうちの少なくとも一方は、Ｆｅ－Ｎｉ系合金で構成されている上記（５５）ないし（６１）のいずれかに記載の半導体パッケージ。
　（６３）　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている上記（５５）ないし（６２）のいずれかに記載の半導体パッケージ。
　（６４）　前記第１補強部材および前記第２補強部材は、それぞれ、板状をなしている上記（５５）ないし（６３）のいずれかに記載の半導体パッケージ。
　また、本発明の第７半導体パッケージでは、前記第１補強部材と前記第２補強部材とを接続し、前記基板よりも熱伝導性の高い熱伝導部を有することが好ましい。
　本発明の第７半導体パッケージでは、前記熱伝導部は、前記基板をその厚さ方向に貫通するものであることが好ましい。
　また、本発明の第７半導体パッケージでは、前記熱伝導部は、電気信号の伝送に寄与しないものであることが好ましい。
　さらに、上記目的を達成するために、本発明は上記第１～第７半導体パッケージを備えることを特徴とする半導体装置を提供する。
　本発明の第１半導体パッケージによれば、半導体素子と接合された部分以外の部分においても、配線基板（インターポーザ）の両面が第１補強部材および第２補強部材により補強されるため、半導体パッケージ全体の剛性が増す。特に、第１補強部材および第２補強部材の熱膨張係数がそれぞれ基板よりも小さいため、半導体素子が配線基板の全面に亘って設けられているのと同様に、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができ、その結果、半導体素子と基板を接続する金属バンプの接続信頼性、基板内部の導体パターン・導体ポストの接続信頼性、および、基板とマザーボードを接続する金属バンプの接続信頼性を向上させる。
　また、配線基板自体の剛性を高める必要がなく、配線基板の厚さを薄くすることができるので、配線基板の厚さ方向での熱伝導性を高めることができる。そのため、本発明の半導体パッケージは、半導体素子からの熱を配線基板を介して逃すことができ、放熱性に優れる。また、半導体素子および配線基板の昇温を抑えることができるので、この点でも、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　本発明の第２の半導体パッケージによれば、半導体素子と接合された部分以外の部分においても、配線基板（インターポーザ）の一方の面が第１補強部材により補強されるため、半導体パッケージ全体の剛性が増す。特に、第１補強部材の熱膨張係数が基板よりも小さいため、半導体素子が配線基板の全面に亘って設けられているのと同様に、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　また、本発明の第２半導体パッケージでは、第１補強部材の一部が半導体素子と接触しているので、半導体素子からの熱を第１補強部材へ効率的に伝達し、その第１補強部材を介して逃がすことができ、放熱性に優れる。また、第１補強部材を設けることにより、配線基板自体の剛性を高める必要がなく、配線基板の厚さを薄くすることができるので、配線基板の厚さ方向での熱伝導性を高めることができる。そのため、本発明の半導体パッケージは、半導体素子からの熱を配線基板を介して逃すことができ、放熱性に優れる。また、半導体素子および配線基板の昇温を抑えることができるので、この点でも、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　本発明の第３半導体パッケージによれば、半導体素子と接合された部分以外の部分においても、配線基板（インターポーザ）の一方の面が第１補強部材により補強されるため、半導体パッケージ全体の剛性が増す。特に、第１補強部材の熱膨張係数が基板よりも小さいため、半導体素子が配線基板の全面に亘って設けられているのと同様に、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　また、第１補強部材と半導体素子との間の隙間に、基板よりも熱伝導性の高い熱伝導性材料が充填されているので、半導体素子からの熱を熱伝導性材料を介して第１補強部材へ効率的に伝達し、その第１補強部材を介して逃がすことができ、放熱性に優れる。また、第１補強部材を設けることにより、配線基板自体の剛性を高める必要がなく、配線基板の厚さを薄くすることができるので、配線基板の厚さ方向での熱伝導性を高めることができる。そのため、本発明の第３半導体パッケージは、半導体素子からの熱を配線基板を介して逃すことができ、放熱性に優れる。また、半導体素子および配線基板の昇温を抑えることができるので、この点でも、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　本発明の第４半導体パッケージによれば、半導体素子と接合された部分以外の部分においても、配線基板（インターポーザ）の一方の面が第１補強部材により補強されるため、半導体パッケージ全体の剛性が増す。特に、第１補強部材の熱膨張係数が基板よりも小さいため、半導体素子が配線基板の全面に亘って設けられているのと同様に、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　また、第１補強部材と半導体素子との間にまたがるように設置され、基板よりも熱伝導性の高い第１の熱伝導部を有しているので、半導体素子からの熱を第１の熱伝導部を介して第１補強部材へ効率的に伝達し、その第１補強部材を介して逃がすことができ、放熱性に優れる。また、第１補強部材を設けることにより、配線基板自体の剛性を高める必要がなく、配線基板の厚さを薄くすることができるので、配線基板の厚さ方向での熱伝導性を高めることができる。そのため、本発明の第４半導体パッケージは、半導体素子からの熱を配線基板を介して逃すことができ、放熱性に優れる。また、半導体素子および配線基板の昇温を抑えることができるので、この点でも、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　本発明の第５半導体パッケージによれば、半導体素子と接合された部分以外の部分においても、配線基板（インターポーザ）が補強部材により補強されるため、半導体パッケージ全体の剛性が増す。これにより、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　また、配線基板自体の剛性を高める必要がなく、配線基板の厚さを薄くすることができるので、配線基板の厚さ方向での熱伝導性を高めることができる。そのため、本発明の第５半導体パッケージは、半導体素子からの熱を配線基板を介して逃すことができ、放熱性に優れる。
　また、補強部材（第１補強部材）の厚さが半導体素子の厚さと同等またはそれ以下であるため、半導体パッケージを製造する際に、配線基板上に補強部材を接合した状態で半導体素子を設置する場合、その半導体素子の設置（マウント作業）の作業性が優れたものとなる。
　このようなことから、本発明の第５半導体パッケージは、製造時の作業性を優れたものとするとともに、半導体素子の熱による不具合の発生を防止することができる。
　本発明の第６半導体パッケージによれば、第１補強部材と第２補強部材との熱膨張係数差に起因して配線基板に作用する力により、配線基板と半導体素子との熱膨張係数差に起因して配線基板に作用する力を相殺または緩和させることができる。そのため、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　本発明の第７半導体パッケージによれば、半導体素子と接合された部分以外の部分においても、配線基板（インターポーザ）の一方の面が第１補強部材により補強され、他方の面が第２補強部材により補強されるため、半導体パッケージ全体の剛性が増す。特に、第１補強部材および第２補強部材の熱膨張係数がそれぞれ基板よりも小さいため、半導体素子が配線基板の全面に亘って設けられているのと同様に、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。そして、第１補強部材の平均厚さと第２補強部材の平均厚さとを異ならせることで、第１補強部材が配線基板に与える熱膨張の影響と第２補強部材が配線基板に与える熱膨張の影響とに差を生じさせることにより、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りをさらに抑制または防止することができる。
　また、配線基板自体の剛性を高める必要がなく、配線基板の厚さを薄くすることができるので、配線基板の厚さ方向での熱伝導性を高めることができる。そのため、本発明の第７半導体パッケージは、半導体素子からの熱を配線基板を介して逃すことができ、放熱性に優れる。また、半導体素子および配線基板の昇温を抑えることができるので、この点でも、配線基板と半導体素子との熱膨張係数差に起因する配線基板の反りを抑制または防止することができる。
　また、本発明の半導体装置によれば、前述したような半導体パッケージを備えるので、信頼性に優れる。
本発明の第１半導体パッケージの第１実施形態、第３および第６半導体パッケージに係る半導体パッケージを模式的に示す断面図である。 本発明の第１、第３、および第５～７半導体パッケージを示す上面図である。 本発明の第１～第７半導体パッケージを示す下面図である。 第１、第３、第６、および第７半導体パッケージの製造方法の一例を示す図である。 本発明の第１半導体パッケージの第１実施形態、第３および第６半導体パッケージを備える半導体装置を模式的に示す断面図である。 本発明の第１半導体パッケージの第２実施形態に係る半導体パッケージを模式的に示す断面図である。 図６に示す半導体パッケージの製造方法の一例を示す図である。 図６に示す半導体パッケージの製造方法の一例を示す図である。 図６に示す半導体パッケージの製造方法の一例を示す図である。 本発明の第２半導体パッケージの第１実施形態に係る半導体パッケージを模式的に示す断面図である。 図１０に示す半導体パッケージを示す上面図である。 図１０に示す半導体パッケージにおける第１補強部材と半導体素子とが接触している部位の近傍を示す断面図である。 図１０に示す半導体パッケージの製造方法の一例を示す図である。 本発明の第２半導体パッケージの実施形態に係る半導体装置を模式的に示す断面図である。 本発明の第２半導体パッケージの第２実施形態に係る半導体パッケージを模式的に示す断面図である。 本発明の第２半導体パッケージの第３実施形態に係る半導体パッケージを摸式的に示す上面図である。 本発明の第３半導体パッケージの他の構成例を示す上面図である。 本発明の第４半導体パッケージの第１実施形態に係る半導体パッケージを模式的に示す断面図である。 図１８に示す半導体パッケージを示す上面図である。 図１８に示す半導体パッケージの製造方法の一例を示す図である。 本発明の第４半導体パッケージの第１実施形態に係る半導体装置を模式的に示す断面図である。 本発明の第４半導体パッケージの第２実施形態に係る半導体パッケージを模式的に示す断面図である。 本発明の第４半導体パッケージの第３実施形態に係る半導体パッケージを模式的に示す断面図である。 本発明の第５半導体パッケージにおける第１実施形態に係る半導体パッケージを模式的に示す断面図である。 図２４に示す半導体パッケージの製造方法の一例を示す図である。 本発明の第５半導体パッケージにおける第２実施形態に係る半導体パッケージを模式的に示す断面図である。 本発明の第５半導体パッケージにおける第３実施形態に係る半導体パッケージを模式的に示す断面図である。 本発明の第５半導体装置の実施形態の一例を模式的に示す断面図である。 本発明の第７半導体パッケージにおける第１実施形態に係る半導体パッケージを模式的に示す断面図である。 本発明の第７半導体パッケージにおける第１実施形態に係る半導体パッケージを備えた半導体装置を模式的に示す断面図である。 本発明の第７半導体パッケージにおける第２実施形態を模式的に示す断面図である。
　以下、添付図面に基づき、本発明の半導体パッケージおよび半導体装置の好適な実施形態について説明する。
　まず、第１の半導体パッケージについて説明する。
＜第１実施形態＞
　（半導体パッケージ）
　まず、本発明の半導体パッケージを説明する。
　図１は、本発明の第１実施形態に係る半導体パッケージを模式的に示す断面図、図２は、図１に示す半導体パッケージを示す上面図、図３は、図１に示す半導体パッケージを示す下面図、図４は、図１に示す半導体パッケージの製造方法の一例を示す図である。
なお、以下の説明では、説明の便宜上、図１中の上側を「上」、下側を「下」と言う。また、図１ないし４では、それぞれ、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　図１に示すように、半導体パッケージ１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、第１補強部材４と、第２補強部材５とを有する。
　このような半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２（具体的には後述する基板２１）よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、配線基板２自体の剛性を高める必要がなく、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　以下、半導体パッケージ１の各部を順次詳細に説明する。
　［配線基板］
　配線基板２は、半導体素子３を支持する基板であり、例えば、その搭載した半導体素子３と後述するようなマザーボード２００との電気的接続を中継する中継基板（インターポーザ）である。また、配線基板２は、その平面視形状は、通常、正方形、長方形等の四角形とされる。
　配線基板２は、基板２１と、導体パターン２２１、２２２、２２３、２２４と、導体ポスト２３１、２３２、２３３、２３４と、伝熱ポスト２４とを有している。
　なお、本実施形態では、導体パターン２２１は、基板２１の一方の面側に設けられた第１導体パターンを構成し、導体パターン２２４は、基板２１の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンを構成する。
　基板２１は、複数（本実施形態では５層）の絶縁層２１１、２１２、２１３、２１４、２１５で構成されている。より具体的には、基板２１は、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５がこの順で積層されて構成されている。なお、基板２１を構成する絶縁層の数は、これに限定されず、１～４層であってもよいし、６層以上であってもよい。
　各絶縁層２１１、２１２、２１３、２１４、２１５は、絶縁性を有する材料で構成されている。
　具体的には、各絶縁層２１１、２１２、２１３、２１４、２１５は、基材（繊維基材）と、その基材に含浸された樹脂組成物とで構成されている。
　基材は、各絶縁層２１１、２１２、２１３、２１４、２１５の芯材として用いられるものである。このような基材を有することにより、基板２１の剛性を高めることができる。
　基材としては、例えば、ガラス織布、ガラス不織布等のガラス繊維で構成されたガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等が挙げられる。これらの中でも、かかる基材としては、ガラス繊維基材が好ましい。これにより、基板２１の剛性を高めるとともに、基板２１の薄型化を図ることができる。さらに、基板２１の熱膨張係数も小さくすることができる。
　このようなガラス繊維基材を構成するガラスとしては、例えば、Ｅガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス等が挙げられる。これらの中でもＴガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによって基板２１の熱膨張係数を小さくすることができる。
　また、絶縁層２１１、２１２、２１３、２１４、２１５が基材を含む場合、絶縁層２１１、２１２、２１３、２１４、２１５における基材の含有率は、それぞれ、３０～７０ｗｔ％であることが好ましく、４０～６０ｗｔ％であることがより好ましい。これにより、これらの絶縁層のひび割れ等の破損を確実に防ぎつつ、各絶縁層の電気絶縁性および熱膨張係数を十分に低いものとすることができる。なお、絶縁層２１１、２１２、２１３、２１４、２１５のうちの少なくとも１層は、基材を含まずに樹脂組成物のみで構成されていてもよい。
　このような基材に含浸される樹脂組成物は、樹脂材料が含まれている。かかる樹脂材料としては、熱硬化性樹脂が好適に用いられる。
　前記熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
　これらの中でも、特に、シアネート樹脂が好ましい。これにより、基板２１の熱膨張係数を十分に小さくすることができる。さらに、基板２１の電気特性（低誘電率、低誘電正接等）を優れたものとすることができる。
　また、前記樹脂組成物は、フィラーを含むのが好ましい。すなわち、絶縁層２１１、２１２、２１３、２１４、２１５は、それぞれ、フィラーを含むことが好ましい。これにより、絶縁層２１１、２１２、２１３、２１４、２１５の熱膨張係数を低くすることができる。
　前記フィラーとしては、各種無機フィラーまたは有機フィラーが挙げられる。
　無機フィラー（無機充填材）としては、例えば、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム（軽質、重質）、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛が挙げられる。
　また、有機フィラーとしては、合成樹脂粉末が挙げられる。この合成樹脂粉末としては、例えば、アルキド樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリエステル、アクリル樹脂、アセタール樹脂、ポリエチレン、ポリエーテル、ポリカーボネート、ポリアミド、ポリスルホン、ポリスチレン、ポリ塩化ビニル、フッ素樹脂、ポリプロピレン、エチレン－酢酸ビニル共重合体等の各種熱硬化性樹脂または熱可塑性樹脂の粉末、またはこれらの樹脂の共重合体の粉末が挙げられる。また、有機フィラーの他の例としては、芳香族または脂肪族ポリアミド繊維、ポリプロピレン繊維、ポリエステル繊維、アラミド繊維等が挙げられる。
　前述したようなフィラーの中でも、無機フィラーを用いるのが好ましい。これにより、絶縁層２１１、２１２、２１３、２１４、２１５の熱膨張係数を効果的に低めることができる。また、絶縁層２１１、２１２、２１３、２１４、２１５の伝熱性を高めることもできる。
　特に、無機フィラーの中でも、シリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。
　無機フィラーの平均粒子径は、特に限定されないが、０．０５～２．０μｍが好ましく、特に０．１～１．０μｍが好ましい。これにより、絶縁層２１１、２１２、２１３、２１４、２１５中で、無機フィラーは、より均一に分散することができ、絶縁層２１１、２１２、２１３、２１４、２１５の物理的強度および絶縁性を特に優れたものとすることができる。
　なお、上記無機フィラーの平均粒子径は、例えば、粒度分布計（ＨＯＲＩＢＡ製、ＬＡ－５００）により測定することができる。また、本明細書において、平均粒子径とは、体積基準での平均粒子径を指す。
　絶縁層２１１、２１２、２１３、２１４、２１５における無機充填材の含有量は、それぞれ、特に限定されないが、基材を除く樹脂組成物を１００ｗｔ％としたときに、３０～８０ｗｔ％が好ましく、特に４５～７５ｗｔ％が好ましい。含有量が前記範囲内であると、絶縁層２１１、２１２、２１３、２１４、２１５は、熱膨張係数が十分に低く、吸湿性が特に低いものとなる。
　また、前記樹脂組成物は、前述した熱硬化性樹脂の他、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂含んでいてもよい。
　また、前記樹脂組成物は、必要に応じて、顔料、酸化防止剤等の上記成分以外の添加物を含んでいてもよい。
　また、絶縁層２１１、２１２、２１３、２１４、２１５は、互いに同じ材料で構成されていてもよいし、互いに異なる材料で構成されていてもよい。
　上述したような複数の層で構成された基板２１の平均厚さは、特に限定されないが、３０μｍ以上８００μｍ以下であることが好ましく、３０μｍ以上４００μｍ以下であることがより好ましい。
　このような基板２１の絶縁層２１１と絶縁層２１２の間には、導体パターン２２１が介挿されている。また、絶縁層２１２と絶縁層２１３との間には、導体パターン２２２が介挿されている。また、絶縁層２１３と絶縁層２１４との間には、導体パターン２２３が介挿されている。また、絶縁層２１４と絶縁層２１５との間には、導体パターン２２４が介挿されている。
　この導体パターン２２１、２２２、２２３、２２４は、それぞれ、複数の配線を有する回路として機能するものである。
　導体パターン２２１、２２２、２２３、２２４の構成材料としては、導電性を有するものであれば、特に限定されず、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。中でも、かかる構成材料としては、銅および銅系合金を用いるのが好ましい。銅および銅系合金は、電気伝導率が比較的高いものである。そのため、配線基板２の電気的特性を良好なものとすることができる。また、銅および銅系合金は熱伝導性にも優れるので、配線基板２の放熱性を向上させることもできる。
　また、導体パターン２２１、２２２、２２３、２２４の平均厚さは、特に限定されないが、５μｍ以上３０μｍ以下であることが好ましい。
　また、絶縁層２１１には、その厚さ方向に貫通するビアホールが形成され、そのビアホール内に導体ポスト（ビアポスト）２３１が設けられている。この導体ポスト２３１は、絶縁層２１１をその厚さ方向に貫通しており、上端部が半導体素子３に金属バンプ３１を介して接続されるとともに、下端部が導体パターン２２１に接続されている。これにより、導体パターン２２１と半導体素子３とが導通している。
　同様に、絶縁層２１２には、その厚さ方向に貫通する導体ポスト（ビアポスト）２３２が設けられている。この導体ポスト２３２は、上端部が導体パターン２２１に接続されるとともに、下端部が導体パターン２２２に接続されている。これにより、導体パターン２２１と導体パターン２２２とが導通している。
　また、絶縁層２１３には、その厚さ方向に貫通する導体ポスト（ビアポスト）２３３が設けられている。この導体ポスト２３３は、上端部が導体パターン２２２に接続されるとともに、下端部が導体パターン２２３に接続されている。これにより、導体パターン２２２と導体パターン２２３とが導通している。
　また、絶縁層２１４には、その厚さ方向に貫通する導体ポスト（ビアポスト）２３４が設けられている。この導体ポスト２３４は、上端部が導体パターン２２３に接続されるとともに、下端部が導体パターン２２４に接続されている。これにより、導体パターン２２３と導体パターン２２４とが導通している。
　また、絶縁層２１５には、その厚さ方向に貫通する複数の開口部が設けられ、その各開口部から導体パターン２２４の一部（端子）が露出している。そして、その導体パターン２２４の露出した各部分（端子）上には、金属バンプ７１が接合されている。すなわち、第２導体パターンである導体パターン２２４の基板２１と反対側の面には、複数の金属バンプ７１が接合されている。
　この金属バンプ７１は、半導体パッケージ１を例えば後述するようなマザーボードに対して電気的に接続するためのものである。
　本実施形態では、金属バンプ７１は、略球状をなしている。なお、金属バンプ７１の形状は、これに限定されない。
　金属バンプ７１の構成材料としては、特に限定されないが、例えば、錫－鉛系、錫－銀系、錫－亜鉛系、錫－ビスマス系、錫－アンチモン系、錫－銀－ビスマス系、錫－銅系、錫－銀－銅系等の各種ろう材（半田）を用いることができる。
　また、基板２１には、その厚さ方向に貫通する複数のビアホールが形成され、その各ビアホールに伝熱ポスト２４が設けられている。
　この各伝熱ポスト２４は、基板２１全体をその厚さ方向に貫通しており、上端が基板２１の上面から露出するとともに、下端が基板２１の下面から露出している。そして、伝熱ポスト２４は、上端が第１補強部材４に接触し、下端が第２補強部材５に接触している。これにより、各伝熱ポスト２４は、第１補強部材４と第２補強部材５とを接続している。
　この各伝熱ポスト（熱伝導部）２４は、前述した基板２１（絶縁層）よりも高い伝熱性（熱伝導性）を有する。これにより、第１補強部材４から伝熱ポスト２４を介して第２補強部材５へ熱を効率的に伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　また、この各伝熱ポスト２４は、基板２１をその厚さ方向に貫通するものであるため、公知の導体ポストと同様に、簡単かつ高精度に形成することができる。
　また、各伝熱ポスト２４は、中空であってもよいし、中実であってもよい。また、各伝熱ポスト２４の横断面形状としては、特に限定されず、例えば、円形、楕円形、多角形等が挙げられる。また、伝熱ポスト２４の数は、特に限定されず、任意であるが、配線基板２の機械的強度を損ねない程度に、できるだけ多くするのが好ましい。
各伝熱ポスト２４は、電気信号の伝送に寄与しないものである。これにより、第１補強部材４から伝熱ポスト２４を介して第２補強部材５へ熱をより効率的に伝達することができる。なお、伝熱ポスト２４、第１補強部材４、第２補強部材５等をグランドとして用いてもよい。
　本実施形態では、複数の伝熱ポスト２４は、配線基板２を平面視したときに、配線基板２の外周部に沿って互いに間隔を隔てて並設されている。特に、複数の伝熱ポスト２４は、配線基板２を平面視したときに、配線基板２の外周部に沿って周方向に等間隔で並設されているのが好ましい。これにより、配線基板２の温度分布を均一化することができる。
　また、複数の伝熱ポスト２４は、配線基板２を平面視したときに、前述した導体パターン２２１、２２２、２２３、２２４に重ならないように設けられている。これにより、伝熱ポスト２４の形成が簡単となるとともに、伝熱ポスト２４と導体パターン２２１、２２２、２２３、２２４との短絡を防止することができる。
　このような各伝熱ポスト２４の構成材料としては、前述した基板２１（絶縁層）よりも高い伝熱性を有するものであれば、特に限定されないが、金属材料を用いるのが好ましい。
　かかる金属材料としては、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。中でも、かかる金属材料としては、伝熱性に優れるので、銅、銅系合金、アルミ、アルミ系合金を用いるのが好ましい。銅および銅系合金は、熱伝導性に優れるので、配線基板２の放熱性を向上させることもできる。
　また、伝熱ポスト２４の構成材料は、前述した導体ポスト２３１～２３４の構成材料と異なっていてもよいが、導体ポスト２３１～２３４の構成材料（特に導体ポスト２３４の構成材料）と同じであるのが好ましい。これにより、伝熱ポスト２４を導体ポスト２３４の形成と同時に一括して形成することができる。そのため、半導体パッケージ１の製造が簡単化され、また、半導体パッケージ１を安価なものとすることができる。
　［半導体素子］
　半導体素子３は、例えば、集積回路素子（ＩＣ）であり、より具体的には、例えば、ロジックＩＣ、メモリおよび受発光素子等である。
　この半導体素子３は、前述した配線基板２の基板２１の上面（一方の面）に接合され、第１導体パターンである導体パターン２２１に電気的に接続されている。
　具体的には、半導体素子３は、その下面に、図示しない複数の端子が設けられており、その各端子が金属バンプ３１を介して、前述した配線基板２の導体ポスト２３１に電気的に接続されている。これにより、半導体素子３と配線基板２の導体パターン２２１とが電気的に接続されている。
　金属バンプ３１の構成材料としては、特に限定されないが、前述した金属バンプ７１と同様、例えば、錫－鉛系、錫－銀系、錫－亜鉛系、錫－ビスマス系、錫－アンチモン系、錫－銀－ビスマス系、錫－銅系、錫－銀－銅系等の各種ろう材（半田）を用いることができる。
　また、半導体素子３は、接着層３２を介して、配線基板２の上面に接着（接合）されている。
　この接着層３２は、接着性および絶縁性を有する材料で構成され、例えば、アンダーフィル材の硬化物で構成されている。
　アンダーフィル材としては、特に限定されず、公知のアンダーフィル材を用いることができるが、後述する絶縁材８１を形成するための半田接合用レジストと同様のものを用いることもできる。
　［第１補強部材］
　第１補強部材（スティフナー）４は、前述した配線基板２の基板２１の上面（一方の面）の、半導体素子３が接合されていない部分に接合されている。
　この第１補強部材４は、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。
　また、第１補強部材４は、板状をなしている。これにより、第１補強部材４の構成を簡単かつ小型なものとすることができる。
　このような第１補強部材４の基板２１と反対側の面（すなわち上面）は、半導体素子３の基板２１と反対側の面（すなわち上面）と同一面上またはそれよりも基板２１側（すなわち下側）に位置しているのが好ましい。これにより、半導体パッケージ１の製造に際し、第１補強部材４の設置後に半導体素子３を設置する場合、半導体素子３の設置が容易となる。
　本実施形態では、第１補強部材４の基板２１と反対側の面（すなわち上面）と、半導体素子３の基板２１と反対側の面（すなわち上面）とが同一面上に位置している。これにより、半導体パッケージ１を薄型化しつつ、配線基板２の反りを効果的に抑制または防止することができる。また、第１補強部材４の上面上に他の構造体（例えば、基板、半導体素子、ヒートシンク等）を設ける場合、その構造体の設置を安定的に行うことができる。
　なお、第１補強部材４および半導体素子３を封止樹脂でモールドしてもよい。
　また、第１補強部材４は、半導体素子３の周囲を囲むように設けられている。本実施形態では、第１補強部材４は、半導体素子３を囲むように環状（より具体的には四角環状）をなしている。これにより、第１補強部材４による配線基板２の剛性を高める効果を優れたものとすることができる。
　また、第１補強部材４は、半導体素子３との間の距離（第１補強部材４の内周面４１１と半導体素子３の外周面３３との間の距離）が半導体素子３の全周に亘って一定となるように形成されている。これにより、第１補強部材４および半導体素子３の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。また、後述する熱伝導性材料６を介した半導体素子３から第１補強部材への伝熱を効率的かつ均一に生じさせることができる。
　また、第１補強部材４は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であるのが好ましい。これにより、半導体素子３および第１補強部材４が一体的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。
　また、第１補強部材４の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、例えば、金属材料、セラミックス材料等を用いることができるが、金属材料を用いるのが好ましい。第１補強部材４が金属材料で構成されていると、第１補強部材４の放熱性を高めることができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　かかる金属材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、各種金属材料を用いることができるが、放熱性および低熱膨張を実現する観点から、Ｆｅを含む合金を用いるのが好ましい。
　かかるＦｅを含む合金としては、例えば、Ｆｅ－Ｎｉ系合金、Ｆｅ－Ｃｏ－Ｃｒ系合金、Ｆｅ－Ｃｏ系合金、Ｆｅ－Ｐｔ系合金、Ｆｅ－Ｐｄ合金等が挙げられ、特に、Ｆｅ－Ｎｉ系合金を用いるのが好ましい。
　このような金属材料は、放熱性に優れるだけでなく、熱膨張係数が低く、かつ、一般的な半導体素子３の熱膨張係数に近い熱膨張係数を有する。そのため、半導体素子３および第１補強部材４が一体的に配線基板２を補強することができる。
　Ｆｅ－Ｎｉ系合金としては、ＦｅおよびＮｉを含むものであれば、特に限定されず、ＦｅおよびＮｉの他に、残部（Ｍ）として、Ｃｏ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
　より具体的には、Ｆｅ－Ｎｉ系合金としては、例えば、Ｆｅ－３６Ｎｉ合金（インバー）等のＦｅ－Ｎｉ合金、Ｆｅ－３２Ｎｉ－５Ｃｏ合金（スーパーインバー）、Ｆｅ－２９Ｎｉ－１７Ｃｏ合金（コバール）、Ｆｅ－３６Ｎｉ－１２Ｃｏ合金（エリンバー）等のＦｅ－Ｎｉ－Ｃｏ合金、Ｆｅ－Ｎｉ－Ｃｒ－Ｔｉ合金、Ｎｉ－２８Ｍｏ－２Ｆｅ合金等のＮｉ－Ｍｏ－Ｆｅ合金等が挙げられる。また、Ｆｅ－Ｎｉ－Ｃｏ合金は、例えば、ＫＶ－２、ＫＶ－４、ＫＶ－６、ＫＶ－１５、ＫＶ－２５等のＫＶシリーズ（ＮＥＯＭＡＸマテリアル社製）、Ｎｉｖａｒｏｘ等の商品名で市販されている。また、Ｆｅ－Ｎｉ合金は、例えば、ＮＳ－５、Ｄ－１（ＮＥＯＭＡＸマテリアル社製）等の商品名で市販されている。また、Ｆｅ－Ｎｉ－Ｃｒ－Ｔｉ合金は、例えば、Ｎｉ－Ｓｐａｎ　Ｃ－９０２(大同スペシャルメタル社製)、ＥＬ－３(ＮＥＯＭＡＸマテリアル社製)等の商品名で市販されている。
　また、Ｆｅ－Ｃｏ－Ｃｒ系合金としては、Ｆｅ、ＣｏおよびＣｒを含むものであれば、特に限定されないが、例えば、Ｆｅ－５４Ｃｏ－９．５Ｃｒ（ステンレスインバー）等のＦｅ－Ｃｏ－Ｃｒ合金が挙げられる。なお、Ｆｅ－Ｃｏ－Ｃｒ系合金は、Ｆｅ、ＣｏおよびＣｒの他に、Ｎｉ、Ｔｉ、Ｍｏ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
　また、Ｆｅ－Ｃｏ系合金としては、ＦｅおよびＣｏを含むものであれば、特に限定されず、ＦｅおよびＣｏの他に、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
　また、Ｆｅ－Ｐｔ系合金としては、ＦｅおよびＰｔを含むものであれば、特に限定されず、ＦｅおよびＰｔの他に、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
　また、Ｆｅ－Ｐｄ系合金としては、ＦｅおよびＰｄを含むものであれば、特に限定されず、ＦｅおよびＰｄの他に、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
　特に、第１補強部材４の熱膨張係数は、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以上７ｐｐｍ／℃以下であるのがより好ましく、１ｐｐｍ／℃以上５ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第１補強部材４との熱膨張係数差を小さくし、これらが一体として配線基板２を補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
　また、第１補強部材４と半導体素子３との熱膨張係数差の絶対値は、７ｐｐｍ／℃以下であるのが好ましく、５ｐｐｍ／℃以下であるのがより好ましく、２ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第１補強部材４との熱膨張係数差を小さくし、これらが一体として配線基板２を補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
　上述したような熱膨張係数の観点から、第１補強部材４を構成する金属材料がＦｅ－Ｎｉ系合金である場合、前記Ｆｅ－Ｎｉ系合金は、Ｎｉの含有量が３０ｗｔ％以上５０ｗｔ％以下であるのが好ましく、Ｎｉの含有量が３５ｗｔ％以上４５ｗｔ％以下であるのがより好ましい。これにより、第１補強部材４の熱膨張係数を半導体素子３の熱膨張係数に近づけることができる。この場合、前記Ｆｅ－Ｎｉ系合金は、Ｆｅの含有量が５０ｗｔ％以上７０ｗｔ％以下であるのが好ましく、Ｆｅの含有量が５５ｗｔ％以上６５ｗｔ％以下であるのがより好ましい。
　また、第１補強部材４を構成する金属材料がＦｅ－Ｎｉ系合金である場合、前記Ｆｅ－Ｎｉ系合金は、ＦｅおよびＮｉの合計含有量が８５ｗｔ％以上１００ｗｔ％以下であるのが好ましく、ＦｅおよびＮｉの合計含有量が９０ｗｔ％以上１００ｗｔ％以下であるのがより好ましい。すなわち、前記Ｆｅ－Ｎｉ系合金は、残部（Ｍ）の含有量が０ｗｔ％以上１５ｗｔ％以下であるのが好ましく、残部（Ｍ）の含有量が０ｗｔ％以上１０ｗｔ％以下であるのがより好ましい。これにより、第１補強部材４の熱膨張係数を半導体素子３の熱膨張係数に近づけることができる。
　また、第１補強部材４の平均厚さは、配線基板２の熱膨張係数、配線基板２の第１補強部材４および第２補強部材５の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
　また、本実施形態では、図１および図２に示すように、第１補強部材４と半導体素子３との間に、熱伝導性材料６が充填されている。これにより、半導体素子３から熱伝導性材料６を介して第１補強部材４へ効率的に熱を伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　このような熱伝導性材料６としては、特に限定されないが、無機フィラーおよび樹脂材料を含んで構成された樹脂組成物が挙げられる。
　熱伝導性材料６（樹脂組成物）に用いる無機フィラー（無機充填材）としては、例えば、Ａｕ、Ａｇ、Ｐｔ等の金属、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、窒化ホウ素、窒化ケイ素、窒化ガリウム、窒化チタン等の窒化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム（軽質、重質）、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛が挙げられる。なお、無機フィラーとして導電性を有するものを用いた場合、必要に応じて、熱伝導性材料６の接する部位に絶縁処理を施す。
　中でも、前記無機フィラーとしては、絶縁性および熱伝導性に優れるという観点から、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、窒化ホウ素、窒化ケイ素、窒化ガリウム、窒化チタン等の窒化物が好ましい。
　また、熱伝導性材料６（樹脂組成物）に用いる樹脂材料としては、各種熱可塑性樹脂、各種熱硬化性樹脂が挙げられる。
　熱伝導性材料６（樹脂組成物）に用いる熱可塑性樹脂としては、例えば、ポリエチレン、ポリプロピレン、エチレン－酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド（例：ナイロン６、ナイロン４６、ナイロン６６、ナイロン６１０、ナイロン６１２、ナイロン１１、ナイロン１２、ナイロン６－１２、ナイロン６－６６）、熱可塑性ポリイミド、芳香族ポリエステル等の液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート、ポリメチルメタクリレート、ポリエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。
　また、熱伝導性材料６（樹脂組成物）に用いる熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ポリエステル（不飽和ポリエステル）樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。
　中でも、熱伝導性材料６（樹脂組成物）に用いる樹脂材料としては、熱硬化性樹脂（特に硬化前に液状をなすもの）を用いるのが好ましく、フェノール樹脂、エポキシ樹脂を用いるのがより好ましく、フェノール樹脂を用いるのが特に好ましい。これにより、熱伝導性材料６を第１補強部材４と半導体素子３との間に隙間なく充填できるとともに、熱伝導性材料６の熱膨張係数を効果的に抑えることができる。
　かかるフェノール樹脂としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂等が挙げられる。
　また、この熱伝導性材料６は、前述した接着層３２（アンダーフィル材）と同様のものを用いてもよく、また、熱伝導性材料６および接着層３２を一括して形成することもできる。
　［第２補強部材］
　第２補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。
　この第２補強部材５は、前述した第１補強部材４と同様、基板２１よりも熱膨張係数が小さい。
　第２補強部材５は、板状をなしている。これにより、第２補強部材５の構成を簡単かつ小型なものとすることができる。
　また、第２補強部材５は、配線基板２（基板２１）の外周部（導体パターン２２４よりも外側）に沿って設けられた部分（枠部）５２と、金属バンプ７１同士の間に設けられた部分５３とを有している。第２補強部材５の部分５２と配線基板２（基板２１）との接合により、第２補強部材５が配線基板２を効果的に補強することができる。また、第２補強部材５の部分５３と配線基板２との接合により、第２補強部材５の剛性が高められる。
　より具体的に説明すると、第２補強部材５は、前述した各金属バンプ７１に非接触で各金属バンプ７１を囲むように形成された複数の開口部５１を有する。これにより、第２補強部材５が配線基板２の下面に占める面積の割合を大きくすることができる。その結果、第２補強部材５による配線基板２の剛性を高める効果を優れたものとすることができる。
　本実施形態では、各開口部５１は、平面視にて、円形をなしている。なお、各開口部５１の平面視形状は、これに限定されず、例えば、楕円形、多角形等であってもよい。
　また、各開口部５１は、各金属バンプ７１に対応して（一対一で対応して）設けられている。これにより、第２補強部材５の剛性の均一化を図ることができる。また、第２補強部材５の放熱性も向上させることができる。
　また、第２補強部材５は、各金属バンプ７１との間の距離（平面視における開口部５１の壁面と金属バンプ７１の外周面との間の距離）が金属バンプ７１の全周に亘って一定となるように形成されている。これにより、第２補強部材５および各金属バンプ７１の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。
　本実施形態では、第２補強部材５の下面に、伝熱バンプ９１が設けられている。
　この伝熱バンプ９１は、配線基板２の基板２１よりも高い熱伝導性を有し、例えば、後述する半導体装置１００において、マザーボード２００に接合されるものである。これにより、第２補強部材５の熱を外部（例えばマザーボード２００）に逃がすことができる。
　伝熱バンプ９１の構成材料としては、前述したような伝熱性を有するものであれば、特に限定されず、金属材料、樹脂材料を用いることができるが、特に、前述した金属バンプ７１と同様の構成材料、無機フィラーおよび樹脂材料を含有する伝熱性接着剤等を用いるのが好ましい。
　また、前述した第１補強部材４と同様、第２補強部材５は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であるのが好ましい。これにより、第２補強部材５が効果的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。
　また、第２補強部材５の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、前述した第１補強部材４の構成材料と同様のものを用いることができ、例えば、金属材料、セラミックス材料等を用いることができるが、金属材料を用いるのが好ましい。第２補強部材５が金属材料で構成されていると、第２補強部材５の放熱性を高めることができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　かかる金属材料としては、特に限定されないが、放熱性および低熱膨張を実現する観点から、Ｆｅ－Ｎｉ系合金を用いるのが好ましい。
　Ｆｅ－Ｎｉ系合金としては、前述した第１補強部材４と同様のものを用いることができる。
　特に、第２補強部材５の熱膨張係数は、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以上７ｐｐｍ／℃以下であるのがより好ましく、１ｐｐｍ／℃以上５ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第２補強部材５との熱膨張係数差を小さくし、第２補強部材５が配線基板２を効果的に補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
　また、第２補強部材５と半導体素子３との熱膨張係数差の絶対値は、７ｐｐｍ／℃以下であるのが好ましく、５ｐｐｍ／℃以下であるのがより好ましく、２ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第２補強部材５との熱膨張係数差を小さくし、第２補強部材５が配線基板２を効果的に補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
　また、第２補強部材５と第１補強部材４との熱膨張係数差の絶対値は、２ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以下であるのがより好ましく、０ｐｐｍ／℃であるのがさらに好ましい。これにより、第１補強部材４と第２補強部材５との熱膨張係数差を小さくし、これらの熱膨張差に起因する配線基板２の反りを防止することができる。
　このような観点から、第２補強部材５の構成材料は、第１補強部材４の構成材料と同種または同じであるのが好ましい。
　また、第２補強部材５の平均厚さは、配線基板２の熱膨張係数、配線基板２の第１補強部材４および第２補強部材５の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
　また、第２補強部材５と各金属バンプ７１との間には、絶縁材８１が設けられている（充填されている）。これにより、第２補強部材５と各金属バンプ７１との接触を防止することができる。そのため、半導体パッケージ１の信頼性を優れたものとしつつ、第２補強部材５の剛性および放熱性を高めることができる。
　また、絶縁材８１は、金属バンプ７１の周囲を囲むように形成され、かつ、各半田バンプに接合されている。これにより、絶縁材８１は、金属バンプ７１を補強している。
　このような絶縁材８１は、絶縁性を有し、樹脂材料を含んで構成されている。
　このような絶縁材８１は、特に限定されないが、例えば、熱硬化性を有する半田接合用樹脂により形成されるのが好ましい。
　このような半田接合用樹脂（以下、「硬化性フラックス）とも言う）は、半田接合時にフラックスとして作用し、次いで加熱することにより、硬化して半田接合部の補強材として作用する。また、かかる半田接合用樹脂は、半田接合の際に、半田接合面および半田材料の酸化物などの有害物を除去し、半田接合面を保護するとともに、半田材料の精錬を行って、強度の大きい良好な接合を可能にする。さらに、半田接合用樹脂は、半田接合後に洗浄などにより除去する必要がなく、そのまま加熱することにより、三次元架橋した樹脂となり、半田接合部の補強材として作用する。
　かかる半田接合用樹脂は、例えば、フェノール性ヒドロキシル基を有する樹脂（Ａ）および該樹脂の硬化剤（Ｂ）を含んで構成することができる。
　フェノール性ヒドロキシル基を有する樹脂（Ａ）としては、特に制限はないが、例えば、フェノールノボラック樹脂、アルキルフェノールノボラック樹脂、多価フェノールノボラック樹脂、レゾール樹脂、ポリビニルフェノール樹脂などを挙げることができる。
　また、硬化性フラックスにおいて、フェノール性ヒドロキシル基を有する樹脂（Ａ）の含有量は、硬化性フラックス全体の２０～８０重量％であることが好ましく、２５～６０重量％であることがより好ましい。樹脂（Ａ）の含有量が２０重量％未満であると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。樹脂（Ａ）の含有量が８０重量％を超えると、十分な物性を有する硬化物が得られず、接合強度と信頼性が低下するおそれがある。
　また、フェノール性ヒドロキシル基を有する樹脂（Ａ）のフェノール性ヒドロキシル基は、その還元作用により、半田および金属表面の酸化物などの汚れを除去するので、半田接合のフラックスとして効果的に作用する。
　また、フェノール性ヒドロキシル基を有する樹脂（Ａ）の硬化剤（Ｂ）としては、例えば、エポキシ化合物、イソシアネート化合物などを挙げることができる。エポキシ化合物およびイソシアネート化合物としては、例えば、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系、レゾルシノール系などのフェノールベースのエポキシ化合物、イソシアネート化合物や、飽和脂肪族、環状脂肪族、不飽和脂肪族などの骨格をベースとして変性されたエポキシ化合物、イソシアネート化合物などを挙げることができる。
　また、硬化剤（Ｂ）の配合量は、硬化剤のエポキシ基、イソシアネート基などの反応性の官能基が、樹脂（Ａ）のフェノール性ヒドロキシル基の０．５～１．５当量倍であることが好ましく、０．８～１．２当量倍であることがより好ましい。硬化剤の反応性の官能基がヒドロキシル基の０．５当量倍未満であると、十分な物性を有する硬化物が得られず、補強効果が小さくなって、接合強度と信頼性が低下するおそれがある。硬化剤の反応性の官能基がヒドロキシル基の１．５当量倍を超えると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。
　このような半田接合用樹脂（硬化性フラックス）は、フェノール性ヒドロキシル基を有する樹脂（Ａ）と該樹脂の硬化剤（Ｂ）の反応により、良好な物性を有する硬化物が形成されるために、半田接合後に洗浄によりフラックスを除去するが必要なく、硬化物により半田接合部が保護されて、高温、多湿雰囲気でも電気絶縁性を保持し、接合強度と信頼性の高い半田接合が可能となる。
　なお、前述したような半田接合用樹脂は、フェノール性ヒドロキシル基を有する樹脂（Ａ）と該樹脂の硬化剤（Ｂ）の他に、硬化性酸化防止剤（Ｃ）、微結晶状態で分散するフェノール性ヒドロキシル基を有する化合物（Ｄ）および該化合物の硬化剤（Ｅ）、溶剤（Ｆ）、硬化触媒、密着性や耐湿性を向上させるためのシランカップリング剤、ボイドを防止するための消泡剤、あるいは液状または粉末の難燃剤等を含んでいてもよい。
　以上説明したように構成された半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、半導体パッケージ１全体の剛性が増す。そのため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　（半導体パッケージの製造方法）
　以上説明したような半導体パッケージ１は、例えば、以下のようにして製造することができる。
　以下、図４に基づき、半導体パッケージ１の製造方法の一例を簡単に説明する。
　［工程１］
　まず、図４（ａ）に示すように、金属層２２１Ａとプリプレグ２１１Ａとの積層体を用意し、その積層体のプリプレグ２１１Ａ側の面に、第１補強部材４を貼り付ける。
　ここで、プリプレグ２１１Ａは、前述した配線基板２の絶縁層２１１を形成するためのものであり、前述した絶縁層２１１の樹脂組成物の未硬化物（半硬化物）が基材に含浸してなるものである。
　また、金属層２２１Ａは、前述した配線基板２の導体パターン２２１を形成するためのものであり、導体パターン２２１の構成材料と同様の材料で構成されている。
　［工程２］
　次に、図４（ｂ）に示すように、プリプレグ２１１Ａに貫通孔２１１１（ビアホール）を形成する。
　貫通孔２１１１の形成方法としては、特に限定されないが、例えば、レーザーを照射することにより形成することができる。
　ここで、レーザーとしては、例えばＣＯ２レーザー、ＵＶ－ＹＡＧレーザー等を用いることができる。
　なお、貫通孔２１１１は、例えば、ドリル等の機械加工によって形成することもできる。
　［工程３］
　次に、図４（ｃ）に示すように、貫通孔２１１１内に導体ポスト２３１を形成する。
　導体ポスト２３１の形成方法としては、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。
　［工程４］
　次に、図４（ｄ）に示すように、金属層２２１Ａをパターンニングすることにより、導体パターン２２１を形成する。
　かかるパターンニングの方法としては、特に限定されないが、エッチングが好適に用いられる。
　以上のようにして、絶縁層２１１、導体パターン２２１および導体ポスト２３１が形成される。
　［工程５］
　次に、上記工程［１］～［４］と同様にして、絶縁層２１２、２１３、２１４、２１５および導体パターン２２２、２２３、２２４を形成するためのプリプレグおよび金属層からなる積層体をそれぞれ用意し、導体パターン２２２、２２３、２２４および導体ポスト２３２、２３３、２３４、２３５を形成する。また、絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを積層した後、導体ポスト２３１、２３２、２３３、２３４、２３５と同様の方法を用いて、伝熱ポスト２４を形成する。その後、絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを硬化（完全硬化）させて、図４（ｅ）に示すように、配線基板２を得る。
　絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを積層する方法としては、例えば、真空プレス、ラミネート等が挙げられる。これらの中でも真空プレスによる接合方法が好ましい。これにより、絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグの密着強度を向上することができる。
　絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを硬化させる方法としては、特に限定されないが、例えば、熱処理が好適に用いられる。
　なお、伝熱ポスト２４の形成は、各導体ポスト２３１、２３２、２３３、２３４、２３５と同時に、各絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグに伝熱ポストを形成しておき、これらのプリプレグを積層することにより、これらの伝熱ポストを接続して形成してもよい。
　［工程６］
　次に、配線基板２の下面に、絶縁材８１Ａを塗布した後、金属ボール（半田ボール）７１Ａを半田リフローにより半田接合する。これにより、金属バンプ７１および絶縁材８１が形成される。
　かかる半田接合は、特に限定されないが、配線基板２の下面に各金属バンプ７１が当接するように配置し、その状態で、例えば２００～２８０℃×１０～６０秒間加熱することにより行うことができる。
　また、絶縁材８１Ａは、前述した絶縁材８１を形成するためのものであり、例えば、加熱により硬化するものであり、例えば、活性エネルギー線の照射により流動性が低下するとともに、過熱により硬化するものである。
　絶縁材８１を形成するに際しては、例えば、図４（ｆ）に示すように、絶縁材８１Ａを配線基板２の下面に塗布し、前述したような半田接合の後、加熱により絶縁材８１Ａを硬化させることにより、絶縁材８１を得る。
　このようにして得られた絶縁材８１は、前述したように金属バンプ７１の周囲を囲むように形成される。
　このとき、絶縁材８１Ａは、半田接合時にフラックスとして機能し、且つ、金属バンプ７１Ａとの界面張力により半田接合部周辺をリング状に補強する形状で硬化する。
　［工程７］
　次に、図４（ｇ）に示すように、配線基板２の下面に、第２補強部材５を接合する。また、配線基板２の上面に、アンダーフィル材を塗布した後、半導体素子３を金属バンプ３１を介して半田リフローにより接合する。なお、この場合、アンダーフィル材として前述した絶縁材８１と同じようなフラックス活性のある樹脂を用いる。また、半導体素子３を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子３を配線基板２に接合させた後、通常のキャピラリーアンダーフィル材を配線基板２と半導体素子３との間に充填・硬化させることもできる。
　その後、半導体素子３と第１補強部材４との間に、熱伝導性材料６を充填する。
　以上のようにして、半導体パッケージ１が得られる。
（半導体装置）
　次に、半導体装置の製造方法および半導体装置について好適な実施形態に基づいて説明する。
　図５は、図１に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。
　図５に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１とを有している。
　このような半導体装置１００においては、半導体パッケージ１の金属バンプ７１がマザーボード２００の端子（図示せず）に接合されている。これにより、半導体パッケージ１とマザーボード２００とが電気的に接続され、これらの間で電気的信号の伝送が行われる。また、この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ逃すことができる。
　また、半導体パッケージ１の伝熱バンプ９１がマザーボード２００の放熱用の端子（図示せず）に接合されている。この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ効率的に逃すことができる。このような伝熱バンプ９１は、前述した金属バンプ７１と同様の構成材料で構成されている場合、金属バンプ７１の接合と同時に一括してマザーボード２００に対して接合を行うことができる。
　以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
　＜第２実施形態＞
　（半導体パッケージ）
　まず、本発明の半導体パッケージを説明する。
　図６は、本発明の第２実施形態に係る半導体パッケージを模式的に示す断面図、図７ないし図９は、それぞれ、図６に示す半導体パッケージの製造方法の一例を示す図である。なお、以下の説明では、説明の便宜上、図６中の上側を「上」、下側を「下」と言う。また、図６ないし９では、それぞれ、説明の便宜上、半導体パッケージの各部が誇張して描かれている。また、図６ないし９において、金属バンプの数が前述した第１実施形態における各図に示すものと異なるが、第１実施形態における各図に示すものと同じであってもよい。
　以下、第２実施形態の半導体パッケージについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
　第２実施形態の半導体パッケージは、配線基板の構成と、第１補強部材および第２補強部材と配線基板との接合方法とが異なる以外は、第１実施形態とほぼ同様である。
　図６に示すように、半導体パッケージ１Ａは、配線基板２Ａと、この配線基板２Ａ上に搭載された半導体素子３Ａと、第１補強部材４Ａと、第２補強部材５Ａとを有する。
　以下、半導体パッケージ１Ａの各部を順次詳細に説明する。
　［配線基板］
　配線基板２Ａは、半導体素子３Ａを支持する基板であり、例えば、その搭載した半導体素子３Ａとマザーボードとの電気的接続を中継する中継基板（インターポーザ）である。
　配線基板２Ａは、基板２５と、導体パターン２６１、２６２、２６３、２６４と、導体ポスト２７１、２７２、２７３と、伝熱ポスト２８１、２８２、２８３とを有している。
　なお、本実施形態では、導体パターン２６３は、基板２５の一方の面側に設けられた第１導体パターンを構成し、導体パターン２６４は、基板２５の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンを構成する。
　基板２５は、複数（本実施形態では３層）の絶縁層２５１、２５２、２５３で構成されている。より具体的には、基板２５は、絶縁層２５１、絶縁層２５２、絶縁層２５３がこの順で積層されて構成されている。
　各絶縁層２５１、２５２、２５３は、前述した第１実施形態の絶縁層２１１、２１２、２１３、２１４、２１５と同様、絶縁性を有する材料で構成されている。
　このような基板２５の絶縁層２５１の絶縁層２５２とは反対側の面上には、導体パターン２６１が設けられている。また、絶縁層２５１と絶縁層２５２の間には、導体パターン２６２が介挿されている。また、絶縁層２５２と絶縁層２５３との間には、導体パターン２６３が介挿されている。また、絶縁層２５３の絶縁層２５２と反対側の面上には、導体パターン２６４が設けられている。
　この導体パターン２６１、２６２、２６３、２６４は、それぞれ、複数の配線を有する回路として機能する部分（以下、「回路部」とも言う）を有する。また、導体パターン２６１、２６２、２６３、２６４は、それぞれ、電気信号の伝送に用いられず、後述するような伝熱に用いる部分（以下、「伝熱部」とも言う）をも有する。
　導体パターン２６１、２６２、２６３、２６４の構成材料としては、前述した第１実施形態の導体パターン２２１、２２２、２２３、２２４と同様のものを用いることができる。
　また、絶縁層２５１には、その厚さ方向に貫通するビアホールが形成され、そのビアホール内に導体ポスト（ビアポスト）２７１および伝熱ポスト２８１が設けられている。この導体ポスト２７１は、絶縁層２５１をその厚さ方向に貫通しており、上端部が導体パターン２６１の回路部に接続されるとともに、下端部が導体パターン２６２の回路部に接続されている。これにより、導体パターン２６１と導体パターン２６２とが導通している。また、伝熱ポスト２８１は、絶縁層２５１をその厚さ方向に貫通しており、上端部が導体パターン２６１の伝熱部に接続されるとともに、下端部が導体パターン２６２の伝熱部に接続されている。これにより、伝熱ポスト２８１を介して導体パターン２６１と導体パターン２６２との間の伝熱を効率的に行うことができる。
　同様に、絶縁層２５２には、その厚さ方向に貫通する導体ポスト（ビアポスト）２７２および伝熱ポスト２８２が設けられている。この導体ポスト２７２は、上端部が導体パターン２６２の回路部に接続されるとともに、下端部が導体パターン２６３の回路部に接続されている。これにより、導体パターン２６２と導体パターン２６３とが導通している。また、伝熱ポスト２８２は、絶縁層２５２をその厚さ方向に貫通しており、上端部が導体パターン２６２の伝熱部に接続されるとともに、下端部が導体パターン２６３の伝熱部に接続されている。これにより、伝熱ポスト２８２を介して導体パターン２６２と導体パターン２６３との間の伝熱を効率的に行うことができる。
　また、絶縁層２５３には、その厚さ方向に貫通する導体ポスト（ビアポスト）２７３および伝熱ポスト２８３が設けられている。この導体ポスト２７３は、上端部が導体パターン２６３の回路部に接続されるとともに、下端部が導体パターン２６４の回路部に接続されている。これにより、導体パターン２６３と導体パターン２６４とが導通している。また、伝熱ポスト２８３は、絶縁層２５３をその厚さ方向に貫通しており、上端部が導体パターン２６３の伝熱部に接続されるとともに、下端部が導体パターン２６４の伝熱部に接続されている。これにより、伝熱ポスト２８３を介して導体パターン２６３と導体パターン２６４との間の伝熱を効率的に行うことができる。
　このように設けられた導体パターン２６１、２６２、２６３、２６４の回路部および導体ポスト２７１、２７２、２７３は、電気信号の伝送に用いられる。
　ここで、導体パターン２６１の絶縁層２５１とは反対側の面には、後述するように金属バンプ３１Ａを介して半導体素子３Ａに接続されている。これにより、導体パターン２６１と半導体素子３Ａとが導通している。
　また、導体パターン２６４の絶縁層２５３と反対側の面には、複数の金属バンプ７２が接合されている。
　この金属バンプ７２は、前述した第１実施形態の金属バンプ７１と同様、半導体パッケージ１を例えばマザーボードに対して電気的に接続するためのものである。
　一方、導体パターン２６１、２６２、２６３、２６４の伝熱部および伝熱ポスト２８１、２８２、２８３は、配線基板２の厚さ方向での伝熱に用いられる。すなわち、導体パターン２６１、２６２、２６３、２６４の伝熱部および伝熱ポスト２８１、２８２、２８３は、第１補強部材４Ａと第２補強部材５Ａとを接続し、基板２５よりも熱伝導性の高い熱伝導部を構成する。これにより、第１補強部材４Ａから導体パターン２６１、２６２、２６３、２６４の伝熱部および伝熱ポスト２８１、２８２、２８３を介して第２補強部材５Ａへ熱を効率的に伝達することができる。その結果、半導体パッケージ１Ａの放熱性を向上させることができる。
　［半導体素子］
　半導体素子３Ａは、前述した第１実施形態の半導体素子３と同様、例えば、集積回路素子（ＩＣ）であり、より具体的には、例えば、ロジックＩＣ、メモリおよび受発光素子等である。
　この半導体素子３Ａは、第１導体パターンである導体パターン２６１に金属バンプ３１Ａを介して電気的に接続されている。
　金属バンプ３１Ａは、前述した第１実施形態の金属バンプ３１と同様に構成されている。
　また、半導体素子３Ａは、接着層３２Ａを介して、配線基板２Ａの上面に接着（接合）されている。
　この接着層３２Ａは、前述した第１実施形態の接着層３２と同様に構成されている。
　［第１補強部材］
　第１補強部材（スティフナー）４Ａは、前述した配線基板２Ａの基板２５の上面（一方の面）の、半導体素子３Ａが接合されていない部分に接合されている。
　この第１補強部材４Ａは、基板２５よりも熱膨張係数が小さく、前述した第１実施形態の第１補強部材４と同様に構成することができる。
　また、第１補強部材４Ａは、半導体素子３Ａの周囲を囲むように設けられている。
　そして、第１補強部材４Ａと半導体素子３Ａとの間には、熱伝導性材料６Ａが充填されている。これにより、半導体素子３Ａから熱伝導性材料６Ａを介して第１補強部材４Ａへ効率的に熱を伝達することができる。その結果、半導体パッケージ１Ａの放熱性を向上させることができる。
　このような熱伝導性材料６Ａとしては、特に限定されないが、前述した第１実施形態の熱伝導性材料６と同様に構成することができる。
　また、本実施形態では、第１補強部材４Ａは、接着剤１１を介して、基板２５の上面に接合されている。これにより、第１補強部材４Ａの設置が簡単となる。
　接着剤１１としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、前述した第１実施形態の熱伝導性材料６と同様のものを用いることができる。
　特に、本実施形態では、導体パターン２６１上に例えばソルダーレジストのような絶縁層２９１が設けられ、その絶縁層２９１上に接着剤１１が設けられている。したがって、接着剤１１として無機フィラーおよび樹脂材料を含んで構成された樹脂組成物を用いた場合、かかる無機フィラーとして、導電性を有するものを用いることができ、特に、伝熱性に優れた金属フィラー（例えばＡｇフィラー）を用いることができる。
　［第２補強部材］
　第２補強部材（スティフナー）５Ａは、配線基板２Ａの基板２５の下面（他方の面）に接合されている。
　この第２補強部材５Ａは、前述した第１補強部材４Ａと同様、基板２５よりも熱膨張係数が小さく、前述した第１実施形態の第２補強部材５と同様に構成することができる。
　また、第２補強部材５Ａは、前述した第１実施形態の第２補強部材５と同様、前述した各金属バンプ７２に非接触で各金属バンプ７２を囲むように形成された複数の開口部５１Ａを有する。これにより、第２補強部材５Ａが配線基板２Ａの下面に占める面積の割合を大きくすることができる。その結果、第２補強部材５Ａによる配線基板２Ａの剛性を高める効果を優れたものとすることができる。
　また、第２補強部材５Ａと各金属バンプ７２との間には、絶縁材８２が設けられている（充填されている）。これにより、第２補強部材５Ａと各金属バンプ７２との接触を防止することができる。そのため、半導体パッケージ１Ａの信頼性を優れたものとしつつ、第２補強部材５Ａの剛性および放熱性を高めることができる。
　また、絶縁材８２は、各金属バンプ７２の周囲を囲むように形成され、かつ、各金属バンプ７２に接合されている。これにより、絶縁材８２は、金属バンプ７２を補強している。
　このような絶縁材８２は、前述した第１実施形態の絶縁材８１と同様に構成することができる。
　また、本実施形態では、第２補強部材５Ａは、接着剤１２を介して、基板２５の下面に接合されている。これにより、第２補強部材５Ａの設置が簡単となる。
　接着剤１２としては、前述した接着剤１１と同様のものを用いることができる。
　特に、本実施形態では、導体パターン２６４上に例えばソルダーレジストのような絶縁層２９２が設けられ、その絶縁層２９２上に接着剤１２が設けられている。したがって、接着剤１２として無機フィラーおよび樹脂材料を含んで構成された樹脂組成物を用いた場合、かかる無機フィラーとして、導電性を有するものを用いることができ、特に、伝熱性に優れた金属フィラー（例えばＡｇフィラー）を用いることができる。
　以上説明したように構成された半導体パッケージ１Ａによっても、前述した第１実施形態の半導体パッケージ１と同様の効果を得ることができる。すなわち、半導体パッケージ１Ａは、熱による不具合の発生を防止することができる。
　（半導体パッケージの製造方法）
　以上説明したような半導体パッケージ１Ａは、例えば、以下のようにして製造することができる。
　以下、図７ないし図９に基づき、半導体パッケージ１Ａの製造方法の一例を簡単に説明する。
　［工程１Ａ］
　まず、図７（ａ）に示すように、絶縁層２５２Ａの両面に金属層２６２Ａ、２６３Ａが設けられてなる積層体（例えば銅張り積層板）を用意する。
　ここで、絶縁層２５２Ａは、前述した配線基板２Ａの絶縁層２５２を形成するためのものである。また、金属層２６２Ａは、前述した配線基板２の導体パターン２６２を形成するためのものである。また、金属層２６３Ａは、前述した配線基板２の導体パターン２６３を形成するためのものである。
　［工程２Ａ］
　次に、図７（ｂ）に示すように、絶縁層２５２Ａおよび金属層２６２Ａ、２６３Ａからなる積層体に貫通孔２５２１、２５２２（ビアホール、スルーホール）を形成する。これにより、絶縁層２５２が得られる。
　貫通孔２５２１、２５２２の形成方法としては、前述した第１実施形態の貫通孔２１１１の形成方法と同様の方法を用いることができ、特に限定されないが、例えば、レーザーを照射することにより形成することができる。
　［工程３Ａ］
　次に、図７（ｃ）に示すように、貫通孔２５２１内に導体ポスト２７２を形成する。また、貫通孔２５２２内に伝熱ポスト２８２を形成する。
　導体ポスト２７２および伝熱ポスト２８２の形成方法としては、それぞれ、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。特に、導体ポスト２７２および伝熱ポスト２８２をそれぞれ中空状に形成する場合には、電解めっきが好適に用いられる。
　［工程４Ａ］
　次に、図７（ｄ）に示すように、金属層２６２Ａ、２６３Ａをそれぞれパターンニングすることにより、導体パターン２６２、２６３を形成する。
　かかるパターンニングの方法としては、前述した第１実施形態の導体パターン２２１の形成方法と同様の方法を用いることができ、特に限定されないが、エッチングが好適に用いられる。
　以上のようにして、絶縁層２５２、導体パターン２６２、２６３、導体ポスト２７２および伝熱ポスト２８２が形成される。
　［工程５Ａ］
　次に、図７（ｅ）に示すように、導体パターン２６２上に、絶縁層２５１Ａおよび金属層２６１Ａからなる積層体を絶縁層２５１Ａ側が接するように貼り付ける。同様に、導体パターン２６３上に、絶縁層２５３Ａおよび金属層２６４Ａからなる積層体を絶縁層２５３Ａ側が接するように貼り付ける。
　ここで、絶縁層２５１Ａは、例えば、プリプレグであって、前述した配線基板２Ａの絶縁層２５１を形成するためのものであり、前述した絶縁層２５１の樹脂組成物の未硬化物（半硬化物）が基材に含浸してなるものである。同様に、絶縁層２５３Ａは、例えば、プリプレグであって、前述した配線基板２Ａの絶縁層２５３を形成するためのものであり、前述した絶縁層２５３の樹脂組成物の未硬化物（半硬化物）が基材に含浸してなるものである。
　［工程６Ａ］
　次に、絶縁層２５１Ａおよび金属層２６１Ａからなる積層体に、図７（ｆ）に示すように、貫通孔２５１１、２５１２（ビアホール）を形成する。これにより、絶縁層２５１が得られる。同様に、絶縁層２５３Ａおよび金属層２６４Ａからなる積層体に、貫通孔２５３１、２５３２（ビアホール）を形成する。これにより、絶縁層２５３が得られる。
　貫通孔２５１１、２５１２、２５３１、２５３２の形成方法としては、それぞれ、特に限定されないが、前述した工程［２Ａ］と同様の方法を用いることができる。
　［工程７Ａ］
　次に、貫通孔２５１１、２５３１内に、図８（ａ）に示すように、導体ポスト２７１、２７３を形成する。また、貫通孔２５１２、２５３２内に伝熱ポスト２８１、２８３を形成する。
　導体ポスト２７１、２７３および伝熱ポスト２８１、２８３の形成方法としては、それぞれ、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。
　［工程８Ａ］
　次に、図８（ｂ）に示すように、金属層２６１Ａ、２６４Ａをそれぞれパターンニングすることにより、導体パターン２６１、２６４を形成する。
　かかるパターンニングの方法としては、前述した工程［４Ａ］と同様の方法を用いることができる。
　［工程９Ａ］
　次に、図８（ｃ）に示すように、開口部２９１２、２９２２を有する絶縁層２９１、２９２を形成する。
　この絶縁層２９１、２９２は、それぞれ、特に限定されないが、例えば、レジスト材料を塗布し露光・現像することにより形成することができる。
　［工程１０Ａ］
　次に、図８（ｄ）に示すように、絶縁層２９１上に接着剤１１を介して第１補強部材４Ａを接着する。同様に、絶縁層２９２上に接着剤１２を介して第２補強部材５Ａを接着する。高い熱伝導性を有する接着剤１１、１２は、伝熱ポスト２８１、２８３上に形成された開口部２９１２、２９２２を充填するように形成され、第１補強部材４Ａと第２補強部材５Ａを熱的に接続する。
　ここで、接着剤１１として、例えば、銀等の金属粒子と、ポリイミド樹脂、エポキシ樹脂等の樹脂とを含んで構成された金属ペーストを用いることができる。かかる金属ペーストは、絶縁層２９１と第１補強部材４Ａとの間に介在させた状態で固化または硬化させることにより、接着剤１１とすることができる。これと同様に、接着剤１２も金属ペーストを用いることができる。
　［工程１１Ａ］
　次に、図９（ａ）に示すように、導体パターン２６１上に、金属バンプ３１Ａを介して半導体素子３Ａを接合する。
　かかる接合は、前述した第１実施形態の工程［７］と同様にして行うことができる。
　［工程１２Ａ］
　次に、半導体素子３Ａと導体パターン２６１との間に形成された隙間にアンダーフィル材を供給して、図９（ｂ）に示すように、接着層３２Ａを形成する。その後、半導体素子３Ａと第１補強部材４Ａとの間の隙間に、熱伝導性材料６を充填する。
　接着層３２Ａの形成には、公知のアンダーフィル材を用いることができる。
　［工程１３Ａ］
　次に、図９（ｃ）に示すように、導体パターン２６４上に、絶縁材８２Ａを塗布する。
　絶縁材８２Ａは、前述した第１実施形態の絶縁材８１Ａと同様のものを用いることができる。
　［工程１４Ａ］
　次に、図９（ｄ）に示すように、導体パターン２６４上に、金属バンプ７２を形成する。この金属バンプ７２は、前述した第１実施形態の金属バンプ７１と同様にして形成することができる。そして、金属バンプ７２の形成に伴って、絶縁材８２が形成される。
　以上のようにして、半導体パッケージ１Ａが得られる。
　以下、添付図面に基づき、本発明の第２半導体パッケージおよび半導体装置の好適な実施形態について説明する。
　＜第１実施形態＞
　（半導体パッケージ）
　まず、本発明の半導体パッケージを説明する。
　図１０は、本発明の第２半導体パッケージの第１実施形態に係る半導体パッケージを模式的に示す断面図、図１１は、図１０に示す半導体パッケージを示す上面図、図１０に示す半導体パッケージを示す下面図は図３であり、図１２は、図１０に示す半導体パッケージにおける第１補強部材と半導体素子とが接触している部位の近傍を示す断面図、図１３は、図１０に示す半導体パッケージの製造方法の一例を示す図である。なお、以下の説明では、説明の便宜上、図１０および図１２中の上側を「上」、下側を「下」と言う。また、各図では、それぞれ、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　図１０に示すように、半導体パッケージ１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、第１補強部材４と、第２補強部材５とを有する。
　このような半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２（具体的には後述する基板２１）よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、第１補強部材４および第２補強部材５を設けることにより、配線基板２自体の剛性を高める必要がなく、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　以下、第２半導体パッケージ１の第１実施形態の各部を順次詳細に説明する。
　［配線基板］
　上記第１半導体パッケージの第１実施形態で使用した配線基板２と同様の配線基板を使用することができる。
　［半導体素子］
　上記第１半導体パッケージの第１実施形態で使用した半導体素子と同様の半導体素子を使用することができる。
　［第１補強部材］
　図１０、図１１および図１２に示すように、第１補強部材（スティフナー）４は、前述した配線基板２の基板２１の上面（一方の面）の、半導体素子３が接合されていない部分に接合されている。
　この第１補強部材４と基板２１とは、接着剤を介して接合することができる。これにより、第１補強部材４の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、後述する熱伝導性材料６と同様のものを用いることができる。
　この第１補強部材４は、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。
　また、第１補強部材４は、本体部４１と、本体部４１から半導体素子３に向って突出するように形成された凸部であるリブ４２とを有し、板状をなしている。これにより、第１補強部材４の構成を簡単かつ小型なものとすることができる。
　本体部４１は、半導体素子３の外周部（側端部）との間に隙間を介してその半導体素子３の周囲を囲むように設けられている。本実施形態では、本体部４１は、半導体素子３を囲むように環状（より具体的には四角環状）をなしている。これにより、第１補強部材４による配線基板２の剛性を高める効果を優れたものとすることができる。また、本体部４１は、半導体素子３の全周に亘ってその半導体素子３の側端部との間に隙間が形成されるように設けられている。
　また、リブ４２は、本体部４１の内周部（内周側の側端部）に、内側に向って、すなわち半導体素子３に向って突出するように形成されている。本実施形態では、リブ４２は、環状（より具体的には四角環状）をなしている。すなわち、リブ４２は、本体部４１の全周に亘って形成されている。
　また、本体部４１の基板２１側の面（すなわち下面）と、リブ４２の基板２１側の面（すなわち下面）とが同一面上に位置している。これにより、第１補強部材４を基板２１に安定的に接合することができる。
　また、第１補強部材４の基板２１と反対側の面（すなわち上面）、すなわち、本体部４１の基板２１と反対側の面（すなわち上面）は、半導体素子３の基板２１と反対側の面（すなわち上面）と同一面上またはそれよりも基板２１側（すなわち下側）に位置しているのが好ましい。これにより、半導体パッケージ１の製造に際し、第１補強部材４の設置後に半導体素子３を設置する場合、半導体素子３の設置が容易となる。
　本実施形態では、第１補強部材４の基板２１と反対側の面（すなわち上面）、すなわち、本体部４１の基板２１と反対側の面（すなわち上面）と、半導体素子３の基板２１と反対側の面（すなわち上面）とが同一面上に位置している。これにより、半導体パッケージ１を薄型化しつつ、配線基板２の反りを効果的に抑制または防止することができる。また、第１補強部材４の上面上に他の構造体（例えば、基板、半導体素子、ヒートシンク等）を設ける場合、その構造体の設置を安定的に行うことができる。
　なお、第１補強部材４および半導体素子３を封止樹脂でモールドしてもよい。
　そして、この半導体パッケージ１では、第１補強部材４の一部、すなわち、リブ４２の基板２１と反対側の面（すなわち上面）が、半導体素子３の基板２１側の面（すなわち下面）と接触している。これにより、半導体素子３からの熱を第１補強部材４へ効率的に伝達することができる。また、第１補強部材４と半導体素子３の側面同士を接触させる場合に比べ、製造時における半導体素子３の損傷をより確実に防止することができる。
　また、リブ４２は、半導体素子３の全周に亘って、その半導体素子３と接触している。これにより、半導体素子３から第１補強部材４へ効率的に熱を伝達することができ、その結果、半導体パッケージ１の放熱性を向上させることができる。
　また、第１補強部材４の本体部４１の内周面４１１と半導体素子３の外周面（側端面）３３との間の距離（本体部４１と半導体素子３との間の距離）、すなわち、第１補強部材４の本体部４１と半導体素子３との間の隙間の幅は、半導体素子３の全周に亘って一定となっている。これにより、第１補強部材４および半導体素子３の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。また、半導体素子３から第１補強部材への伝熱を効率的かつ均一に生じさせることができる。
　また、本体部４１の内周面４１１と半導体素子３の外周面３３との間の距離は、特に限定されないが、０．１～５ｍｍ程度であることが好ましく、０．１～２ｍｍ程度であることがより好ましい。これにより、配線基板２の補強効果が好適に発揮される。
　なお、本体部４１の内周面４１１と半導体素子３の外周面３３との間の距離は、一定でなくてもよい。
　また、第１補強部材４は、上記第１半導体パッケージの第１実施例で使用した第１補強部材４と同様の材料で形成することができる。
　また、第１補強部材４の平均厚さは、配線基板２の熱膨張係数、配線基板２の第１補強部材４および第２補強部材５の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
　また、熱放散性の観点から、第１補強部材４の表面が粗化されていてもよい。第１補強部材４の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第１補強部材４の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第１補強部材４の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第１補強部材４の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第１補強部材４の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、第１補強部材４の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第１補強部材４の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　［第２補強部材］
　第２補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。
　この第２補強部材５と基板２１とは、接着剤を介して接合することができる。これにより、第２補強部材５の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、後述する熱伝導性材料６と同様のものを用いることができる。
　この第２補強部材５は、上記第１半導体パッケージにおける第２補強部材５と同様の構成を具備し、同様の材料で形成することができる。
　また、熱放散性の観点から、第２補強部材５の表面が粗化されていてもよい。第２補強部材５の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第２補強部材５の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第２補強部材５の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第２補強部材５の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第２補強部材５の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、補強部材の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第２補強部材５の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　また、第２補強部材５と各金属バンプ７１との間には、絶縁材８１が設けられている（充填されている）。これにより、第２補強部材５と各金属バンプ７１との接触を防止することができる。そのため、半導体パッケージ１の信頼性を優れたものとしつつ、第２補強部材５の剛性および放熱性を高めることができる。
　また、絶縁材８１は、金属バンプ７１の周囲を囲むように形成され、かつ、各半田バンプに接合されている。これにより、絶縁材８１は、金属バンプ７１を補強している。
　このような絶縁材８１は、上記第１半導体パッケージにおける絶縁材８１と同様のものを使用できる。
　以上説明したように構成された第二半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、第１補強部材４のリブ４２が半導体素子３と接触しているので、半導体素子３からの熱を第１補強部材４へ効率的に伝達し、その第１補強部材を介して逃がすことができ、放熱性に優れる。すなわち、半導体素子３からの熱は、第１補強部材４、伝熱ポスト２４、第２補強部材５、伝熱バンプ９１を経て、外部に放出され、これにより、半導体パッケージ１の放熱性を向上させることができる。
　また、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。
　また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　（半導体パッケージの製造方法）
　以上説明したような半導体パッケージ１は、例えば、以下のようにして製造することができる。
　以下、図１３に基づき、半導体パッケージ１の製造方法の一例を簡単に説明する。
　［工程１Ｂ］
　まず、図１３（ａ）に示すように、金属層２２１Ａとプリプレグ２１１Ａとの積層体を用意し、その積層体のプリプレグ２１１Ａ側の面に、第１補強部材４を貼り付ける。
　ここで、プリプレグ２１１Ａは、前述した配線基板２の絶縁層２１１を形成するためのものであり、前述した絶縁層２１１の樹脂組成物の未硬化物（半硬化物）が基材に含浸してなるものである。
　また、金属層２２１Ａは、前述した配線基板２の導体パターン２２１を形成するためのものであり、導体パターン２２１の構成材料と同様の材料で構成されている。
　［工程２Ｂ］
　次に、図１３（ｂ）に示すように、プリプレグ２１１Ａに貫通孔２１１１（ビアホール）を形成する。
　貫通孔２１１１の形成方法としては、特に限定されないが、例えば、レーザーを照射することにより形成することができる。
　ここで、レーザーとしては、例えばＣＯ２レーザー、ＵＶ－ＹＡＧレーザー等を用いることができる。
　なお、貫通孔２１１１は、例えば、ドリル等の機械加工によって形成することもできる。
　［工程３Ｂ］
　次に、図１３（ｃ）に示すように、貫通孔２１１１内に導体ポスト２３１を形成する。
　導体ポスト２３１の形成方法としては、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。
　［工程４Ｂ］
　次に、図１３（ｄ）に示すように、金属層２２１Ａをパターンニングすることにより、導体パターン２２１を形成する。
　かかるパターンニングの方法としては、特に限定されないが、エッチングが好適に用いられる。
　以上のようにして、絶縁層２１１、導体パターン２２１および導体ポスト２３１が形成される。
　［工程５Ｂ］
　次に、上記工程［工程１Ｂ］～［工程４Ｂ］と同様にして、絶縁層２１２、２１３、２１４、２１５および導体パターン２２２、２２３、２２４を形成するためのプリプレグおよび金属層からなる積層体をそれぞれ用意し、導体パターン２２２、２２３、２２４および導体ポスト２３２、２３３、２３４を形成する。また、絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを積層した後、導体ポスト２３１、２３２、２３３、２３４と同様の方法を用いて、伝熱ポスト２４を形成する。その後、絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを硬化（完全硬化）させて、図１３（ｅ）に示すように、配線基板２を得る。
　絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを積層する方法としては、例えば、真空プレス、ラミネート等が挙げられる。これらの中でも真空プレスによる接合方法が好ましい。これにより、絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグの密着強度を向上することができる。
　絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグを硬化させる方法としては、特に限定されないが、例えば、熱処理が好適に用いられる。
　なお、伝熱ポスト２４の形成は、各導体ポスト２３１、２３２、２３３、２３４と同時に、各絶縁層２１１、２１２、２１３、２１４、２１５のためのプリプレグに伝熱ポストを形成しておき、これらのプリプレグを積層することにより、これらの伝熱ポストを接続して形成してもよい。
　［工程６Ｂ］
　次に、配線基板２の下面に、絶縁材８１Ａを塗布した後、金属ボール（半田ボール）７１Ａを半田リフローにより半田接合する。これにより、金属バンプ７１および絶縁材８１が形成される。
　かかる半田接合は、特に限定されないが、配線基板２の下面に各金属バンプ７１が当接するように配置し、その状態で、例えば２００～２８０℃×１０～６０秒間加熱することにより行うことができる。
　また、絶縁材８１Ａは、前述した絶縁材８１を形成するためのものであり、例えば、活性エネルギー線の照射により流動性が低下するとともに、加熱により硬化するものである。
　絶縁材８１を形成するに際しては、例えば、図１３（ｆ）に示すように、絶縁材８１Ａを配線基板２の下面に塗布し、前述したような半田接合の後、加熱により絶縁材８１Ａを硬化させることにより、絶縁材８１を得る。
　このようにして得られた絶縁材８１は、前述したように金属バンプ７１の周囲を囲むように形成される。
　このとき、絶縁材８１Ａは、半田接合時にフラックスとして機能し、且つ、金属ボール７１Ａとの界面張力により半田接合部周辺をリング状に補強する形状で硬化する。
　［工程７Ｂ］
　次に、図１３（ｇ）に示すように、配線基板２の下面に、第２補強部材５を接合する。また、配線基板２の上面に、アンダーフィル材を塗布した後、半導体素子３を金属バンプ３１を介して半田リフローにより接合する。この半導体素子３を接合する際は、前述したように第１補強部材４のリブ４２と半導体素子３とが接触するように、半導体素子３を位置決めする。なお、このアンダーフィル材としては前述した絶縁材８１と同じ樹脂を用いることができる。
　以上のようにして、半導体パッケージ１が得られる。
（半導体装置）
　次に、半導体装置の製造方法および半導体装置について好適な実施形態に基づいて説明する。
　図１４は、本発明の実施形態に係る半導体装置を模式的に示す断面図である。
　図１４に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１とを有している。
　このような半導体装置１００においては、半導体パッケージ１の金属バンプ７１がマザーボード２００の端子（図示せず）に接合されている。これにより、半導体パッケージ１とマザーボード２００とが電気的に接続され、これらの間で電気的信号の伝送が行われる。また、この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ逃すことができる。
　また、半導体パッケージ１の伝熱バンプ９１がマザーボード２００の放熱用の端子（図示せず）に接合されている。この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ効率的に逃すことができる。このような伝熱バンプ９１は、前述した金属バンプ７１と同様の構成材料で構成されている場合、金属バンプ７１の接合と同時に一括してマザーボード２００に対して接合を行うことができる。
　以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
　＜第２実施形態＞
　図１５は、本発明の第２実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図１５中の上側を「上」、下側を「下」と言う。
　以下、第２実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
　図１５に示すように、第２実施形態の半導体パッケージ１では、第１補強部材４と半導体素子３との間の隙間、すなわち本体部４１と半導体素子３との間の隙間に、基板２１よりも熱伝導性の高い熱伝導性材料６が充填されている。これにより、半導体素子３から熱伝導性材料６を介して第１補強部材４へ効率的に熱を伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　また、熱伝導性材料６は、本体部４１（第１補強部材４）と半導体素子３との間の隙間の全部または一部に充填されるが、本実施形態では、熱伝導性材料６は、本体部４１（第１補強部材４）と半導体素子３との間の隙間全体に充填されている。これにより、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へさらに効率的に伝達することができる。
　また、熱伝導性材料６の熱伝導率は、０．５～１００Ｗ／（ｍ・Ｋ）程度であることが好ましく、１～５０Ｗ／（ｍ・Ｋ）程度であることがより好ましい。これにより、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へさらに効率的に伝達することができる。
　このような熱伝導性材料６としては、特に限定されないが、例えば、無機フィラーおよび樹脂材料（樹脂材料とその樹脂材料に配合された無機フィラー）を含んで構成された樹脂組成物が挙げられる。
　また、熱伝導性材料６としては、導電性を有するものと絶縁性を有するものとのいずれでも用いることができるが、絶縁性を有するものが好ましい。これにより、熱伝導性材料６を介する不本意な短絡を防止することができる。
　熱伝導性材料６（樹脂組成物）に用いる無機フィラー（無機充填材）としては、上記第１半導体パッケージで使用したものと同様のものを使用できる。なお、無機フィラーとして導電性を有するものを用いた場合、必要に応じて、熱伝導性材料６の接する部位に絶縁処理を施す。
　中でも、前記無機フィラーとしては、絶縁性および熱伝導性に優れるという観点から、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、窒化ホウ素、窒化ケイ素、窒化ガリウム、窒化チタン等の窒化物が好ましい。
　また、熱伝導性材料６（樹脂組成物）に用いる樹脂材料としては、例えば、上記第１半導体パッケージで用いた各種熱可塑性樹脂または各種熱硬化性樹脂が挙げられる。
　また、この熱伝導性材料６は、前述した接着層３２（アンダーフィル材）と同様のものを用いてもよく、また、熱伝導性材料６および接着層３２を一括して形成することもできる。
　この半導体パッケージ１によれば、前述した第１実施形態と同様の効果が得られる。
　なお、この第２実施形態は、前述した半導体装置、後述する第３実施形態にも適用することができる。
　＜第３実施形態＞
　図１６は、本発明の第３実施形態に係る半導体パッケージを摸式的に示す上面図である。以下、第３実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
　図１６に示すように、第３実施形態の半導体パッケージ１では、第１補強部材４の本体部４１の内周部の一部、すなわち、半導体素子３の４つの角部に対応する部位に、それぞれ、板状の凸部４３が形成されている。凸部４３は、それぞれ、半導体素子３の対応する角部と接触している。
　これにより、半導体パッケージ１の配線基板２、半導体素子３等の所定部位が熱膨張したときの応力を緩和することができる。また、金属バンプ３１を設けるスペースを広くすることができる。
　なお、凸部４３は、半導体素子３の４つの角部のうちの１つ、２つまたは３つに接触するように設けられていてもよい。
　また、この第３実施形態では、半導体素子３を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子３を配線基板２に接合させた後、通常のキャピラリーアンダーフィル材を配線基板２と半導体素子３との間に充填・硬化させて半導体パッケージ１を作製することもできる。
　この半導体パッケージ１によれば、前述した第１実施形態と同様の効果が得られる。
　なお、この第３実施形態は、前述した半導体装置にも適用することができる。
　以上、本発明の第２半導体パッケージおよび半導体装置を、図示の実施形態に基づいて説明したが、本発明はこれらに限定されるものでない。
　前述した実施形態では、第１補強部材４のリブ４２の上面が、半導体素子３の下面と接触しているが、互いの接触する部位は、これに限定されず、例えば、第１補強部材４の内周面（内周側の側面）が、半導体素子３の外周面と接触していてもよい。
　次に、本発明の第３半導体パッケージおよび半導体装置について説明する。
　（半導体パッケージ）
　まず、本発明の半導体パッケージを説明する。
　本発明の半導体パッケージは、上記第１半導体パッケージの第１実施形態中の熱伝導性材料６に特に着目したものであり、特に記載する場合を除いて、その他は第１半導体の第１実施形態と同様の構造を具備する。したがって、第１半導体パッケージの第１実施形骸が具備する効果を本第３半導体パッケージも具備することができる。
　以下、本実施形態の半導体パッケージ１の各部を順次詳細に説明する。
　［配線基板］
　上記第１半導体パッケージで使用した配線基板と同様の配線基板を使用できる。
　［半導体素子］
　上記第１半導体パッケージで使用した半導体素子と同様の半導体素子を使用できる。
　［第１補強部材］
　上記第１半導体パッケージで使用した半導体素子と同様の第１補強部材を使用できる。
　なお、本実施形態における第１補強部材４は、半導体素子３との間の距離（第１補強部材４の内周面４１１と半導体素子３の外周面３３との間の距離）、すなわち、第１補強部材４と半導体素子３との間の隙間の幅が、半導体素子３の全周に亘って一定となるように形成されている。これにより、第１補強部材４および半導体素子３の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。また、熱伝導性材料６を介した半導体素子３から第１補強部材への伝熱を効率的かつ均一に生じさせることができる。
　また、第１補強部材４と半導体素子３との間の距離は、特に限定されないが、０．１～５ｍｍ程度であることが好ましく、０．１～２ｍｍ程度であることがより好ましい。これにより、配線基板２の補強効果が好適に発揮される。
　なお、第１補強部材４と半導体素子３との間の距離は、一定でなくてもよく、また、第１補強部材４と半導体素子３とが、その一部で接触していてもよい。
　また、熱放散性の観点から、第１補強部材４の表面が粗化されていてもよい。第１補強部材４の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第１補強部材４の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第１補強部材４の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第１補強部材４の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第１補強部材４の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、第１補強部材４の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第１補強部材４の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　［熱伝導性材料］
　本実施形態では、図１および図２に示すように、第１補強部材４と半導体素子３との間の隙間に、基板２１よりも熱伝導性の高い熱伝導性材料６が充填されている。これにより、半導体素子３から熱伝導性材料６を介して第１補強部材４へ効率的に熱を伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　また、熱伝導性材料６は、第１補強部材４と半導体素子３との間の隙間の全部または一部に充填されるが、本実施形態では、熱伝導性材料６は、第１補強部材４と半導体素子３との間の隙間全体に充填されている。これにより、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へさらに効率的に伝達することができる。
　また、熱伝導性材料６の熱伝導率は、０．５～１００Ｗ／（ｍ・Ｋ）程度であることが好ましく、１～５０Ｗ／（ｍ・Ｋ）程度であることがより好ましい。これにより、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へさらに効率的に伝達することができる。
　このような熱伝導性材料６としては、特に限定されないが、例えば、無機フィラーおよび樹脂材料（樹脂材料とその樹脂材料に配合された無機フィラー）を含んで構成された樹脂組成物が挙げられる。
　また、熱伝導性材料６としては、導電性を有するものと絶縁性を有するものとのいずれでも用いることができるが、絶縁性を有するものが好ましい。これにより、熱伝導性材料６を介する不本意な短絡を防止することができる。
　熱伝導性材料６（樹脂組成物）に用いる無機フィラー（無機充填材）としては、上記第１半導体パッケージで用いた無機フィラーと同じものを使用できる。
　また、熱伝導性材料６（樹脂組成物）に用いる樹脂材料としては、上記第１半導体パッケージで用いた各種熱可塑性樹脂、各種熱硬化性樹脂が挙げられる。
　［第２補強部材］
　第２補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。
　この第２補強部材５と基板２１とは、接着剤を介して接合することができる。これにより、第２補強部材５の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、前述した熱伝導性材料６と同様のものを用いることができる。
　この第２補強部材５は、上記第１半導体パッケージで用いた第２補強部材と同様のものを使用できる。
　また、熱放散性の観点から、第２補強部材５の表面が粗化されていてもよい。第２補強部材５の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第２補強部材５の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第２補強部材５の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第２補強部材５の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第２補強部材５の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、補強部材の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第２補強部材５の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
本第３半導体パッケージによれば、第１補強部材４と半導体素子３との間の隙間に、基板２１よりも熱伝導性の高い熱伝導性材料６が充填されているので、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へ効率的に伝達し、その第１補強部材を介して逃がすことができ、放熱性に優れる。すなわち、半導体素子３からの熱は、熱伝導性材料６、第１補強部材４、伝熱ポスト２４、第２補強部材５、伝熱バンプ９１を経て、外部に放出され、これにより、半導体パッケージ１の放熱性を向上させることができる。
　（半導体パッケージの製造方法）
　以上説明したような第３半導体パッケージ１は、第１半導体パッケージの第１実施形態と同様に製造することができる。
（半導体装置）
　　本第３半導体装置は、上記第１半導体装置の第１実施形態と同様にして製造することができる。
　以上説明したような本発明の第３半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
　前述した実施形態では、熱伝導性材料６は、第１補強部材４と半導体素子３との間の隙間全体に充填されているが、これに限定されず、例えば、図１７（ａ）～（ｌ）に示すように、第１補強部材４と半導体素子３との間の隙間の一部に充填されていてもよい。なお、図１７中、斜線で示す部位が、熱伝導性材料６である。熱伝導性材料６を第１補強部材４と半導体素子３との間の隙間の一部に充填することにより、半導体パッケージ１の配線基板２、半導体素子３等の所定部位が熱膨張したときの応力を緩和することができる。
　次に、本発明の第４半導体パッケージ及び半導体装置について図面を参照して説明する。
　＜第１実施形態＞
　（半導体パッケージ）
　まず、本実施形態の半導体パッケージを説明する。
　図１８は、本発明の第１実施形態に係る半導体パッケージを模式的に示す断面図、図１９は、図１８に示す半導体パッケージを示す上面図、図１８に示す半導体パッケージを示す下面図は図３であり、図２０は、図１８に示す半導体パッケージの製造方法の一例を示す図である。なお、以下の説明では、説明の便宜上、図１８中の上側を「上」、下側を「下」と言う。また、各図では、それぞれ、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　図１８に示すように、半導体パッケージ１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、第１補強部材４と、第２補強部材５とを有する。
　このような半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２（具体的には後述する基板２１）よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、第１補強部材４および第２補強部材５を設けることにより、配線基板２自体の剛性を高める必要がなく、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　以下、半導体パッケージ１の各部を順次詳細に説明する。
　［配線基板］
　配線基板２は、上記第１半導体パッケージで使用した配線基板と同様な配線基板を使用することができる。
　［半導体素子］
　半導体素子３は、例えば、上記第１半導体パッケージで使用した半導体素子と同じ半導体素子を使用することができる。
　［第１補強部材］
　第１補強部材（スティフナー）４は、前述した配線基板２の基板２１の上面（一方の面）の、半導体素子３が接合されていない部分に接合されている。
　この第１補強部材４と基板２１とは、接着剤を介して接合することができる。これにより、第１補強部材４の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、後述する熱伝導性材料６と同様のものを用いることができる。
　この第１補強部材４は、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。
　また、第１補強部材４は、板状をなしている。これにより、第１補強部材４の構成を簡単かつ小型なものとすることができる。
　このような第１補強部材４の基板２１と反対側の面（すなわち上面）は、半導体素子３の基板２１と反対側の面（すなわち上面）と同一面上またはそれよりも基板２１側（すなわち下側）に位置しているのが好ましい。これにより、半導体パッケージ１の製造に際し、第１補強部材４の設置後に半導体素子３を設置する場合、半導体素子３の設置が容易となる。
　本実施形態では、第１補強部材４の基板２１と反対側の面（すなわち上面）と、半導体素子３の基板２１と反対側の面（すなわち上面）とが同一面上に位置している。これにより、半導体パッケージ１を薄型化しつつ、配線基板２の反りを効果的に抑制または防止することができる。また、第１補強部材４の上面上に他の構造体（例えば、基板、半導体素子、ヒートシンク等）を設ける場合、その構造体の設置を安定的に行うことができる。
　なお、第１補強部材４および半導体素子３を封止樹脂でモールドしてもよい。
　また、第１補強部材４は、半導体素子３の周囲を囲むように、すなわち、半導体素子３の外周部（側端部）との間に隙間を介してその半導体素子３の周囲を囲むように設けられている。本実施形態では、第１補強部材４は、半導体素子３を囲むように環状（より具体的には四角環状）をなしている。これにより、第１補強部材４による配線基板２の剛性を高める効果を優れたものとすることができる。
　また、第１補強部材４は、半導体素子３の全周に亘って、その半導体素子３から離間するように設けられている。すなわち、半導体パッケージ１は、半導体素子３の全周に亘って、第１補強部材４と半導体素子３との間に隙間を有している。
　また、第１補強部材４は、半導体素子３との間の距離（第１補強部材４の内周面４１と半導体素子３の外周面３３との間の距離）、すなわち、第１補強部材４と半導体素子３との間の隙間の幅が、半導体素子３の全周に亘って一定となるように形成されている。これにより、第１補強部材４および半導体素子３の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。また、後述するヒートシンク１２を介した半導体素子３から第１補強部材への伝熱を効率的かつ均一に生じさせることができる。
　また、第１補強部材４と半導体素子３との間の距離は、特に限定されないが、０．１～５ｍｍ程度であることが好ましく、０．１～２ｍｍ程度であることがより好ましい。これにより、配線基板２の補強効果が好適に発揮される。
　なお、第１補強部材４と半導体素子３との間の距離は、一定でなくてもよく、また、第１補強部材４と半導体素子３とが、その一部で接触していてもよい。
　また、第１補強部材４は、上記第１半導体パッケージの第１補強部材４と同様の構成を具備し、同様の材料で形成することができる。
　なお、本実施形態においては、樹脂材料との密着性向上の観点から、第１補強部材４の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、第１補強部材４の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第１補強部材４の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　［ヒートシンク］
　図１８および図１９に示すように、半導体パッケージ１は、第１補強部材４および半導体素子３の基板２１と反対側の面（すなわち上面）に、第１補強部材４と半導体素子３との間にまたがるように設置され、基板２１よりも熱伝導性の高い第１の熱伝導部として、ヒートシンク１２を有している。これにより、半導体素子３で発生した熱を半導体素子３からヒートシンク１２を介して第１補強部材４へ効率的に伝達することができるとともに、ヒートシンク１２から放熱することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　ヒートシンク１２は、基板１２１と、基板１２１に立設された複数の放熱フィン１２２とを有している。本実施形態では、放熱フィン１２２は、基板１２１の全域に亘って形成されている。
　このヒートシンク１２は、本実施形態では、平面視で、半導体素子３と、第１補強部材４と半導体素子３との間の隙間とをすべて覆うように設置されており、半導体素子３に対応する部位のみならず、前記隙間を横断している部位にも放熱フィン１２２が設けられている。これにより、半導体パッケージ１の放熱性を向上させることができる。
　なお、ヒートシンク１２は、平面視で、半導体素子３や、第１補強部材４と半導体素子３との間の隙間の一部が露出するに設置されていてもよく、また、前記隙間を横断している部位に放熱フィン１２２が設けられていなくてもよい。
　また、ヒートシンク１２の第１補強部材４および半導体素子３への接合方法は、特に限定されず、例えば、接着剤による接着等が挙げられる。
　また、ヒートシンク１２の構成材料としては、特に限定されず、例えば、各種の金属材料を用いることができるが、ヒートシンク１２の熱膨張係数は、基板２１の熱膨張係数よりも小さいことが好ましい。これにより、前述した第１補強部材４と同様に、基板２１の熱膨張を抑えることができる。
　また、ヒートシンク１２は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であるのが好ましい。これにより、半導体素子３、第１補強部材４およびヒートシンク１２が一体的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。
　また、ヒートシンク１２の熱伝導率は、１０～１０００Ｗ／（ｍ・Ｋ）程度であることが好ましく、５０～５００Ｗ／（ｍ・Ｋ）程度であることがより好ましい。これにより、半導体素子３からの熱をヒートシンク１２を介して第１補強部材４へさらに効率的に伝達することができ、また、ヒートシンク１２からさらに効率的に放熱することができる。
　このようなヒートシンク１２の構成材料としては、前述した第１補強部材４と同様のものを用いることが好ましい。なお、この点については、既に説明されているので、ここでは、その説明は省略する。
　［第２補強部材］
　第２補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。
　この第２補強部材５と基板２１とは、接着剤を介して接合することができる。これにより、第２補強部材５の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、後述する熱伝導性材料６と同様のものを用いることができる。
　この第２補強部材５は、上記第１半導体パッケージの第２補強部材と同様の構成を具備し、また同様の材料で形成することができる。
　なお、熱放散性の観点から、第２補強部材５の表面が粗化されていてもよい。第２補強部材５の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第２補強部材５の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第２補強部材５の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第２補強部材５の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第２補強部材５の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、補強部材の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第２補強部材５の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　以上説明したように構成された第４の半導体パッケージにおける本実施例半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、第１補強部材４と半導体素子３との間にまたがるように設置されたヒートシンク１２を有しているので、半導体素子３からの熱をヒートシンク１２を介して第１補強部材４へ効率的に伝達し、その第１補強部材を介して逃がすことができるとともに、そのヒートシンク１２から放熱することができ、放熱性に優れる。すなわち、半導体素子３からの熱は、ヒートシンク１２から放熱されるだけでなく、ヒートシンク１２、第１補強部材４、伝熱ポスト２４、第２補強部材５、伝熱バンプ９１を経て、外部に放出され、これにより、半導体パッケージ１の放熱性を向上させることができる。
　また、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。
　また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　（半導体パッケージの製造方法）
　以上説明したような半導体パッケージ１は、例えば、第１半導体パッケージと同様にして製造することができる。
　ただし、次に、図２０（ｇ）に示すように、ヒートシンク１２を設置する点が、第１半導体パッケージの製造方法とは異なる。このようにして、半導体パッケージ１が得られる。
（半導体装置）
　次に、半導体装置の製造方法および半導体装置について好適な実施形態に基づいて説明する。
　図２１は、本発明の実施形態に係る半導体装置を模式的に示す断面図である。
　図２１に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１とを有している。
　このような半導体装置１００においては、半導体パッケージ１の金属バンプ７１がマザーボード２００の端子（図示せず）に接合されている。これにより、半導体パッケージ１とマザーボード２００とが電気的に接続され、これらの間で電気的信号の伝送が行われる。また、この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ逃すことができる。
　また、半導体パッケージ１の伝熱バンプ９１がマザーボード２００の放熱用の端子（図示せず）に接合されている。この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ効率的に逃すことができる。このような伝熱バンプ９１は、前述した金属バンプ７１と同様の構成材料で構成されている場合、金属バンプ７１の接合と同時に一括してマザーボード２００に対して接合を行うことができる。
　以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
　＜第２実施形態＞
　図２２は、本発明の第４半導体パッケージにおける第２実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図２２中の上側を「上」、下側を「下」と言う。
　以下、第２実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
　図２２に示すように、第２実施形態の半導体パッケージ１では、第１補強部材４と半導体素子３との間の隙間に、基板２１よりも熱伝導性の高い熱伝導性材料６が充填されている。これにより、半導体素子３から熱伝導性材料６を介して第１補強部材４へ効率的に熱を伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　また、熱伝導性材料６は、第１補強部材４と半導体素子３との間の隙間の全部または一部に充填されるが、本実施形態では、熱伝導性材料６は、第１補強部材４と半導体素子３との間の隙間全体に充填されている。これにより、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へさらに効率的に伝達することができる。
　ここで使用される熱伝導性材料６としては、上記熱伝導性材料、例えば第１及び第３半導体パッケージにて説明した熱伝導性材料を例示することができる。さらに、上記無機フィラーももちろん用いることができる。
　また、この熱伝導性材料６は、前述した接着層３２（アンダーフィル材）と同様のものを用いてもよく、また、熱伝導性材料６および接着層３２を一括して形成することもできる。
　この半導体パッケージ１によれば、前述した第１実施形態と同様の効果が得られる。
　なお、この第２実施形態は、前述した半導体装置、後述する第３実施形態にも適用することができる。
　＜第３実施形態＞
　図２３は、本発明の第４半導体パッケージにおける第３実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図２３中の上側を「上」、下側を「下」と言う。
　以下、第３実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
　図２３に示すように、第３実施形態の半導体パッケージ１では、第１の熱伝導部として、網状の編組体で構成されたヒートシンク１３を有している。このヒートシンク１３は、網状をなすので、第１補強部材４および半導体素子３と、それぞれ、部分的に接触し、また、伸縮することができる。これにより、半導体パッケージ１の配線基板２、半導体素子３等の所定部位が熱膨張したときの応力を緩和することができる。
　この半導体パッケージ１によれば、前述した第１実施形態と同様の効果が得られる。
　なお、この第３実施形態は、前述した半導体装置にも適用することができる。
　次に、本発明の第５半導体パッケージおよび半導体装置の好適な実施形態について説明する。
　＜第１実施形態＞
　（半導体パッケージ）
　まず、本発明の半導体パッケージを説明する。
　図２４は、本発明の実施形態に係る半導体パッケージを模式的に示す断面図、図２は、図２４に示す半導体パッケージを示す上面図、図３は図２４に示す半導体パッケージを示す下面図、図２５は、図２４に示す半導体パッケージの製造方法の一例を示す図である。なお、以下の説明では、説明の便宜上、図２４中の上側を「上」、下側を「下」と言う。また、図２４ないし図２８では、それぞれ、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　図２４に示すように、半導体パッケージ１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、第１補強部材（補強部材）４と、第２補強部材（補強部材）５とを有する。
　このような第５半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２が第１補強部材４により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４の熱膨張係数が配線基板２（具体的には後述する基板２１）よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、このように配線基板２が補強されていることから、配線基板２自体の剛性を高める必要がなく、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このような半導体パッケージ１の優れた放熱性も相俟って、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを効果的に抑制または防止することができる。その結果、半導体パッケージ１の電気的な接続信頼性を優れたものとすることができる。
　また、半導体パッケージ１では、第２補強部材５を配線基板２の半導体素子３と反対側の面（下面）に接合することにより、配線基板２は半導体素子３と第２補強部材５とに挟持された状態となるため、配線基板２がより強固に補強されるとともに、配線基板２の両面の熱膨張差を抑制することができる。特に、第２補強部材は、後述する金属バンプ７１間にも及ぶように設けられているので、配線基板２を強固に補強することができる。
　さらに、半導体パッケージ１では、第１補強部材４の厚さが半導体素子３の厚さと同等またはそれ以下であるため、半導体パッケージ１を製造する際に、配線基板２上に第１補強部材４を接合した状態で半導体素子３を設置する場合、その半導体素子３の設置（マウント作業）の作業性が優れたものとなる。
　以下、半導体パッケージ１の各部を順次詳細に説明する。
[配線基板]
本実施形態における配線基板としては、上記第１半導体パッケージで使用したものと同じ配線基板を使用できる。
　［半導体素子］
本実施形態における半導体素子としては、上記第１半導体パッケージで使用したものと同じ半導体素子を使用できる。
なお、本実施形態における半導体素子３は、板状をなし、その平均厚さは、特に限定されないが、５０μｍ以上１０００μｍ以下程度である。
　［第１補強部材］
　第１補強部材（スティフナー）４は、前述した配線基板２の基板２１の上面（一方の面）の、半導体素子３が接合されていない部分に接合されている。
　この第１補強部材４と基板２１とは、接着剤を介して接合することができる。これにより、第１補強部材４の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、後述する熱伝導性材料６と同様のものを用いることができる。
　この第１補強部材４は、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。
　また、第１補強部材４は、板状をなしている。これにより、第１補強部材４の構成を簡単かつ小型なものとすることができる。
　特に、第１補強部材４の基板２１と反対側の面（すなわち上面）は、半導体素子３の基板２１と反対側の面（すなわち上面）よりも基板２１側（すなわち下側）に位置している。これにより、半導体パッケージ１を製造する際に、配線基板２上に第１補強部材４を接合した状態で半導体素子３を設置する場合、その半導体素子３の設置（マウント作業）の作業性が優れたものとなる。
　また、第１補強部材４の厚さが半導体素子３の厚さと同等またはそれ以下である。具体的には、第１補強部材４の厚さは、前述した半導体素子３の厚さよりも薄い。これにより、前述したような第１補強部材４の上面と半導体素子３の上面との位置関係を比較的簡単に実現することができる。なお、前述したような第１補強部材４の上面と半導体素子３の上面との位置関係を実現することができれば、第１補強部材４の厚さが半導体素子３の厚さより厚くてもよい。
　また、半導体素子３の厚さをＴ１とし、第１補強部材４Ａの厚さＴ２としたときに、Ｔ２／Ｔ１は、０．０２以上１．２以下であるのが好ましく、０．１以上１以下であるのがより好ましい。半導体パッケージ１を製造する際に、配線基板２上に第１補強部材４を接合した状態で半導体素子３を設置する場合、その半導体素子３の設置（マウント作業）の作業性が優れたものとなる。また、第１補強部材４に必要な補強機能を確保することができる。
　なお、第１補強部材４および半導体素子３を封止樹脂でモールドしてもよい。
　本実施形態における第１補強部材４は、上記の点を除いて、第１半導体パッケージにおける第１補強部材と同様の材料を用いて同様に設けることができる。
　なお、熱放散性の観点から、第１補強部材４の表面が粗化されていてもよい。第１補強部材４表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第１補強部材４表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第１補強部材４の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、配線基板２の構成、第１補強部材４の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第１補強部材４表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、第１補強部材４の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第１補強部材４の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　［第２補強部材］
　第２補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。
　この第２補強部材５と基板２１とは、接着剤を介して接合することができる。これにより、第２補強部材５の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、後述する熱伝導性材料６と同様のものを用いることができる。
　この第２補強部材５は、上記第１半導体パッケージにおける第２補強部材と同様のものを使用できるが、本実施形態においては第２補強部材５は、Ｆｅ－Ｎｉ系合金で構成されている。
　Ｆｅ－Ｎｉ系合金としては、前述した第１補強部材４と同様のものを用いることができる。
　また、第２補強部材５を構成するＦｅ－Ｎｉ系合金は、第１補強部材４を構成するＦｅ－Ｎｉ系合金と異なっていてもよいが、第１補強部材４を構成するＦｅ－Ｎｉ系合金と同じであるのが好ましい。これにより、配線基板２の両面の熱膨張差を防止または抑制することができる。
　なお、熱放散性の観点から、第２補強部材５の表面が粗化されていてもよい。第２補強部材５表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第２補強部材５表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第２補強部材５の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、配線基板２の構成、第２補強部材５の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第２補強部材５表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、第２補強部材５の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第２補強部材５の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　（半導体パッケージの製造方法）
　以上説明したような半導体パッケージ１は、例えば、以下のようにして製造することができる。
　以下、図２５に示されるように、第１半導体パッケージ１と同様に製造することができる。
　＜第２実施形態＞
　次に、本発明の第２実施形態を説明する。
　図２６は、本発明の第２実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図２６中の上側を「上」、下側を「下」と言う。また、図２６では、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　以下、第２実施形態の半導体パッケージについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。なお、図２６において、前述した実施形態と同様の構成については、同一符号を付している。
　第２実施形態の半導体パッケージは、補強部材（第１補強部材）の構成が異なる以外は、第１実施形態とほぼ同様である。
　図２６に示すように、半導体パッケージ１Ａは、配線基板２の上面の、半導体素子３が接合されていない部分に、第１補強部材４Ａが接合されている。
　この第１補強部材４Ａは、その内周面４１Ａが下側から上側に向けて拡がるように形成されている。すなわち、第１補強部材４Ａの内側の側面（内周面４１Ａ）は、半導体素子３の側面との間の隙間の幅が基板２１側（下側）に向けて漸減するように傾斜している。これにより、半導体パッケージ１を製造する際に、配線基板２上に第１補強部材４Ａを接合した状態で半導体素子３を設置する場合、第１補強部材４Ａの内周面４１Ａ(傾斜面)が半導体素子３を所望位置へ導く案内面として機能し、その半導体素子３の設置（マウント作業）の作業性を向上させることができる。
　また、第１補強部材４Ａの上面は、半導体素子３の上面よりも基板２１側（すなわち下側）に位置している。また、本実施形態では、第１補強部材４Ａの厚さが半導体素子３の厚さよりも薄い。なお、前述したような第１補強部材４Ａの上面と半導体素子３の上面との位置関係を実現することができれば、第１補強部材４の厚さは、前述した半導体素子３の厚さより厚くてもよい。
　本実施形態では、第１補強部材４Ａの内周面（内側の側面）４１Ａは、平坦面となっているが、内側を凸とする湾曲面であってもよい。
　以上説明したような第２実施形態の半導体パッケージ１Ａによっても、製造時の作業性を優れたものとするとともに、半導体素子の熱による不具合の発生を防止することができる。
　＜第３実施形態＞
　次に、本発明の第３実施形態を説明する。
　図２７は、本発明の第３実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図２７中の上側を「上」、下側を「下」と言う。また、図２７では、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　以下、第３実施形態の半導体パッケージについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。なお、図２７において、前述した実施形態と同様の構成については、同一符号を付している。
　第３実施形態の半導体パッケージは、補強部材（第１補強部材）の構成が異なる以外は、第１実施形態とほぼ同様である。
　図２７に示すように、半導体パッケージ１Ｂは、配線基板２の上面の、半導体素子３が接合されていない部分に、第１補強部材４Ｂが接合されている。
　この第１補強部材４Ｂは、その外側から内側に向けて厚さが漸減している。本実施形態では、第１補強部材４Ｂの厚さは、外側から内側に向けて連続的に変化している。このように、第１補強部材４Ｂの内側の厚さを外側の厚さよりも薄くすることにより、第１補強部材４Ｂの必要な強度を確保するとともに、半導体パッケージ１を製造する際に、配線基板２上に第１補強部材４Ｂを接合した状態で半導体素子３を設置する場合、その半導体素子３の設置（マウント作業）の作業性を向上させることができる。
　また、第１補強部材４Ｂの上面（最上部）は、半導体素子３の上面よりも基板２１側（すなわち下側）に位置している。また、本実施形態では、第１補強部材４Ｂの厚さ（最大厚さ）が半導体素子３の厚さよりも薄い。なお、前述したような第１補強部材４Ｂの上面と半導体素子３の上面との位置関係を実現することができれば、第１補強部材４Ｂの厚さ（最大厚さ）は、前述した半導体素子３の厚さより厚くてもよい。
　本実施形態では、第１補強部材４Ｂの上面（配線基板２と反対側の面）は、平坦面となっているが、上側（配線基板２と反対側）を凸とする湾曲面であってもよい。
　以上説明したような第３実施形態の半導体パッケージ１Ｂによっても、製造時の作業性を優れたものとするとともに、半導体素子の熱による不具合の発生を防止することができる。
（半導体装置）
　次に、半導体装置の製造方法および半導体装置について好適な実施形態に基づいて説明する。
　図２８は、本発明の半導体装置の実施形態の一例を模式的に示す断面図である。
　図２８に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１とを有している。
　このような半導体装置１００においては、半導体パッケージ１の金属バンプ７１がマザーボード２００の端子（図示せず）に接合されている。これにより、半導体パッケージ１とマザーボード２００とが電気的に接続され、これらの間で電気的信号の伝送が行われる。また、この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ逃すことができる。
　また、半導体パッケージ１の伝熱バンプ９１がマザーボード２００の放熱用の端子（図示せず）に接合されている。この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ効率的に逃すことができる。このような伝熱バンプ９１は、前述した金属バンプ７１と同様の構成材料で構成されている場合、金属バンプ７１の接合と同時に一括してマザーボード２００に対して接合を行うことができる。
　以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
次に、本発明の第６半導体パッケージを説明する。
　本発明の第６半導体パッケージは、第１補強部材および第２補強部材について特に着目されており、特に記載した場合以外は、第１半導体パッケージと同様の構成を具備する。
　なお、本明細書において、特に断りのない限り、熱膨張係数とは、配線基板２の板面に平行な方向（面方向）での３０℃～３００℃の熱膨張係数を言う。
　本実施形態における第１補強部材４は、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。そして、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　特に、第１補強部材４は、第２補強部材５とは異なる熱膨張係数を有する。これにより、第１補強部材４と第２補強部材５との熱膨張係数差に起因して配線基板２に作用する力により、配線基板２と半導体素子３との熱膨張係数差に起因して配線基板２に作用する力を相殺または緩和させることができる。そのため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。なお、第１補強部材４の熱膨張係数と第２補強部材５の熱膨張係数との関係については、第２補強部材５の熱膨張係数の説明とともに、後に詳述する。
　本実施形態における第１補強部材４としては、上記第１半導体パッケージにおける第１補強部材と同様のものを使用することができる。
　なお、熱放散性の観点から、第１補強部材４の表面が粗化されていてもよい。第１補強部材４の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第１補強部材４の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第１補強部材４の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第１補強部材４の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第１補強部材４の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、第１補強部材４の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第１補強部材４の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　［第２補強部材］
　第２補強部材５は、前述した第１補強部材４と同様、基板２１よりも熱膨張係数が小さい。
　特に、本実施形態における第２補強部材５は、前述した第１補強部材４とは異なる熱膨張係数を有する。このように第１補強部材４の熱膨張係数と第２補強部材５の熱膨張係数とが互いに異なることにより、第１補強部材４と第２補強部材５との熱膨張係数差に起因して配線基板２を反らせる方向に作用する力（第１の力）を生じさせることができる。このような力（第１の力）を、配線基板２と半導体素子３との熱膨張係数差に起因して配線基板２を反らせる方向に作用する力（第２の力）と反対方向に生じさせることにより、これらの力を相殺または緩和させることができる。そのため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　このような第１補強部材４の熱膨張係数と第２補強部材５の熱膨張係数との差は、基板２１（あるいは配線基板２）の熱膨張または熱収縮に伴う反りを防止または抑制するように設定されている。
　具体的に説明すると、第２補強部材５の熱膨張係数は、第１補強部材４の熱膨張係数と異なり、かつ、配線基板２の熱膨張または熱収縮に伴う反りを防止または抑制し得るものであればよく、特に限定されないが、第１補強部材４の熱膨張係数よりも小さいのが好ましい。
　通常、配線基板２の熱膨張係数は半導体素子３の熱膨張係数よりも大きくなる。そのため、配線基板２が半導体素子３よりも大きく熱膨張しようとし、配線基板２の外周部が半導体素子３側に変位する方向の力（第２の力）が生じる。一方、第２補強部材５の熱膨張係数を第１補強部材４の熱膨張係数よりも小さくすると（すなわち、第１補強部材４の熱膨張係数を第２補強部材５の熱膨張係数よりも大きくすると）、第１補強部材４が第２補強部材５よりも大きく熱膨張しようとし、配線基板２の外周部が半導体素子３とは反対側へ変位する方向の力（第２の方向と反対方向の第１の力）が生じる。したがって、このような２つの力（第１の力および第２の力）を互いに相殺させることができる。その結果、配線基板２の熱膨張に起因する反りを防止または抑制することができる。
　本実施形態の第２補強部材５としては、上記第１半導体パッケージにおける第２補強部材と同様のものを使用できる。
　また、第２補強部材５の構成材料としては、特に限定されないが、前述した第１補強部材４の構成材料と同様のものを用いることができる。
　しかしながら、第２補強部材５の構成材料は、第１補強部材４の構成材料と異なるのが好ましい。これにより、前述したような第１補強部材４および第２補強部材５の熱膨張係数差を容易に設定することができる。
　また、第２補強部材５の平均厚さは、配線基板２の熱膨張係数、配線基板２の第１補強部材４および第２補強部材５の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
　また、熱放散性の観点から、第２補強部材５の表面が粗化されていてもよい。第２補強部材５の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第２補強部材５の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第２補強部材５の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第２補強部材５の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第２補強部材５の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、補強部材の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第２補強部材５の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　以上説明したように構成された半導体パッケージ１によれば、第１補強部材４と第２補強部材５との熱膨張係数差に起因して配線基板２に作用する力により、配線基板２と半導体素子３との熱膨張係数差に起因して配線基板２に作用する力を相殺または緩和させることができる。そのため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
　以下、添付図面に基づき、本発明の第７半導体パッケージおよび半導体装置の好適な実施形態について説明する。
　＜第１実施形態＞
　（半導体パッケージ）
　まず、本実施形態の半導体パッケージを説明する。
　図２９は、本発明の実施形態に係る半導体パッケージを模式的に示す断面図、図２は、図２９に示す半導体パッケージを示す上面図、図３は、図２９に示す半導体パッケージを示す下面図、図４は、図２９に示す半導体パッケージの製造方法の一例を示す図である。なお、以下の説明では、説明の便宜上、図２９中の上側を「上」、下側を「下」と言う。また、各図では、それぞれ、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　図２９に示すように、半導体パッケージ１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、第１補強部材４と、第２補強部材５と、熱伝導性材料６とを有する。第１補強部材４の平均厚さ（厚さ）と第２補強部材５の平均厚さとは異なっている。
　このような第７半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２（具体的には後述する基板２１）よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。そして、第１補強部材４の平均厚さと第２補強部材５の平均厚さとを異ならせることで、第１補強部材４が配線基板２に与える熱膨張の影響と第２補強部材５が配線基板２に与える熱膨張の影響とに差を生じさせることにより、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りをさらに抑制または防止することができる。
　また、第１補強部材４および第２補強部材５を設けることにより、配線基板２自体の剛性を高める必要がなく、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、第７半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　以下、半導体パッケージ１の各部を順次詳細に説明する。
　［配線基板］
　本実施形態では、例えば、第１半導体パッケージが使用できる配線基板を使用できる。
　［半導体素子］
　本実施形態では、例えば、第１半導体パッケージが使用できる半導体素子を使用できる。
　［第１補強部材］
　本実施形態では、例えば、第１半導体パッケージが使用できる第１補強部材を使用できる。
　なお、本実施形態では、第１補強部材４の基板２１と反対側の面（すなわち上面）は、半導体素子３の基板２１と反対側の面（すなわち上面）よりも基板２１側（すなわち下側）に位置している。
　また、第１補強部材４の平均厚さ（厚さ）（第１補強部材４の基板２１の厚さ方向の長さ）は、半導体素子３の平均厚さと同等またはそれ以下であることが好ましい。本実施形態では、第１補強部材４の平均厚さは、半導体素子３の平均厚さよりも薄い。これにより、前述したような第１補強部材４の上面と半導体素子３の上面との位置関係を比較的簡単に実現することができる。なお、第１補強部材４の平均厚さが半導体素子３の平均厚さより厚くてもよいことは、言うまでもない。
　また、半導体素子３の平均厚さをｔ３とし、第１補強部材４の厚さｔ１としたときに、ｔ１／ｔ３は、０．０２～１．２であるのが好ましく、０．１～１であるのがより好ましい。これにより、半導体パッケージ１を製造する際に、配線基板２上に第１補強部材４を接合した状態で半導体素子３を設置する場合、その半導体素子３の設置（マウント作業）の作業性が優れたものとなる。また、第１補強部材４に必要な補強機能を確保することができる。
　なお、第１補強部材４および半導体素子３を封止樹脂でモールドしてもよい。
　また、第１補強部材４は、半導体素子３の周囲を囲むように設けられている。本実施形態では、第１補強部材４は、半導体素子３を囲むように環状（より具体的には四角環状）をなしている。すなわち、第１補強部材４は、周囲に偏在した枠状をなしている。これにより、第１補強部材４による配線基板２の剛性を高める効果を優れたものとすることができる。
　また、第１補強部材４は、半導体素子３の全周に亘って、その半導体素子３から離間するように設けられている。すなわち、半導体パッケージ１は、半導体素子３の全周に亘って、第１補強部材４と半導体素子３との間に隙間を有し、その隙間に後述する熱伝導性材料６が充填されている。
　また、第１補強部材４は、半導体素子３との間の距離（第１補強部材４の内周面４１と半導体素子３の外周面３３との間の距離）、すなわち、第１補強部材４と半導体素子３との間の隙間の幅が、半導体素子３の全周に亘って一定となるように形成されている。これにより、第１補強部材４および半導体素子３の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。また、熱伝導性材料６を介した半導体素子３から第１補強部材への伝熱を効率的かつ均一に生じさせることができる。
　また、第１補強部材４と半導体素子３との間の距離は、特に限定されないが、０．１～５ｍｍ程度であることが好ましく、０．１～２ｍｍ程度であることがより好ましい。これにより、配線基板２の補強効果が好適に発揮される。
　なお、第１補強部材４と半導体素子３との間の距離は、一定でなくてもよく、また、第１補強部材４と半導体素子３とが、その一部で接触していてもよい。
　また、第１補強部材４は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であるのが好ましい。これにより、半導体素子３および第１補強部材４が一体的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。
　また、第１補強部材４の構成材料としては、例えば、上記第１半導体パッケージの第１補強部材と同様の材料を使用できる。
また、第１補強部材４の平均厚さは、配線基板２の熱膨張係数、第１補強部材４および第２補強部材５の形状、大きさ、構成材料等に応じて決められるものであり、第２補強部材５の平均厚さと異なっていれば特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。なお、この第１補強部材４の平均厚さについては、第２補強部材５の平均厚さとともに後で詳述する。
　また、熱放散性の観点から、第１補強部材４の表面が粗化されていてもよい。第１補強部材４の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第１補強部材４の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第１補強部材４の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第１補強部材４の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第１補強部材４の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、第１補強部材４の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第１補強部材４の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　［熱伝導性材料］
　また、本実施形態では、図２９および図２に示すように、第１補強部材４と半導体素子３との間の隙間に、基板２１よりも熱伝導性の高い熱伝導性材料６が充填されている。これにより、半導体素子３から熱伝導性材料６を介して第１補強部材４へ効率的に熱を伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
　また、熱伝導性材料６は、第１補強部材４と半導体素子３との間の隙間の全部または一部に充填されるが、本実施形態では、熱伝導性材料６は、第１補強部材４と半導体素子３との間の隙間全体に充填されている。これにより、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へさらに効率的に伝達することができる。
　また、熱伝導性材料６の熱伝導率は、０．５～１００Ｗ／（ｍ・Ｋ）程度であることが好ましく、１～５０Ｗ／（ｍ・Ｋ）程度であることがより好ましい。これにより、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へさらに効率的に伝達することができる。
　このような熱伝導性材料６としては、特に限定されないが、例えば、無機フィラーおよび樹脂材料（樹脂材料とその樹脂材料に配合された無機フィラー）を含んで構成された樹脂組成物が挙げられる。
　また、熱伝導性材料６としては、導電性を有するものと絶縁性を有するものとのいずれでも用いることができるが、絶縁性を有するものが好ましい。これにより、熱伝導性材料６を介する不本意な短絡を防止することができる。
　熱伝導性材料６（樹脂組成物）に用いる無機フィラー（無機充填材）としては、上記第１半導体パッケージで使用したものと同じものを使用できる。
　また、熱伝導性材料６（樹脂組成物）に用いる樹脂材料としても、上記第１半導体パッケージで使用したものと同じものを使用できる。
　なお、熱伝導性材料６を省略してもよいことは、言うまでもない。
　［第２補強部材］
　第２補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。
　この第２補強部材５と基板２１とは、接着剤を介して接合することができる。これにより、第２補強部材５の設置が簡単となる。
　かかる接着剤としては、接着機能を有するものであれば、特に限定されず、各種接着剤を用いることができるが、熱伝導性に優れたものが好ましく、前述した熱伝導性材料６と同様のものを用いることができる。
　この第２補強部材５は、前述した第１補強部材４と同様、基板２１よりも熱膨張係数が小さい。また、本実施形態における第２補強部材としては、上記第１半導体パッケージの第２補強部材を使用することができる。
　また、第２補強部材５の構成材料としては、特に限定されず、前述した第１補強部材４の構成材料と同様のものを用いることができ、例えば、金属材料、セラミックス材料等を用いることができるが、金属材料を用いるのが好ましい。第２補強部材５が金属材料で構成されていると、第２補強部材５の放熱性を高めることができる。その結果、半導体パッケージ１の放熱性を向上させることができる。なお、第２補強部材５の構成材料と第１補強部材４の構成材料とは、同一でもよく、また、異なっていてもよいが、本実施形態では、同一とし、第２補強部材５の平均厚さと第１補強部材４の平均厚さとを異ならせることで、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止する。
　また、第２補強部材５の平均厚さは、配線基板２の熱膨張係数、第１補強部材４および第２補強部材５の形状、大きさ、構成材料等に応じて決められるものであり、第１補強部材４の平均厚さと異なっていれば特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
　ここで、本実施形態では、半導体素子３の平均厚さが比較的厚く設定されている。この場合、半導体素子３の平均厚さをｔ３、基板２１の平均厚さをｔ４としたとき、ｔ３／ｔ４は、０．５以上であることが好ましく、０．７５以上であることがより好ましく、０．７５以上２．５以下であることがさらに好ましい。
　そして、第２補強部材５の平均厚さは、第１補強部材４の平均厚さよりも厚く設定されている。これにより、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。その理由は、下記の通りである。
　まず、配線基板２の上面には、半導体素子３が設けられており、また、第１補強部材４は、周囲に偏在した枠状をなし、第２補強部材５は、ほぼ均等な形状をなしているので、第１補強部材４の平均厚さと第２補強部材５の平均厚さとを同一にすると、熱膨張により配線基板２が反ってしまう。このため、第１補強部材４の平均厚さと第２補強部材５の平均厚さとを異ならせることで、微調整を行って、熱膨張に起因する配線基板２の反りを防止する。
　また、配線基板２の上面には、熱膨張係数の小さい半導体素子３および第１補強部材４がほぼ全面に亘って設置されている。それとは逆に、配線基板２の下面に設置されている第２補強部材５は、後述するマザーボード２００（図３０参照）と接続するための金属バンプ７１を形成するための開口部５１を有しているため、その数が多くかつ第２補強部材５の平均厚さが薄い場合には、半導体素子３と配線基板２の熱膨張係数差に起因する反りの抑制または防止を十分に達成できない可能性がある。そのため、補強効果および反り抑制効果を十分なものとするために、第２補強部材の平均厚さを第１補強部材４の平均厚さよりも厚く設定する必要がある。
　また、第１補強部材４の平均厚さは、半導体素子３の平均厚さとの関係で、あまり厚くすることができない。一方、半導体素子３の平均厚さが比較的厚いので、それに対応して、第２補強部材５の平均厚さを比較的厚くする必要がある。これにより、第２補強部材５の平均厚さは、第１補強部材４の平均厚さよりも厚く設定される。
　また、第１補強部材の平均厚さをｔ１、第２補強部材の平均厚さをｔ２としたとき、ｔ１／ｔ２は、０．０２～０．９８であることが好ましく、０．２～０．８であることがより好ましい。
　これにより、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　また、第１補強部材の上下方向から見たときとの（平面視での）面積をＳ１、第２補強部材の上下方向から見たときとの面積をＳ２としたとき、Ｓ１／Ｓ２は、０．１～２であることが好ましく、０．３～１．５であることがより好ましい。これにより、従来に比べ、室温時、および熱時の反りが小さく、温度サイクル試験等の信頼性試験に優れる。
　また、熱放散性の観点から、第２補強部材５の表面が粗化されていてもよい。第２補強部材５の表面が粗化されていれば、表面積が増大し熱放散の効率が上がる。第２補強部材５の表面の粗化方法は、特に限定されず、例えば化学的な薬液処理、機械的なサンドブラスト処理などにより実施することができる。
　第２補強部材５の表面粗度の大きさは、半導体素子３の発熱量、樹脂材料の構成、基板２１の構成、第２補強部材５の形状、大きさ等に応じて決められるものであり、特に限定されないが、例えば、算術平均で表される表面粗度が０．１μｍ以上１００μｍ以下程度である。前記算術平均で表される表面粗度は、例えばＪＩＳ　Ｂ　０６０１に準じて測定することができる。
　また、樹脂材料との密着性向上の観点から、第２補強部材５の表面に銅皮膜が形成されていてもよい。銅については、樹脂材料との密着強度を向上させるための表面処理技術が数多く知られているため、補強部材の形状、大きさ、樹脂材料の種類等に応じてその表面処理を適宜選択し、実施することができる。
　銅皮膜の形成方法は、特に限定されないが、例えば、電解めっき、無電解めっき等のめっき処理、スパッタ処理等により実施することができる。
　また、銅皮膜の平均厚さは、第２補強部材５の熱膨張係数に影響を及ぼさず、密着性向上の表面処理が可能な範囲で薄い方が好ましい。
　以上説明したように構成された第７半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。そして、第１補強部材４の平均厚さと第２補強部材５の平均厚さとを異ならせることで、第１補強部材４が配線基板２に与える熱膨張の影響と第２補強部材５が配線基板２に与える熱膨張の影響とに差を生じさせることにより、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りをさらに抑制または防止することができる。
　また、第１補強部材４と半導体素子３との間の隙間に、基板２１よりも熱伝導性の高い熱伝導性材料６が充填されているので、半導体素子３からの熱を熱伝導性材料６を介して第１補強部材４へ効率的に伝達し、その第１補強部材を介して逃がすことができ、放熱性に優れる。すなわち、半導体素子３からの熱は、熱伝導性材料６、第１補強部材４、伝熱ポスト２４、第２補強部材５、伝熱バンプ９１を経て、外部に放出され、これにより、半導体パッケージ１の放熱性を向上させることができる。
　また、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。
　また、第１補強部材４および第２補強部材５の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
　このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　（半導体パッケージの製造方法）
　以上説明したような半導体パッケージ１は、例えば、上記第１半導体パッケージと同様に製造することができる。
（半導体装置）
　次に、半導体装置の製造方法および半導体装置について好適な実施形態に基づいて説明する。
　図３０は、本発明の実施形態に係る半導体装置を模式的に示す断面図である。
　図３０に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１とを有している。
　このような半導体装置１００においては、半導体パッケージ１の金属バンプ７１がマザーボード２００の端子（図示せず）に接合されている。これにより、半導体パッケージ１とマザーボード２００とが電気的に接続され、これらの間で電気的信号の伝送が行われる。また、この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ逃すことができる。
　また、半導体パッケージ１の伝熱バンプ９１がマザーボード２００の放熱用の端子（図示せず）に接合されている。この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ効率的に逃すことができる。このような伝熱バンプ９１は、前述した金属バンプ７１と同様の構成材料で構成されている場合、金属バンプ７１の接合と同時に一括してマザーボード２００に対して接合を行うことができる。
　以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
　＜第２実施形態＞
　図３１は、本発明の第２実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図３１中の上側を「上」、下側を「下」と言う。また、図３１では、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
　以下、第２実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
　図３１に示すように、第２実施形態の半導体パッケージ１では、第１補強部材４の基板２１と反対側の面と、半導体素子３の基板２１と反対側の面とが同一面上に位置している。
　また、本実施形態では、半導体素子３の平均厚さが比較的薄く設定されている。この場合、半導体素子３の平均厚さをｔ３、基板２１の平均厚さをｔ４としたとき、ｔ３／ｔ４は、０．５以下であることが好ましく、０．４以下であることがより好ましく、０．１以上０．４以下であることがさらに好ましい。
　そして、第１補強部材４の平均厚さは、第２補強部材５の平均厚さよりも厚く設定されている。これにより、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。その理由は、下記の通りである。
　まず、第１補強部材４の平均厚さは、半導体素子３の平均厚さが薄くなり剛性が小さくなっているため、特に、熱膨張に起因する配線基板２の周囲（端部）の反りを防止するために比較的厚く設定される。一方、半導体素子３の平均厚さが比較的薄いので、配線基板２との熱膨張係数差に起因する反り量が大きくなってしまう。そのために、半導体パッケージ１の厚さ方向の対称性を向上させることが重要となり、第２補強部材５の平均厚さを比較的薄くする必要がある。これにより、第１補強部材４の平均厚さは、第２補強部材５の平均厚さよりも厚く設定される。
　また、第１補強部材の平均厚さをｔ１、第２補強部材の平均厚さをｔ２としたとき、ｔ１／ｔ２は、１．１～４０であることが好ましく、１．５～１０であることがより好ましい。
　これにより、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
　なお、この第２実施形態は、前述した半導体装置にも適用することができる。
　以上、本発明の半導体パッケージおよび半導体装置を、図示の実施形態に基づいて説明したが、本発明はこれらに限定されるものでない。
　また、前述した実施形態では、第１補強部材４は、半導体素子３の全周に亘って、その半導体素子３を囲むように設けられていたが、これに限定されず、例えば、半導体素子３の周囲の一部に、欠損した部分（切り欠き）が形成されていてもよい。
　また、前述した実施形態では、第１補強部材４と第２補強部材５とを接続する熱伝導部として、基板２１を貫通する伝熱ポスト２４を用いたが、これに限定されず、例えば、基板２１の外側に設けた熱伝導部材（金属部材）を用いてもよい。この場合、伝熱性接着剤を用いて熱伝導部材を基板２１、第１補強部材４および第２補強部材５に接着（接合）してもよいし、基板２１の側面側から基板２１、第１補強部材４および第２補強部材５を上下から銜えこむような形態としてもよい。
　また、第２補強部材５に形成される開口部は、各金属バンプ７１と一対一で対応していなくてもよい。すなわち、第２補強部材５には、複数の金属バンプ７１に対して１つが対応するように、開口部が形成されていてもよい。
　本発明は、熱による不具合の発生を防止することができる半導体パッケージおよび半導体装置を提供することができる。
１　　　　　半導体パッケージ
１Ａ　　　　半導体パッケージ
２　　　　　配線基板
２Ａ　　　　配線基板
３　　　　　半導体素子
３Ａ　　　　半導体素子
４　　　　　第１補強部材
４Ａ　　　　第１補強部材
５　　　　　第２補強部材
５Ａ　　　　第２補強部材
６　　　　　熱伝導性材料
６Ａ　　　　熱伝導性材料
１１　　　　接着剤
１２　　　　接着剤
２１　　　　基板
２４　　　　伝熱ポスト
２５　　　　基板
３１　　　　金属バンプ
３１Ａ　　　金属バンプ
３２　　　　接着層
３２Ａ　　　接着層
３３　　　　外周面
４１　　　　本体部
４１１　　　内周面
４２　　　　リブ
５１　　　　開口部
５１Ａ　　　開口部
５２　　　　部分
５３　　　　部分
７１　　　　金属バンプ
７１Ａ　　　金属バンプ
７２　　　　金属バンプ
８１　　　　絶縁材
８１Ａ　　　絶縁材
８２　　　　絶縁材
８２Ａ　　　絶縁材
９１　　　　伝熱バンプ
１００　　　半導体装置
２００　　　マザーボード
２１１　　　絶縁層
２１１Ａ　　プリプレグ
２１２　　　絶縁層
２１３　　　絶縁層
２１４　　　絶縁層
２１５　　　絶縁層
２２１　　　導体パターン
２２１Ａ　　金属層
２２２　　　導体パターン
２２３　　　導体パターン
２２４　　　導体パターン
２３１　　　導体ポスト
２３２　　　導体ポスト
２３３　　　導体ポスト
２３４　　　導体ポスト
２５１　　　絶縁層
２５１Ａ　　絶縁層
２５２　　　絶縁層
２５２Ａ　　絶縁層
２５３　　　絶縁層
２５３Ａ　　絶縁層
２６１　　　導体パターン
２６１Ａ　　金属層
２６２　　　導体パターン
２６２Ａ　　金属層
２６３　　　導体パターン
２６３Ａ　　金属層
２６４　　　導体パターン
２６４Ａ　　金属層
２７１　　　導体ポスト
２７２　　　導体ポスト
２７３　　　導体ポスト
２８１　　　伝熱ポスト
２８２　　　伝熱ポスト
２８３　　　伝熱ポスト
２９１　　　絶縁層
２９２　　　絶縁層
２１１１　　貫通孔
２５１１　　貫通孔
２５１２　　貫通孔
２５２１　　貫通孔
２５２２　　貫通孔
２５３１　　貫通孔
２５３２　　貫通孔
２９１２　　開口部
２９２２　　開口部

Claims (65)

  1. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
    　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有することを特徴とする半導体パッケージ。
  2. 　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている請求項１に記載の半導体パッケージ。
  3. 　前記第１補強部材および前記第２補強部材は、それぞれ、板状をなしている請求項１または２に記載の半導体パッケージ。
  4. 　前記第２導体パターンの前記基板と反対側の面には、複数の金属バンプが接合され、
    　前記第２補強部材は、前記各金属バンプに非接触で前記各金属バンプを囲むように形成された複数の開口部を有する請求項１ないし３のいずれかに記載の半導体パッケージ。
  5. 　前記第１補強部材および前記第２補強部材は、それぞれ、前記半導体素子との熱膨張係数差が７ｐｐｍ／℃以下である請求項１ないし４のいずれかに記載の半導体パッケージ。
  6. 　前記第１補強部材および前記第２補強部材は、それぞれ、金属材料で構成されている請求項１ないし５のいずれかに記載の半導体パッケージ。
  7. 　前記金属材料は、Ｆｅ－Ｎｉ系合金である請求項６に記載の半導体パッケージ。
  8. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材とを有し、
    　前記第１補強部材の一部が前記半導体素子と接触していることを特徴とする半導体パッケージ。
  9. 　前記第１補強部材は、本体部と、該本体部から前記半導体素子に向って突出するように形成された凸部とを有し、
    　前記凸部が前記半導体素子と接触している請求項８に記載の半導体パッケージ。
  10. 　前記凸部の前記基板と反対側の面が、前記半導体素子の前記基板側の面と接触している請求項９に記載の半導体パッケージ。
  11. 　前記第１補強部材は、板状をなしており、
    　前記本体部の前記基板側の面と、前記凸部の前記基板側の面とが同一面上に位置している請求項９に記載の半導体パッケージ。
  12. 　前記本体部は、前記半導体素子の側端部との間に隙間を介して前記半導体素子の周囲を囲むように設けられている請求項９に記載の半導体パッケージ。
  13. 　前記凸部は、前記本体部の内周部に、該本体部の全周に亘って形成されている請求項１２に記載の半導体パッケージ。
  14. 　前記凸部は、前記半導体素子の全周に亘って、該半導体素子と接触している請求項１３に記載の半導体パッケージ。
  15. 　前記凸部は、前記半導体素子の角部と接触している請求項９に記載の半導体パッケージ。
  16. 　前記第１補強部材は、板状をなしている請求項８に記載の半導体パッケージ。
  17. 　前記第１補強部材の前記基板と反対側の面と、前記半導体素子の前記基板と反対側の面とが同一面上に位置している請求項１６に記載の半導体パッケージ。
  18. 　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材を有する請求項８に記載の半導体パッケージ。
  19. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材とを有し、
    　前記第１補強部材と前記半導体素子との間に隙間を有し、該隙間の全部または一部に、前記基板よりも熱伝導性の高い熱伝導性材料を充填したことを特徴とする半導体パッケージ。
  20. 　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている請求項１９に記載の半導体パッケージ。
  21. 　前記第１補強部材は、前記半導体素子の周囲を囲み、前記半導体素子の全周に亘って前記半導体素子との間に隙間が形成されるように設けられており、
    　前記熱伝導性材料は、前記隙間全体に充填されている請求項１９に記載の半導体パッケージ。
  22. 　前記熱伝導性材料の熱伝導率は、０．５～１００Ｗ／（ｍ・Ｋ）である請求項１９ないし２１のいずれかに記載の半導体パッケージ。
  23. 　前記熱伝導性材料は、絶縁性を有している請求項１９ないし２２のいずれかに記載の半導体パッケージ。
  24. 　前記熱伝導性材料は、樹脂組成物で構成されている請求項１９ないし２３のいずれかに記載の半導体パッケージ。
  25. 　前記第１補強部材は、板状をなしている請求項１９ないし２４のいずれかに記載の半導体パッケージ。
  26. 　前記第１補強部材の前記基板と反対側の面と、前記半導体素子の前記基板と反対側の面とが同一面上に位置している請求項２５に記載の半導体パッケージ。
  27. 　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材を有する請求項１９ないし２６のいずれかに記載の半導体パッケージ。
  28. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
    　前記第１補強部材および前記半導体素子の前記基板と反対側の面に、前記第１補強部材と前記半導体素子との間にまたがるように設置され、前記基板よりも熱伝導性の高い第１の熱伝導部とを有することを特徴とする半導体パッケージ。
  29. 　前記第１の熱伝導部は、それ自体が放熱性を有するヒートシンクである請求項２８に記載の半導体パッケージ。
  30. 　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている請求項２８または２９に記載の半導体パッケージ。
  31. 　前記第１補強部材は、前記半導体素子の側端部との間に隙間を介して前記半導体素子の周囲を囲むように設けられている請求項２８または２９に記載の半導体パッケージ。
  32. 　前記第１の熱伝導部は、前記隙間を横断している部位に放熱フィンを有する請求項３１に記載の半導体パッケージ。
  33. 　前記第１の熱伝導部の熱伝導率は、１０～１０００Ｗ／（ｍ・Ｋ）である請求項２８ないし３２のいずれかに記載の半導体パッケージ。
  34. 　前記第１の熱伝導部は、金属材料で構成されている請求項２８ないし３３のいずれかに記載の半導体パッケージ。
  35. 　前記第１の熱伝導部の熱膨張係数は、前記基板の熱膨張係数よりも小さい請求項２８ないし３４のいずれかに記載の半導体パッケージ。
  36. 　前記第１補強部材は、板状をなしている請求項２８ないし３５のいずれかに記載の半導体パッケージ。
  37. 　前記第１補強部材の前記基板と反対側の面と、前記半導体素子の前記基板と反対側の面とが同一面上に位置している請求項３６に記載の半導体パッケージ。
  38. 　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材を有する請求項２８ないし３７のいずれかに記載の半導体パッケージ。
  39. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される板状の半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい板状の補強部材とを有し、
    　前記補強部材の前記基板と反対側の面が前記半導体素子の前記基板と反対側の面と同一面上またはそれよりも前記基板側に位置していることを特徴とする半導体パッケージ。
  40. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
    　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有し、
    　前記第１補強部材の前記基板と反対側の面が前記半導体素子の前記基板と反対側の面と同一面上またはそれよりも前記基板側に位置していることを特徴とする半導体パッケージ。
  41. 　前記第１補強部材の厚さが前記半導体素子の厚さと同等またはそれ以下である請求項４０に記載の半導体パッケージ。
  42. 　前記第１補強部材は、前記半導体素子の周囲を囲むように枠状をなしている請求項４０または４１に記載の半導体パッケージ。
  43. 　前記第１補強部材の内側の側面は、前記半導体素子の側面との間の隙間の幅が前記基板側に向けて漸減するように傾斜している請求項４２に記載の半導体パッケージ。
  44. 　前記第１補強部材は、その外側から内側に向けて厚さが漸減している請求項４２または４３に記載の半導体パッケージ。
  45. 　前記第１補強部材および前記第２補強部材の熱膨張係数は、それぞれ、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下である請求項４０ないし４４のいずれかに記載の半導体パッケージ。
  46. 　前記第１補強部材および前記第２補強部材は、それぞれ、前記半導体素子との熱膨張係数差が７ｐｐｍ／℃以下である請求項４０ないし４５のいずれかに記載の半導体パッケージ。
  47. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
    　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有し、
    　前記第１補強部材の熱膨張係数と前記第２補強部材の熱膨張係数とが互いに異なることを特徴とする半導体パッケージ。
  48. 　前記第１補強部材の熱膨張係数と前記第２補強部材の熱膨張係数との差は、前記基板の熱膨張または熱収縮に伴う反りを防止または抑制するように設定されている請求項４７に記載の半導体パッケージ。
  49. 　前記第１補強部材の熱膨張係数は、前記第２補強部材の熱膨張係数よりも大きい請求項４７または４８に記載の半導体パッケージ。
  50. 　前記第１補強部材および前記第２補強部材の熱膨張係数は、それぞれ、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下である請求項４７ないし４９のいずれかに記載の半導体パッケージ。
  51. 　前記第１補強部材および前記第２補強部材は、それぞれ、前記半導体素子との熱膨張係数差が７ｐｐｍ／℃以下である請求項４７ないし５０のいずれかに記載の半導体パッケージ。
  52. 　前記第１補強部材および前記第２補強部材のうちの少なくとも一方は、Ｆｅ－Ｎｉ系合金で構成されている請求項４７ないし５１のいずれかに記載の半導体パッケージ。
  53. 　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている請求項４８ないし５２のいずれかに記載の半導体パッケージ。
  54. 　前記第１補強部材および前記第２補強部材は、それぞれ、板状をなしている請求項４８ないし５３のいずれかに記載の半導体パッケージ。
  55. 　基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
    　前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、
    　前記基板の前記一方の面の、前記半導体素子が接合されていない部分に接合され、前記基板よりも熱膨張係数の小さい第１補強部材と、
    　前記基板の前記他方の面に接合され、前記基板よりも熱膨張係数の小さい第２補強部材とを有し、
    　前記第１補強部材の平均厚さと前記第２補強部材の平均厚さとが異なることを特徴とする半導体パッケージ。
  56. 　前記第１補強部材の平均厚さは、前記第２補強部材の平均厚さよりも厚い請求項５５に記載の半導体パッケージ。
  57. 　前記第１補強部材の平均厚さをｔ１、前記第２補強部材の平均厚さをｔ２としたとき、ｔ１／ｔ２は、１．１～４０である請求項５６に記載の半導体パッケージ。
  58. 　前記第２補強部材の平均厚さは、前記第１補強部材の平均厚さよりも厚い請求項５５に記載の半導体パッケージ。
  59. 　前記第１補強部材の平均厚さをｔ１、前記第２補強部材の平均厚さをｔ２としたとき、ｔ１／ｔ２は、０．０２～０．９８である請求項５８に記載の半導体パッケージ。
  60. 　前記第１補強部材および前記第２補強部材の平均厚さは、それぞれ、０．０２ｍｍ以上０．８ｍｍ以下である請求項５５ないし５８のいずれかに記載の半導体パッケージ。
  61. 　前記第１補強部材の構成材料と前記第２補強部材の構成材料とが同一である請求項５５ないし６０のいずれかに記載の半導体パッケージ。
  62. 　前記第１補強部材および前記第２補強部材のうちの少なくとも一方は、Ｆｅ－Ｎｉ系合金で構成されている請求項５５ないし６１のいずれかに記載の半導体パッケージ。
  63. 　前記第１補強部材は、前記半導体素子の周囲を囲むように設けられている請求項５５ないし６２のいずれかに記載の半導体パッケージ。
  64. 　前記第１補強部材および前記第２補強部材は、それぞれ、板状をなしている請求項５５ないしい６３のいずれかに記載の半導体パッケージ。
  65. 　請求項１ないし６４のいずれかに記載の半導体パッケージを備えることを特徴とする半導体装置。
PCT/JP2011/068361 2010-08-30 2011-08-11 半導体パッケージおよび半導体装置 WO2012029526A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012531779A JPWO2012029526A1 (ja) 2010-08-30 2011-08-11 半導体パッケージおよび半導体装置

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP2010-192908 2010-08-30
JP2010192907 2010-08-30
JP2010-192907 2010-08-30
JP2010-192902 2010-08-30
JP2010-192906 2010-08-30
JP2010192902 2010-08-30
JP2010192908 2010-08-30
JP2010192906 2010-08-30
JP2010210166 2010-09-17
JP2010-210165 2010-09-17
JP2010-210166 2010-09-17
JP2010-210157 2010-09-17
JP2010210157 2010-09-17
JP2010210165 2010-09-17

Publications (1)

Publication Number Publication Date
WO2012029526A1 true WO2012029526A1 (ja) 2012-03-08

Family

ID=45772631

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/068361 WO2012029526A1 (ja) 2010-08-30 2011-08-11 半導体パッケージおよび半導体装置

Country Status (3)

Country Link
JP (1) JPWO2012029526A1 (ja)
TW (1) TW201216423A (ja)
WO (1) WO2012029526A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175642A (ja) * 2013-03-13 2014-09-22 Sony Corp 半導体装置、半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353826A (ja) * 2004-06-10 2005-12-22 Ngk Spark Plug Co Ltd セラミックパッケージ
JP2007109904A (ja) * 2005-10-14 2007-04-26 Nec Corp 半導体チップの実装構造
JP2007227550A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2008147596A (ja) * 2006-12-13 2008-06-26 Internatl Business Mach Corp <Ibm> 半導体パッケージ
JP2008306032A (ja) * 2007-06-08 2008-12-18 Toppan Printing Co Ltd 半導体パッケージ
JP2009117703A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010103516A (ja) * 2008-09-29 2010-05-06 Ngk Spark Plug Co Ltd 補強材付き配線基板
JP2010118482A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp 半導体装置及びその製造方法
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098173A (ja) * 1995-06-14 1997-01-10 Oki Electric Ind Co Ltd Ｉｃ搭載用基板、ｉｃ搭載用基板の形成方法、ｉｃカード用モジュール
JPH09326450A (ja) * 1996-06-03 1997-12-16 Texas Instr Japan Ltd 半導体装置およびその製造方法
JPH1117064A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体パッケージ
JP2961094B2 (ja) * 1997-12-08 1999-10-12 住友商事株式会社 集積回路チップを搭載した半導体基板を覆う放熱用成形板
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
JP4194408B2 (ja) * 2003-04-03 2008-12-10 日本特殊陶業株式会社 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP2005183687A (ja) * 2003-12-19 2005-07-07 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353826A (ja) * 2004-06-10 2005-12-22 Ngk Spark Plug Co Ltd セラミックパッケージ
JP2007109904A (ja) * 2005-10-14 2007-04-26 Nec Corp 半導体チップの実装構造
JP2007227550A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2008147596A (ja) * 2006-12-13 2008-06-26 Internatl Business Mach Corp <Ibm> 半導体パッケージ
JP2008306032A (ja) * 2007-06-08 2008-12-18 Toppan Printing Co Ltd 半導体パッケージ
JP2009117703A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010103516A (ja) * 2008-09-29 2010-05-06 Ngk Spark Plug Co Ltd 補強材付き配線基板
JP2010118482A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp 半導体装置及びその製造方法
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175642A (ja) * 2013-03-13 2014-09-22 Sony Corp 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2012029526A1 (ja) 2013-10-28
TW201216423A (en) 2012-04-16

Similar Documents

Publication Publication Date Title
JP6048050B2 (ja) 半導体パッケージおよび半導体装置
JP5994776B2 (ja) 半導体パッケージ、半導体装置、半導体パッケージの製造方法
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5304940B2 (ja) 半導体パッケージの製造方法
JP2007123524A (ja) 電子部品内蔵基板
WO2012029549A1 (ja) 半導体パッケージおよび半導体装置
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2008109044A (ja) 配線回路基板および電子部品装置
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
JP2010157663A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2012035972A1 (ja) 半導体パッケージおよび半導体装置
JP6228851B2 (ja) 配線基板、配線基板の製造方法
JP2013084861A (ja) 半導体パッケージおよび半導体装置
WO2012029526A1 (ja) 半導体パッケージおよび半導体装置
WO2012029579A1 (ja) 半導体パッケージおよび半導体装置
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2013080805A (ja) 補強部材の製造方法
JP2013080806A (ja) 補強部材の製造方法
JP2013080804A (ja) 補強部材の製造方法
JP2013080802A (ja) 補強部材の製造方法
EP3512315B1 (en) Printed wiring board and printed circuit board
JP5445007B2 (ja) 回路基板及びその製造方法
JP2013080803A (ja) 補強部材の製造方法
JP2013055290A (ja) 半導体パッケージおよび半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11821544

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012531779

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11821544

Country of ref document: EP

Kind code of ref document: A1