TWI464556B - 帶隙基準電壓電路 - Google Patents

帶隙基準電壓電路 Download PDF

Info

Publication number
TWI464556B
TWI464556B TW098130556A TW98130556A TWI464556B TW I464556 B TWI464556 B TW I464556B TW 098130556 A TW098130556 A TW 098130556A TW 98130556 A TW98130556 A TW 98130556A TW I464556 B TWI464556 B TW I464556B
Authority
TW
Taiwan
Prior art keywords
voltage
power supply
mos transistor
conductivity type
supply voltage
Prior art date
Application number
TW098130556A
Other languages
English (en)
Other versions
TW201015266A (en
Inventor
Kiyoshi Yoshikawa
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201015266A publication Critical patent/TW201015266A/zh
Application granted granted Critical
Publication of TWI464556B publication Critical patent/TWI464556B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

帶隙基準電壓電路
本發明，係有關於產生基準電壓之帶隙基準電壓電路。
針對先前技術之帶隙基準電壓電路作說明。圖5，係為展示先前技術之帶隙基準電壓電路的電路圖。
若是溫度變高，則NPN雙極電晶體101之基極-射極間電壓Vbe1係具有負的溫度係數而變低。此時，由於NPN雙極電晶體102之射極面積為較NPN雙極電晶體101更大，因此，NPN雙極電晶體102之基極-射極間電壓Vbe2係具有負的溫度係數並成為較NPN雙極電晶體101更低。
於此，由於放大器106係以使節點A與節點B成為相同之電壓的方式而動作，因此，在電阻105處，係產生有從基極-射極間電壓Vbe1而減去了基極-射極間電壓Vbe2的電壓(ΔVBe=Vbe1-Vbe2)。由前述之數式可知，電壓ΔVbe係具有正的溫度係數。因此，在電阻104～105中所流動之電流I2，亦具有正的溫度係數，而在電阻104處所產生之電壓，亦具有正的溫度係數。在此電阻104～105處所產生之具有正的溫度係數之電壓的變動，由於係與具有負的溫度係數之基極-射極間電壓Vbe2的變動相抵消，因此，基準電壓Vref，係無關於在電阻103處所流動之電流I1的溫度係數，而成為並不依存於溫度(例如，參考專利文獻1)。
[專利文獻1]日本特開2003-258105號公報
但是，若是電源電壓Vdd有所變動，則藉由在放大器106之輸入段的電晶體(未圖示)處之閘極-源極間或者是閘極-汲極間的寄生電容，該電晶體之閘極電壓亦會產生變動。亦即是，節點A～B之電壓係會有所變動。故而，由於電壓ΔVbe係成為依存於電源電壓Vdd之變動，因此，帶隙基準電壓電路之電源電壓變動除去比係變差。
本發明，係有鑑於上述之課題而進行，並提供一種電源電壓變動除去比為佳之帶隙基準電壓電路。
在本發明之帶隙基準電壓電路中，經由電壓供給電路，第2電源電壓係並不會依存於第1電源電壓之變動。故而，在第1電阻處所產生之具有正的溫度係數之電壓，係並不依存於第1電源電壓之變動。因此，帶隙基準電壓電路之電源電壓變動除去比係變佳。
以下，參考圖面，對本發明之實施形態作說明。
〈第1實施形態〉
圖1，係為展示第1實施型態之帶隙基準電壓電路的電路圖。
帶隙基準電壓電路，係具備有：PMOS電晶體11～21、和PMOS電晶體23、和NMOS電晶體32～33、和NMOS電晶體35、和NMOS電晶體37、和電阻41～42、和電壓供給電路51、以及PNP雙極電晶體61～63。
電壓供給電路51，係將電源端子連接於帶隙基準電壓電路之電源端子，並將接地端子連接於帶隙基準電壓電路之接地端子，且將輸入端子連接於PMOS電晶體12之汲極和NMOS電晶體32之汲極間的連接點處。PMOS電晶體11，係將源極連接於電壓供給電路51之輸出端子，並將汲極連接於PMOS電晶體12之源極。NMOS電晶體32，係將源極連接於接地端子，並將汲極連接於PMOS電晶體12之汲極。PMOS電晶體13，係將閘極連接於PMOS電晶體11之閘極，並將源極連接於電壓供給電路51之輸出端子，且將汲極連接於PMOS電晶體14之源極。PMOS電晶體14，係將閘極連接於PMOS電晶體12之閘極，並將汲極連接於PNP雙極電晶體61之射極以及PMOS電晶體11之閘極。PNP雙極電晶體61，係將基極以及集極連接於接地端子。
PMOS電晶體15，係將閘極連接於PMOS電晶體17之閘極，並將源極連接於電壓供給電路51之輸出端子，且將汲極連接於PMOS電晶體16之源極。PMOS電晶體16，係將閘極連接於PMOS電晶體18之閘極。PMOS電晶體17，係將源極連接於電壓供給電路51之輸出端子，並將汲極連接於PMOS電晶體18之源極。PMOS電晶體18，係將汲極連接於NMOS電晶體33之閘極以及汲極和NMOS電晶體32之閘極。PMOS電晶體19，係將閘極連接於PMOS電晶體17之閘極以及PMOS電晶體16之汲極與電阻41間之連接點處，並將源極連接於電壓供給電路51之輸出端子，且將汲極連接於PMOS電晶體20之源極。PMOS電晶體20，係將閘極連接於PMOS電晶體18之閘極、電阻41與PNP雙極電晶體62之射極間的連接點以及PMOS電晶體12之閘極處，並將汲極連接於NMOS電晶體35之閘極以及汲極與NMOS電晶體37之閘極處。PNP雙極電晶體62，係將基極以及集極連接於接地端子。NMOS電晶體33，係將源極連接於接地端子。NMOS電晶體35，係將源極連接於接地端子。
NMOS電晶體37，係將源極連接於接地端子，並將汲極連接於PMOS電晶體21之閘極以及汲極和PMOS電晶體23之閘極處。PMOS電晶體21，係將源極連接於電源端子。PMOS電晶體23，係將源極連接於電源端子，並將汲極連接於輸出端子52。電阻42，係被設置在輸出端子52與PNP雙極電晶體63的射極之間。PNP雙極電晶體63，係將基極以及集極連接於接地端子。
PNP雙極電晶體61，係根據溫度而輸出具有負的溫度係數之電壓V1。PNP雙極電晶體62，係根據溫度而輸出具有負的溫度係數之電壓V2。電阻41，係根據從電壓V1而減算了電壓V2後之電壓，而產生具有正的溫度係數之電壓(V3-V2)。PMOS電晶體11，係根據電壓V5而動作，並根據電壓V1而流動輸出電流。PMOS電晶體17，係根據電壓V5而動作，並根據電壓V3而流動輸出電流。NMOS電晶體32，係根據電壓V5而動作，並根據PMOS電晶體17之輸出電流而流動輸出電流。故而，電壓V4係藉由電壓V1以及V3而被決定。電壓供給電路51，係根據電壓V4而輸出電壓V5。電壓V5，若是電壓V4變低，則係變高，而若是電壓V4變高，則係變低。亦即是，電壓供給電路51，係以使電壓V1與電壓V3成為相等的方式，來對電壓V5作控制。而，電壓V5係並不依存於電源電壓Vdd之變動。
PMOS電晶體23，係根據電源電壓Vdd而動作，並根據在電阻41處所流動之電流，而流動具有正的溫度係數之輸出電流。電阻42，係根據PMOS電晶體23之輸出電流，而產生具有正的溫度係數之電壓(Vref-V7)。PNP雙極電晶體63，係根據PMOS電晶體23之輸出電流以及溫度，而輸出具有負的溫度係數之電壓V7。
接下來，針對第1實施形態之帶隙基準電壓電路的動作作說明。
於此，PMOS電晶體11～20，係為同尺寸。PMOS電晶體21以及PMOS電晶體23，係為同尺寸。NMOS電晶體32以及NMOS電晶體33，係為同尺寸。NMOS電晶體35以及NMOS電晶體37，係為同尺寸。PNP雙極電晶體61與PNP雙極電晶體62間的射極面積比，係為1：N。PNP雙極電晶體61與PNP雙極電晶體63間的射極面積比，係為1：M。
又，PNP雙極電晶體61之射極電壓，係為電壓V1，PNP雙極電晶體62之射極電壓，係為電壓V2，PMOS電晶體16之汲極電壓，係為電壓V3，電壓供給電路51之輸入電壓，係為電壓V4，電壓供給電路51之輸出電壓，係為電壓V5，PNP雙極電晶體63之射極電壓，係為電壓V7。PMOS電晶體11，係流動電流I11，PMOS電晶體13，係流動電流I13，PMOS電晶體15，係流動電流I15，PMOS電晶體17，係流動電流I17，PMOS電晶體19，係流動電流I19，PMOS電晶體23，係流動電流I23，NMOS電晶體32，係流動電流I32。
當溫度變高的情況時，電壓V1係變低，經由PMOS電晶體11成為ON，電流I11係增加。
又，電壓V2，由於係成為較電壓V1更低，因此，電壓V3係成為較電壓V1更低。而，經由將PMOS電晶體17設為ON，電流I17係增加。此時，電流I17係成為較電流I11更多。電流I17，係經由由NMOS電晶體32～33所成之電流鏡電路，而成為電流I32，而電流I32亦係增加。
於此，由於電流I32係較電流I11更多，因此，電壓V4係變低。詳細內容雖於後再述，但是，由於電壓供給電路51係成為以若是電壓V4變低則使電壓V5變高的方式來動作，因此，電壓V5係變高。如此一來，由於PMOS電晶體15之閘極-源極間電壓係變高，因此，PMOS電晶體15係成為ON，而電流I15係增加。藉由此電流I15，在電阻41處所產生之電壓(V3-V2)係變高，PMOS電晶體17係成為OFF，而電流I17係變少。若是電流I17減少至成為與電流I11相等，則由於電流I32亦係成為與電流I11相等，因此電壓V4～V5係不會變動而成為安定。如此一來，由於電流I11與電流I17係成為相等，因此，則藉由以PMOS電晶體11以及PMOS電晶體13所成之電流鏡電路和以PMOS電晶體15以及PMOS電晶體17所成之電流鏡電路，電流I13與電流I15係成為相等，而電壓V1與電壓V3亦成為相等。亦即是，電壓供給電路51，係以使電壓V1與電壓V3成為相等的方式，來使電壓V5變動。故而，在電阻41處，係產生與電壓(V1-V2)正確地相等之電壓(V3-V2)。
如前述一般，電壓V1與電壓V3係相等，而電壓V1～V2係具有負的溫度係數，電壓V2之負的溫度係數，係成為較電壓V1而更急遽地傾斜。故而，在電阻41處所產生之電壓(V3-V2)係具有正的溫度係數。如此一來，在電阻41處所流動之電流I15亦具有正的溫度係數。電流I15，係藉由以PMOS電晶體15以及PMOS電晶體19所成之電流鏡電路，而成為電流I19。此電流I19，係藉由以NMOS電晶體35以及NMOS電晶體37所成之電流鏡電路和以PMOS電晶體21以及PMOS電晶體23所成之電流鏡電路，而成為電流I23。由於電流I23係具有正的溫度係數，因此，在電阻42處所產生之電壓(Vref-V7)，亦具有正的溫度係數。電壓V7由於係具有負的溫度係數，因此，若是在輸出端子52處而電壓(Vref-V7)之正的溫度係數與電壓V7之負的溫度係數相抵消，則基準電壓Vref係成為難以具有溫度特性。此基準電壓Vref，係藉由以NMOS電晶體35以及NMOS電晶體37所成之電流鏡電路和以PMOS電晶體21以及PMOS電晶體23所成之電流鏡電路，而成為並非根據會產生變動並變低的電源電壓Vdd，而係成為根據電壓V5來變動。
另外，PMOS電晶體12與PMOS電晶體14與PMOS電晶體16與PMOS電晶體18以及PMOS電晶體20，係相對於PMOS電晶體11與PMOS電晶體13與PMOS電晶體15與PMOS電晶體17以及PMOS電晶體19，而作為疊接電路來起作用。在後者之電晶體群與前者之電晶體群之間的各閘極電壓差，由於係成為在電阻41處所產生之電壓(V3-V2)，因此，在後者之電晶體群與前者之電晶體群之間的各源極電壓差，亦係成為在電阻41處所產生之電壓(V3-V2)。亦即是，後者之電晶體群的各源極-汲極間電壓，係成為在電阻41處所產生之電壓(V3-V2)。故而，後者之電晶體群的各汲極電壓，係並不依存對於後者之電晶體群的各汲極之連接關係的各個，而係依存於在電阻41處所產生之電壓(V3-V2)。
若是溫度變低，則如前述一般，在電阻41處，係產生與電壓(V1-V2)正確地相等之電壓(V3-V2)，而基準電壓Vref係成為難以具有溫度特性。
接下來，針對在第1實施形態之帶隙基準電壓電路的各節點處所成立之數式而分別作說明。
若是將波茲曼常數設為k，將絕對溫度設為T，將素電荷之絕對值設為q，則係數A係可經由式1來算出。
A=kT/q‧‧‧(1)
若是假設電流I11與電流I13與電流I15與電流I17與電流I19以及電流I23之電流係為相等而為I，且逆方向飽和電流係為Is，則電壓V1與V2係分別經由式2與式3而被算出。
V1=Aln(I/Is)‧‧‧(2)
V2=Aln{I/(NIs)}‧‧‧(3)
藉由式(2)～(3)，在電阻41處所產生之電壓(V3-V2)係經由式4而被算出。
V3-V2=V1-V2=Aln(I/Is)-Aln{I/(NIs)}=Aln(N)‧‧‧(4)
藉由式(4)，若是假設電阻41之電阻係為R1，則電流I係經由式5而被算出。
I=(V3-V2)/R1=Aln(N)/R1‧‧‧(5)
在PMOS電晶體11～20中，若是假設閘極長度係為Lp，閘極寬幅係為Wp，載子移動度係為μp，閘極絕緣膜之電容係為Coxp，則驅動能力Dp係經由式6而被算出。
Dp=(Lp/Wp)‧1/(μp‧Coxp)‧‧‧(6)
在PMOS電晶體11與PMOS電晶體13與PMOS電晶體15以及PMOS電晶體17處，源極-汲極間電壓Vdsp係經由式7而被算出。
Vdsp=Dp1/2 ‧(2I)1/2 ‧‧‧(7)
在PMOS電晶體11與PMOS電晶體13與PMOS電晶體15以及PMOS電晶體17處，此些之電晶體的源極-汲極間電壓Vdsp，由於係成為在電阻41處所產生之電壓，因此，藉由式4，
Vdsp=Aln(N)‧‧‧(8)
係成立，而藉由式(7)以及式(8)，
Dp1/2 ‧(2I)1/2 =Aln(N)‧‧‧(9)
係成立。於此，為了確保此些之電晶體的動作，係有必要使
Dp1/2 ‧(2I)1/2 <Aln(N)‧‧‧(10)
恆常成立。亦即是，藉由式(5)可得知，係有必要使
Dp1/2 ‧(2Aln(N)/R1)1/2 <Aln(N)
2Dp/R1<Aln(N)‧‧‧(11)
恆常成立。式(11)之右邊以及左邊，由於均係具有正的溫度係數，因此，式(11)係較容易成立。
在PMOS電晶體11與PMOS電晶體13與PMOS電晶體15以及PMOS電晶體17處，若是將臨限值電壓設為Vtp，則源極-汲極間電壓Vgsp係經由式12而被算出。
Vgsp=Vtp+Vdsp‧‧‧(12)
電壓V5，係藉由式13而被算出。
V5=V1+Vgsp‧‧‧(13)
電壓V7，係藉由式14而被算出。
V7=Aln{I/(MIs)}‧‧‧(14)
依據式(5)，若是假設電阻42之電阻係為R2，則電壓(Vref-V7)係經由式15而被算出。
Vref-V7=I‧R2=Aln(N)‧R2/R1‧‧‧(15)
依據式(5)以及式(14)～(15)，電壓Vref係經由式16而被算出。
Vref=V7+(Vref-V7)=Aln{I/(MIs)}+Aln(N)‧R2/R1=Aln{Aln(N)/(R1‧MIs)}+Aln(N)‧R2/R1=-Aln{(R1‧MIs)/Aln(N)}+Aln(N)‧R2/R1‧‧‧(16)
於此，在式(16)之第1項的{(R1‧MIs)/Aln(N)}中，分母之係數A以及分子之逆方向飽和電流Is的值，係會隨溫度而變化。因此，若是藉由對分母之N以及分子之電阻R1與M作調整，而使分母之溫度變化與分子之溫度變化成為相等，則前述之{(R1‧MIs)/Aln(N)}的溫度變化係消失。
接下來，針對電壓供給電路51作說明。圖2，係為展示電壓供給電路之其中一例的電路圖。
電壓供給電路51，係具備有空乏NMOS電晶體81、電阻82以及NMOS電晶體83。電壓供給電路51，係具備有電源端子84、接地端子85、輸入端子86以及輸出端子87。
空乏NMOS電晶體81，係將閘極連接於電阻82與NMOS電晶體83之汲極間的連接點處，並將源極連接於輸出端子87處，且將汲極連接於電源端子84處。電阻82，係被設置在輸出端子87與NMOS電晶體83的汲極之間。NMOS電晶體83，係將閘極連接於輸入端子86，並將源極連接於接地端子85。電源電壓Vdd，係輸入至電源端子84處，接地電壓Vss，係輸入至接地端子85處，電壓V4，係輸入至輸入端子86處，電壓V5，係從輸出端子87而被輸出。
若是電壓V4變低，則NMOS電晶體83係OFF，空乏NMOS電晶體81之閘極電壓係變高。如此一來，則空乏NMOS電晶體81係成為ON，而電壓V5係變高。又，若電壓V4變高，則如前述一般，電壓V5係變低。另外，若是在電阻82處而流動有電流，則在電阻82處係產生電壓，由於該電壓，空乏NMOS電晶體81之閘極-源極間電壓係變低。如此一來，則空乏NMOS電晶體81係成為OFF，而在空乏NMOS電晶體81處所流動之電流係變少。因此，電壓供給電路51之消耗電流係變少。又，若是在電阻82處而流動有電流，則在電阻82處係產生電壓，因此，空乏NMOS電晶體81之閘極-源極間電壓係成為負的電壓。但是，由於空乏NMOS電晶體81之臨限值電壓係為更低之負的電壓，因此，空乏NMOS電晶體81係成為ON並能夠流動電流。
若是設為上述一般，則經由電壓V4～V5，在電阻82以及NMOS電晶體83處所流動之電流係被決定，而經由此電流，電阻82係產生空乏NMOS電晶體81之閘極-源極間電壓，而經由此閘極-源極間電壓以及電壓V4，電壓V5係被決定。故而，就算是電源電壓Vdd有所變動，亦僅有空乏NMOS電晶體81之汲極電壓會產生變動，而電壓V5係不會變動。亦即是，經由電壓供給電路51，電壓V5係並不依存於電源電壓Vdd之變動。如此一來，在電阻41處所產生之具有正的溫度係數之電壓(V3-V2)，由於係並非依存於電源電壓Vdd，而是依存於電壓V5，因此，係並不會依存於電源電壓Vdd之變動。因此，帶隙基準電壓電路之電源電壓變動除去比係變佳。
又，由於並非藉由放大器，而是經由具有簡單之電路構成的電壓供給電路51來使電壓V1與電壓V3成為相等，因此，帶隙基準電壓電路之電路規模係變小。
又，由於並未使用放大器，而對放大器作控制之定電流源並不存在，因此，電壓5係不會由於該定電流源而被消耗，故而，電壓V5就算是較低亦無妨。因此，能夠將用以進行最低限度之動作的電壓V5降至更低。
又，例如，假設係使用有放大器，而存在有對放大器作控制之定電流源，且藉由該定電流源之定電流來使各PMOS電晶體動作。如此一來，若是溫度變低，則臨限值電壓係變高，過驅動電壓係不會變化，而若是溫度變高，則臨限值電壓係變低，過驅動電壓係不會變化，過驅動電壓，係成為一定。但是，在本發明中，係並未使用有放大器，而並不存在有對放大器作控制之定電流源，而各PMOS電晶體係不會由於該定電流源之定電流而動作。如此一來，若是溫度變低，則臨限值電壓係變高，過驅動電壓係變低，而若是溫度變高，則臨限值電壓係變低，過驅動電壓係變高，過驅動電壓，係不會成為一定。亦即是，臨限值電壓與過驅動電壓間之變化，係相互抵消。故而，在溫度為低時之閘極-源極間電壓由於係變低，因此，電壓V5係就算是較低亦無妨。因此，能夠將用以進行最低限度之動作的電壓V5降至更低。
又，PMOS電晶體12與PMOS電晶體14與PMOS電晶體16與PMOS電晶體18以及PMOS電晶體20間之各閘極-汲極間電壓(疊接電路用電壓)，由於係為已存在之於電阻41處所產生的電壓(V3-V2)，因此，並不需要另外設置用以產生各疊接電路用電壓之電路。因此，帶隙基準電壓電路之電路規模係變小。
又，由於就算是溫度變高，則電壓V5係變高，且PMOS電晶體11與PMOS電晶體13與PMOS電晶體15與PMOS電晶體17以及PMOS電晶體19間的閘極-源極間電壓以及源極-汲極間電壓亦會變高，因此，此些之電晶體的驅動能力係不會變低。
〈第2實施形態〉
圖3，係為展示第2實施型態之帶隙基準電壓電路的電路圖。
第2實施型態之帶隙基準電壓電路，若是與第1實施型態相比較，則係被追加有PMOS電晶體22、PMOS電晶體24、電阻43～44、NMOS電晶體34以及NMOS電晶體36。
PMOS電晶體19，係將閘極連接於PMOS電晶體17之閘極以及PMOS電晶體16之汲極與電阻41間之連接點處，並將源極連接於電壓供給電路51之輸出端子，且將汲極連接於PMOS電晶體20之源極。PMOS電晶體20，係將閘極連接於PMOS電晶體18之閘極、電阻41與PNP雙極電晶體62之射極間的連接點以及PMOS電晶體12之閘極處，並將汲極連接於NMOS電晶體34之閘極以及NMOS電晶體36之閘極處。電阻43，係被設置在PMOS電晶體20之汲極與NMOS電晶體34的汲極之間。NMOS電晶體34，係將源極連接於NMOS電晶體35之汲極處。NMOS電晶體35，係將閘極連接於NMOS電晶體37之閘極以及NMOS電晶體34之汲極處，並將源極連接於接地端子處。PMOS電晶體21，係將閘極連接於PMOS電晶體23之閘極以及PMOS電晶體22之汲極處，並將源極連接於電源端子，且將汲極連接於PMOS電晶體22之源極。PMOS電晶體22，係將閘極連接於PMOS電晶體24之閘極以及電阻44與NMOS電晶體36之汲極間的連接點處。電阻44，係被設置在PMOS電晶體22之汲極與NMOS電晶體36的汲極之間。NMOS電晶體36，係將源極連接於NMOS電晶體37之汲極處。NMOS電晶體37，係將源極連接於接地端子。PMOS電晶體23，係將源極連接於電源端子，並將汲極連接於PMOS電晶體24之源極處。PMOS電晶體24，係將汲極連接於輸出端子52。電阻42，係被設置在輸出端子52與PNP雙極電晶體63的射極之間。PNP雙極電晶體63，係將基極以及集極連接於接地端子。
接下來，針對第2實施形態之帶隙基準電壓電路的動作作說明。
於此，PMOS電晶體21～24，係為同尺寸。NMOS電晶體34～37，係為同尺寸。
若是溫度變高，則如同第1實施型態一般，在電阻41處，係產生與電壓(V1-V2)正確地相等之電壓(V3-V2)，而基準電壓Vref係成為難以具有溫度特性。
另外，NMOS電晶體34以及NMOS電晶體36，係對於NMOS電晶體35以及NMOS電晶體37，而作為疊接電路來起作用。在後者之電晶體群與前者之電晶體群之間的各閘極電壓差，由於係成為在電阻43處所產生之電壓，因此，在後者之電晶體群與前者之電晶體群之間的各源極電壓差，亦係成為在電阻43處所產生之電壓。亦即是，後者之電晶體群的各源極-汲極間電壓，係成為在電阻43處所產生之電壓。故而，後者之電晶體群的各汲極電壓，係並不依存對於後者之電晶體群的各汲極之連接關係的各個，而係依存於在電阻43處所產生之電壓。
又，PMOS電晶體22以及PMOS電晶體24，係對於PMOS電晶體21以及PMOS電晶體23，而作為疊接電路來起作用。在後者之電晶體群與前者之電晶體群之間的各閘極電壓差，由於係成為在電阻44處所產生之電壓，因此，在後者之電晶體群與前者之電晶體群之間的各源極電壓差，亦係成為在電阻44處所產生之電壓。亦即是，後者之電晶體群的各源極-汲極間電壓，係成為在電阻44處所產生之電壓。故而，後者之電晶體群的各汲極電壓，係並不依存對於後者之電晶體群的各汲極之連接關係的各個，而係依存於在電阻44處所產生之電壓。
若是溫度變低，則如同第1實施型態一般，在電阻41處，係產生與電壓(V1-V2)正確地相等之電壓(V3-V2)，而基準電壓Vref係成為難以具有溫度特性。
接下來，針對在第2實施形態之帶隙基準電壓電路的各節點處所成立之數式而分別作說明。
依據式(5)，若是假設電阻43之電阻係為R3，則在電阻43處所產生之電壓Vr3係經由式21而被算出。
Vr3=I‧R3=Aln(N)‧R3/R1‧‧‧(21)
在NMOS電晶體34～37中，若是假設閘極長度係為Ln，閘極寬幅係為Wn，載子移動度係為μn，閘極絕緣膜之電容係為Coxn，則驅動能力Dn係經由式22而被算出。
Dn=(Ln/Wn)‧1/(μn‧Coxn)‧‧‧(22)
在NMOS電晶體35以及NMOS電晶體37中，源極-汲極間電壓Vdsn係經由式23而被算出。
Vdsn=Dn1/2 ‧(2I)1/2 ‧‧‧(23)
在NMOS電晶體35以及NMOS電晶體37中，此些之電晶體的源極-汲極間電壓Vdsn，由於係成為在電阻43處所產生之電壓Vr3，因此，依據式(21)，
Vdsn=Aln(N)‧R3/R1‧‧‧(24)
係成立，而藉由式(23)以及式(24)，
Dn1/2 ‧(2I)1/2 =Aln(N)‧R3/R1‧‧‧(25)
係成立。於此，為了確保此些之電晶體的動作，係有必要使
Dn1/2 ‧(2I)1/2 <Aln(N)‧R3/R1‧‧‧(26)
恆常成立。亦即是，藉由式(5)可得知，係有必要使
Dn1/2 ‧(2Aln(N)/R1)1/2 <Aln(N)‧R3/R1
2Dn‧R1/R32 <Aln(N)‧‧‧(27)
恆常成立。式(27)之右邊以及左邊，由於均係具有正的溫度係數，因此，式(27)係較容易成立。
依據式(5)，若是假設電阻44之電阻係為R4，則在電阻44處所產生之電壓Vr4係經由式28而被算出。
Vr4=I‧R4=Aln(N)‧R4/R1‧‧‧(28)
在PMOS電晶體11～24中，若是假設閘極長度係為Lp，閘極寬幅係為Wp，載子移動度係為μp，閘極絕緣膜之電容係為Coxp，則驅動能力Dp係經由式29而被算出。
Dp=(Lp/Wp)‧1/(μp‧Coxp)‧‧‧(29)
在PMOS電晶體21以及PMOS電晶體23中，源極-汲極間電壓Vdsp係經由式30而被算出。
Vdsp=Dp1/2 ‧(2I)1/2 ‧‧‧(30)
在PMOS電晶體21以及PMOS電晶體23中，此些之電晶體的源極-汲極間電壓Vdsp，由於係成為在電阻44處所產生之電壓Vr4，因此，依據式(28)，
Vdsp=Aln(N)‧R4/R1‧‧‧(31)
係成立，而藉由式(30)以及式(31)，
Dp1/2 ‧(2I)1/2 =Aln(N)‧R4/R1‧‧‧(32)
係成立。於此，為了確保此些之電晶體的動作，係有必要使
Dp1/2 ‧(2I)1/2 <Aln(N)‧R4/R1‧‧‧(33)
恆常成立。亦即是，藉由式(5)可得知，係有必要使
Dp1/2 ‧(2Aln(N)/R1)1/2 <Aln(N)‧R4/R1
2Dp‧R1/R42 <A:n(N)‧‧‧(34)
恆常成立。式(34)之右邊以及左邊，由於均係具有正的溫度係數，因此，式(34)係較容易成立。
若是設為如此這般，則NMOS電晶體55以及NMOS電晶體37之各汲極電壓，係並不依存對於NMOS電晶體35以及NMOS電晶體37之各汲極之連接關係的各個，而係依存於在電阻43處所產生之電壓Vr3。故而，由NMOS電晶體35以及NMOS電晶體37所成之電流鏡電路的輸出電流，係成為正確。又，PMOS電晶體21以及PMOS電晶體23之各汲極電壓，係並不依存對於PMOS電晶體21以及PMOS電晶體23之各汲極之連接關係的各個，而係依存於在電阻44處所產生之電壓Vr4。故而，由PMOS電晶體21以及PMOS電晶體23所成之電流鏡電路的輸出電流，係成為正確。
〈第3實施形態〉
圖4，係為展示第3實施型態之帶隙基準電壓電路的電路圖。
第3實施型態之帶隙基準電壓電路，若是與第1實施型態作比較，則PMOS電晶體19～21、PMOS電晶體23、NMOS電晶體35、NMOS電晶體37、電阻42以及PNP雙極電晶體63係被作了削除，並被追加有放大器71、PMOS電晶體72～73、電阻75～76以及PMOS電晶體77～78。
放大器71，係被設置在電源端子與接地端子之間，並將非反轉輸入端子連接於PMOS電晶體14之汲極與PNP雙極電晶體61之射極間的連接點處，而將反轉輸入端子連接於PMOS電晶體72之汲極與電阻75間之連接點處，且將輸出端子連接於PMOS電晶體72～73之閘極處。PMOS電晶體72，係將源極連接於電源端子。電阻75，係被設置在PMOS電晶體72之汲極與接地端子之間。PMOS電晶體73，係將源極連接於電源端子，並將汲極連接於輸出端子52。電阻76，係被設置在輸出端子52與接地端子之間。PMOS電晶體77，係將閘極連接於PMOS電晶體17之閘極以及PMOS電晶體16之汲極與電阻41間之連接點處，並將源極連接於電壓供給電路51之輸出端子，且將汲極連接於PMOS電晶體78之源極。PMOS電晶體78，係將閘極連接於PMOS電晶體18之閘極、電阻41與PNP雙極電晶體62之射極間的連接點以及PMOS電晶體12之閘極處，並將汲極連接於輸出端子52處。
PMOS電晶體77，係根據電壓Vdd而動作，並根據在電阻41處所流動之電流，而流動具有正的溫度係數之輸出電流。PMOS電晶體72，係根據電源電壓Vdd而動作，並根據電壓V1以及在電阻75處所產生之電壓，而流動具有負的溫度係數之輸出電流。PMOS電晶體73，係根據電源電壓Vdd而動作，並根據PMOS電晶體72之輸出電流，而流動具有負的溫度係數之輸出電流。電阻76，係藉由流動PMOS電晶體77之具有正的溫度係數之輸出電流以及PMOS電晶體73之具有負的溫度係數之輸出電流的兩者，而產生基準電壓Vref。
接下來，針對第3實施形態之帶隙基準電壓電路的動作作說明。
於此，PMOS電晶體11～18以及PMOS電晶體77～78，係為同尺寸。PMOS電晶體72～73，係為同尺寸。
又，放大器71之非反轉輸入端子之電壓，係為電壓V1，放大器71之反轉輸入端子之電壓，係為電壓V8。PMOS電晶體72，係流動電流I72，PMOS電晶體73，係流動電流I73，PMOS電晶體77，係流動電流I77。
若是溫度變高，則如同第1實施型態一般，在電阻41處，係產生與電壓(V1-V2)正確地相等之電壓(V3-V2)。
如同第1實施型態一般，電壓V1與電壓V3係相等，而電壓V1～V2係具有負的溫度係數，電壓V2之負的溫度係數，係成為較電壓V1而更急遽地傾斜。故而，在電阻41處所產生之電壓(V3-V2)係具有正的溫度係數。如此一來，在電阻41處所流動之電流I15亦具有正的溫度係數。電流I15，係藉由以PMOS電晶體15以及PMOS電晶體77所成之電流鏡電路，而成為電流I77。電流I77，亦具有正的溫度係數。
放大器71之非反轉輸入端子與反轉輸入端子，由於係成為假想短路，因此，電壓V1與電壓V8係成為略相等。電壓1與電壓V8，由於係具有負的溫度係數，因此，電流I72亦具有負的溫度係數。電流I72，係藉由以PMOS電晶體72～73所成之電流鏡電路，而成為電流I73。電流I73，亦具有負的溫度係數。
於此，電流I77以及電流I73係流入至電阻76處。電流I77係具有正的溫度係數，電流I73係具有負的溫度係數，在輸出端子52處，若是電流I77之正的溫度係數與電流I73之負的溫度係數相抵消，則在電阻76處所流動之電流係成為難以具有溫度特性，且在電阻76處所產生之電壓亦成為難以具有溫度特性，因此，基準電壓Vref亦成為難以具有溫度特性。
若是溫度變低，則如前述一般，在電阻41處，係產生與電壓(V1-V2)正確地相等之電壓(V3-V2)，而基準電壓Vref係成為難以具有溫度特性。
接下來，針對在第3實施形態之帶隙基準電壓電路的各節點處所成立之數式而分別作說明。
依據式(2)，若是將電流I72以及電流I73之電流設為相等而為I2，並將電阻75之電阻設為R5，則電壓V8係經由式51而被算出，電流I2係經由式52而被算出。
V8=V1=Aln(I/Is)=R5‧I2‧‧‧(51)
I2=Aln(I/Is)/R5‧‧‧(52)
依據式(5)以及式(52)，在電阻75處所流動之電流I3係經由式53而被算出。
I3=Aln(N)/R1+Aln(I/Is)/R5=Aln(N)/R1+Aln{Aln(N)/(R1‧Is)}/R5‧‧‧(53)
若是將電阻76之電阻設為R6，則基準電壓Vref係經由式54而被算出。
Vref=R6‧I3=Aln(N)‧R6/R1+Aln{Aln(N)/(R1‧Is)}‧R6/R5=Aln(N)‧R6/R1-Aln{R1‧Is/Aln(N)}‧R6/R5‧‧‧(54)
於此，在式(54)之第2項的{R1‧Is/Aln(N)}中，分母之係數A以及分子之逆方向飽和電流Is的值，係會隨溫度而變化。因此，若是藉由對分母之N以及分子之電阻R1作調整，而使分母之溫度變化與分子之溫度變化成為相等，則前述之{R1‧Is/Aln(N)}的溫度變化係消失。
若是設為如此這般，則若是由PMOS電晶體15以及PMOS電晶體77所成之電流鏡電路與由PMOS電晶體72～73所成之電流鏡電路間的電流鏡比被作調整，則電流I77以及電流I73係被作調整，在電阻76處所流動之電流亦被作調整，在電阻76處所產生之電壓亦被作調整，而基準電壓Vref亦被作調整。例如，若是電流I77以及電流I73變少，則在電阻76處所流動之電流亦係變少，在電阻76處所產生之電壓係變低，而基準電壓Vref亦係變低。如此一來，係能夠容易地輸出低的基準電壓Vref。
41～42．．．電阻
51．．．電壓供給電路
52．．．輸出端子
61～63．．．PNP雙極電晶體
[圖1]對於本發明之帶隙基準電壓電路的第1實施型態作展示之電路圖。
[圖2]對於電壓供給電路之其中一例作展示的電路圖。
[圖3]對於本發明之帶隙基準電壓電路的第2實施型態作展示之電路圖。
[圖4]對於本發明之帶隙基準電壓電路的第3實施型態作展示之電路圖。
[圖5]對於先前技術之帶隙基準電壓電路作展示的電路圖。
11~21．．．PMOS電晶體
23．．．MOS電晶體
32．．．NMOS電晶體
33．．．NMOS電晶體
35．．．NMOS電晶體
37．．．NMOS電晶體
41~42．．．電阻
51．．．電壓供給電路
52．．．輸出端子
61～63．．．PNP雙極電晶體
Vdd．．．電源電壓
V1~V5．．．電壓
Vss．．．接地電壓
V7．．．溫度係數之電壓
Vref．．．基準電壓
I11．．．流動電流
I13．．．流動電流
I15．．．流動電流
I17．．．流動電流
I19．．．流動電流
I23．．．流動電流

Claims (7)

  1. 一種帶隙基準電壓電路，係為產生基準電壓之帶隙基準電壓電路，其特徵為，具備有：第1感溫元件，係根據溫度而輸出具有負的溫度係數之輸出電壓；和第2感溫元件，係根據前述溫度而輸出具有負的溫度係數之輸出電壓；和第1電阻，係根據從前述第1感溫元件之輸出電壓而減去了前述第2感溫元件之輸出電壓後的電壓，來產生具有正的溫度係數之電壓；和第1之第1導電型MOS電晶體，係根據第2電源電壓而動作，並根據前述第1感溫元件之輸出電壓，來流動輸出電流；和第2之第1導電型MOS電晶體，係根據前述第2電源電壓而動作，並根據前述第2感溫元件之輸出電壓與在前述第1電阻處所產生之電壓間的合計電壓，來流動輸出電流；和第1之第2導電型MOS電晶體，係根據前述第2電源電壓而動作，並根據前述第2之第1導電型MOS電晶體的輸出電流，來流動輸出電流；和電壓供給電路，係根據第1電源電壓而動作，並以若是經由前述第1之第1導電型MOS電晶體與前述第1之第2導電型MOS電晶體的輸出電流所決定之輸入電壓變低，則使前述第2電源電壓並不依存於前述第1電源電壓之變動地而變高的方式來動作，而若是前述輸入電壓變高，則使前述第2電源電壓並不依存於前述第1電源電壓之變動地而變低的方式來動作，藉由此，來以使前述第1感溫元件之輸出電壓與前述合計電壓成為相等的方式而供給前述第2電源電壓；和第3之第1導電型MOS電晶體，係根據前述第1電源電壓而動作，並根據在前述第1電阻中所流動之電流，來流動具有正的溫度係數之輸出電流；和第2電阻，係根據前述第3之第1導電型MOS電晶體的輸出電流，而產生具有正的溫度係數之電壓；和第3感溫元件，係根據前述第3之第1導電型MOS電晶體的輸出電流以及前述溫度，來輸出具有負的溫度係數之輸出電壓。
  2. 如申請專利範圍第1項所記載之帶隙基準電壓電路，其中，係具備有：在前述第1以及前述第2之第1導電型MOS電晶體的汲極處所分別設置之複數個的第1疊接(cascode)電路。
  3. 如申請專利範圍第2項所記載之帶隙基準電壓電路，其中，係具備有：在前述第3之第1導電型MOS電晶體的汲極處所設置之第2疊接電路。
  4. 如申請專利範圍第1項所記載之帶隙基準電壓電路，其中，前述電壓供給電路，係具備有：第2導電型空乏MOS電晶體，其係將源極連接於輸出端子，並在汲極處被施加有前述第1電源電壓；和第3電阻，係被設置在前述第2導電型空乏MOS電晶體之閘極與源極之間；和第2之第2導電型MOS電晶體，係在閘極處被施加有前述輸入電壓，並將源極連接於接地端子，而將汲極連接於前述第2導電型空乏MOS電晶體之閘極處。
  5. 一種帶隙基準電壓電路，係為產生基準電壓之帶隙基準電壓電路，其特徵為，具備有：第1感溫元件，係根據溫度而輸出具有負的溫度係數之輸出電壓；和第2感溫元件，係根據前述溫度而輸出具有負的溫度係數之輸出電壓；和第1電阻，係根據從前述第1感溫元件之輸出電壓而減去了前述第2感溫元件之輸出電壓後的電壓，來產生具有正的溫度係數之電壓；和第1之第1導電型MOS電晶體，係根據第2電源電壓而動作，並根據前述第1感溫元件之輸出電壓，來流動輸出電流；和第2之第1導電型MOS電晶體，係根據前述第2電源電壓而動作，並根據前述第2感溫元件之輸出電壓與在前述第1電阻處所產生之電壓間的合計電壓，來流動輸出電流；和第1之第2導電型MOS電晶體，係根據前述第2電源電壓而動作，並根據前述第2之第1導電型MOS電晶體的輸出電流，來流動輸出電流；和電壓供給電路，係根據第1電源電壓而動作，並以若是經由前述第1之第1導電型MOS電晶體與前述第1之第2導電型MOS電晶體的輸出電流所決定之輸入電壓變低，則使前述第2電源電壓並不依存於前述第1電源電壓之變動地而變高的方式來動作，而若是前述輸入電壓變高，則使前述第2電源電壓並不依存於前述第1電源電壓之變動地而變低的方式來動作，藉由此，來以使前述第1感溫元件之輸出電壓與前述合計電壓成為相等的方式而供給前述第2電源電壓；和第3之第1導電型MOS電晶體，係根據前述第1電源電壓而動作，並根據在前述第1電阻中所流動之電流，來流動具有正的溫度係數之輸出電流；和第4之第1導電型MOS電晶體，係根據前述第1電源電壓而動作，並根據前述第1感溫元件之輸出電壓以及第2電阻，來流動具有負的溫度係數之輸出電流；和第5之第1導電型MOS電晶體，係根據前述第1電源電壓而動作，並根據前述第4之第1導電型MOS電晶體的輸出電流，來流動具有負的溫度係數之輸出電流；和第2電阻，係藉由流動前述第3之第1導電型MOS電晶體的具有正的溫度係數之輸出電流以及前述第5之第1導電型MOS電晶體的具有負的溫度係數之輸出電流的兩者，而產生前述基準電壓。
  6. 如申請專利範圍第5項所記載之帶隙基準電壓電路，其中，係具備有：在前述第1以及前述第2之第1導電型MOS電晶體的汲極處所分別設置之複數個的第1疊接電路。
  7. 如申請專利範圍第5項所記載之帶隙基準電壓電路，其中，前述電壓供給電路，係具備有：第2導電型空乏MOS電晶體，其係將源極連接於輸出端子，並在汲極處被施加有前述第1電源電壓；和第3電阻，係被設置在前述第2導電型空乏MOS電晶體之閘極與源極之間；和第2之第2導電型MOS電晶體，係在閘極處被施加有前述輸入電壓，並將源極連接於接地端子，而將汲極連接於前述第2導電型空乏MOS電晶體之閘極處。
TW098130556A 2008-09-22 2009-09-10 帶隙基準電壓電路 TWI464556B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008242862A JP5285371B2 (ja) 2008-09-22 2008-09-22 バンドギャップ基準電圧回路

Publications (2)

Publication Number Publication Date
TW201015266A TW201015266A (en) 2010-04-16
TWI464556B true TWI464556B (zh) 2014-12-11

Family

ID=42036963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130556A TWI464556B (zh) 2008-09-22 2009-09-10 帶隙基準電壓電路

Country Status (5)

Country Link
US (1) US7990130B2 (zh)
JP (1) JP5285371B2 (zh)
KR (1) KR101353199B1 (zh)
CN (1) CN101685317B (zh)
TW (1) TWI464556B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575998B2 (en) * 2009-07-02 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage reference circuit with temperature compensation
JP5554134B2 (ja) * 2010-04-27 2014-07-23 ローム株式会社 電流生成回路およびそれを用いた基準電圧回路
CN102999080B (zh) * 2011-09-16 2014-09-03 晶宏半导体股份有限公司 能隙参考电压电路
CN102385407B (zh) * 2011-09-21 2013-06-12 电子科技大学 一种带隙基准电压源
TWI447555B (zh) * 2011-10-26 2014-08-01 Silicon Motion Inc 帶隙參考電壓產生電路
KR101917187B1 (ko) * 2012-05-04 2018-11-09 에스케이하이닉스 주식회사 기준전압 발생기
CN102692946B (zh) * 2012-06-15 2014-07-30 钜泉光电科技(上海)股份有限公司 电流基准电路
KR101944359B1 (ko) * 2012-12-06 2019-01-31 한국전자통신연구원 밴드갭 기준전압 발생기
US9632521B2 (en) * 2013-03-13 2017-04-25 Analog Devices Global Voltage generator, a method of generating a voltage and a power-up reset circuit
US9525407B2 (en) 2013-03-13 2016-12-20 Analog Devices Global Power monitoring circuit, and a power up reset generator
CN105320198B (zh) * 2014-06-26 2017-08-01 北京南瑞智芯微电子科技有限公司 一种低功耗高psrr带隙基准源
CN105320205B (zh) * 2014-07-30 2017-03-08 国家电网公司 一种具有低失调电压高psrr的带隙基准源
KR20160062491A (ko) * 2014-11-25 2016-06-02 에스케이하이닉스 주식회사 온도 센서
CN106055008B (zh) * 2016-06-15 2019-01-11 泰凌微电子（上海）有限公司 电流偏置电路及提高正温度系数的方法
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
KR20190029244A (ko) 2017-09-12 2019-03-20 삼성전자주식회사 밴드 갭 기준 전압 생성 회로 및 밴드 갭 기준 전압 생성 시스템
JP7086562B2 (ja) * 2017-10-31 2022-06-20 シナプティクス インコーポレイテッド バンドギャップリファレンス回路
US10171765B1 (en) * 2017-12-22 2019-01-01 Omnivision Technologies, Inc. Bit line boost for fast settling with current source of adjustable size
US10374647B1 (en) * 2018-02-13 2019-08-06 Texas Instruments Incorporated Adjustable dynamic range signal detection circuit
US10642304B1 (en) * 2018-11-05 2020-05-05 Texas Instruments Incorporated Low voltage ultra-low power continuous time reverse bandgap reference circuit
JP7479765B2 (ja) 2020-08-21 2024-05-09 エイブリック株式会社 基準電圧回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258105A (ja) * 2002-02-27 2003-09-12 Ricoh Co Ltd 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置
US20040239409A1 (en) * 2003-05-28 2004-12-02 Hynix Semiconductor Inc. High voltage generator
TW200603541A (en) * 2004-07-12 2006-01-16 Realtek Semiconductor Corp Method and apparatus for generating n-order compensated temperature independent reference voltage
US7106129B2 (en) * 2002-02-26 2006-09-12 Renesas Technology Corp. Semiconductor device less susceptible to variation in threshold voltage
US20090027105A1 (en) * 2007-07-23 2009-01-29 Samsung Electronics Co., Ltd. Voltage divider and internal supply voltage generation circuit including the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106606A (ja) * 1990-08-27 1992-04-08 Mitsubishi Electric Corp 基準電圧源回路
JP3517343B2 (ja) * 1998-01-05 2004-04-12 セイコーインスツルメンツ株式会社 自己補正型定電流回路
JP3519958B2 (ja) * 1998-10-07 2004-04-19 株式会社リコー 基準電圧発生回路
JP2002318626A (ja) * 2001-04-23 2002-10-31 Ricoh Co Ltd 定電圧回路
JP2003078366A (ja) * 2001-09-04 2003-03-14 Toyama Prefecture Ｍｏｓ型基準電圧発生回路
JP2005128939A (ja) * 2003-10-27 2005-05-19 Fujitsu Ltd 半導体集積回路
JP4785538B2 (ja) * 2006-01-20 2011-10-05 セイコーインスツル株式会社 バンドギャップ回路
CN101266506B (zh) * 2007-03-16 2010-12-01 深圳赛意法微电子有限公司 Cmos工艺中无运算放大器的带隙基准电压源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106129B2 (en) * 2002-02-26 2006-09-12 Renesas Technology Corp. Semiconductor device less susceptible to variation in threshold voltage
JP2003258105A (ja) * 2002-02-27 2003-09-12 Ricoh Co Ltd 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置
US20040239409A1 (en) * 2003-05-28 2004-12-02 Hynix Semiconductor Inc. High voltage generator
TW200603541A (en) * 2004-07-12 2006-01-16 Realtek Semiconductor Corp Method and apparatus for generating n-order compensated temperature independent reference voltage
US20090027105A1 (en) * 2007-07-23 2009-01-29 Samsung Electronics Co., Ltd. Voltage divider and internal supply voltage generation circuit including the same

Also Published As

Publication number Publication date
KR101353199B1 (ko) 2014-01-17
TW201015266A (en) 2010-04-16
US20100072972A1 (en) 2010-03-25
CN101685317A (zh) 2010-03-31
CN101685317B (zh) 2013-03-20
JP5285371B2 (ja) 2013-09-11
KR20100033940A (ko) 2010-03-31
JP2010073133A (ja) 2010-04-02
US7990130B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
TWI464556B (zh) 帶隙基準電壓電路
KR101241378B1 (ko) 기준 바이어스 발생 회로
KR101465598B1 (ko) 기준 전압 발생 장치 및 방법
JP4817825B2 (ja) 基準電圧発生回路
JP2008108009A (ja) 基準電圧発生回路
JP2008015925A (ja) 基準電圧発生回路
JP5706674B2 (ja) 定電流回路及び基準電圧回路
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
TW200537270A (en) A low offset bandgap voltage reference
US8026756B2 (en) Bandgap voltage reference circuit
KR102544302B1 (ko) 밴드갭 레퍼런스 회로
JP2005228160A (ja) 定電流源装置
US20100079198A1 (en) Constant Current Circuit
JP2006338434A (ja) 基準電圧発生回路
JP4259941B2 (ja) 基準電圧発生回路
JP4677735B2 (ja) 定電流源回路
JP4868868B2 (ja) 基準電圧発生回路
JP4247973B2 (ja) 電流測定回路
JP6045148B2 (ja) 基準電流発生回路および基準電圧発生回路
US7852062B2 (en) Reference current generating apparatus
JP2009265954A (ja) 半導体集積回路装置
KR20080016122A (ko) 씨모스 온도 센서
JP3481896B2 (ja) 定電圧回路
JP2004064273A (ja) ヒステリシスコンパレータ
JP2009199243A (ja) 基準電圧回路および半導体集積回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees