JP3517343B2 - 自己補正型定電流回路 - Google Patents
自己補正型定電流回路Info
- Publication number
- JP3517343B2 JP3517343B2 JP00037298A JP37298A JP3517343B2 JP 3517343 B2 JP3517343 B2 JP 3517343B2 JP 00037298 A JP00037298 A JP 00037298A JP 37298 A JP37298 A JP 37298A JP 3517343 B2 JP3517343 B2 JP 3517343B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- constant current
- resistor
- type mos
- depletion type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は製造工程でMOSトラ
ンジスタのしきい値電圧が変動しても、安定した定電流
が得られる定電流回路と、その定電流回路を応用した回
路（例えば基準電圧回路、定電流インバータ回路等）に
関する。 【０００２】 【従来の技術】図２に従来のディプレッションタイプMO
Sトランジスタ単体を用いた定電流回路を示す。デプレ
ッションタイプMOSトランジスタ1のゲートとソースとサ
ブストレートをグランド電位VSSに接続し、ドレインを
高電位VDDに接続することによって、ディプレッション
タイプMOSトランジスタのソース・ドレイン間に定電流
が流れる。 【０００３】 【発明が解決しようとする課題】従来のデプレッション
タイプMOSトランジスタ単体による定電流回路では、熱
拡散、ゲート酸化、イオン注入、等の製造工程で生ずる
MOSトランジスタのしきい値電圧の変動によって定電流
の絶対値や温度係数が大きく変わると言う問題点があっ
た。 【０００４】 【課題を解決するための手段】本発明は上記問題点を解
決するために、ディプレッションタイプMOSトランジス
タのソースとゲートとの間に抵抗を挿入している。こう
することによって、例えば、しきい値電圧が高くなって
定電流が大きくなろうとした場合、ゲート・ソース間に
挿入された抵抗に流れる電流によって生ずる電圧降下に
よってゲート電位は定電流を流さなくなる方向に変化す
るので定電流は安定化する。また逆に、しきい値電圧が
低くなって定電流が小さくなろうとした場合、ゲート・
ソース間に挿入された抵抗に流れる電流によって生ずる
電圧降下は小さくなるのでゲート電位は定電流を流そう
とする方向に変化し定電流は安定化する。 【０００５】また、抵抗をディプレッションタイプMOS
トランジスタのしきい値電圧の変動と連動して定電流を
安定化する方向に抵抗値が変化する抵抗を用いることに
よって、さらに安定した定電流を得ることができる。 【０００６】 【発明の実施の形態】本発明は、ディプレッションタイ
プMOSトランジスタ1のゲートとソースとの間に抵抗2を
挿入した定電流回路である。抵抗2はポリ抵抗でも拡散
抵抗でも何でも良いが、ディプレッションタイプMOSト
ランジスタ1のしきい値電圧（以下Vtndと称す。)と連動
して、Vtndの絶対値が大きくなると抵抗値が大きくな
り、Vtndの絶対値が小さくなると抵抗値が小さくなるも
のが望ましい。このような抵抗を選ぶことによってVtnd
の変動に対して定電流の絶対値と温度特性は安定化す
る。 【０００７】 【実施例】図１に本発明の自己補正型定電流回路の実施
例を示す。ディプレッションタイプMOSトランジスタ1の
ソースとサブストレートと抵抗2の一端を接続し、ディ
プレッションタイプＭＯＳトランジスタ1のゲートと抵
抗2の他端をVSSで接続し、ディプレッションタイプＭＯ
Ｓトランジスタ1のドレインをVDDに接続することによっ
て、ディプレッションタイプMOSトランジスタ1のソース
とドレインの間に定電流が流れる。 【０００８】図１のようにディプレッションタイプMOS
トランジスタ1のソースとゲートの間に抵抗2を挿入する
ことで、デプレッションタイプMOSトランジスタ１のし
きい値電圧（Vtnd)が製造工程でバラついても、以下の
原理で自己補正が掛かり定電流は安定化する。 [1] Vtndが大きくなった場合 Vtnd大 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が増加する。 【０００９】(ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流の増加量：ΔI) 定電流が増加 → ディプレッションタイプＭＯＳト
ランジスタ1のゲート電位がソース電位に対して“ΔI×
R”だけマイナス方向へ変化する。（抵抗2の抵抗値：
R） ゲート電位がソース電位に対してマイナス方向へ変
化 → 定電流が流れ難くなる。 【００１０】上記〜によりディプレッションタイプ
ＭＯＳトランジスタ1に流れる定電流に自己補正が掛か
り、Vtndの変動に対し定電流は安定化する。 [2] Vtndが小さくなった場合 Vtnd小 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が減少する。 【００１１】(ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流の減少量：ΔI) 定電流が減少 → ディプレッションタイプＭＯＳト
ランジスタ1のゲート電位がソース電位に対して“ΔI×
R”だけプラス方向へ変化する。（抵抗2の抵抗値：R） ゲート電位がソース電位に対してプラス方向へ変化
→ 定電流が流れ易くなる。 【００１２】上記〜によりディプレッションタイプ
ＭＯＳトランジスタ1に流れる定電流に自己補正が掛か
り、Vtndの変動に対し定電流は安定化する。図１におけ
る抵抗2はポリ抵抗でも拡散抵抗でも何でも良いが、図
３(a)から図３(c)に示す工程で作った構造の抵抗が最も
定電流を安定化する効果が大きい。図３(a)から図３(c)
はディプレッションタイプMOSトランジスタ1と抵抗2の
製造工程断面図である。以下にその説明をする。 【００１３】ディプレッションタイプMOSトランジスタ1
のチャネル形成領域となる部分と抵抗2の拡散抵抗とな
る部分の表面にディプレッションタイプMOSトランジス
タ1のしきい値電圧を調整するためのN型不純物（Phosや
As）をイオン注入し（図３(a)）、Pwell表面上にN型の
導電層7を形成する（図３(b)）。次にMOSトランジスタ
のゲート10を形成し、ソースおよびドレイン8へ高濃度
のN型不純物をイオン注入し、抵抗2の電極となる部分9
に高濃度P型不純物をイオン注入することによって、デ
ィプレッションタイプMOSトランジスタ1と抵抗2が出来
上がる（図３(c)）。 【００１４】図３(c)の抵抗2の様に「ディプレッション
タイプMOSトランジスタ1のしきい値電圧調整のためのチ
ャネル形成領域へのイオン注入」を抵抗2の拡散抵抗部
表面にも行うことにより、抵抗2の抵抗値がVtndと連動
性を持つようになり、Vtndの変動に対してさらに自己補
正が掛かるようになる。下記に「抵抗2について」と
「抵抗2とディプレッションタイプMOSトランジスタ1を
組合わせた場合に定電流が自己補正される原理につい
て」説明する。 【００１５】図３(c)における抵抗2はNsub内部に作られ
たPwell抵抗で、Pwell抵抗の表面付近にはディプレッシ
ョンタイプMOSトランジスタ1のチャネル形成領域へのイ
オン注入と同じ量の不純物が注入されている。図３(c)
ではイオン注入された領域を7と記している。実際に抵
抗体として働く部分は7の下の11である。Pwell（P型）
の表面に逆極性のN型の層7があるのでVtndの大きさ（イ
オン注入の量）によって抵抗2の抵抗値は変化し、Vtnd
が大きくなると抵抗2の抵抗値は大きくなる。つまりVtn
dと抵抗2の抵抗値は連動性が生ずる。 【００１６】次に、抵抗2とディプレッションタイプMOS
トランジスタ1を組合わせた場合に定電流が自己補正さ
れる原理につて説明する。図４は「ディプレッションタ
イプＭＯＳトランジスタ1のオン抵抗とVtndの関係を示
す実線a」および「抵抗2の抵抗値とVtndの関係を示す破
線ｂ」を示した図である。Vtndが大きくなると、（ゲー
ト電位が0V固定の）ディプレッションタイプＭＯＳトラ
ンジスタ1のオン抵抗は小さくなり、抵抗2の抵抗値は大
きくなる。従って、抵抗2の一端をディプレッションタ
イプMOSトランジスタ1のソースに接続し、他端をディプ
レッションタイプMOSトランジスタ1のゲートに接続する
ことによって、以下の原理で定電流が自己補正される。 【００１７】[1] Vtndが大きくなった場合 Vtnd大 → ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流が増加（ディプレッションタイプＭ
ＯＳトランジスタ1に流れる電流：I、ディプレッション
タイプＭＯＳトランジスタ1に流れる電流の増加量：Δ
I) Vtnd大 → 抵抗2の抵抗値が増加（抵抗２の抵抗
値：R、 抵抗２の抵抗値の増加量：ΔR） 上記,によりディプレッションタイプＭＯＳト
ランジスタ１のゲート・ソース間電位差(Vgs)が減少
（ゲート・ソース間電位差の減少量：ΔVgs ≒ −I×Δ
R −ΔI×R） Vgs減少 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が減少 上記〜によりディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流に自己補正が掛かり、Vtndが変動
しても定電流は変動し難くなる。 【００１８】[2] Vtndが小さくなった場合 Vtnd小 → ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流が減少(ディプレッションタイプＭＯ
Ｓトランジスタ1に流れる電流：I、ディプレッションタ
イプＭＯＳトランジスタ1に流れる電流の減少量：ΔI) Vtnd小 → 抵抗2の抵抗値が減少（抵抗２の抵抗
値：R、 抵抗２の抵抗値の減少量：ΔR） 上記,によりディプレッションタイプＭＯＳト
ランジスタ１のゲート・ソース間電位差(Vgs)が増加
（ゲート・ソース間電位差の増加量：ΔVgs ≒ −I×Δ
R −ΔI×R ） Vgs増加 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が増加 上記〜によりディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流に自己補正が掛かり、Vtndが変動
しても定電流は変動し難くなる。 【００１９】図５にデプレッションタイプMOSトランジ
スタ1のVgs−√Idsの温度特性を記す。ここで、Vgsはゲ
ート・ソース間電位、Idsはソース・ドレイン間電流を
示す。MOSトランジスタは温度変化に対して電流(√Ids)
がほとんど変化しない点Pが存在する。この、MOSトラン
ジスタのソース・ドレイン間電流の温度変化が小さくな
るポイント点PにデプレッションタイプMOSトランジスタ
1のゲート電位(Vg=0V)が来るように抵抗2の抵抗値Rを調
整することによって、（例えば抵抗のサイズや定電流値
を調整することによって、）前述の自己補正の原理によ
り絶対値ばらつきが小さく、かつ温度係数のばらつきの
小さい定電流回路を得ることが出来る。 【００２０】図６に本発明の自己補正型定電流回路の定
電流の温度係数のVtnd依存を示す。抵抗２を挿入した場
合の定電流の温度係数とVtndの関係を表す破線dは、抵
抗２を挿入しない場合の定電流の温度係数とVtndの関係
を表す実線cに比べ、Vtnd変動による定電流温度係数の
ばらつきが小さい。さらに、本発明の自己補正型定電流
回路を用いることによって、基準電圧回路や定電流イン
バータ回路等の消費電流や温度係数のばらつきを小さく
することができる。以下に本発明の自己補正型定電流回
路を用いた基準電圧回路（２種類）と定電流インバータ
回路（１種類）の実施例を示す。 【００２１】図７は自己補正型定電流回路を用いた基準
電圧回路の実施例である。同一導電型のディプレッショ
ンタイプMOSトランジスタ1とエンハンスメントタイプMO
Sトランジスタ14と抵抗2からなり、ディプレッションタ
イプMOSトランジスタ1のソースとサブストレートと抵抗
2の一端を接続し、ディプレッションタイプMOSトランジ
スタ1のゲートと抵抗2の他端とエンハンスメントタイプ
MOSトランジスタ14のドレインとゲートを接続すること
によってOUT端子に基準電圧Vrefを出力する。 【００２２】図８に本発明の自己補正型定電流回路を用
いた基準電圧回路の基準電圧の温度係数のVtnd依存を記
す。抵抗２を挿入した場合の基準電圧の温度係数とVtnd
の関係を表す破線fは、抵抗２を挿入しない場合の基準
電圧の温度係数とVtndの関係を表す実線eに比べ、Vtnd
変動による基準電圧の温度係数のばらつきは小さい。図
９は自己補正型定電流回路とカレントミラー回路を用い
た基準電圧回路の実施例である。同一導電型のディプレ
ッションタイプMOSトランジスタ1とエンハンスメントタ
イプMOSトランジスタ14と抵抗2とカレントミラー回路1
5,16からなり、ディプレッションタイプMOSトランジス
タ1のソースとサブストレートと抵抗2の一端を接続し、
ディプレッションタイプMOSトランジスタ1のゲートと抵
抗2の他端とエンハンスメントタイプMOSトランジスタ14
のソースとサブストレートをVSSに接続し、カレントミ
ラー回路15,16でディプレッションタイプMOSトランジス
タ1に流れる電流と同じ大きさの電流をエンハンスメン
トタイプMOSトランジスタ14のドレインに供給し、エン
ハンスメントタイプMOSトランジスタ14のドレインとゲ
ートを接続し、OUT端子に基準電圧Vrefを出力する。 【００２３】ここで得られる基準電圧Vrefは、図６の基
準電圧と同様、製造工程でしきい値電圧Vtndが変動して
も温度係数のばらつきは小さい。図１０は自己補正型定
電流回路を用いた定電流インバータ回路の例である。同
一導電型のディプレッションタイプMOSトランジスタ1と
エンハンスメントタイプMOSトランジスタ14と抵抗2とカ
レントミラー回路15,16からなり、前記ディプレッショ
ンタイプMOSトランジスタ1のソースとサブストレートと
抵抗2の一端を接続し、ディプレッションタイプMOSトラ
ンジスタ1のゲートと抵抗2の他端とエンハンスメントタ
イプMOSトランジスタ14のソースとサブストレートをVSS
に接続し、カレントミラー回路15,16でディプレッショ
ンタイプMOSトランジスタ1に流れる電流と同じ大きさの
電流をエンハンスメントタイプMOSトランジスタ14のド
レインに供給し、エンハンスメントタイプMOSトランジ
スタ14のゲートINに入力される電圧によって出力端子OU
Tの電圧が変化する定電流インバータを構成する。 【００２４】図１〜図１０はNchディプレッションタイ
プMOSトランジスタを用いているが、Pchディプレッショ
ンタイプMOSトランジスタを用いて自己補正型定電流回
路を作成することも可能である。また抵抗にPwell抵抗
以外（例えばNwell抵抗等）を用いることも可能であ
る。さらに絶縁体分離の場合は抵抗はWell抵抗以外でも
作製可能である。 【００２５】図１〜図１０ではディプレッションタイプ
MOSトランジスタのソースとサブストレートは結線され
ている（●で表現している）が、サブストレートをソー
ス以外、例えば接地端子に接続しても良い。 【００２６】 【発明の効果】本発明により、絶対値ばらつきが小さ
く、かつ温度係数のばらつきの小さい定電流が得られ
る。また、本発明の自己補正型定電流回路を基準電圧回
路や定電流インバータ回路等に応用する事によって、温
度係数のばらつきの小さな「基準電圧」や「定電流イン
バータの反転電圧」が得られる。
ンジスタのしきい値電圧が変動しても、安定した定電流
が得られる定電流回路と、その定電流回路を応用した回
路（例えば基準電圧回路、定電流インバータ回路等）に
関する。 【０００２】 【従来の技術】図２に従来のディプレッションタイプMO
Sトランジスタ単体を用いた定電流回路を示す。デプレ
ッションタイプMOSトランジスタ1のゲートとソースとサ
ブストレートをグランド電位VSSに接続し、ドレインを
高電位VDDに接続することによって、ディプレッション
タイプMOSトランジスタのソース・ドレイン間に定電流
が流れる。 【０００３】 【発明が解決しようとする課題】従来のデプレッション
タイプMOSトランジスタ単体による定電流回路では、熱
拡散、ゲート酸化、イオン注入、等の製造工程で生ずる
MOSトランジスタのしきい値電圧の変動によって定電流
の絶対値や温度係数が大きく変わると言う問題点があっ
た。 【０００４】 【課題を解決するための手段】本発明は上記問題点を解
決するために、ディプレッションタイプMOSトランジス
タのソースとゲートとの間に抵抗を挿入している。こう
することによって、例えば、しきい値電圧が高くなって
定電流が大きくなろうとした場合、ゲート・ソース間に
挿入された抵抗に流れる電流によって生ずる電圧降下に
よってゲート電位は定電流を流さなくなる方向に変化す
るので定電流は安定化する。また逆に、しきい値電圧が
低くなって定電流が小さくなろうとした場合、ゲート・
ソース間に挿入された抵抗に流れる電流によって生ずる
電圧降下は小さくなるのでゲート電位は定電流を流そう
とする方向に変化し定電流は安定化する。 【０００５】また、抵抗をディプレッションタイプMOS
トランジスタのしきい値電圧の変動と連動して定電流を
安定化する方向に抵抗値が変化する抵抗を用いることに
よって、さらに安定した定電流を得ることができる。 【０００６】 【発明の実施の形態】本発明は、ディプレッションタイ
プMOSトランジスタ1のゲートとソースとの間に抵抗2を
挿入した定電流回路である。抵抗2はポリ抵抗でも拡散
抵抗でも何でも良いが、ディプレッションタイプMOSト
ランジスタ1のしきい値電圧（以下Vtndと称す。)と連動
して、Vtndの絶対値が大きくなると抵抗値が大きくな
り、Vtndの絶対値が小さくなると抵抗値が小さくなるも
のが望ましい。このような抵抗を選ぶことによってVtnd
の変動に対して定電流の絶対値と温度特性は安定化す
る。 【０００７】 【実施例】図１に本発明の自己補正型定電流回路の実施
例を示す。ディプレッションタイプMOSトランジスタ1の
ソースとサブストレートと抵抗2の一端を接続し、ディ
プレッションタイプＭＯＳトランジスタ1のゲートと抵
抗2の他端をVSSで接続し、ディプレッションタイプＭＯ
Ｓトランジスタ1のドレインをVDDに接続することによっ
て、ディプレッションタイプMOSトランジスタ1のソース
とドレインの間に定電流が流れる。 【０００８】図１のようにディプレッションタイプMOS
トランジスタ1のソースとゲートの間に抵抗2を挿入する
ことで、デプレッションタイプMOSトランジスタ１のし
きい値電圧（Vtnd)が製造工程でバラついても、以下の
原理で自己補正が掛かり定電流は安定化する。 [1] Vtndが大きくなった場合 Vtnd大 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が増加する。 【０００９】(ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流の増加量：ΔI) 定電流が増加 → ディプレッションタイプＭＯＳト
ランジスタ1のゲート電位がソース電位に対して“ΔI×
R”だけマイナス方向へ変化する。（抵抗2の抵抗値：
R） ゲート電位がソース電位に対してマイナス方向へ変
化 → 定電流が流れ難くなる。 【００１０】上記〜によりディプレッションタイプ
ＭＯＳトランジスタ1に流れる定電流に自己補正が掛か
り、Vtndの変動に対し定電流は安定化する。 [2] Vtndが小さくなった場合 Vtnd小 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が減少する。 【００１１】(ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流の減少量：ΔI) 定電流が減少 → ディプレッションタイプＭＯＳト
ランジスタ1のゲート電位がソース電位に対して“ΔI×
R”だけプラス方向へ変化する。（抵抗2の抵抗値：R） ゲート電位がソース電位に対してプラス方向へ変化
→ 定電流が流れ易くなる。 【００１２】上記〜によりディプレッションタイプ
ＭＯＳトランジスタ1に流れる定電流に自己補正が掛か
り、Vtndの変動に対し定電流は安定化する。図１におけ
る抵抗2はポリ抵抗でも拡散抵抗でも何でも良いが、図
３(a)から図３(c)に示す工程で作った構造の抵抗が最も
定電流を安定化する効果が大きい。図３(a)から図３(c)
はディプレッションタイプMOSトランジスタ1と抵抗2の
製造工程断面図である。以下にその説明をする。 【００１３】ディプレッションタイプMOSトランジスタ1
のチャネル形成領域となる部分と抵抗2の拡散抵抗とな
る部分の表面にディプレッションタイプMOSトランジス
タ1のしきい値電圧を調整するためのN型不純物（Phosや
As）をイオン注入し（図３(a)）、Pwell表面上にN型の
導電層7を形成する（図３(b)）。次にMOSトランジスタ
のゲート10を形成し、ソースおよびドレイン8へ高濃度
のN型不純物をイオン注入し、抵抗2の電極となる部分9
に高濃度P型不純物をイオン注入することによって、デ
ィプレッションタイプMOSトランジスタ1と抵抗2が出来
上がる（図３(c)）。 【００１４】図３(c)の抵抗2の様に「ディプレッション
タイプMOSトランジスタ1のしきい値電圧調整のためのチ
ャネル形成領域へのイオン注入」を抵抗2の拡散抵抗部
表面にも行うことにより、抵抗2の抵抗値がVtndと連動
性を持つようになり、Vtndの変動に対してさらに自己補
正が掛かるようになる。下記に「抵抗2について」と
「抵抗2とディプレッションタイプMOSトランジスタ1を
組合わせた場合に定電流が自己補正される原理につい
て」説明する。 【００１５】図３(c)における抵抗2はNsub内部に作られ
たPwell抵抗で、Pwell抵抗の表面付近にはディプレッシ
ョンタイプMOSトランジスタ1のチャネル形成領域へのイ
オン注入と同じ量の不純物が注入されている。図３(c)
ではイオン注入された領域を7と記している。実際に抵
抗体として働く部分は7の下の11である。Pwell（P型）
の表面に逆極性のN型の層7があるのでVtndの大きさ（イ
オン注入の量）によって抵抗2の抵抗値は変化し、Vtnd
が大きくなると抵抗2の抵抗値は大きくなる。つまりVtn
dと抵抗2の抵抗値は連動性が生ずる。 【００１６】次に、抵抗2とディプレッションタイプMOS
トランジスタ1を組合わせた場合に定電流が自己補正さ
れる原理につて説明する。図４は「ディプレッションタ
イプＭＯＳトランジスタ1のオン抵抗とVtndの関係を示
す実線a」および「抵抗2の抵抗値とVtndの関係を示す破
線ｂ」を示した図である。Vtndが大きくなると、（ゲー
ト電位が0V固定の）ディプレッションタイプＭＯＳトラ
ンジスタ1のオン抵抗は小さくなり、抵抗2の抵抗値は大
きくなる。従って、抵抗2の一端をディプレッションタ
イプMOSトランジスタ1のソースに接続し、他端をディプ
レッションタイプMOSトランジスタ1のゲートに接続する
ことによって、以下の原理で定電流が自己補正される。 【００１７】[1] Vtndが大きくなった場合 Vtnd大 → ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流が増加（ディプレッションタイプＭ
ＯＳトランジスタ1に流れる電流：I、ディプレッション
タイプＭＯＳトランジスタ1に流れる電流の増加量：Δ
I) Vtnd大 → 抵抗2の抵抗値が増加（抵抗２の抵抗
値：R、 抵抗２の抵抗値の増加量：ΔR） 上記,によりディプレッションタイプＭＯＳト
ランジスタ１のゲート・ソース間電位差(Vgs)が減少
（ゲート・ソース間電位差の減少量：ΔVgs ≒ −I×Δ
R −ΔI×R） Vgs減少 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が減少 上記〜によりディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流に自己補正が掛かり、Vtndが変動
しても定電流は変動し難くなる。 【００１８】[2] Vtndが小さくなった場合 Vtnd小 → ディプレッションタイプＭＯＳトランジ
スタ1に流れる電流が減少(ディプレッションタイプＭＯ
Ｓトランジスタ1に流れる電流：I、ディプレッションタ
イプＭＯＳトランジスタ1に流れる電流の減少量：ΔI) Vtnd小 → 抵抗2の抵抗値が減少（抵抗２の抵抗
値：R、 抵抗２の抵抗値の減少量：ΔR） 上記,によりディプレッションタイプＭＯＳト
ランジスタ１のゲート・ソース間電位差(Vgs)が増加
（ゲート・ソース間電位差の増加量：ΔVgs ≒ −I×Δ
R −ΔI×R ） Vgs増加 → ディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流が増加 上記〜によりディプレッションタイプＭＯＳトラン
ジスタ1に流れる電流に自己補正が掛かり、Vtndが変動
しても定電流は変動し難くなる。 【００１９】図５にデプレッションタイプMOSトランジ
スタ1のVgs−√Idsの温度特性を記す。ここで、Vgsはゲ
ート・ソース間電位、Idsはソース・ドレイン間電流を
示す。MOSトランジスタは温度変化に対して電流(√Ids)
がほとんど変化しない点Pが存在する。この、MOSトラン
ジスタのソース・ドレイン間電流の温度変化が小さくな
るポイント点PにデプレッションタイプMOSトランジスタ
1のゲート電位(Vg=0V)が来るように抵抗2の抵抗値Rを調
整することによって、（例えば抵抗のサイズや定電流値
を調整することによって、）前述の自己補正の原理によ
り絶対値ばらつきが小さく、かつ温度係数のばらつきの
小さい定電流回路を得ることが出来る。 【００２０】図６に本発明の自己補正型定電流回路の定
電流の温度係数のVtnd依存を示す。抵抗２を挿入した場
合の定電流の温度係数とVtndの関係を表す破線dは、抵
抗２を挿入しない場合の定電流の温度係数とVtndの関係
を表す実線cに比べ、Vtnd変動による定電流温度係数の
ばらつきが小さい。さらに、本発明の自己補正型定電流
回路を用いることによって、基準電圧回路や定電流イン
バータ回路等の消費電流や温度係数のばらつきを小さく
することができる。以下に本発明の自己補正型定電流回
路を用いた基準電圧回路（２種類）と定電流インバータ
回路（１種類）の実施例を示す。 【００２１】図７は自己補正型定電流回路を用いた基準
電圧回路の実施例である。同一導電型のディプレッショ
ンタイプMOSトランジスタ1とエンハンスメントタイプMO
Sトランジスタ14と抵抗2からなり、ディプレッションタ
イプMOSトランジスタ1のソースとサブストレートと抵抗
2の一端を接続し、ディプレッションタイプMOSトランジ
スタ1のゲートと抵抗2の他端とエンハンスメントタイプ
MOSトランジスタ14のドレインとゲートを接続すること
によってOUT端子に基準電圧Vrefを出力する。 【００２２】図８に本発明の自己補正型定電流回路を用
いた基準電圧回路の基準電圧の温度係数のVtnd依存を記
す。抵抗２を挿入した場合の基準電圧の温度係数とVtnd
の関係を表す破線fは、抵抗２を挿入しない場合の基準
電圧の温度係数とVtndの関係を表す実線eに比べ、Vtnd
変動による基準電圧の温度係数のばらつきは小さい。図
９は自己補正型定電流回路とカレントミラー回路を用い
た基準電圧回路の実施例である。同一導電型のディプレ
ッションタイプMOSトランジスタ1とエンハンスメントタ
イプMOSトランジスタ14と抵抗2とカレントミラー回路1
5,16からなり、ディプレッションタイプMOSトランジス
タ1のソースとサブストレートと抵抗2の一端を接続し、
ディプレッションタイプMOSトランジスタ1のゲートと抵
抗2の他端とエンハンスメントタイプMOSトランジスタ14
のソースとサブストレートをVSSに接続し、カレントミ
ラー回路15,16でディプレッションタイプMOSトランジス
タ1に流れる電流と同じ大きさの電流をエンハンスメン
トタイプMOSトランジスタ14のドレインに供給し、エン
ハンスメントタイプMOSトランジスタ14のドレインとゲ
ートを接続し、OUT端子に基準電圧Vrefを出力する。 【００２３】ここで得られる基準電圧Vrefは、図６の基
準電圧と同様、製造工程でしきい値電圧Vtndが変動して
も温度係数のばらつきは小さい。図１０は自己補正型定
電流回路を用いた定電流インバータ回路の例である。同
一導電型のディプレッションタイプMOSトランジスタ1と
エンハンスメントタイプMOSトランジスタ14と抵抗2とカ
レントミラー回路15,16からなり、前記ディプレッショ
ンタイプMOSトランジスタ1のソースとサブストレートと
抵抗2の一端を接続し、ディプレッションタイプMOSトラ
ンジスタ1のゲートと抵抗2の他端とエンハンスメントタ
イプMOSトランジスタ14のソースとサブストレートをVSS
に接続し、カレントミラー回路15,16でディプレッショ
ンタイプMOSトランジスタ1に流れる電流と同じ大きさの
電流をエンハンスメントタイプMOSトランジスタ14のド
レインに供給し、エンハンスメントタイプMOSトランジ
スタ14のゲートINに入力される電圧によって出力端子OU
Tの電圧が変化する定電流インバータを構成する。 【００２４】図１〜図１０はNchディプレッションタイ
プMOSトランジスタを用いているが、Pchディプレッショ
ンタイプMOSトランジスタを用いて自己補正型定電流回
路を作成することも可能である。また抵抗にPwell抵抗
以外（例えばNwell抵抗等）を用いることも可能であ
る。さらに絶縁体分離の場合は抵抗はWell抵抗以外でも
作製可能である。 【００２５】図１〜図１０ではディプレッションタイプ
MOSトランジスタのソースとサブストレートは結線され
ている（●で表現している）が、サブストレートをソー
ス以外、例えば接地端子に接続しても良い。 【００２６】 【発明の効果】本発明により、絶対値ばらつきが小さ
く、かつ温度係数のばらつきの小さい定電流が得られ
る。また、本発明の自己補正型定電流回路を基準電圧回
路や定電流インバータ回路等に応用する事によって、温
度係数のばらつきの小さな「基準電圧」や「定電流イン
バータの反転電圧」が得られる。
【図面の簡単な説明】
【図１】本発明の自己補正型定電流回路図である。
【図２】従来の定電流回路図である。
【図３】(a)〜（c）はデプレッションタイプMOSトラン
ジスタ1と抵抗2の製造工程順断面図である。 【図４】「デプレッションタイプMOSトランジスタ1のオ
ン抵抗」と「抵抗2の抵抗値」のVtnd依存性を示す関係
図である。 【図５】デプレッションタイプMOSトランジスタの√Ids
−Vgs特性を示す特性図である。 【図６】本発明の自己補正型定電流回路の定電流の温度
係数とVtndの関係を示す関係図である。 【図７】自己補正型定電流回路を用いた基準電圧回路図
である。 【図８】本発明の自己補正型定電流回路を用いた基準電
圧回路の基準電圧の温度係数とVtndの関係を示す関係図
である。 【図９】自己補正型定電流回路とカレントミラー回路を
用いた基準電圧回路図である。 【図１０】自己補正型定電流回路とカレントミラー回路
を用いた定電流インバータ回路図である。 【符号の説明】 １ ディプレッションタイプMOSトランジスタ ２ 抵抗 ３ PhosもしくはAsのイオン注入 ４ ゲート酸化膜 ５ Pwell ６ Nsub ７ デプレッションタイプＭＯＳトランジスタ1へ
のイオン注入によって形成されるＮ型拡散領域 ８ Nch_MOSトランジスタのソース・ドレインを形
成する高濃度N型拡散領域 ９ 抵抗2の電極を形成する高濃度P型拡散領域 １０ MOSトランジスタのゲート １１ 抵抗2の抵抗イメージ √ｌｄｓ ソース・ドレイン間電流の２乗根 １４ エンハンスメントタイプMOSトランジスタ ＯＵＴ 出力端子 １５，１６ カレントミラー回路 ＩＮ 入力端子 ＶＤＤ 高電位 ＶＳＳ グランド電位
ジスタ1と抵抗2の製造工程順断面図である。 【図４】「デプレッションタイプMOSトランジスタ1のオ
ン抵抗」と「抵抗2の抵抗値」のVtnd依存性を示す関係
図である。 【図５】デプレッションタイプMOSトランジスタの√Ids
−Vgs特性を示す特性図である。 【図６】本発明の自己補正型定電流回路の定電流の温度
係数とVtndの関係を示す関係図である。 【図７】自己補正型定電流回路を用いた基準電圧回路図
である。 【図８】本発明の自己補正型定電流回路を用いた基準電
圧回路の基準電圧の温度係数とVtndの関係を示す関係図
である。 【図９】自己補正型定電流回路とカレントミラー回路を
用いた基準電圧回路図である。 【図１０】自己補正型定電流回路とカレントミラー回路
を用いた定電流インバータ回路図である。 【符号の説明】 １ ディプレッションタイプMOSトランジスタ ２ 抵抗 ３ PhosもしくはAsのイオン注入 ４ ゲート酸化膜 ５ Pwell ６ Nsub ７ デプレッションタイプＭＯＳトランジスタ1へ
のイオン注入によって形成されるＮ型拡散領域 ８ Nch_MOSトランジスタのソース・ドレインを形
成する高濃度N型拡散領域 ９ 抵抗2の電極を形成する高濃度P型拡散領域 １０ MOSトランジスタのゲート １１ 抵抗2の抵抗イメージ √ｌｄｓ ソース・ドレイン間電流の２乗根 １４ エンハンスメントタイプMOSトランジスタ ＯＵＴ 出力端子 １５，１６ カレントミラー回路 ＩＮ 入力端子 ＶＤＤ 高電位 ＶＳＳ グランド電位
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０３Ｆ 3/345
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 3/24
G05F 3/26
H01L 21/8236
H01L 27/088
Claims (1)
- (57)【特許請求の範囲】 【請求項１】少なくとも１つのディプレッションタイプ
MOSトランジスタで構成されている定電流回路におい
て、前記ディプレッションタイプMOSトランジスタのソ
ースとゲートの間に少なくとも１つの抵抗が挿入されて
おり、 前記抵抗が前記ディプレッションタイプ MOS トランジス
タのサブストレートと同一導電型の拡散抵抗であり、前
記ディプレッションタイプ MOS トランジスタのチャネル
形成領域へのイオン注入を前記抵抗の拡散抵抗部表面に
も行う ことを特徴とする自己補正型定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00037298A JP3517343B2 (ja) | 1998-01-05 | 1998-01-05 | 自己補正型定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00037298A JP3517343B2 (ja) | 1998-01-05 | 1998-01-05 | 自己補正型定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11194844A JPH11194844A (ja) | 1999-07-21 |
| JP3517343B2 true JP3517343B2 (ja) | 2004-04-12 |
Family
ID=11471971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00037298A Expired - Lifetime JP3517343B2 (ja) | 1998-01-05 | 1998-01-05 | 自己補正型定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3517343B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4723772B2 (ja) * | 2000-11-22 | 2011-07-13 | セイコーインスツル株式会社 | Ａｂ級ｃｍｏｓ出力回路 |
| JP4838596B2 (ja) * | 2006-02-09 | 2011-12-14 | セイコーインスツル株式会社 | 定電流回路 |
| JP4716887B2 (ja) | 2006-02-09 | 2011-07-06 | 株式会社リコー | 定電流回路 |
| JP4820183B2 (ja) * | 2006-02-17 | 2011-11-24 | 新日本無線株式会社 | 安定化電圧出力回路 |
| JP4931619B2 (ja) * | 2006-02-18 | 2012-05-16 | セイコーインスツル株式会社 | バンドギャップ定電圧回路 |
| JP4823829B2 (ja) * | 2006-09-12 | 2011-11-24 | 株式会社リコー | 基準電圧発生回路 |
| JP2008152632A (ja) * | 2006-12-19 | 2008-07-03 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP5285371B2 (ja) * | 2008-09-22 | 2013-09-11 | セイコーインスツル株式会社 | バンドギャップ基準電圧回路 |
| JP6095927B2 (ja) * | 2012-09-27 | 2017-03-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
| JP6416650B2 (ja) * | 2015-02-06 | 2018-10-31 | エイブリック株式会社 | 定電圧回路及び発振装置 |
| JP7098997B2 (ja) * | 2018-03-26 | 2022-07-12 | セイコーエプソン株式会社 | 発振装置 |
| JP2020177393A (ja) | 2019-04-17 | 2020-10-29 | エイブリック株式会社 | 定電流回路及び半導体装置 |
| DE112021001229T5 (de) * | 2020-02-25 | 2023-01-05 | Rohm Co. Ltd. | Konstantspannung-Erzeugungsschaltung |
| CN115220515A (zh) * | 2021-04-16 | 2022-10-21 | 中国科学院微电子研究所 | 一种电压基准电路、元器件及设备 |
| CN115037150A (zh) * | 2022-06-10 | 2022-09-09 | 西安博瑞集信电子科技有限公司 | 一种用于砷化镓电路的稳压电路和采用其的射频电路 |
-
1998
- 1998-01-05 JP JP00037298A patent/JP3517343B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11194844A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3517343B2 (ja) | 自己補正型定電流回路 | |
| JP2615009B2 (ja) | 電界効果トランジスタ電流源 | |
| US6600305B2 (en) | Voltage generating circuit and reference voltage source circuit employing field effect transistors | |
| US6313515B1 (en) | Reference voltage supply circuit | |
| US7564298B2 (en) | Voltage reference circuit and current reference circuit using vertical bipolar junction transistor implemented by deep n-well CMOS process | |
| US7474145B2 (en) | Constant current circuit | |
| JP4847103B2 (ja) | ハーフバンドギャップリファレンス回路 | |
| US20090096507A1 (en) | Integrated Semiconductor Metal-Insulator-Semiconductor Capacitor | |
| US4830976A (en) | Integrated circuit resistor | |
| US6628161B2 (en) | Reference voltage circuit | |
| JPH0865063A (ja) | 半導体集積回路 | |
| JP2674669B2 (ja) | 半導体集積回路 | |
| JP2809768B2 (ja) | 基準電位発生回路 | |
| JP2684600B2 (ja) | 温度に対して安定な電流源 | |
| JP2555366B2 (ja) | 処理選択可能温度係数を持った電流源 | |
| JP6095927B2 (ja) | 半導体集積回路装置 | |
| JPH0794988A (ja) | Ｍｏｓ型半導体クランプ回路 | |
| JP2008066649A (ja) | 電圧源回路 | |
| JPS63169113A (ja) | 半導体集積回路 | |
| JP2557846B2 (ja) | 半導体集積回路 | |
| JP2007272914A (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
| JPH07153911A (ja) | しきい値規準電圧回路 | |
| JPS5923607A (ja) | バイアス回路 | |
| JPH02226760A (ja) | 半導体論理回路 | |
| JPH0580868A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040123 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |