JP6045148B2 - 基準電流発生回路および基準電圧発生回路 - Google Patents

Description

本発明は、所定の電流を発生させる基準電流発生回路およびその基準電流を用いた基準電圧発生回路に関する。

従来、温度依存性が少ない電圧を発生する機能をもつ基準電圧発生回路として、シリコンのバンドギャップ値とほぼ等しい電圧を発生する回路が知られている（例えば、特許文献１参照）。

図６は、従来の基準電圧発生回路を示す構成図である。従来の基準電圧発生回路は、ＰＮ接合６０１と、ＰＮ接合６０２と、Ｒ１なる抵抗値をもつ抵抗６０３と、トランジスタ６０４と、トランジスタ６０５と、オペアンプ６０９とからなる基準電流発生部と、トランジスタ６０６と、抵抗６０３と同種の抵抗、且つ等しい温度特性であり、Ｒ３なる抵抗値をもつ抵抗６０７と、ＰＮ接合６０８とからなる、基準電圧発生部を備えている。ＰＮ接合６０１と、ＰＮ接合６０２とは、実効的な面積比が、１：（Ｋ１）の関係となっている。

トランジスタ６０４とトランジスタ６０５は、ゲートソース間電圧を等しくする為、寸法比に基づいた電流が流れる。例えば寸法比を１：１とすれば、トランジスタ６０４とトランジスタ６０５は、凡そ等しい電流が流れる。オペアンプ６０９は、ＶＡとＶＢの電圧が等しくなる様に、トランジスタ６０４とトランジスタ６０５の、２つのトランジスタのオン抵抗を制御し、トランジスタ６０４とトランジスタ６０５に流れるＩｂｉａｓを、所定の値に制御する。このとき、トランジスタ６０４とトランジスタ６０５に流れる定電流Ｉｂｉａｓは、（１）式に示す通りとなる。
Ｉｂｉａｓ＝ＶＴ×｛ｌｎ（Ｋ１)｝／Ｒ１ …（１）
ここで、ＶＴは熱電圧であり、ｋＴ／ｑと表される。但し、ｑは単位電子電荷、ｋはボルツマン定数、Ｔは絶対温度である。

トランジスタ６０６には、Ｉｂｉａｓをカレントミラーした電流が流れる。今、トランジスタ６０４とトランジスタ６０６の寸法比が、例えば、１：１であるとし、ＰＮ接合６０８に生じる電圧差をＶｐｎ３とすれば、基準電圧Ｖｒｅｆは、（２）式に示す通りとなる。
Ｖｒｅｆ＝Ｖｐｎ３＋（Ｒ３／Ｒ１）×ＶＴ×｛ｌｎ（Ｋ１）｝ …（２）
第１項は、Ｖｐｎ３が凡そ−２．０ｍＶ／℃の負の温度特性を持つ為、負の温度特性を示し、第２項は、熱電圧ＶＴが正の温度特性を持つ為、正の温度特性を示す。

（２）式をＴに関して微分し、これがゼロとなる条件を求めると、（３）式に示す通りとなる。
（Ｒ３／Ｒ１）×（ｋ／ｑ）×｛ｌｎ（Ｋ１）｝＝０．００２ …（３）
従って、今、Ｖｐｎ３が、常温において、凡そ０．６５Ｖであるとすれば、（３）式を満たすように（Ｒ３／Ｒ１）を設定しさえすれば、基準電圧Ｖｒｅｆは、凡そ１．２５Ｖとして得られる。

以上の様にして、温度依存性が少ない電圧を発生する機能をもつ、基準電圧発生回路が、得られる。
ところで、（１）式において、Ｒ１を熱電圧ＶＴと同等の温度特性を有するものとすれば、Ｉｂｉａｓは、温度依存性が少ない電流となる。すなわち、温度依存性が少ない電流を発生する機能をもつ、基準電流発生回路が得られる。

特開２００２−２４４７４８号公報

しかし、従来の基準電圧発生回路では、電源起動時や電源変動時、すなわち電源ＶＤＤがパルス的に変動させられ、内部の動作点が変動させられたときに、トランジスタ６０４とトランジスタ６０５の２つのトランジスタの入力容量が、オペアンプ６０９の負荷容量の要素として見えている為、本来の動作点に収束、復帰するまでに時間がかかってしまうといった問題点があった。
つまり、オペアンプ６０９が駆動すべき負荷容量が大きいと、オペアンプ６０９の大振幅応答性、小信号応答性が低下する為、本来の動作点に収束、復帰するまでに時間がかかってしまう。

本発明は、上記の様な問題点を解決するために考案されたものであり、求められる機能を犠牲にすることなく、電源起動時や変動時の応答速度を向上させた基準電流発生回路およびそれを用いた基準電圧発生回路を実現するものである。

本発明の基準電流発生回路は、複数のＰＮ接合と、前記複数のＰＮ接合に電流を提供するゲートソース間電圧を共有するトランジスタ対と、前記ゲートソース間電圧を共有するトランジスタ対に電流を提供するトランジスタと、を備え、温度依存性が少ない定電流を発生する、ことを特徴とする、定電流圧発生回路、とした。
また、上記定電流を用い、温度依存性が少ない基準電圧を発生することを特徴とする、基準電圧発生回路とした。

本発明の基準電圧発生回路によれば、オペアンプの負荷容量を低減することができ、求められる機能を犠牲にすることなく、電源起動時や変動時の応答速度を向上させた定電流回路および基準電圧発生回路を提供することが出来る。

本実施形態の基準電流発生回路を示す構成図である。 本実施形態の基準電流発生回路を示す構成図である。 本実施形態の基準電圧発生回路を示す構成図である。 本実施形態の基準電圧発生回路を示す構成図である。 本実施形態の基準電圧発生回路を示す構成図である。 従来の基準電圧発生回路を示す構成図である。

以下、図面を参照して本発明の基準電流発生回路及び基準電圧発生回路について説明する。

図１は、第１の本実施形態の基準電流発生回路を示す構成図である。図１と図６の基準電流発生部との相違は、トランジスタ６０４とトランジスタ６０５から成るトランジスタ対に電流を提供するトランジスタ１０１と、電圧源１０２とを、新たに備えた点にある。その他は図１と同様であり、ＰＮ接合６０１と、ＰＮ接合６０２と、Ｒ１なる抵抗値をもつ抵抗６０３と、トランジスタ６０４と、トランジスタ６０５と、オペアンプ６０９を備えている。ＰＮ接合６０１と、ＰＮ接合６０２とは、実効的な面積比が、１：（Ｋ１）の関係となっている。ここで、Ｒ１は熱電圧ＶＴと同等の温度特性を有するものとする。オペアンプ６０９の出力が、トランジスタ１０１のゲートに接続されている。図６では、トランジスタ６０４とトランジスタ６０５の２つのトランジスタの入力容量が、オペアンプ６０９の負荷容量の要素として見えていたが、本実施例では、これがトランジスタ１０１のみに代えられており、オペアンプ６０９の負荷容量が低減されている。電圧源１０２が、トランジスタ６０４、トランジスタ６０５のゲートに接続されている。電圧源１０２は、例えば、飽和接続されたトランジスタに定電流が提供されているときに発生するゲートソース間電圧を利用したものである。

以下に、本実施形態の基準電圧発生回路の動作について説明する。
トランジスタ６０４とトランジスタ６０５から成るトランジスタ対は、ゲートソース間電圧が等しい為、寸法比に基づいた電流が流れる。単純化のため寸法比を１：１とすれば、トランジスタ６０４とトランジスタ６０５には、凡そ等しい電流が流れる。オペアンプ６０９は、ＶＡとＶＢの電圧が等しくなる様に、トランジスタ１０１のトランジスタのオン抵抗を制御する。トランジスタ１０１は、トランジスタ６０４とトランジスタ６０５から成るトランジスタ対に電流を提供する為、トランジスタ１０１のオン抵抗を制御することにより、トランジスタ６０４と、トランジスタ６０５に流れるＩｂｉａｓを、所定の値に制御する。つまり、オペアンプ６０９は、ＶＡとＶＢの電圧が等しくなる様に、トランジスタ６０４と、トランジスタ６０５に流れるＩｂｉａｓを、所定の値に制御することになる為、Ｉｂｉａｓは、背景技術同様、（１）式にて示される。
Ｉｂｉａｓ＝ＶＴ×｛ｌｎ（Ｋ１)｝／Ｒ１ …（１）
よって、トランジスタ１０１を流れる電流は２×Ｉｂｉａｓとなる。Ｒ１は熱電圧ＶＴと同等の温度特性を有する為、Ｉｂｉａｓは温度依存性が少ない電流となる。すなわち、温度依存性が少ない電流を発生する機能をもつ基準電圧発生回路が得られる。また、トランジスタ１０１とゲートソース間電圧を等しくするトランジスタを新たに備えることにより、Ｉｂｉａｓをカレントミラーして利用できる。

以上本実施形態の基準電流発生回路によれば、オペアンプ６０９の負荷容量が低減されている為、電源起動時や電源変動時、すなわち電源ＶＤＤがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。
従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電流発生回路を提供することが可能となる。

図２は、第２の本実施形態の基準電流発生回路を示す構成図である。図２と図１の相違は、抵抗３０１、抵抗３０２を、新たに備えた点にある。ここで、特に、抵抗３０１と、抵抗３０２とは、同種の抵抗、且つ等しい温度特性であり、Ｒ２なる等しい値の抵抗値であるものとする。ＰＮ接合６０１に生じる差電圧を、Ｖｐｎ１とする。

以下に、本実施形態の基準電圧発生回路の動作について説明する。
基本的な動作は、実施例１と同様であるが、トランジスタ６０４が駆動する電流として、抵抗３０１の電流が加算されている。
Ｉｂｉａｓは、（４）式にて示される。
Ｉｂｉａｓ＝（Ｖｐｎ１／Ｒ２）＋ＶＴ×｛ｌｎ（Ｋ１)｝／Ｒ１ …（４）
第１項は、Ｖｐｎ１が凡そ−２．０ｍＶ／℃の負の温度特性を持つ為、負の温度特性を示し、第２項は、熱電圧ＶＴが正の温度特性を持つ為、正の温度特性を示す。

従って、（４）式において、第１項と第２項との和を温度依存性が少なくなるように、Ｒ１、Ｒ２を、設定しさえすれば、Ｉｂｉａｓは、温度依存性が少ない電流となる。すなわち、温度依存性が少ない電流を発生する機能をもつ、基準電圧発生回路が、得られる。例えば、トランジスタ１０１と、ゲートソース間電圧を等しくするトランジスタを新たに備えることにより、Ｉｂｉａｓをカレントミラーして利用できる。

以上本実施形態の基準電流発生回路によれば、オペアンプ６０９の負荷容量が低減されている為、電源起動時や電源変動時、すなわち電源ＶＤＤがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。
従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電流発生回路を提供することが可能となる。

図３は、第３の本実施形態の基準電圧発生回路を示す構成図であり、実施例１の基準電流発生回路を用いた基準電圧発生回路である。図３と図１の相違は、トランジスタ１０１とゲートソース間電圧を等しくするトランジスタ６０６、Ｒ３の抵抗値を持つ抵抗６０７、ＰＮ接合６０８からなる基準電圧発生部を追加した点にある。

以下に、本実施形態の基準電圧発生回路の動作について説明する。
Ｉｂｉａｓは、Ｉｂｉａｓ発生に係わる回路が実施例１と同様である為、（１）式にて示される。

トランジスタ６０６は、トランジスタ１０１とゲートソース間電圧を等しくするため、トランジスタ６０６には、２×Ｉｂｉａｓに基づいた電流が流れる。今、トランジスタ１０１とトランジスタ６０６の寸法比が、例えば、１：１であるとすれば、トランジスタ６０６を流れる電流は２×Ｉｂｉａｓとなる。

ＰＮ接合６０８に生じる電圧差をＶｐｎ３とすれば、基準電圧Ｖｒｅｆは、（５）式に示す通りとなる。
Ｖｒｅｆ＝Ｖｐｎ３＋２×（Ｒ３／Ｒ１）×ＶＴ×｛ｌｎ（Ｋ１）｝ …（５）
第１項は、Ｖｐｎ３が凡そ−２．０ｍＶ／℃の負の温度特性を持つ為、負の温度特性を示し、第２項は、熱電圧ＶＴが正の温度特性を持つ為、正の温度特性を示す。

（５）式をＴに関して微分し、これがゼロとなる条件を求めると、（６）式に示す通りとなる。
２×（Ｒ３／Ｒ１）×（ｋ／ｑ）×｛ｌｎ（Ｋ１）｝＝０．００２ …（６）
従って、今、Ｖｐｎ３が、常温において、凡そ０．６５Ｖであるとすれば、（６）式を満たすように（Ｒ３／Ｒ１）を設定しさえすれば、基準電圧Ｖｒｅｆは、凡そ１．２５Ｖとなる。

基準電圧Ｖｒｅｆは、温度依存性が少ないものとして得られる為、温度依存性が少ない電圧を発生する機能をもつ、基準電圧発生回路が、得られる。
以上、本実施形態の基準電圧発生回路では、オペアンプ６０９の負荷容量が、低減されている為、電源起動時や電源変動時、すなわち電源ＶＤＤがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。
従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電圧発生回路を提供することが可能となる。

図４は、第４の本実施形態の基準電圧発生回路を示す構成図であり、実施例２の基準電流発生回路を用いた基準電圧発生回路である。図４と図２の相違は、トランジスタ１０１とゲートソース間電圧を等しくするトランジスタ６０６、抵抗６０７からなる基準電圧発生部を、新たに備えた点にある。ここで、特に、抵抗６０７は、抵抗６０３、抵抗３０１、抵抗３０２と同種の抵抗、且つ等しい温度特性であり、Ｒ３なる抵抗値であるものとする。

以下に、本実施形態の基準電圧発生回路の動作について説明する。
トランジスタ１０１を流れる電流は、２×Ｉｂｉａｓとなる。
トランジスタ６０６には、２×Ｉｂｉａｓ、に基づいた電流が流れる。今、トランジスタ１０１とトランジスタ６０６の寸法比が、例えば、１：１であるとすれば、トランジスタ６０６を流れる電流は、２×Ｉｂｉａｓとなる。
基準電圧Ｖｒｅｆは、（７）式に示す通りとなる。
Ｖｒｅｆ＝２×｛（Ｖｐｎ１／Ｒ２）＋ＶＴ×｛ｌｎ（Ｋ１)｝／Ｒ１｝×Ｒ３ …（７）
Ｖｒｅｆ＝２×Ｒ３／Ｒ２×Ｖｐｎ１＋２×ＶＴ×｛ｌｎ（Ｋ１)｝×Ｒ３／Ｒ１ …（８）
第１項は、Ｖｐｎ１が凡そ−２．０ｍＶ／℃の負の温度特性を持つ為、負の温度特性を示し、第２項は、熱電圧ＶＴが正の温度特性を持つ為、正の温度特性を示す。

（８）式をＴに関して微分し、これがゼロとなる条件を求めると、（９）式に示す通りとなる。
（Ｒ２／Ｒ１）×（ｋ／ｑ）×｛ｌｎ（Ｋ１）｝＝０．００２ …（９）
従って、今、Ｖｐｎ１が、常温において、凡そ０．６５Ｖであるとすれば、（９）式を満たすように（Ｒ２／Ｒ１）を設定しさえすれば、基準電圧Ｖｒｅｆは、凡そ（１０）式に示す通りとなる。
Ｖｒｅｆ＝２×（Ｒ３／Ｒ２）×１．２５ …（１０）
（１０）式によれば、（Ｒ３／Ｒ２）を設定しさえすれば、基準電圧Ｖｒｅｆは、温度依存性が少ないものとして、絶対値を、自由に得られる。

従って、基準電圧Ｖｒｅｆは、温度依存性が少ないものとして得られる為、温度依存性が少ない電圧を発生する機能をもつ、基準電圧発生回路が、得られる。
以上、本実施形態の基準電圧発生回路では、オペアンプ６０９の負荷容量が、低減されている為、電源起動時や電源変動時、すなわち電源ＶＤＤがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。
従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電圧発生回路を提供することが可能となる。

図５は、第５の本実施形態の基準電圧発生回路を示す構成図であり、実施例１の基準電流発生回路を用いた基準電圧発生回路である。図５と図１の相違は、トランジスタ１０１とゲートソース間電圧を等しくするトランジスタ６０６、Ｒ３の抵抗値を持つ抵抗６０７、トランジスタ５０１、トランジスタ５０２、トランジスタ５０３、抵抗５０４、オペアンプ５０５を、新たに備えた点にある。ここで、特に、抵抗５０４は、抵抗６０３と、抵抗６０７と、同種の抵抗、且つ等しい温度特性であり、Ｒ５なる抵抗値であるものとする。また、オペアンプ５０５の非反転入力端子に電圧ＶＡを入力しているが、電圧ＶＢを入力してもよい。

以下に、本実施形態の基準電圧発生回路の動作について説明する。
トランジスタ１０１を流れる電流は、２×Ｉｂｉａｓとなる。
Ｉｂｉａｓは、実施例１同様、（１）式にて示される。
トランジスタ６０６には、２×Ｉｂｉａｓ、に基づいた電流が流れる。今、トランジスタ１０１とトランジスタ６０６の寸法比が、例えば、１：１であるとすれば、トランジスタ６０６を流れる電流は、２×Ｉｂｉａｓとなる。
また、抵抗５０４には、ＰＮ接合６０１に生じる差電圧Ｖｐｎ１が、インピーダンス変換され、Ｒ５で除算された電流が流れる。今、トランジスタ５０１とトランジスタ５０２の寸法比が、例えば、２：１であるとすれば、トランジスタ５０１を流れる電流は、２×（Ｖｐｎ１／Ｒ５）となる。

よって、基準電圧Ｖｒｅｆは、（１１）式に示す通りとなる。
Ｖｒｅｆ＝２×[（Ｖｐｎ１／Ｒ５）＋ＶＴ×｛ｌｎ（Ｋ１)）／Ｒ１]×Ｒ３ …（１１）
これを整理することにより、（１２）式が得られる。
Ｖｒｅｆ＝２×（Ｒ３／Ｒ５）×[Ｖｐｎ１＋ＶＴ×｛ｌｎ（Ｋ１)｝×（Ｒ５／Ｒ１）] …（１２）
第１項は、Ｖｐｎ１が凡そ−２．０ｍＶ／℃の負の温度特性を持つ為、負の温度特性を示し、第２項は、熱電圧ＶＴが正の温度特性を持つ為、正の温度特性を示す。

（１２）式をＴに関して微分し、これがゼロとなる条件を求めると、（１３）式に示す通りとなる。
（Ｒ５／Ｒ１）×（ｋ／ｑ）×｛ｌｎ（Ｋ１）｝＝０．００２ …（１３）
従って、今、Ｖｐｎ１が、常温において、凡そ０．６５Ｖであるとすれば、（１３）式を満たすように（Ｒ５／Ｒ１）を設定しさえすれば、基準電圧Ｖｒｅｆは、温度依存性が少ないものとして、凡そ（１４）式に示す通りとなる。
Ｖｒｅｆ＝２×（Ｒ３／Ｒ５）×１．２５ …（１４）
（１４）式によれば、（Ｒ５／Ｒ１）を設定しさえすれば、基準電圧Ｖｒｅｆは、温度依存性が少ないものとして、絶対値を、自由に得られる。

従って、基準電圧Ｖｒｅｆは、温度依存性が少ないものとして得られる為、温度依存性が少ない電圧を発生する機能をもつ、基準電圧発生回路が、得られる。
以上、本実施形態の基準電圧発生回路では、オペアンプ６０９の負荷容量が、低減されている為、電源起動時や電源変動時、すなわち電源ＶＤＤがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。
従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電圧発生回路を提供することが可能となる。

なお、実施例１〜５の、上記説明において、ＰＮ接合は、バイポーラトランジスタに依るものでも良く、またダイオード素子に依るものでも良く、その他の素子に依るものでも良く、適宜選択して構わない。バイポーラトランジスタに依る場合、ＣＭＯＳプロセスで寄生的に存在するバイポーラトランジスタを活用できるといったメリットが見込める。また、ＣＭＯＳプロセスで寄生ダイオード素子が存在する場合には、同様にそのダイオード素子を活用できるといったメリットが見込める。

なお、弱反転領域で動作するトランジスタは、ＰＮ接合同様に電圧と電流との関係が、指数関数で示される為、実施例１〜５の、上記説明において、ＰＮ接合を弱反転領域で動作するトランジスタで代用させても構わない。この場合、ＰＮ接合を使わずに済ませられるため、使用素子数が削減でき、コストメリットが見込める。

１０２ 電圧源
５０５、６０９ オペアンプ
６０１、６０２、６０８ ＰＮ接合

Claims (5)

1. 第１のＰＮ接合と、
   前記第１のＰＮ接合に電流を流す第１のトランジスタと、
   直列接続された第１の抵抗及び第２のＰＮ接合と、
   前記第１の抵抗及び前記第２のＰＮ接合に電流を流す第２のトランジスタと、
   飽和接続した第３のトランジスタを備え、前記第１のトランジスタ及び前記第２のトランジスタのゲートに、定電流が入力された前記第３のトランジスタのゲートとソースの間に発生する電圧に基づいた電圧を供給する第１の電圧源と、
   第１の入力端子に前記第１のＰＮ接合に発生する電圧が入力され、第２の入力端子に前記第１の抵抗及び前記第２のＰＮ接合に発生する電圧が入力されるオペアンプと、
   前記オペアンプの出力電圧によってゲートが制御され、前記第１のトランジスタ及び前記第２のトランジスタに電流を供給する第３のトランジスタと、を備えたこと、
   を特徴とする基準電流発生回路。
2. 前記第１のＰＮ接合と並列に接続された第２の抵抗と、
   前記第１の抵抗および前記第２のＰＮ接合と並列に接続された第３の抵抗と、を備えたこと、
   を特徴とする請求項１記載の基準電流発生回路。
3. 請求項１記載の基準電流発生回路と、
   直列に接続された第４の抵抗及び第３のＰＮ接合と、
   前記第３のトランジスタとゲートが共通に接続され、前記第４の抵抗及び第３のＰＮ接合に電流を流す第４のトランジスタと、を備えたこと、
   を特徴とする基準電圧発生回路。
4. 請求項２記載の基準電流発生回路と、
   第４の抵抗と、
   前記第３のトランジスタとゲートが共通に接続され、前記第４の抵抗に電流を流す第４のトランジスタと、を備えたこと、
   を特徴とする基準電圧発生回路。
5. 請求項１記載の基準電流発生回路と、
   第４の抵抗と、
   前記第３のトランジスタとゲートが共通に接続され、前記第４の抵抗に電流を流す第４のトランジスタと、
   直列に接続された第５のトランジスタ及び第５の抵抗と、
   第１の入力端子が前記第５のトランジスタと前記第５の抵抗の接続ノードに接続され、第２の入力端子が前記オペアンプの第１または第２の入力端子に接続され、出力端子が前記第５のトランジスタのゲートに接続された第２のオペアンプと、
   前記第５のトランジスタの電流を前記第４の抵抗に流すカレントミラー回路と、を備えたこと、
   を特徴とする基準電圧発生回路。
   
   

Images