TWI419314B - 固態成像裝置及電子設備 - Google Patents

固態成像裝置及電子設備 Download PDF

Info

Publication number
TWI419314B
TWI419314B TW099100294A TW99100294A TWI419314B TW I419314 B TWI419314 B TW I419314B TW 099100294 A TW099100294 A TW 099100294A TW 99100294 A TW99100294 A TW 99100294A TW I419314 B TWI419314 B TW I419314B
Authority
TW
Taiwan
Prior art keywords
wiring
imaging device
state imaging
solid
readout
Prior art date
Application number
TW099100294A
Other languages
English (en)
Other versions
TW201044566A (en
Inventor
Kazuichiro Itonaga
Shizunori Matsumoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201044566A publication Critical patent/TW201044566A/zh
Application granted granted Critical
Publication of TWI419314B publication Critical patent/TWI419314B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

固態成像裝置及電子設備
本發明係有關於MOS(金屬氧化物半導體)Si(矽)基板和具有固態成像裝置之電子設備，諸如相機等。
已知有以諸如CMOS(互補式金屬氧化物半導體)影像感測器之MOS影像感測器為代表之放大型固態成像裝置當作固態成像裝置的一個類型。而且，也已知有以CCD(電荷耦合裝置)影像感測器為代表之電荷轉移型固態成像裝置。這些固態成像裝置被廣泛用於數位相機、數位視頻相機等。近年來，當作安裝在諸如結合相機的行動電話或PDA(個人數位助理)等行動設備上之固態成像裝置，MOS影像感測器較CCD影像感測器更常被使用，因為在較低供電電壓、較少的電力消耗等方面，CMOS影像感測器是有利的。
MOS固態成像裝置具有以二維陣列排列複數個像素於其中之組態，其中，各個像素係由用做為光電轉換單元的光電二極體和複數個像素電晶體所組成。近年來，隨著像素的微型化，為了減少每一個像素之像素電晶體所佔用的面積，建議所謂的多像素共用結構，其中，由複數個像素共用像素電晶體的一部分。例如，日本未經審查之專利申請案公告號第2004/172950、2006/054276、和2006/157953中說明具有2像素共用結構的固態成像裝置。
然而，在MOS固態成像裝置中，希望藉由進一步微型化像素來達成解析度的進一步增加。然而，像素的進一步微型化會導致光接收部的孔徑面積減少，因而靈敏度降低。因此，希望甚至在像素被微型化時仍能夠達成靈敏度的提高。
因此，希望設置固態成像裝置，其甚至在像素被微型化時仍能夠達成靈敏度的提高；和電子設備，其具有此種固態成像裝置。
根據本發明的實施例，設置有固態成像裝置，其具有一佈局，其中一個共用單元包括在水平和垂直方向上分別為2個像素乘上4 x n個像素(其中n為正整數)的光電二極體陣列。
在根據本發明的實施例之固態成像裝置中，因為一個共用單元包括在水平和垂直方向上分別為2像素乘上4xn像素(其中n為正整數)的光電二極體陣列，所以可減少每一個像素的像素電晶體數目，因而可增加光電二極體的每一個之孔徑面積。而且，因為一個共用單元包括在水平和垂直方向上分別為2個像素乘上4 x n個像素(其中n為正整數)的光電二極體陣列，所以可為每一個像素獨立配置讀出配線，因而可在浮動擴散內實施像素添加。而且，能夠減少行信號處理電路的面積。
根據本發明的另一實施例，設置有電子設備，其包括：固態成像裝置；光學系統，其引導入射光到固態成像裝置的光電二極體；及信號處理電路，其處理來自固態成像裝置的輸出信號。固態成像裝置具有佈局，其中一個共用單元包括在水平和垂直方向上分別為2個像素乘上4 x n個像素(其中n為正整數)的光電二極體陣列。
因為根據本發明的實施例之電子設備包括固態成像裝置，所以可減少每一像素的像素電晶體數目，因而可增加光電二極體的每一個之孔徑面積。而且，因為一個共用單元包括在水平和垂直方向上分別為2個像素乘上4 x n個像素的光電二極體陣列，所以可在浮動擴散內實施像素添加，及可降低行信號處理電路的面積。
根據本發明的實施例之固態成像裝置，因為能夠增加光電二極體的孔徑面積，所以甚至在像素被微型化時仍能夠達成靈敏度的提高。
根據本發明的實施例之電子設備，因為能夠增加固態成像裝置中之光電二極體的孔徑面積，所以甚至在像素被微型化時仍能夠達成靈敏度的提高。因此，能夠設置高品質電子設備。
下面將參考圖式來說明本發明的實施例。
參考圖1，圖解說明根據本發明的實施例之固態成像裝置(亦即，MOS固態成像裝置)的概要組態之例子。此例的固態成像裝置1包括像素部(亦即，成像區)3和周邊電路部，其設置在半導體基板11上(例如，矽基板)。像素部3包括像素2，像素2包括用做為光電轉換單元之複數個光電二極體並且以二維陣列均勻地排列。各個像素2包括光電二極體和複數個像素電晶體(亦即，MOS電晶體)。複數個像素電晶體係可由三個電晶體來組成，例如轉移電晶體、重設電晶體、和放大電晶體。除了這些電晶體之外，像素電晶體還可藉由添加選擇電晶體而以四個電晶體來組成。
周邊電路部包括垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、控制電路8等。
控制電路8根據垂直同步信號、水平同步信號、和主時脈產生時脈信號或控制信號，以用做為操作垂直驅動電路4、行信號處理電路5、水平驅動電路6等之參考信號。控制電路8輸入這些信號到垂直驅動電路4、行信號處理電路5、水平驅動電路6等。
例如由偏移暫存器組構垂直驅動電路4。垂直驅動電路4以列為單位連續在垂直方向選擇性掃描像素部3的各個像素2，和透過垂直信號線9供應像素信號到行信號處理電路5。像素信號係依據對應於例如藉由用做為各個像素2的光電轉換元件之光電二極體所接收的光量所產生之信號電荷。
例如為像素2的每一行設置行信號處理電路5，及使用來自黑色參考像素(其係形成在有效像素區的周圍)的信號，在從一列的像素2所輸出之信號上，為每一個像素行實施諸如雜訊消除等信號處理。尤其是，行信號處理電路5實施信號處理，諸如用以去除像素2固有的固定圖案雜訊之CDS或信號放大等。水平選擇開關(未圖示出)係連接在行信號處理電路5的每一個之輸出端子和水平信號線10之間。
水平驅動電路6係例如由偏移暫存器所組構，及藉由連續輸出水平掃描脈衝來連續選擇行信號處理電路5的每一個，和將來自行信號處理電路5的每一個之信號輸出到水平信號線10。
輸出電路7在透過水平信號線10從行信號處理電路5的每一個所連續供應之信號上實施信號處理，及輸出所處理的信號。
當上述的固態成像裝置1被應用到正面照明的固態成像裝置時，透過中間層絕緣膜將包括複數層配線之複數個配線層形成在像素部3和周邊電路部。在像素部3中，透過平面化膜將晶片上濾色器形成在複數個配線層上，及將晶片上微透鏡形成在其上。
當固態成像裝置1被應用到背面照明的固態成像裝置時，複數個配線層未形成在光入射表面側上(亦即，光接收表面)之背表面上。取而代之的是，複數個配線層係形成在與光接收表面相對的正表面側上。
當像素被微型化時，根據本發明的實施例之固態成像裝置在像素部3的佈局中具有最佳化特徵。
實施例1：固態成像裝置的例示組態
參考圖2，圖解說明根據本發明的實施例1之固態成像裝置，即、MOS固態成像裝置。圖2圖解像素部的佈局之主要部分。圖3A至3C和圖4及5為瞭解第一層配線和第二層配線的圖案之分解平面圖。在下面說明中，縱長或縱向對應於像素部的垂直方向，及橫寬或橫向對應於像素部的水平方向。也就是說，平行於垂直信號線的方向是垂直方向，而垂直於此方向之方向是水平方向。
如圖2所示，根據實施例1之固態成像裝置101包括像素部3，其以二維陣列排列共用單元21，其中，一個共用單元21包括總共8個像素(在水平和垂直方向分別為2個像素乘上4個像素)之光電二極體PD(PD1至PD8)。也就是說，以具有在水平和垂直方向分別為2個像素乘上4個像素之所謂的8個像素共用結構佈局一個共用單元21，在共用結構中垂直排列兩結構群，其中一個結構群具有由總共四個光電二極體PD(在水平和垂直方向分別為2乘上2個光電二極體)共用之一個浮動擴散FD。在圖式中，P表示像素間距。
一共用單元21係由八個光電二極體和十個像素電晶體所組成；亦即，一個共用單元21包括每一個像素1.25個像素電晶體。在此例中，十個像素電晶體特別被分成八個轉移電晶體Tr1(Tr11至Tr18)、一個重設電晶體Tr2、和一個放大電晶體Tr3。
一個共用單元21中的佈局包括第一結構部23、第二結構部25、讀出電晶體Tr11至Tr18、放大電晶體Tr3、和重設電晶體Tr2。而且，此佈局亦包括八個讀出配線26(261至268)、重設配線27、和連接配線28。放大電晶體Tr3包括源極區31S、汲極區31D、和放大閘極電極32。重設電晶體Tr2包括源極區33S、汲極區33D、和重設閘極電極34。
第一結構部23包括四個光電二極體PD1、PD2、PD3、和PD4，以及分別被設置成對應於四個光電二極體PD1至PD4之四個讀出閘極電極221至224和一個第一浮動擴散FD1(見圖3A)。光電二極體PD1至PD4、第一浮動擴散FD1、和讀出閘極電極221至224係分別形成讀出電晶體Tr11至Tr14。
上側上之第一結構部23包括四個光電二極體PD1至PD4，它們的形狀約為方形，並且在其間以預定間隔(如、相等的垂直和水平間隔)於兩垂直和兩水平列排列。一個第一浮動擴散FD1係形成在被四個光電二極體PD1至PD4圍著之之中心區。對應的讀出閘極電極221至224形成在四個光電二極體PD1至PD4的相對角部位，以接觸第一浮動擴散FD1。讀出閘極電極221至224的每一個之形狀約為具有局部突出部24的三角形或梯形，其中，其底側位在接近於對應的光電二極體PD，而其頂點側位在接近於第一浮動擴散FD1。尤其是，四個讀出閘極電極221至224的形狀完全相同並且對稱排列。
第二結構部25包括四個光電二極體PD5、PD6、PD7、和PD8，以及分別被設置成對應於四個光電二極體PD5至PD8之四個讀出閘極電極225至228和一個第二浮動擴散FD2(見圖3A)。光電二極體PD5至PD8、第二浮動擴散FD2、和讀出閘極電極225至228分別形成讀出電晶體Tr15至Tr18。
類似於上側上之第一結構部23，下側上之第二結構部25包括四個光電二極體PD5至PD8，它們的形狀約為方形，並且在其間以預定間隔(例如，相等的垂直和水平間隔)於兩垂直和兩水平列排列。一個第二浮動擴散FD2形成在被四個光電二極體PD5至PD8圍著之之中心區。對應的讀出閘極電極225至228係形成在四個光電二極體PD5至PD8的相對角部位，以接觸第二浮動擴散FD2。讀出閘極電極225至228具有與上述讀出閘極電極221至224相同的形狀。因此，對稱式排列讀出閘極電極225至228，使得其底側位在接近於對應的光電二極體PD，而其頂點側位在接近於第二浮動擴散FD2。
八個讀出配線261至268分別連接到讀出電晶體Tr11至Tr18的讀出閘極電極221至228，並且由施加至此的獨立讀出脈衝來獨立控制。重設配線27係連接到重設電晶體Tr2的重設閘極電極34，並且被供應有重設脈衝。連接配線28連接到第一浮動擴散FD1、第二浮動擴散FD2、放大電晶體Tr3的放大閘極電極32、和重設電晶體Tr2的源極區33S。
而且，共用單元21包括電源配線29，其連接到重設電晶體Tr2的汲極區33D；垂直信號線35，其連接到放大電晶體Tr3的源極區31S；和電源配線36，其連接到放大電晶體Tr3的汲極區31D。
放大電晶體Tr3係形成在上第一結構部23和下第二結構部25之間。放大電晶體Tr3包括放大閘極電極32，其在橫向方向上具有大的閘極長度；和源極區31S及汲極區31D，其形成在放大閘極電極32的兩端。放大閘極電極32的閘極長度方向被形成大於像素間距P1。在此例中，放大閘極電極32的長度對應於兩水平光電二極體PD1及PD2的長度，亦即，接近於兩像素間距的尺寸。
重設電晶體Tr2係形成在上第一結構部23之上部位的中心。尤其是，重設電晶體Tr2包括重設閘極電極34，其係形成於位在兩水平光電二極體PD1及PD2之間的對應區域；及汲極區33D和源極區33S，它們被形成而夾置重設閘極電極34。
在此例中，讀出配線261至268、重設配線27、連接到重設電晶體Tr2的汲極區33D之電源配線29係由具有兩層結構的配線(下文稱作兩層配線結構)之第一層配線所形成。兩層配線結構係由如圖4所示之金屬配線M1及M2所形成。由第一層金屬配線M1所形成之第一層配線(亦即，個別的配線261至268、27、及29)被佈線在橫向方向上(見圖3B)。
如圖4所示，透過形成光電二極體PD和像素電晶體Tr1至Tr3之半導體基板38上的中間層絕緣膜39形成金屬配線M1及M2。參考號碼40代表平面化膜。金屬配線M1及M2係由下和側表面被覆蓋有障壁金屬41之Cu(銅)配線所形成。SiC膜42係形成在Cu為基之金屬配線M1及M2的表面上，以防止Cu擴散。
第一結構部23上之四個讀出配線261至264排列於位在光電二極體PD的兩垂直列之間的對應區域中。順著讀出閘極電極221及222局部彎曲上兩讀出配線261及262，和彼此平行排列以連接到對應的讀出閘極電極221及222。順著讀出閘極電極223及224局部彎曲下兩讀出配線263及264，和彼此平行排列以連接到對應的讀出閘極電極223及224。以對稱佈局形成連接到讀出閘極電極221及222之上兩讀出配線261及262和連接到讀出閘極電極223及224之下兩讀出配線263及264。
以相同方式排列第二結構部25上之四個讀出配線265至268。也就是說，讀出配線265至268係排列於位在光電二極體PD的兩垂直列之間的對應區域中。順著讀出閘極電極225及226局部彎曲上兩讀出配線265及266，和彼此平行排列以連接到對應的讀出閘極電極225及226。順著讀出閘極電極227及228局部彎曲下兩讀出配線267及268，和彼此平行排列以連接到對應的讀出閘極電極227及228。以對稱佈局形成連接到讀出閘極電極225及226之上兩讀出配線265及266和連接到讀出閘極電極227及228之下兩讀出配線267及268。
以連接配線28連接上和下、第一和第二浮動擴散FD1及FD2、放大閘極電極32、和重設電晶體Tr2的源極區33S。連接配線28、連接到放大電晶體Tr3的源極區31S之垂直信號線35、和連接到放大電晶體Tr3的汲極區31D之功電配線36係由兩層配線結構的第二層配線所形成。由第二層金屬配線M2所形成之第二層配線(亦即，連接配線28、垂直信號線35、和電源配線36)被佈線在縱向方向(見圖3C)。
以被設定成等於或小於繞射限度之配線間間隔來排列分別佈線在橫向方向之四列讀出配線261至264和四列讀出配線265至268。因此，四列讀出配線261至264(和讀出配線265至268)用做為光線大體上不通過之遮光區。在圖2中，參考號碼30代表接觸部。在接觸部30中，透過通過中間層絕緣膜之導電插塞來達成互連。在此例中，利用第一層金屬配線M1和第二層金屬配線M2透過導電插塞分別直接連接到目標連接區之結構，或第二層金屬配線M2透過導電插塞和第一層金屬配線M1連接到目標連接區之結構。
元件分隔區20形成在光電二極體PD1至PD8、放大電晶體Tr3、和重設電晶體Tr2之間。雖然未圖示出，但是像此元件分隔區20一般，平面絕緣膜係形成在雜質擴散區，以例如與雜質擴散區的整個表面上之閘極絕緣膜約齊平。雜質擴散區例如可以是p型半導體區。在此例中，n通道像素電晶體被使用當作像素電晶體，及電子被使用當作信號電荷。
參考圖3A至3C，圖解說明一個共用單元21的分解平面圖。在圖3A中，圖解光電二極體PD1至PD8、第一和第二浮動擴散FD1及FD2、讀出閘極電極221至228、讀出電晶體Tr1、重設電晶體Tr2、和放大電晶體Tr3之佈局。在圖3B中，圖解由第一層金屬配線M1佈線在橫向方向上之讀出配線261至268、重設配線27、和電源配線29的佈局。在圖3C中，圖解由第二層金屬配線M2佈線在縱向方向上之連接配線28、垂直信號線35、和電源配線36的佈局。
藉由第二層金屬配線M2所形成的配線和像素電晶體之間的連接係由透過第一層金屬配線M1的連接部從第二層金屬配線M2所形成之配線延伸到像素電晶體的預定部位之連接來達成。
透過中間絕緣膜位在周邊電路部上之配線被佈線在兩或更多層。當配線層的數目從像素部到周邊電路部是不同的時，像素部中之頂層配線上的絕緣膜被形成厚於周邊電路部中之頂層配線上的絕緣膜。
參考圖5，圖解與實施例1之一個共用單元21有關的具有八個像素和十個電晶體之結構的等效電路。在此電路組態中，將第一結構部的四個光電二極體PD(PD11、PD12、PD13、和PD14)分別連接到四個讀出電晶體Tr11、Tr12、Tr13、和Tr14的源極。讀出電晶體Tr11至Tr14的汲極連接到重設電晶體Tr2的源極。第二結構部的四個光電二極體PD(PD15、PD16、PD17、和PD18)分別連接到四個讀出電晶體Tr15、Tr16、Tr17、和Tr18的源極。讀出電晶體Tr15至Tr18的汲極連接到重設電晶體Tr2的源極。讀出電晶體Tr11至Tr14和重設電晶體Tr2之間的第一浮動擴散FD1透過連接配線28連接到放大電晶體Tr3的放大閘極。讀出電晶體Tr15至Tr18和重設電晶體Tr2之間的第二浮動擴散FD2透過連接配線28連接到放大電晶體Tr3的放大閘極。放大電晶體Tr3的源極連接到垂直信號線35，而放大電晶體Tr3的汲極連接到電源配線36。重設電晶體Tr2的汲極連接到電源配線29，而重設電晶體Tr2的閘極連接到施加重設脈衝之重設配線27。讀出電晶體Tr11至Tr18的讀出閘極連接到施加獨立的列讀出脈衝之讀出配線261至268。
可使用原色紅、綠、和藍(RGB)的Bayer配置來排列第一結構部23和第二結構部25的每一個之四個像素的濾色器。另一選擇是，當作濾色器配置，可使用各種濾色器配置，諸如除了原色紅、綠、和藍(RGB)以外還使用白色W的濾色器配置，或使用其他互補色或互補色和原色的組合之濾色器配置等。
根據實施例1的固態成像裝置，因為一個共用單元21具有有著八個像素和十個電晶體之結構，所以可減少每一個像素的像素電晶體數目，因此，可增加光電二極體PD1至PD8的每一個之孔徑面積。而且，只以兩層配線結構形成配線，第一層金屬配線M1被用於橫向方向上的配線，而第二層金屬配線M2被用於縱向方向上的配線，藉以由垂直和水平配線來定義光電二極體的孔徑面積。此配線佈局不複雜且不干擾光電二極體的孔徑。如上述，因為可增加光電二極體的孔徑面積，所以甚至在像素被微型化時仍能夠提高靈敏度。因此，可獲得具有高靈敏度和高解析度的固態成像裝置。
佈線在兩配線層並且連接到浮動擴散FD1及FD2之連接配線28係由遠離半導體基板的第二層金屬配線M2所形成。而且，連接配線28和與連接配線28交叉之第一層金屬配線M1只在其與小寬度的讀出配線261至268的交叉點交會。接觸配線28和半導體基板之間的浮動電容以及連接配線28和讀出配線261至268之間的浮動電容小。因此，連接到浮動擴散FD1及FD2之浮動電容小，因而甚至在微型化像素時其轉換效率仍不下降。因此，能夠達成靈敏度的提高。
在此實施例中，以兩層配線結構形成配線。將兩層配線結構的配線形成在比四層配線結構的配線更接近於光電二極體之位置。因為由第一和第二金屬配線M1和M2所產生的繞射光以小的水平繞射角到達光電二極體，所以提高光電二極體的光線收集效率。而且，兩層配線結構使其能夠具有更多的生產量。隨著配線層數目遞增，生產量遞減。
在上述例子中，雖然水平配線係藉由第一層金屬配線M1所形成，而垂直配線係由第二層金屬配線M2所形成，但是垂直配線亦可由第一層金屬配線M1來形成，而水平配線亦可由第二層金屬配線M2來形成。然而，當考慮到光的繞射，浮動擴散FD1及FD2的遮光等時，包括讀出配線261至268之水平配線係由第一層金屬配線M1來形成，而垂直配線係由第二層金屬配線M2來形成較佳。
使用八個像素當作一個共用單元，可透過讀出配線261至268獨立控制讀出電晶體Tr11至Tr18的閘極，讀出配線261至268連接到讀出電晶體Tr11至Tr18的讀出閘極電極221至228。因為可獨立控制閘極，所以容易添加需要的像素到八個像素。在一個共用單元21的浮動擴散FD1和FD2內實施此像素添加。例如，當以Bayer配置來排列RGB像素時，可添加八個像素中之相同顏色的任何像素。另一選擇是，當排列白色(W)、紅色(R)、綠色(G)、和藍色(B)的四像素時，可添加八個像素中之任兩個顏色(如白色(W)和綠色(G))的像素。除此之外，其他像素添加法亦可以。也就是說，可以是各種像素添加法，諸如在第一結構部23添加一像素和在第二結構部25中添加一像素，在第一結構部添加像素，或在第二結構部添加像素等。而且，可使垂直列上的像素變薄。
因為在水平和垂直方向上分別以2個像素乘上4個像素在共用單元中佈局像素，所以在列和行方向分別以2個乘上1個像素為單位讀出像素。因而，可將行信號處理電路的面積減少一半，及能夠以極簡單的方式達成用於每一個顏色的不同增益。因此，晶片面積變小。
參考圖50，圖解固態成像裝置118的參考例子，其中，以二維陣列排列複數個像素114，為像素114的每一行配置垂直信號線116和電力配線117，及為像素的每一行排列單元行信號處理電路119。相反地，在此實施例中，如圖49所示，一個共用單元140係由總共八個像素114所組成(在水平和垂直方向上分別是2個像素乘上4個像素)，為每一個共用單元設置垂直信號線141和電力配線142，及為每一個共用單元排列單元行信號處理電路143。也就是說，因為像素的每兩行配置佈線在縱向方向上之垂直信號線141和電力配線142，所以可以約像素間距的兩倍之間距(尺寸)來佈局單元行信號處理電路143，如此降低縱向方向上的面積。
另一方面，在MOS固態成像裝置中，當以放大電晶體放大信號時，產生與頻率f成反比的功率譜之1/f雜訊(閃爍雜訊)，因為放大電晶體的閘極絕緣膜中之陷波位準。放大電晶體中所產生的此1/f雜訊對影像品質有很大影響。
在此實施例中，放大電晶體Tr3的放大閘極電極32之長度等於或大於一個像素間距；因此，閘極長度等於或大於一個像素間距，在此例中接近於兩像素間距。因此，能夠降低1/f雜訊。使用下面等式1可表示1/f雜訊。
在等式中，K是處理相依係數(其係相關於閘極絕緣膜的介面中之電子捕捉/發射)，Cox是閘極絕緣膜的電容，L是電晶體的閘極長度(通道長度)，及W是閘極寬度(通道寬度)。由等式1指定1/f雜訊的功率譜(均方雜訊電壓)。
從上述等式1可明白，因為放大電晶體Tr3的放大閘極電極32(亦即，閘極長度)是長的，所以能夠瞭解1/f雜訊減少。
因為放大電晶體Tr3的汲極區31D連接到佈線在垂直方向之電源配線36，所以供應到選定列上的放大電晶體之電流的值並未增加，但是可維持在適當的值。當放大電晶體的汲極區31D連接到佈線在水平方向之電源配線時，需要供應電流到一選定列上之所有像素的放大電晶體，因而需要過大的驅動性能，因此難以實施。
因為以二維陣列排列具有2個乘上4個像素配置之共用單元，所以能夠以點順序方式從第一列的端部讀出像素。然而，當以二維陣列排列具有2個乘上4個像素配置之共用單元時，使後處理變得困難，因此難以利用點順序方式來讀出像素。
在此實施例中，周邊電路部上的配線層數目是二或更多較佳。而且，當配線層數目從像素部到周邊電路部是不同的時，將像素部中的頂層配線上之絕緣膜形成厚於周邊電路部中的頂層配線上之絕緣膜較佳。在周邊電路區中，可藉由增加配線層數目來減少電路面積。然而，在像素區中，因為當隨著配線層數目增加時光電二極體難以收集光線，所以需要減少配線層數目。而且，甚至當像素部中的配線層數目小時，因為若從頂層配線到設置給每一個像素之晶片上透鏡的距離增加，則斜光的收集效率減少，所以減少頂層配線上的絕緣膜之厚度較佳。
實施例2：固態成像裝置的例示組態
參考圖6，圖解根據本發明的實施例2之固態成像裝置，即MOS固態成像裝置。圖6只圖解當形成第一層金屬配線M1時之第一層金屬的佈局。根據實施例2之固態成像裝置102包括遮光部45，其設置給每一個共用單元，並且係藉由浮動擴散FD1和FD2的每一個上之第一層金屬所形成。也就是說，在固態成像裝置102中，讀出配線261至268、重設配線27、連接到重設電晶體Tr2的汲極區之電源配線29係藉由第一層金屬配線M1所形成。而且，遮光部45係藉由第一層金屬配線M1所形成，以覆蓋浮動擴散FD1和FD2。因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
根據實施例2的固態成像裝置102，分別以距離讀出配線262及263和266及267一狹窄間隔，將第一層金屬配線M1所形成之遮光部45形成在浮動擴散FD1和FD2上。由於此組態，所以能夠達成浮動擴散FD1和FD2更可靠的遮光。除此之外，能夠獲得與實施例1所說明者相同之優點。
在上述之實施例1中，由於像素的微型化，當減少四個讀出配線261至264(或265至268)的每一個之寬度和鄰接配線之間的間隔時，光線變得無法通過。也就是說，當讀出配線之間的間隔減少到等於或小於繞射限度時，光線不通過配線間的間隔。因此，排列這四個讀出配線261至264(或265至268)之區域扮演遮光部的角色。當進一步微型化像素時，讀出配線之間的間隔也進一步減少成更加小於繞射限度。因此，在實施例1中，隨著每一個讀出配線的寬度和讀出配線之間的間隔減少，可增加光電二極體PD1至PD8的每一個之孔徑面積，如此可提高靈敏度。
將參考圖7及8說明繞射限度。在圖7中，”a”是配線111之間的孔徑寬度。圖7圖解當光線(在此例中是具有波長λ530 nm的綠光)通過孔徑112使得以光線照射光電二極體PD時之光強度分佈。已到達光電二極體PD之光線的強度在孔徑中心O達到高峰，隨著其遠離孔徑中心而減少，及在點P變成0。此點P被稱作第一暗環。隨著孔徑112變窄，光線繞射越多，使得從孔徑中心O到第一暗環P的光強度分佈之距離(OP)增加，而光強度的峰值減少。
圖8圖解增加距離(OP)的例子。圖8為當從中心到圖7之光電二極體PD的末端之尺寸D是600 nm時的圖，及使綠光Lg(波長λ：530 nm)為入射的。距離(OP)變成最大之孔徑寬度a是繞射限度。例如，隨著距離(OP)變成大於像素間距的1/2，光電二極體PD變得難以收集光線。當孔徑寬度等於或小於繞射限度時，光線繞射，使得光線不被光電二極體PD收集；亦即，光線將不進入光電二極體PD。
當隨著孔徑112移動更靠近光電二極體PD來繞射光線時，可由光電二極體PD收集光線卻不增加距離(OP)。
在多層配線結構的例子中，因為當距離(OP)增加時在較低層配線中繞射光線，所以距離(OP)將進一步增加且峰值將減少。因此，隨著配線層數目減少，已到達光電二極體PD之光線的強度分佈之距離(OP)減少。
實施例3：固態成像裝置的例示組態
參考圖9及10，圖解根據本發明的實施例3之固態成像裝置，亦即，MOS固態成像裝置。圖9圖解像素部的佈局之主要部分。圖10圖解第一層配線的圖案。根據實施例3之固態成像裝置103具有一個共用單元21，其中，單位像素中之讀出配線的至少其中之一個係位在光電二極體PD的區域內，及光電二極體PD的區域係位在一個讀出配線的兩側上或正下方。
在此例中，在一個共用單元21中，在位於像素間距P內的同一層上之複數個讀出配線之中，一個讀出配線與其他讀出配線間隔開。此讀出配線位在離開其他讀出配線之距離d2中，其中，距離d2大於重複出現在一個共用單元21中之同一層上的讀出配線之間的最小間隔d1。最小間隔d1是等於或小於所謂的繞射限度之間隔，其中，光線大體上不通過。距離(間隔)d2是超過繞射限度之距離，其中，光線大體上被允許通過。
換言之，此實施例的固態成像裝置103具有組態如下：一個共用單元21中的一個讀出配線位在光電二極體PD上，以超過繞射限度的距離與其他讀出配線隔開。尤其是，如圖9及10所示，在第一結構部23中，在四個讀出配線261至264之中，讀出配線261被配置成對應於例如接近光電二極體PD1和PD2的中心之位置，及讀出配線264被配置成對應於例如接近光電二極體PD3和PD4的中心之位置。在第二結構部25中，在四個讀出配線265至268之中，讀出配線265被配置成對應於例如接近光電二極體PD5和PD6的中心之位置，及讀出配線268被配置成對應於例如接近光電二極體PD7和PD8的中心之位置。
讀出配線262和263之間的最小間隔(距離)d1以及讀出配線266和267之間的最小間隔(距離)d1被設定成等於或小於繞射限度。讀出配線261和262之間的距離d2以及讀出配線264和263之間的距離d2被設定成超過繞射限度。而且，讀出配線265和266之間的距離d2以及讀出配線268和267之間的距離d2被設定成超過繞射限度。雖然讀出配線261、264、265、及268可僅必須位在光電二極體PD上，以超過繞射限度的距離和其他讀出配線隔開，但是它們位在接近光電二極體PD的中心較佳。也就是說，讀出配線被佈局成讀出配線261、264、265、及268位在像素的光學中心O(或像素間距的中心)較佳，如圖12所示。
讀出配線261透過延伸部261a連接到讀出閘極電極221。讀出配線262及263分別連接到讀出閘極電極222及223。讀出閘極電極264透過延伸部264a連接到讀出閘極電極224。讀出配線265透過延伸部265a連接到讀出閘極電極225。讀出配線266及267分別連接到讀出閘極電極226及227。讀出配線268透過延伸部268a連接到讀出閘極電極228。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。然而，在此例中，雖然讀出閘極電極221至228具有與圖2所示之形狀稍微不同的形狀，但是它們可說成具有相同形狀。
根據實施例3的固態成像裝置103，將讀出配線261、264、265、及268偏移成分別位在光電二極體PD1和PD2、光電二極體PD3和PD4、光電二極體PD5和PD6、及光電二極體PD7和PD8上。由於此組態，與圖2所示之實施例1比較，由對應於讀出配線之間的一間隔之量來增加光電二極體PD1至PD8的每一個之孔徑面積。此時，接近光電二極體PD的中心之讀出配線附近的光朝讀出配線的背面彎曲，因為繞射係由光電二極體PD所控制。
將參考圖12的概要圖來說明此現象。圖12圖解光電二極體PD1的部位。光電二極體PD1係形成在半導體基板70中，及透過中間層絕緣膜39，將第一層金屬配線M1所形成之讀出配線262和重設配線27以及第二層金屬配線M2位在其上，以界定光電二極體PD1的孔徑。晶片上連接器外殼47和晶片上微透鏡48透過平面化膜(未圖示出)形成在此二層配線結構上。而且，將第一層金屬配線所形成之讀出配線261配置在光電二極體PD1的中心附近。
由讀出配線反射入射在讀出配線261正上方的光La。然而，因為配置在光電二極體PD1的中心附近之讀出配線261具有非常小的寬度，所以入射在讀出配線261附近的光Lb係由讀出配線261繞射，以朝向讀出配線261的背面彎曲而由光電二極體PD1控制。因為由晶片上微透鏡48聚集入射光，所以朝光電二極體PD1的中心傳播之波前49佔優勢。因此，當讀出配線261繞射光時，朝背面的中心彎曲之光佔優勢。
另一方面，已知固態成像裝置，其藉由使用晶片上微透鏡和內層透鏡的組合來增加光收集效率。然而，當像素尺寸被進一步微型化時，變得難以形成內層透鏡。在實施例3中，因為讀出配線的其中之一位在接近光電二極體PD的中心，使得入射光係由讀出配線所繞射，而由光電二極體收集，所以在中心的讀出配線扮演內層透鏡的角色，藉此，能夠提高光收集效率。
在實施例3中，因為光收集效率被提高，所以能夠達成進一步提高靈敏度。除此之外，可獲得與實施例1所說明者相同的優點。
實施例4：固態成像裝置的例示組態
實施例4圖解一共用單元21的另一例子，其中，單位像素中之讀出配線的至少其中之一位在光電二極體PD的區域內，及光電二極體PD的區域位在一讀出配線的兩側上或正下方。
當像素被進一步微型化時，可考慮組態如下：將顏色紅色、綠色、和藍色(RGB)的光電二極體配置在其深度方向的不同位置中，及RGB顏色的光電二極體被排列成在其俯視平面圖是彼此局部重疊的，以增加光接收面積。此時，因為未形成光電二極體的區域存在於鄰接像素的光電二極體之間，所以難以在像素之間排列所有四個讀出配線。實施例4提供可應用到此種情況之固態成像裝置。
參考圖13及14，圖解根據本發明的實施例4之固態成像裝置，亦即，MOS固態成像裝置。圖13圖解像素部的佈局之主要部分。然而，在平面圖上，為了方便，為每一個像素分割光電二極體。圖14圖解半導體基板中之光電二極體的組態。
如圖13所示，根據實施例4之固態成像裝置104包括一個共用單元21，其中將同一層上的所有讀出配線261至268以彼此距離d3配置在一個共用單元21中，其中，距離d3大於最小間隔d1(見圖9)。換言之，在此實施例的固態成像裝置104中，以彼此超過繞射限度的距離配置讀出配線261至268。當考慮到光線的繞射時，讀出配線261至268彼此充分隔開以相等間距(間隔)配置，例如使得配線之間的距離最大化。而且，讀出配線261至268的鄰接兩配線分別位在光電二極體PD1和PD2、光電二極體PD3和PD4、光電二極體PD5和PD6、及光電二極體PD7和PD8上。雖然未圖解在圖式中，但是類似於實施例3，讀出配線261至268透過延伸部分別連接到對應的讀出閘極電極221至228。
接著，將說明例如具有Bayer配置的光電二極體PD。紅色(R)、綠色(G)、和藍色(B)的光電二極體PDr、PDg、和PDb形成例如在形成在第一導電型(例如，n型)的半導體基板51中之第二導電型(例如，p型)的半導體井區52，如圖14所示。光電二極體PDr、PDg、和PDb係由n型半導體區53和形成在n型半導體區53上之p型半導體區54所形成。
因為在淺區吸收具有藍色波長的光，所以藍色像素的光電二極體PDb形成接近於半導體井區52的表面側上。因為在比具有藍色波長的光較深之位置吸收具有綠色波長的光，所以綠色像素的光電二極體PDg被形成，從半導體井區的表面局部延伸到藍色像素之光電二極體PDb正下方的區域。因為在最深的位置吸收具有紅色波長的光，所以紅色像素的光電二極體PDr被形成，從半導體井區的表面局部延伸到綠色像素之光電二極體PDg正下方的區域。在此例中，綠色像素的光電二極體PDg和紅色像素的光電二極體PDr被形成在其深度方向彼此通過。如圖14所示，因為每一個像素的光電二極體PDr、PDg、和PDb被形成在基板深度方向中彼此重疊，所以未形成光電二極體的區域未存在於鄰接像素的光電二極體之間。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
根據實施例4的固態成像裝置104，因為顏色紅色、綠色、和藍色的每一個像素之光電二極體被形成在半導體基板51的深度方向上之不同位置，所以在半導體基板內實現顏色分隔。也就是說，可在半導體基板51內達成防止顏色混合。而且，因為以超過繞射限度之距離將連接到每一個像素的讀出電晶體Tr11至Tr18之讀出配線261至268彼此隔開，所以能夠進一步增加光電二極體PD1至PD8的每一個之孔徑面積。讀出配線261至268提供與圖12所說明者相同的效果。因此，甚至當像素被進一步微型化時，仍能夠提高靈敏度。除此之外，可獲得與實施例1所說明者相同的優點。
實施例5：固態成像裝置的例示組態
參考圖15A及15B，圖解根據本發明的實施例5之固態成像裝置，亦即，MOS固態成像裝置。圖15A及15B圖解像素部的佈局之主要部分，其以分解平面圖分別圖解第一層配線和第二層配線的圖案。根據實施例5的固態成像裝置105包括如圖15B所示之由第一層配線和第二層配線所形成的虛擬配線，以在一個共用單元21的配線中實現良好對稱性。也就是說，藉由同一第一層金屬配線M1，形成水平配線之讀出配線261至268、重設配線27、和電源配線29，及同時，未施加電壓之分開的虛擬配線56形成在光電二極體PD1至PD8的左和右側兩者上。而且，藉由同一第二層金屬配線M2，形成垂直配線之連接配線28、垂直信號線35、和電源配線36，及同時，未施加電壓之分開的虛擬配線57形成在光電二極體PD1至PD8的上和下側兩者上。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
根據實施例5的固態成像裝置105，除了水平配線和垂直配線之外，還形成分別由第一層金屬配線M1及第二層金屬配線M2所形成之虛擬配線56及57，使得以這些配線包圍光電二極體PD1至PD8。由於此組態，光電二極體PD1至PD8係以良好對稱性由同一層上的金屬配線所包圍，如此能夠防止由於光的繞射所產生之顏色混合。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例6：固態成像裝置的例示組態
參考圖16A及16B，圖解根據本發明的實施例6之固態成像裝置，即MOS固態成像裝置。圖16A及16B圖解像素部的佈局之主要部分(一個共用單元)。實施例6圖解配置虛擬配線之另一佈局。
如圖16A所示，根據實施例6之固態成像裝置106包括虛擬配線57，其係由第二層金屬配線M2所形成，並且垂直配置以夾置光電二極體PD1至PD8的每一個。虛擬配線57被配置成分開在各種位置，包括對應於第一層金屬配線M1所形成之讀出配線261、263、266、和267上的區域之位置，對應於放大閘極電極32上的區域之位置，及對應於第一層金屬配線M1所形成之重設配線27和電源配線29的區域上之位置。
此處，第一層金屬配線M1所形成之重設配線27被分成重設配線部27A，其具有連接到重設閘極電極34的其一端；和重設配線部27B，其未連接到重設閘極電極34，如圖16B所示。重設配線部27A及27B係由連接配線27C所連接，連接配線27C係由第二層金屬配線M2所形成，藉以形成重設配線27。而且，遮蔽浮動擴散FD1及FD2的上部位之遮光部45被形成與浮動擴散FD1及FD2、放大閘極電極32、和連接到重設電晶體Tr2的源極區33S之連接配線28整合在一起。藉由對應於與浮動擴散FD1及FD2的接觸部之連接配線28的擴展部，以第二層金屬配線M2形成遮光部45。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
根據實施例6的固態成像裝置106，因為配置由第二層金屬配線M2所形成的虛擬配線57，所以金屬配線以良好對稱位在光電二極體PD1至PD8的每一個四周。由於此組態，類似於實施例5，光電二極體PD1至PD8的每一個被虛擬配線57和其他配線所包圍，因而可防止由於光的繞射所產生之顏色混合。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例7：固態成像裝置的例示組態
參考圖17，圖解根據本發明的實施例7之固態成像裝置，亦即，MOS固態成像裝置。圖17圖解像素部的佈局之主要部分(一個共用單元)。根據實施例7之固態成像裝置107包括光電二極體PD1至PD8，其形狀不是正方形而是具有圓角的形狀。
當使用離子植入法來形成光電二極體PD1至PD8時，抗蝕遮罩被使用當作離子植入遮罩。因為此抗蝕遮罩係由微影技術所形成，所以孔徑可能具有圓角且在形狀上幾乎無法完全是正方形。藉由使用此種抗蝕遮罩，可將光電二極體PD1至PD8的形狀形成約為具有圓角的正方形。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
根據實施例7的固態成像裝置107，因為光阻具有圓角，所以光電二極體PD1至PD8的每一個可被形成具有圓角。當放大電晶體Tr3的源極區31S和汲極區31D、重設電晶體Tr2的源極區33S和汲極區33D等位在圓角所包圍的區域時，能夠預期最小化產生無效區之優點。而且，在離子植入期間所引起的破壞對光電二極體沒有影響。除此之外，能夠獲得與實施例1所說明者相同之優點。
可將實施例7中使光電二極體的角成為圓形之組態應用到上述之實施例2至5以及稍後將說明的實施例。
實施例8：固態成像裝置的例示組態
參考圖18，圖解根據本發明的實施例8之固態成像裝置，亦即，MOS固態成像裝置。圖18圖解像素部的主要部分(一個共用單元)。根據實施例8之固態成像裝置108包括一個共用單元21，其中，具有聚光功能的點狀結構61被形成在對應於光電二極體PD1至PD8的每一個上之每一區域的位置中，接近每一個光電二極體的中心之位置較佳。以島狀形狀形成點狀結構61，電壓不施加至此，及以超過繞射限度的距離與其他配線隔開。當以兩層配線結構形成點狀結構61時，它們係藉由與第一層金屬配線M1相同層上之金屬和與第二層金屬配線M2相同層上之金屬的任一個所形成。點狀結構61係藉由與第一層金屬配線M1相同層上之金屬來形成較佳。
點狀結構61被形成具有能夠讓光線通過之膜厚度較佳。點狀結構61係由具有比第一層金屬配線M1和第二層金屬配線M2的厚度更薄之薄金屬膜所形成較佳。
點狀結構61係形成為例如矩形形狀、圓形形狀、十字形狀、多邊形形狀、和任何其他幾何形狀。點狀結構61可被設置成數目為一個、兩個、或兩個以上的複數個。點狀結構係可由Cu、Al、SiON、SiN、SiC、TiN、ITO、TaN、W、WSi、WN等所形成。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
參考圖19A及19B，圖解點狀結構61的形成方法之例子。如圖19A所示，在欲形成點狀結構和配線之位置中，分別將具有相同深度之溝渠63及64形成在中間層絕緣膜62的表面上。例如，透過障壁金屬將Cu膜65埋藏在溝渠63及64中。隨後，實施平面化處理，及埋藏在對應於點狀結構之溝渠63中的Cu膜65連同障壁金屬一起被選擇性蝕刻，以具有如圖19B所示之預定厚度。以此方式，將Cu配線形成在溝渠64中，及由薄Cu膜所形成的點狀結構61形成在溝渠63中。
參考圖20A及20B，圖解點狀結構的形成方法之另一例子。如圖20A所示，在欲形成點狀結構的位置中，淺溝渠67係形成在中間層絕緣膜62的表面上，而在欲形成配線的位置中，比溝渠67深的溝渠68係形成在中間層絕緣膜62的表面上。隨後，如圖20B所示，透過障壁金屬將Cu膜65埋藏在溝渠67及68中。之後，實施平面化處理，藉以將由薄Cu膜所形成的點狀結構61形成在溝渠67中，而將Cu配線66形成在溝渠68中。
Cu配線66被形成例如為第一層金屬配線所形成之水平配線(讀出配線261至268、重設配線27、和電源配線29)。
根據實施例8的固態成像裝置108，分開位在接近光電二極體PD1至PD8的中心之點狀結構61具有與實施例3所說明之讀出配線261、264、265、及268的上述功能相同的聚光功能。如圖21的概要圖所示一般，在點狀結構61的附近繞射光，以朝點狀結構61的背面彎曲而由光電二極體PD收集。在此例中，由於光的干擾，光強度在點狀結構61的正下方之位置增加。而且，添加已通過點狀結構61之繞射光Lc和傳送光Ld，及進一步增加光強度。點狀結構61具有內層透鏡的功能。
在上述例子中，雖然以單層金屬結構形成點狀結構61，但是能夠透過中間層絕緣膜，在相同位置中，以多層金屬結構形成點狀結構61(例如，二、三、和四層結構)。當以多層結構形成點狀結構61時，點寬度隨著其朝低層前進而減少較佳。當以多層結構形成點狀結構61時，首先使光朝上層點狀結構彎曲，然後朝低層點狀結構彎曲，而被光電二極體所收集。
如圖22所示，為了防止Cu的擴散，例如將SiC膜68形成在由第一層Cu金屬所形成之配線66和點狀結構61以及由第二層Cu金屬所形成的配線67之整個表面上。SiC膜68可維持形成在對應於光電二極體上的區域之部位上。然而，如圖22所示，當具有兩層SiC膜68時，擔心會有入射光的一部分Lf遭受兩層SiC膜68之間的多重反射，其導致波紋而減少靈敏度。
為此原因，如圖23所示，選擇性去除對應於光電二極體上的區域之第二層SiC膜68的部位較佳。從模擬結果可發現，不需要選擇性地蝕刻對應於光電二極體上的區域之整層SiC膜68，而需要只選擇性地蝕刻第二層SiC膜68。如此作，可降低多重反射，藉以抑制波紋的出現，而提高靈敏度。此處，因為可藉由使用直接遮罩對準的蝕刻來實現第二層SiC膜68之去除，所以能夠蝕刻和去除對應於光電二極體之SiC膜68的部位到最大程度。因此，能夠增加孔徑尺寸和減少蓋頂部69的長度w1，因此，能夠抑制多重反射的出現。
當設置波導當作用以增加光線收集效率的機構時，如圖24所示，需要選擇性地蝕刻和去除對應於光電二極體上之區域的部位之整層(在此例中是第一和第二層SiC膜68)。此時，因為透過間接遮罩對準來蝕刻第一和第二層SiC膜68，所以以考慮到對準誤差的限度來蝕刻它們。因此，如此所獲得的孔徑尺寸小，蓋頂部69的長度w2增加，因而多重反射的抑制效果小於圖22的抑制效果。
點狀結構61在像素部的中心部位和像素部的周邊之間偏移其位置。因為約在像素部的中心部位中之其本身的正上方入射光，所以點狀結構61位在中心。因為斜光入射在像素部的周邊，所以以對應於晶片上微透鏡和每一個像素之間的偏移量之距離，點狀結構61從像素部的中心部位之其最佳位置偏移。
實施例9：固態成像裝置的例示組態
參考圖25，圖解根據本發明的實施例9之固態成像裝置，亦即，MOS固態成像裝置。圖25圖解像素部之主要部分(一個共用單元)。根據實施例9之固態成像裝置109包括配線71，其未具有配線功能並且位在對應於光電二極體PD1至PD8上的區域之位置較佳，以通過光電二極體的中心附近。類似於實施例3的上述讀出配線261、264、265、及268以及實施例8的點狀結構61，配線71具有與內層透鏡相同的聚光功能。如圖25所示，配線71可設置給每一個共用單元21，及可共同設置給一列上之整個像素的光電二極體。可由與讀出配線261至268相同的金屬配線來同時形成配線71。另一選擇是，類似於點狀結構61，可將配線71形成薄於讀出配線。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
根據實施例9之固態成像裝置109，因為由配線71的繞射效果來聚集光線，如上面圖12及21所說明一般，所以提高光線收集效率，如此能夠達成進一步提高靈敏度。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例10：固態成像裝置的例示組態
參考圖26，圖解根據本發明的實施例10之固態成像裝置，亦即，MOS固態成像裝置。圖26為使用紅色像素當作代表性像素之一個共用單元的剖面像素結構之概要橫剖面圖。其他像素(例如，綠色像素和藍色像素)具有類似剖面結構。
類似於圖2所示之實施例1，根據實施例10之固態成像裝置110包括一個共用單元21，其中，排列總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和10個像素電晶體。以第一層金屬配線M1，將連接到讀出電晶體Tr11至Tr18之讀出配線261至268，以及連接到重設電晶體Tr2之重設配線27和電源配線29佈線在橫向方向上。以第二層金屬配線M2，將連接到放大電晶體Tr3之連接配線28及凸透鏡元件35和電源配線36佈線在縱向方向上。
在此實施例中，如圖26所示，兩層配線結構72形成在半導體基板70上，在此半導體基板70上形成光電二極體(使用紅色像素的光電二極體當作代表性例子)PDr和像素電晶體。也就是說，透過中間層絕緣膜39形成第一和第二層金屬配線M1及M2。金屬配線M1及M2被形成有透過障壁金屬所形成之Cu配線73和用以防止Cu擴散之SiC膜74，如上述。
特別是，在此實施例中，濾色器75(在此圖式中為紅色過濾器)埋藏在對應於光電二極體PDr上的區域之兩層配線結構72的位置之中間層絕緣膜39中。平面化鈍化膜76形成在如此獲得之結構的表面上。可不在鈍化膜76上形成晶片上微透鏡。另一選擇是，可將晶片上微透鏡形成在鈍化膜76上。
其他像素(例如，綠色像素和藍色像素)具有類似的剖面結構。因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
根據實施例10的固態成像裝置110，藉由使用下面組態將濾色器75埋藏在兩層配線結構72中，使得形成各自配線的水平和垂直配線係藉由具有總高度小於習知技術的配線結構(例如，四層配線結構)之總高度的兩層配線結構72所形成。由於此組態，能夠防止顏色混合。而且，因為從光電二極體PDr到濾色器75的頂表面之高度h1低於習知技術組態的高度，所以能夠達成進一步提高光線收集效率。當省略晶片上微透鏡時，可進一步簡化結構。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例11：固態成像裝置的例示組態
參考圖27，圖解根據本發明的實施例11之固態成像裝置，亦即，MOS固態成像裝置。圖27圖解使用兩層配線結構之像素部的佈局之主要部分。如圖27所示，根據實施例11之固態成像裝置113包括一個共用單元81，其包括總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和11個像素電晶體。以二維陣列排列此種共用單元81以形成像素部3。也就是說，類似於實施例1，一個共用單元81被佈局成所謂的8像素共用結構，其在水平和垂直方向上分別為2個像素乘上4個像素，其中，兩結構群被垂直排列，其中一結構群具有由總共4個光電二極體PD(在水平和垂直方向上分別為2個乘上2個像素)共用之一個浮動擴散FD。
一個共用單元81包括每一個像素1.375個像素電晶體。尤其是，11個像素電晶體被分成八個轉移電晶體Tr1(Tr11至Tr18)、一個重設電晶體Tr2、一個放大電晶體Tr3、和一個選擇電晶體Tr4。
如圖27所示，實施例11之固態成像裝置113包括放大電晶體Tr3和選擇電晶體Tr4，它們位在第一結構部23和第二結構部25之間。放大電晶體Tr3包括源極區31S、汲極區31D、和放大閘極電極32，如上述。選擇電晶體Tr4包括源極區83S、汲極區83D、和選擇閘極電極84，並且連接到放大電晶體Tr3。選擇電晶體Tr4的源極區83S是與放大電晶體Tr3的汲極區31D相同之區域。
垂直信號線35係連接到放大電晶體Tr3的源極區31S，而電源配線36係連接到選擇電晶體Tr4的汲極區83D。選擇電晶體Tr4的選擇閘極電極84係連接到選擇配線85。垂直信號線35、電源配線36、和選擇配線85係由第二層金屬配線M2所形成，以延伸在縱向方向。尤其是，透過第一層金屬配線M1所形成之連接線85a，選擇電晶體Tr4的選擇閘極電極84連接到第二層金屬配線M2所形成之選擇配線85。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
參考圖28，圖解根據實施例13之一個共用單元81的等效電路。在此等效電路中，將選擇電晶體Tr4連接在電源配線36和放大電晶體Tr3的汲極之間，而選擇配線85連接到選擇閘極之組態添加到圖5所示之等效電路。其他電路組態與圖5所示之電路組態相同。
根據實施例11之固態成像裝置113，因為一個共用單元81具有有著8個像素和11個電晶體之結構，所以能夠減少每一個像素的像素電晶體數目，因此，能夠增加光電二極體PD1至PD8的每一個之孔徑面積。而且，只以兩層配線結構形成配線，第一層金屬配線M1被用於橫向方向上的配線，而第二層金屬配線M2被用於縱向方向上的配線，藉此以垂直和水平配線界定光電二極體的孔徑面積。此配線佈局不複雜並且不干擾光電二極體的孔徑。如上述，因為能夠增加光電二極體的孔徑面積，所以甚至當微型化像素時仍能夠提高靈敏度。因此，能夠獲得具有高靈敏度和高解析度之固態成像裝置。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例12：固態成像裝置的例示組態
參考圖29和圖30A至30C，圖解根據本發明的實施例12之固態成像裝置，亦即，MOS固態成像裝置。圖29圖解使用兩層配線結構之像素部的佈局之主要部分。圖30A至30C為用以瞭解第一層配線和第二層配線的圖案之分解平面圖。
如圖29所示，類似於實施例1，根據實施例12之固態成像裝置115包括一個共用單元21，其包括總共8個像素(在水平和垂直方向上分別為2個像素乘上4個像素)的光電二極體PD(PD1至PD8)和10個像素電晶體。以二維陣列排列此種共用單元21，以形成像素部3。光電二極體PD1至PD8、形成像素電晶體之讀出電晶體Tr11至Tr18、和放大電晶體Tr3具有與實施例1相同的組態。
在此實施例中，特別是，重設電晶體Tr2被不同地組構。也就是說，如圖30A所示，重設電晶體Tr2的源極區33S和汲極區33D未位在相對於重設閘極電極34之縱向方向上，而是在橫向方向上。而且，重設電晶體Tr2在橫向方向上偏移，以重疊在鄰接共用單元21之間。而且，分別使用第一和第二層金屬配線M1及M2，將連接到重設電晶體Tr2的重設閘極電極34之重設配線27和連接到汲極區33D之電源配線29形成彼此平行在橫向方向上。重設配線27和電源配線29位在重設閘極電極34上，並且被形成具有小於重設閘極電極34的寬度之寬度較佳。
首先，如圖30A所示，形成對應於2個像素乘上4個像素的配置之光電二極體PD1至PD8陣列、浮動擴散FD1及FD2、和具有讀出閘極電極221至228之讀出電晶體Tr11至Tr18。而且，形成重設電晶體Tr2和放大電晶體Tr3，其中，重設電晶體Tr2具有排列在相對於重設閘極電極34的橫向方向之源極區33S和汲極區33D，使得閘極長度延伸在橫向方向上。當觀察一個共用單元21時，重設電晶體Tr2具有重設閘極電極34，其被分成一半為具有源極區33S的重設閘極電極34，而另一半為具有汲極區33D的重設閘極電極34。在此例中，分開的重設閘極電極34被形成源極區33S與汲極區33D相對。
接著，如圖30B所示，讀出配線261至268係分別由第一層金屬配線M1所形成以延伸在橫向方向上，並且連接到讀出閘極電極221至228。而且，連接到浮動擴散FD1及FD2之連接部116，以及連接到放大電晶體Tr3的源極區31S和汲極區31D之連接部117係由第一層金屬配線M1所形成。而且，連接到放大閘極電極32之連接部118係由第一層金屬配線M1所形成。而且，連接配線部281係由第一層金屬配線M1所形成以延伸在縱向方向上，並且連接到重設電晶體Tr2的源極區33S。而且，連接到對應於鄰接共用單元21的各自重設閘極電極34之分開的重設配線部271，以及連接到各自汲極區33D之分開的電源配線部291係由第一層金屬配線M1所形成。形成分開的電源配線部291之端部，以在位於共用單元21的橫向方向上之中心的源極區33S被端部所夾置之位置中彼此相對。而且，在從源極及汲極區33S及33D上的連接部117和連接到放大閘極電極32的連接部118之旁邊移動的同時，沿著放大電晶體Tr3的放大閘極電極32，藉由第一層金屬配線，將波浪配線121形成在橫向方向。此波浪配線121被用於施加基板電壓(亦即，預定電壓)到形成光電二極體和像素電晶體之半導體井區。例如，當使用n型基板時，施加0 V電壓到形成光電二極體和像素電晶體之p型半導體井區。雖然此配線121是用以施加0 V電壓到p型半導體井區之配線，但是在此例中，亦被稱作基板接觸配線。
接著，如圖30C所示，藉由第二層金屬配線M2，將連接到放大電晶體Tr3的源極區31S之垂直信號線35以及連接到汲極區31D之電源配線36形成在縱向方向。而且，藉由第二層金屬配線M2形成連接配線28，以透過連接部116及118連接到浮動擴散FD1及FD2、放大閘極電極32、和連接到重設電晶體Tr2源極區33S之連接部281。而且由第二層金屬配線M2形成連接配線部292，以連接被連接到重設電晶體Tr2的汲極區33D之電源配線部291。藉由以第一層金屬配線M1所形成之電源配線部291以及以第二層金屬配線M2所形成之連接配線部292，電源配線29被形成連接到排列在水平方向上的共用單元21之重設電晶體Tr2的每一個之汲極區33D。而且，以第二層金屬配線M2將連接配線部272形成在橫向方向，以連接被連接到重設閘極電極34之重設配線部271。藉由以第一層金屬配線M1所形成之重設配線部271以及以第二層金屬配線M2所形成之連接配線部272，重設配線27被形成連接到排列在水平方向中的共用單元21之重設閘極電極34。而且，選用地，在施加所謂的基板電壓之配線121的局部區域中，虛擬配線122係由放大電晶體Tr3的側邊上之第二層金屬配線M2所形成。
根據實施例12之固態成像裝置115，重設電晶體Tr2的源極區33S不位在接近光電二極體PD1及PD2的邊界，而是位在光電二極體PD的上側上。由於此組態，與圖2所示之實施例1比較，更能夠減少排列在水平方向(橫向方向)上的光電二極體PD之間的間隔，而不被源極區33S所中斷。因此，能夠增加光電二極體PD的每一個之面積並且進一步提高靈敏度。而且，因為連接到重設電晶體Tr2之重設配線27和電源配線29被形成沿著重設閘極電極34延伸，所以能夠減少在垂直方向上鄰接的兩共用單元21之間的間隔。因此，能夠增加光電二極體PD的每一個之面積並且進一步提高靈敏度。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例13：固態成像裝置的例示組態
參考圖31，圖解根據本發明的實施例13之固態成像裝置，亦即，MOS固態成像裝置。圖31圖解使用兩層配線結構之像素部的佈局之主要部分。
根據實施例13之固態成像裝置130具有組態如下：從實施例12的固態成像裝置115之組態省略基板接觸配線121和形成在其上之虛擬配線122。然而，可將虛擬配線122形成作如圖式中的鏈線所示一般。因為其他組態與實施例12所說明者相同，所以將以相同參考號碼表示對應於圖29者之部位，並且省略其說明。
根據實施例13之固態成像裝置130，可獲得與實施例12的固態成像裝置115相同的優點，因為除了省略基板接觸配線121之外，固態成像裝置130具有與實施例12相同的組態。
實施例14：固態成像裝置的例示組態
參考圖32，圖解根據本發明的實施例14之固態成像裝置，亦即，MOS固態成像裝置。圖32圖解使用兩層配線結構之像素部的佈局之主要部分。根據實施例14之固態成像裝置129包括虛擬配線91，其係由第二層金屬配線M2所形成。也就是說，除了圖29所示之實施例12的組態之外，還將虛擬配線122及91形成在讀出配線261及264之間、在讀出配線265及268之間、在基板接觸配線121的局部區域上、和浮動擴散FD2下方。因為其他組態與圖29所示之實施例12所說明者相同，所以將以相同參考號碼表示對應部位，並且省略其說明。
根據實施例14之固態成像裝置129，藉由第二層金屬配線M2所形成之虛擬配線91、垂直信號線35、電源配線36、和連接配線以良好對稱將光電二極體PD包圍。由於此組態，能夠防止由於光的繞射所產生之顏色混合。除此之外，能夠獲得與實施例12所說明者相同之優點。
實施例15：固態成像裝置的例示組態
參考圖33及圖34A至34C，圖解根據本發明的實施例15之固態成像裝置，亦即，MOS固態成像裝置。圖33圖解使用兩層配線結構之像素部的佈局之主要部分。圖34A至34C為用以瞭解第一層配線和第二層配線的圖案之分解平面圖。
如圖33所示，類似於實施例1，根據實施例15之固態成像裝置120包括一共用單元21，其包括總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和10個像素電晶體。以二維陣列排列此種共用單元21以形成像素部3。光電二極體PD1至PD8、形成像素電晶體Tr2之讀出電晶體Tr11至Tr18、和放大電晶體Tr3具有與實施例1相同的組態。
在此實施例中，特別是，將讀出配線261至268以及連接到重設電晶體Tr2之重設配線27和電源配線29不同佈局。也就是說，使用第一和第二金屬配線M1和M2佈局讀出配線261至268，以遮蔽包括讀出閘極電極221至228的區域，並且當從其俯視平面圖來予以觀看時局部形成兩配線。而且，使用第一和第二層金屬配線M1和M2佈局連接到重設電晶體Tr2之重設配線27和電源配線29，藉以當從其俯視平面圖來予以觀看時局部形成一配線。
首先，如圖34A所示，形成對應於2個像素乘上4個像素的配置之光電二極體PD1至PD8陣列、浮動擴散FD1及FD2、和具有讀出閘極電極221至228之讀出電晶體Tr11至Tr18。而且，形成重設電晶體Tr2和放大電晶體Tr3。重設電晶體Tr2具有重設閘極電極34以及源極區33S和汲極區33D，它們被排列成閘極長度延伸在橫向方向上。放大電晶體Tr3包括放大閘極電極32，其延伸在橫向方向上；以及源極區31S和汲極區31D，它們位在放大閘極電極32的兩端。這些佈局與實施例1的佈局相同。
接著如圖34B所示，藉由第一層金屬配線M1，連接到讀出閘極電極222之讀出配線262在橫向方向上被形成直線形狀，並且在讀出閘極電極221及222上彎曲成倒U形狀。而且，藉由第一層金屬配線M1，在橫向方向上將直線型配線部261a及261b形成分開的，以形成連接到讀出閘極電極221之讀出配線的一部分。在讀出配線262的倒U型部位之內側中，配線部261a連接到讀出閘極電極221，並且形成在讀出閘極電極221及222二者之上。配線部261b形成在讀出配線262的直線部上方，以定位在共用單元21的橫向方向上之兩端。
連接到讀出閘極電極223之讀出配線263，以及形成讀出配線264的一部分之配線部264a及264b係由第一層金屬配線M1形成直線對稱於讀出配線262和後端壁部261a及261b的佈局。
利用同一佈局，連接到讀出閘極電極226之讀出配線266，以及形成連接到讀出閘極電極225之讀出配線265的一部分之配線部265a及265b係由第一層金屬配線M1所形成。而且，形成連接到讀出閘極電極227之讀出配線267，以及形成連接到讀出閘極電極228之讀出配線268的一部分之配線部268a及268b。
而且，連接到浮動擴散FD1及FD2之連接部116，以及連接到放大電晶體Tr3的源極區31S和汲極區31D之連接部117係由第一層金屬配線M1所形成。而且，連接到放大閘極電極32之連接部118係由第一層金屬配線M1所形成。而且，連接到重設電晶體Tr2的重設閘極電極34之重設配線27係由第一層金屬配線M1所形成，以延伸在橫向方向上，及形成電源配線29的一部分之電源配線部291係形成在共用單元21的橫向方向上之兩端。電源配線部291和重設配線27被形成平行於重設配線27。
接著，如圖34C所示，藉由第二層金屬配線M2，將連接到放大電晶體Tr3的源極區31S之垂直信號線35以及連接到汲極區31D之電源配線36形成在縱向方向上。而且，連接配線28係由第二層金屬配線M2所形成以延伸在縱向方向上，並且透過連接部116及118連接到浮動擴散FD1及FD2、放大閘極電極32、和重設電晶體Tr2的源極區33S。
在第一結構部23中，連接形成讀出配線261的一部分之配線部261a及261b的配線部261c，以及連接形成讀出配線263的一部分之配線部263a及263b的配線部263c係由第二層金屬配線M2所形成。第二層金屬配線M2所形成之配線部261c被形成與夾置讀出配線261的彎曲部之兩直線部重疊，讀出配線261的彎曲部係由第一層金屬配線M1所形成，並且被彎曲以覆蓋讀出閘極電極和浮動擴散FD1上的配線之間的間隔。第二層金屬配線M2所形成之配線部263c被形成與夾置讀出配線264的彎曲部之兩直線部重疊，讀出配線264的彎曲部係由第一層金屬配線M1所形成，並且被彎曲以覆蓋讀出閘極電極和浮動擴散FD1上的配線之間的間隔。
在第二結構部25中，連接形成讀出配線265的一部分之配線部265a及265b之配線部265c以及連接形成讀出配線268的一部分之配線部268a及268b的配線部268c係由第二層金屬配線M2所形成。第二層金屬配線M2所形成之配線部265c被形成與夾置讀出配線266的彎曲部之兩直線部重疊，讀出配線266的彎曲部係由第一層金屬配線M1所形成，並且被彎曲以覆蓋讀出閘極電極和浮動擴散FD2上的配線之間的間隔。第二層金屬配線M2所形成之配線部268c被形成與夾置讀出配線267的彎曲部之兩直線部重疊，讀出配線267的彎曲部係由第一層金屬配線M1所形成，並且被彎曲以覆蓋讀出閘極電極和浮動擴散FD2上的配線之間的間隔。
在重設電晶體Tr2中，電源配線部292係由第二層金屬配線M2所形成，以在共用單元21的兩端和汲極區33D中將電源配線291連接一起。電源配線部291及292形成電源配線29。第二層金屬配線M2所形成之電源配線292被形成局部與第一層金屬配線M1所形成之重設配線27的直線部重疊，以延伸在橫向方向上。而且，選用地，在施加所謂的基板電壓之配線121的局部區域中，虛擬配線122係由放大電晶體Tr3的側邊上之第二層金屬配線M2所形成。
根據實施例15之固態成像裝置120，在第一結構部23中，讀出配線262及261彼此重疊，以及讀出配線263及264彼此重疊，使得在俯視平面圖中出現兩主要水平配線部。而且，在第二結構部25中，在俯視平面圖中出現兩主要水平配線部。由於此組態，能夠增加像素之光電二極體PD1至PD4的每一個之面積，並且達成提高靈敏度。而且，藉由以等於或小於繞射限度之間隔排列的讀出配線261至268，可遮蔽必須遮蔽光線之區域，亦即，讀出閘極電極221至228以及浮動擴散FD1及FD2。因此，不需要形成額外的遮光膜。也就是說，在浮動擴散FD被讓出閘極電極包圍之組態中，當讀出配線被形成重疊讀出閘極電極時，讀出配線實施遮光膜的功能。因為約0.3μm的距離被維持當作光電二極體PD和浮動擴散FD之間的讀出閘極長度，所以能夠確保讀出電晶體Tr11至Tr18的適當操作。在重設電晶體Tr2中，因為電源配線29和重設配線27彼此局部重疊，所以當以俯視平面圖來予以觀看時出現成一配線，達成簡易佈局。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例16：固態成像裝置的例示組態
參考圖35，圖解根據本發明的實施例16之固態成像裝置，亦即，MOS固態成像裝置。圖35圖解使用兩層配線結構之像素部的佈局之主要部分。根據實施例16之固態成像裝置123具有組態如下：根據實施例15之固態成像裝置120中的重設電晶體Tr2、重設配線27、和電源配線29之佈局係以實施例12所示之對應佈局來取代。因為其他組態與實施例12及15所說明者相同，所以將以相同參考號碼表示對應於圖29、圖30A至30C、圖33、及圖34A至34C者之部位，並且省略其說明。
根據實施例16之固態成像裝置123，在防止重設電晶體Tr2之源極區33S與光電二極體PD相互干擾的同時，能夠減少排列在水平方向(橫向方向)上的光電二極體PD之間的間隔。因此，能夠增加光電二極體PD的每一個之面積，並且進一步提高靈敏度。而且，因為連接到重設電晶體Tr2之重設配線27和電源配線29被形成沿著重設閘極電極34延伸，所以能夠減少在垂直方向鄰接的兩共用單元21之間的間隔。因此，能夠增加光電二極體PD的每一個之面積，並且進一步提高靈敏度。
而且，藉由讀出配線261至268，能夠遮蔽希望光線不入射至此之讀出閘極電極221至228以及浮動擴散FD1及FD2。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例17：固態成像裝置的例示組態
參考圖36及37A至37C，圖解根據本發明的實施例17之固態成像裝置，亦即，MOS固態成像裝置。圖36圖解使用兩層配線結構之具有選擇電晶體的像素部之佈局的主要部分。圖37A至37C為用以瞭解第一層配線和第二層配線的圖案之分解平面圖。
如圖36所示，根據實施例17之固態成像裝置125包括一個共用單元21，其包括總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和11個像素電晶體。像素電晶體係由八個讀出電晶體Tr11至Tr18、一個重設電晶體Tr2、一個放大電晶體Tr3、和一個選擇電晶體Tr4所組成。此固態成像裝置125的等效電路與圖28所說明者相同。以二維陣列排列此種共用單元21以形成像素部。
在一個共用單元21中，放大電晶體Tr3和選擇電晶體Tr4位在第一結構部23和第二結構部25之間。選擇電晶體Tr4包括源極區83S、汲極區83D、和選擇閘極電極84，並且連接到放大電晶體Tr3。選擇電晶體Tr4的源極區83S是與放大電晶體Tr3的汲極區31D相同之區域。
垂直信號線35連接到放大電晶體Tr3的源極區31S，而電源配線36連接到選擇電晶體Tr4的汲極區83D。選擇電晶體Tr4的選擇閘極電極84連接到延伸在縱向方向上之選擇配線85。選擇電晶體Tr4的選擇閘極電極84透過第一層金屬配線M1所形成之水平連接線85a連接到第二層金屬配線M2所形成之縱向選擇配線85。
因為圖36及圖37A至37C中的其他組態與圖33及圖34A至34C所說明者相同，所以將以相同參考號碼表示對應部位，並且省略其說明。
根據實施例17之固態成像裝置125，可獲得與實施例15之固態成像裝置相同的優點，因為除了添加選擇電晶體Tr4之外，固態成像裝置125具有與實施例15相同的組態。
實施例18：固態成像裝置的例示組態
參考圖38至圖40A及40B，圖解根據本發明的實施例18之固態成像裝置，亦即，MOS固態成像裝置。圖38圖解使用三層配線結構之像素部的佈局之主要部分。圖39A及39B和圖40A及40B為用以瞭解第一層配線、第二層配線、和第三層配線的圖案之分解平面圖。
類似於實施例1，如圖38所示，根據實施例18之固態成像裝置111包括一個共用單元21，其中，排列總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和10個像素電晶體。以二維陣列排列此種共用單元21以形成像素部3。光電二極體PD1至PD8和形成像素電晶體之讀出電晶體Tr11至Tr18具有與實施例1相同的組態。
在此實施例中，特別是，如圖39A及39B和圖40A及40B所示，以三層配線結構形成配線；亦即，配線分佈至第一層金屬配線M1、第二層金屬配線M2、和第三層金屬配線M3。首先，如圖39A所示，形成一個共用單元21，其包括對應於2個像素乘上4個像素的配置之光電二極體PD1至PD8陣列。也就是說，形成光電二極體PD1至PD8陣列、浮動擴散FD1及FD2、和具有讀出閘極電極221至228之讀出電晶體Tr11至Tr18、重設電晶體Tr2、和放大電晶體Tr3。接著，如圖39B所示，由第一層金屬配線M1形成四個讀出配線261、264、265、及268以延伸在橫向方向上，並且分別連接到讀出閘極電極221、224、225、及228。
接著，如圖40A所示，由第二層金屬配線M2形成四個讀出配線26(262、263、266、及267)以延伸在橫向方向上，並且分別連接到讀出閘極電極22(222、223、226、及227)。第二層金屬配線M2所形成之讀出配線26(262、263、266、及267)被形成分別與第一層金屬配線M1所形成之讀出配線26(261、264、265、及268)重疊。因此，當從俯視平面圖來予以觀看時，如圖38所示，兩讀出配線26分別位在第一列光電二極體PD和第二列光電二極體PD之間以及第三列光電二極體PD和第四列光電二極體PD之間。位在列之間的兩讀出配線26之間的間隔被設定成等於或小於繞射限度的值。而且，連接到重設電晶體Tr2的重設閘極電極34之重設配線27，以及連接到汲極區33S之電源配線29係由第二層金屬配線M2所形成，以延伸在橫向方向上。
接著，如圖40B所示，連接配線28、垂直信號線35、和連接到放大電晶體的汲極區31D之電源配線36係由第三層金屬配線M3所形成，以延伸在縱向方向上。連接配線28是將浮動擴散FD1及FD2、放大閘極電極32、和重設電晶體的源極區33S連接在一起之配線。
因為其他組態與實施例1所說明者相同，所以將以相同參考號碼表示對應於圖2者之部位，並且省略其說明。
在實施例18中，經由端子t1將第一讀出脈衝施加到第一層金屬配線M1所形成之讀出配線261，藉以導通讀出電晶體Tr11，及從光電二極體PD1讀出信號。經由端子t2將第二讀出脈衝施加到第二層金屬配線M2所形成之讀出配線262，藉以導通讀出電晶體Tr12，及從光電二極體PD2讀出信號。經由端子t3將第三讀出脈衝施加到第二層金屬配線M2所形成之讀出配線263，藉以導通讀出電晶體Tr13，及從光電二極體PD3讀出信號。經由端子t4將第四讀出脈衝施加到第一層金屬配線M1所形成之讀出配線264，藉以導通讀出電晶體Tr14，及從光電二極體PD4讀出信號。
經由端子t5將第五讀出脈衝施加到第一層金屬配線M1所形成之讀出配線265，藉以導通讀出電晶體Tr15，及從光電二極體PD5讀出信號。經由端子t6將第六讀出脈衝施加到第二層金屬配線M2所形成之讀出配線266，藉以導通讀出電晶體Tr16，及從光電二極體PD6讀出信號。經由端子t7將第七讀出脈衝施加到第二層金屬配線M2所形成之讀出配線267，藉以導通讀出電晶體Tr17，及從光電二極體PD7讀出信號。經由端子t8將第八讀出脈衝施加到第一層金屬配線M1所形成之讀出配線268，藉以導通讀出電晶體Tr18，及從光電二極體PD8讀出信號。
根據實施例18之固態成像裝置111，因為配線被形成分佈到形成三層配線結構之第一、第二、和第三層金屬配線M1、M2、和M3，所以能夠減少連接到浮動擴散FD1及FD2之寄生電容。也就是說，因為連接到浮動擴散FD1及FD2之連接配線28係由第三層金屬配線M3所形成，所以能夠增加連接配線28和半導體基板之間的間隔。因此，能夠減少形成在連接配線28和半導體基板之間的寄生電容，及能夠提高轉換效率。而且，當從俯視平面圖來予以觀察時，因為兩讀出配線26位在列之間，所以可將光電二極體PD1至PD8的每一個之孔徑面積增加到大於實施例1。因此，能夠提高固態成像裝置111的靈敏度。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例19：固態成像裝置的例示組態
參考圖41至44，圖解根據本發明的實施例19之固態成像裝置，亦即，MOS固態成像裝置。圖41圖解使用四層配線結構之像素部的佈局之主要部分。圖42A及42B至圖44為用以瞭解第一層配線、第二層配線、第三層配線、和第四層配線的圖案之分解平面圖。
類似於實施例1，如圖41所示，根據實施例19之固態成像裝置112包括一個共用單元21，其中，排列總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和10個像素電晶體。以二維陣列排列此種共用單元21以形成像素部3。光電二極體PD1至PD8和形成像素電晶體之讀出電晶體Tr11至Tr18具有與實施例1相同的組態。
在此實施例中，特別是，如圖42A及42B至圖44所示，以四層配線結構形成配線；亦即，配線分佈至第一層金屬配線M1、第二層金屬配線M2、第三層金屬配線M3、和第四層金屬配線M4。首先，如圖42A所示，形成對應於2個像素乘上4個像素的配置之光電二極體PD1至PD8陣列，以及具有讀出閘極電極221至228之讀出電晶體Tr11至Tr18。而且，形成重設電晶體Tr2和放大電晶體Tr3，藉以獲得一個共用單元21。
接著，如圖42B所示，連接配線28、垂直信號線35、和連接到放大電晶體的汲極區31D之電源配線36係由第一層金屬配線M1所形成，以延伸在縱向方向上。連接配線28是將浮動擴散FD1及FD2、放大閘極電極32、和重設電晶體的源極區33S連接在一起之配線。
接著，如圖43A所示，用以讀出光電二極體PD2之讀出配線262、用以讀出光電二極體PD4之讀出配線264、和用以讀出光電二極體PD8之讀出配線268係由第二層金屬配線M2所形成。這些讀出配線262、264、及268被形成延伸在橫向方向上，使得只有一配線出現在列之間。讀出配線262連接到讀出閘極電極222。讀出配線268連接到讀出閘極電極228。讀出配線264被形成有連接部264a，其形成在其中心以在圖式中朝上突出。連接到重設閘極電極34之重設配線27係由第二層金屬配線M2所形成，以延伸在橫向方向上。
接著，如圖43B所示，用以讀出光電二極體PD3之讀出配線263、用以讀出光電二極體PD6之讀出配線266、和用以讀出光電二極體PD7之讀出配線267係由第三層金屬配線M3所形成。這些讀出配線263、266、及267被形成延伸在橫向方向上，並且與第二層金屬配線M2所形成之讀出配線262、264、及268重疊，使得只有一個配線出現在列之間。讀出配線263連接到讀出閘極電極223。讀出配線267連接到讀出閘極電極227。讀出配線266被形成有連接部266a，其形成在其中心以在圖式中朝下突出。連接到重設電晶體Tr2的汲極區33D之電源配線29係由第三層金屬配線M3所形成，以延伸在橫向方向。
接著，如圖44所示，用以讀出光電二極體PD1之讀出配線261以及用以讀出光電二極體PD5之讀出配線265係由第四層金屬配線M4所形成。讀出配線261被形成延伸在橫向方向上，並且與第二層金屬配線M2所形成之讀出配線262和第三層金屬配線M3所形成之讀出配線263重疊。讀出配線261透過第三層金屬配線M3和第二層金屬配線M2的連接部連接到讀出電晶體Tr11的讀出閘極電極221。而且，連接到基板接觸部50a之基板接觸配線50係由第四層金屬配線所形成。基板接觸配線50被用於施加基板電壓(亦即，預定電壓)到形成光電二極體和像素電晶體之半導體井區。例如，當使用n型基板時，施加0 V電壓到形成光電二極體和像素電晶體之p型半導體井區。
讀出配線265被形成延伸在橫向方向，並且與第二層金屬配線M2所形成之讀出配線268和第三層金屬配線M3所形成之讀出配線267重疊。讀出配線265透過第三層金屬配線M3和第二層金屬配線M2連接到讀出電晶體Tr15的讀出閘極電極225。
而且，連接線264B係由第四層金屬配線M4所形成，以連接讀出電晶體Tr14的讀出閘極電極224和第二層金屬配線M2所形成之讀出配線264的連接部264a。透過第三層金屬配線M3、第二層金屬配線M2、和第一層金屬配線M1的連接部，將連接線264B的一端連接到讀出閘極電極224。透過第三層金屬配線M3的連接部，將連接線264B的另一端連接到第二層金屬配線M2所形成之讀出配線264的連接部264a。連接線264B被形成與第一層金屬配線M1所形成之連接配線28重疊。而且，連接線266B係由第四層金屬配線M4所形成，以連接讀出電晶體Tr16的讀出閘極電極226和第三層金屬配線M3所形成之讀出配線266的連接部266a。透過第三層金屬配線M3、第二層金屬配線M2、和第一層金屬配線M1，將連接線266B的一端連接到讀出閘極電極226。連接線266B的另一端連接到第三層金屬配線M3所形成之讀出配線266的連接部266a。連接線266B被形成與第一層金屬配線M1所形成之連接配線28重疊。
在實施例12中，當以俯視平面圖來予以觀察時，只有一個讀出配線位在光電二極體PD的列之間。
在實施例19中，經由端子t1將第一讀出脈衝施加到第四層金屬配線M4所形成之讀出配線261，藉以導通讀出電晶體Tr11，及從光電二極體PD1讀出信號。經由端子t2將第二讀出脈衝施加到第二層金屬配線M2所形成之讀出配線262，藉以導通讀出電晶體Tr12，及從光電二極體PD2讀出信號。經由端子t3將第三讀出脈衝施加到第三層金屬配線M3所形成之讀出配線263，藉以導通讀出電晶體Tr13，及從光電二極體PD3讀出信號。
經由端子t4將第四讀出脈衝施加到第二層金屬配線M2所形成之讀出配線264，藉以透過第四層金屬配線M4所形成之連接線264B導通讀出電晶體Tr14，及從光電二極體PD4讀出信號。經由端子t6將第六讀出脈衝施加到第三層金屬配線M3所形成之讀出配線266，藉以透過第四層金屬配線M4所形成之連接線266B導通讀出電晶體Tr16，及從光電二極體PD6讀出信號。
經由端子t5將第五讀出脈衝施加到第四層金屬配線M4所形成之讀出配線265，藉以導通讀出電晶體Tr15，及從光電二極體PD5讀出信號。經由端子t7將第七讀出脈衝施加到第三層金屬配線M3所形成之讀出配線267，藉以導通讀出電晶體Tr17，及從光電二極體PD7讀出信號。經由端子t8將第八讀出脈衝施加到第二層金屬配線M2所形成之讀出配線268，藉以導通讀出電晶體Tr18，及從光電二極體PD8讀出信號。
雖然改變讀出像素信號的順序，但是可藉由後處理電路重新排列像素信號，使得能夠以列為單位來讀出像素信號。
根據實施例19之固態成像裝置112，因為當以其俯視平面圖來予以觀看時，只有一個讀出配線26位在列之間，所以可將光電二極體PD1至PD8的每一個之孔徑面積增加到大於實施例1。而且，因為以四層配線結構形成配線，所以第四層金屬配線M4所形成並且位在離連接配線28最遠之連接線264B及266B被形成在連接配線28上，連接配線28係由第一層金屬配線M1所形成並且連接到浮動擴散FD1及FD2。因此，可減少形成在連接配線28和連接線264B及266B之間的寄生電容，及可提高轉換效率。因此，能夠提高固態成像裝置112的靈敏度。除此之外，能夠獲得與實施例1所說明者相同之優點。
實施例20：固態成像裝置的例示組態
參考圖45至圖47C及47D，圖解根據本發明的實施例20之固態成像裝置，亦即，MOS固態成像裝置。圖45圖解使用四層配線結構之像素部的佈局之主要部分。圖46A及46B和圖47C及47D為用以瞭解第一層配線、第二層配線、第三層配線、和第四層配線的圖案之分解平面圖。
如圖45所示，根據實施例20之固態成像裝置127包括一個共用單元81，其包括總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和11個像素電晶體。像素電晶體係由八個讀出電晶體Tr11至Tr18、一個重設電晶體Tr2、一個放大電晶體Tr3、和一個選擇電晶體Tr4所組成。此固態成像裝置125的等效電路與圖33所說明者相同。以二維陣列排列此種共用單元21以形成像素部。
在一個共用單元81中，放大電晶體Tr3和選擇電晶體Tr4位在第一結構部23和第二結構部25之間。選擇電晶體Tr4包括源極區83S、汲極區83D、和選擇閘極電極84，並且連接到放大電晶體Tr3。選擇電晶體Tr4的源極區83S是與放大電晶體Tr3之汲極區31D相同的區域。
如圖46A及46B和圖47C及圖47D所示，除了選擇電晶體Tr4之外，根據此實施例之固態成像裝置具有與實施例12相同組態。
首先，如圖46A所示，形成對應於2個像素乘上4個像素的配置之光電二極體PD1至PD8陣列、具有讀出閘極電極221至228之讀出電晶體Tr11至Tr18、和重設電晶體Tr2。而且，形成放大電晶體Tr3和選擇電晶體Tr4，藉以獲得一個共用單元21。而且，連接配線35係由第一層金屬配線M1所形成，以將浮動擴散FD1及FD2、放大閘極電極32、和重設電晶體的源極區33S連接在一起。
而且，形成第一層金屬配線M1所形成之配線。特別是，形成連接到放大電晶體Tr3的源極區31S之垂直信號線35以及連接到選擇電晶體Tr4的汲極區83D之電源配線36，以延伸在縱向方向上。而且，在縱向方向上將選擇配線85形成平行於電源配線36。同時，連接到讀出閘極電極221至228之連接部131、連接到重設閘極電極34之連接部132、連接到選擇閘極電極84之連接部133、和用於基板接觸之連接部134係由第一層金屬配線M1所形成。
接著，如圖46B所示，形成第二層金屬配線M2所形成之配線。特別是，重設配線27被形成透過連接部132連接到重設閘極電極34。而且，將連接線85a形成在橫向方向上，以透過連接部133連接到選擇閘極電極84和選擇配線85。連接線85a被形成覆蓋一個共用單元21的整個寬度。而且，透過連接部131連接到讀出閘極電極222之讀出配線262以及透過連接部131連接到讀出閘極電極228之讀出配線268形成在橫向方向上。讀出配線262形成在第一結構部23的縱向方向上彼此鄰接的像素之間。讀出配線268形成在第二結構部25的縱向方向上彼此鄰接的像素之間。
接著，如圖47C所示，形成第三層金屬配線M3所形成之配線。特別是，透過第一層金屬配線M1的連接部131和第二層金屬配線M2的連接部(未圖示出)連接到重設電晶體Tr2的汲極區33D之電源配線29被形成與重設配線27重疊。而且，透過第一層金屬配線M1的連接部131和第二層金屬配線M2的連接部(未圖示出)連接到讀出閘極電極223之讀出配線263被形成與讀出配線262重疊。而且，透過第一層金屬配線M1的連接部131和第二層金屬配線M2的連接部(未圖示出)連接到讀出閘極電極227之讀出配線267被形成與讀出配線268重疊。而且，在隨後步驟中連接到讀出閘極電極226並且局部延伸在光電二極體PD5及PD6之間的讀出配線266被形成與放大電晶體Tr3上之連接線85a重疊。
接著，如圖47D所示，形成第四層金屬配線M4所形成之配線。特別是，透過第一層金屬配線M1的連接部131和第二及第三層金屬配線M2及M3的連接部(未圖示出)連接到讀出閘極電極221之讀出配線261被形成與讀出配線263重疊。而且，透過第一層金屬配線M1的連接部131和第二及第三層金屬配線M2及M3的連接部(未圖示出)連接到讀出閘極電極225之讀出配線265被形成與讀出配線268重疊。而且，透過第一層金屬配線M1的連接部131和第二及第三層金屬配線M2及M3的連接部(未圖示出)將讀出閘極電極226和第三層金屬配線M3所形成之讀出配線266連接在一起的連接線266a被形成與連接配線28重疊。而且，透過第一層金屬配線M1的連接部131和第二及第三層金屬配線M2及M3的連接部(未圖示出)連接到讀出閘極電極224之讀出配線264被形成與讀出配線266和連接配線28重疊。
此外，透過第一層金屬配線M1的連接部131和第二及第三層金屬配線M2及M3的連接部(未圖示出)形成基板接觸配線50。而且，在浮動擴散FD1和重設電晶體Tr2的源極區33S之間與連接配線28重疊之虛擬配線89，以及在重設電晶體Tr2上與電源配線29重疊之虛擬配線90係從考量配線平衡來予以形成。
在實施例20中，經由端子t1將第一讀出脈衝施加到第四層金屬配線M4所形成之讀出配線261，藉以導通讀出電晶體Tr11，及從光電二極體PD1讀出信號。經由端子t2將第二讀出脈衝施加到第二層金屬配線M2所形成之讀出配線262，藉以導通讀出電晶體Tr12，及從光電二極體PD2讀出信號。經由端子t3將第三讀出脈衝施加到第三層金屬配線M3所形成之讀出配線263，藉以導通讀出電晶體Tr13，及從光電二極體PD3讀出信號。
經由端子t4將第四讀出脈衝施加到第四層金屬配線M4所形成之讀出配線264，藉以導通讀出電晶體Tr14，及從光電二極體PD4讀出信號。經由端子t6將第六讀出脈衝施加到第三層金屬配線M3所形成之讀出配線266，藉以透過第四層金屬配線M4所形成之連接線266a導通讀出電晶體Tr16，及從光電二極體PD6讀出信號。
經由端子t5將第五讀出脈衝施加到第四層金屬配線M4所形成之讀出配線265，藉以導通讀出電晶體Tr15，及從光電二極體PD5讀出信號。經由端子t7將第七讀出脈衝施加到第三層金屬配線M3所形成之讀出配線267，藉以導通讀出電晶體Tr17，及從光電二極體PD7讀出信號。經由端子t8將第八讀出脈衝施加到第二層金屬配線M2所形成之讀出配線268，藉以導通讀出電晶體Tr18，及從光電二極體PD8讀出信號。
雖然改變讀出像素信號的順序，但是可藉由後處理電路重新排列像素信號，使得能夠以列為單位來讀出像素信號。
根據實施例20之固態成像裝置127，類似於上述之實施例19，因為當以其俯視平面圖來予以觀看時，只有一個讀出配線26位在列之間，所以可將光電二極體PD1至PD8的每一個之孔徑面積增加到大於實施例1。而且，因為以四層配線結構形成配線，所以第四層金屬配線M4所形成並且位在離連接配線28最遠之連接線264B及266B被形成在連接配線28上，連接配線28係由第一層金屬配線M1所形成並且連接到浮動擴散FD1及FD2。因此，可減少形成在連接配線28和連接線264B及266B之間的寄生電容，及可提高轉換效率。因此，能夠提高固態成像裝置127的靈敏度。
而且，虛擬配線89及90被形成連同讀出配線261、264、266a、及225，以C形將光電二極體PD1至PD8的每一個圍住。由於此組態，光電二極體PD1至PD8係以良好對稱性由同一層上的金屬配線所包圍，因此能夠防止由於光的繞射所產生之顏色混合。除此之外，能夠獲得與實施例1所說明者相同之優點。
具有組態如下之上述固態成像裝置具有如圖48所示之縱向配線佈局。在組態中一個共用單元21係由總共8個像素的光電二極體PD(PD1至PD8)(在水平和垂直方向上分別為2個像素乘上4個像素)和10個像素電晶體所組成。也就是說，本發明的實施例之固態成像裝置具有佈局如下：一個縱向連接配線28位在八個像素的光電二極體PD陣列中心，以及兩配線(亦即，垂直信號線35和電源配線36)位在鄰接共用單元21之間。此種配線佈局非常簡易。
放大電晶體的修正
參考圖51至57，圖解位在第一結構部23和第二結構部25之間的放大電晶體Tr3的修正例子。
圖51所示之放大電晶體Tr3具有組態如下：透過通道區從源極區31S延伸到汲極區31D之主動區87以直角彎曲，及放大閘極電極32形成在包括彎曲部的區域上。以直角彎曲成L型之主動區87具有一部分形成在光電二極體PD的列之間的橫向方向上，以及另一部分形成在光電二極體PD的行之間的縱向方向上。放大閘極電極32在光電二極體PD的列之間的橫向方向上形成直線形狀。
根據圖51所示之放大電晶體Tr3，因為主動區87被形成以直角彎曲，所以閘極長度Lg增加，如此可抑制1/f雜訊。
圖52所示之放大電晶體Tr3具有組態如下：透過通道區從源極區31S延伸到汲極區31D之主動區87以直角彎曲，及放大閘極電極32以直角彎曲，以跟隨彎曲的主動區87。以直角彎曲成L型之主動區87具有一部分形成在光電二極體PD的列之間的橫向方向上，以及另一部分形成在光電二極體PD的行之間的縱向方向上。同樣地，以直角彎曲成L型之放大閘極電極32具有一部分形成在光電二極體PD的列之間的橫向方向上，以及另一部分形成在光電二極體PD的行之間的縱向方向上。
根據圖52所示之放大電晶體Tr3，因為主動區87被形成以直角彎曲，及放大閘極電極被形成以直角彎曲，以跟隨彎曲的主動區87，所以閘極長度Lg進一步增加，如此可抑制1/f雜訊。此處，當作主動區87四周的元件分隔區，如上述，藉由使用形成在雜質擴散區(例如，p型半導體區)的平面元件分隔區，並且平面絕緣膜形成在其表面上，能夠防止應力集中在主動區87的L型彎曲部上。也就是說，能夠抑制由於集中的應力所導致之雜訊的產生。然而，當元件分隔區具有STI結構時，擔心應力會集中在主動區87的L型彎曲部上，因此由於集中的應力會產生雜訊。
圖53所示之放大電晶體Tr3具有組態如下：以十字形狀形成包括源極區31S、通道區、和汲極區31D之主動區87，以及將放大閘極電極32形成在通道區87的垂直部上。
根據圖53所示之放大電晶體Tr3，閘極寬度Wg增加，因此可抑制1/f雜訊。
圖54所示之放大電晶體Tr3具有組態如下：包括源極區31S、通道區、和汲極區31D之主動區87在縱向方向上成直線形，而位在光電二極體PD的行之間。放大閘極電極32在橫向方向上被形成直線形，而位在光電二極體PD的列之間，其中，源極區31S和汲極區31D從主動區87延伸。
圖55所示之放大電晶體Tr3具有組態如下：位在光電二極體PD的列之間，並且包括源極區31S、通道區、和汲極區31D的主動區87被形成有兩像素間距的長度，而放大閘極電極32被形成有小於兩像素間距的長度。雖然放大閘極電極32的閘極長度方向上之長度被設定成等於或大於一像素間距較佳，但是可被形成小於一個像素間距。
圖56所示之放大電晶體Tr3具有組態如下：位在光電二極體PD的列之間，並且包括源極區31S、通道區、和汲極區31D的主動區87被形成有小於兩像素間距的長度，而放大閘極電極32被形成在通道區87上。分別連接到源極區31S和汲極區31D之垂直信號線35和電源配線36被形成局部延伸在光電二極體PD的列之間。
圖57所示之放大電晶體Tr3具有組態如下：包括源極區31S、通道區、和汲極區31D的主動區87在橫向方向上被形成有兩像素間距的長度，而放大閘極電極32在縱向方向上被形成垂直於主動區87。主動區87被形成在光電二極體PD的列之間，而放大閘極電極32被形成在光電二極體PD的行之間。
可將圖51至57所示之放大電晶體Tr3的這些佈局應用到根據本發明的上述實施例之固態成像裝置。因為放大電晶體Tr3被形成在一個共用單元的中心部，所以可增加放大電晶體Tr3的佈局之自由度，如圖2和圖51至57所示一般。
重設電晶體的修正
參考圖58及59，圖解重設電晶體Tr2的修正例子。圖58所示之重設電晶體Tr2具有組態如下：包括源極區33S、通道區、汲極區33D之主動區88被形成在縱向方向上，而重設閘極電極34在橫向方向上被形成有兩像素間距的長度，而垂直於主動區88。
根據圖58所示之重設電晶體Tr2，重設閘極電極34被形成有兩像素間距的長度。當重設電晶體Tr2與具有兩像素間距的長度之放大閘極電極32的放大電晶體Tr3組合時，重設電晶體Tr2與放大電晶體Tr3可保持良好平衡。
圖59所示之重設電晶體Tr2具有組態如下：以十字形狀形成主動區88，其具有通道區延伸在橫向方向上，而源極區33S和汲極區33D延伸在縱向方向上，而重設閘極電極34在橫向方向上被形成有兩像素間距的長度。
根據圖59所示之重設電晶體Tr2能夠增加通道寬度Wg。而且，因為重設閘極電極34被形成有兩像素間距的長度，所以當重設電晶體Tr2與具有兩像素間距的長度之放大閘極電極32的放大電晶體Tr3組合時，重設電晶體Tr2與放大電晶體Tr3可保持良好平衡。
可將圖58及59所示之重設電晶體Tr2的這些佈局應用到根據本發明的上述實施例之固態成像裝置。因為重設電晶體Tr2被形成在一個共用單元的上中心部，所以可增加重設電晶體Tr2的佈局之自由度，如圖2、圖31和圖58及59所示一般。
雖然未圖示在圖式中，但是可將每一實施例的上述特性組態彼此組合以形成固態成像裝置。
在上述例子中，放大電晶體Tr3位在共用單元21的中心，而重設電晶體Tr2位在共用單元21的上部位上。然而，電晶體Tr2及Tr3可位在相反位置；亦即，重設電晶體Tr2可共用單元21的中心，而放大電晶體Tr3位在共用單元21的上部位上。然而，放大電晶體Tr3位在共用單元21的中心，而重設電晶體Tr2位在其上部位上之組態是有利的，因為連接配線不與讀出配線交叉，因此，可降低與浮動擴散相關的浮動電容。
在上述例子中，一個共用單元包括在水平和垂直方向上分別為2個像素乘上4個像素之總共8個像素的光電二極體陣列。然而，一個共用單元可包括在水平和垂直方向上分別為2個像素乘上4n個像素(n為正整數)之光電二極體陣列，諸如例如2個像素乘上6個像素之總共12個像素的光電二極體陣列，及2個像素乘上8個像素之總共16個像素的光電二極體陣列等。
實施例21：固態成像裝置的例示組態
根據本發明的實施例之固態成像裝置可被應用到諸如配備有固態成像裝置的相機和攝錄相機等電子設備，或配備有固態成像裝置的其他設備。尤其是，因為像素被微型化，所以能夠製造配備有小型固態成像裝置之相機。
參考圖60，圖解相機的實施例當作根據本發明的電子設備之例子。根據本實施例之相機91包括光學系統(光學透鏡)92、固態成像裝置93、和信號處理電路94。固態成像裝置93是根據上述實施例的任一個之固態成像裝置。光學系統92使來自物體的影像光(入射光)能夠聚焦在固態成像裝置93的成像表面上。以此方式，信號電荷累積在固態成像裝置93的光電轉換單元之光電二極體中一段預定週期。信號處理電路94在來自固態成像裝置93的輸出信號上實施各種信號處理，及輸出所處理的信號。本實施例的相機91採用整合光學系統92、固態成像裝置93、和信號處理電路94之相機模組的形式。
在本發明中，圖60所示之相機或例如以行動電話為代表並且配備有相機模組之相機的組態可被實施作所謂的成像功能模組，成像功能模組是具有成像性能的模組，其中，整合光學系統92、固態成像裝置93、和信號處理電路94。本發明可被應用到配備有此種成像功能模組之電子設備。
根據本實施例的電子設備，甚至當像素被微型化以實現較高的解析度，如此固態成像裝置也被進一步微型化時，因為仍能夠提高固態成像裝置的靈敏度，所以可設置能夠提供較高影像品質和較高解析度之高品質電子設備。
本申請案包含相關於日本專利局於2009年1月15日所發表之日本優先權專利申請案JP 2009-006892所揭示的主題，藉以併入其全文做為參考。
精於本技藝之人士應明白，只要在附錄於後的申請專利範圍或其同等物的範疇內，可依據設計要求或其他因素出現各種修正、組合、子組合、和變更。
1．．．固態成像裝置
2．．．像素
3．．．像素部
4．．．垂直驅動電路
5．．．行信號處理電路
6．．．水平驅動電路
7．．．輸出電路
8．．．控制電路
9．．．垂直信號線
10．．．水平信號線
11．．．半導體基板
20．．．元件分隔區
21．．．共用單元
221．．．讀出閘極電極
222．．．讀出閘極電極
223．．．讀出閘極電極
224．．．讀出閘極電極
225．．．讀出閘極電極
226．．．讀出閘極電極
227．．．讀出閘極電極
228．．．讀出閘極電極
23．．．第一結構部
24．．．局部突出部
25．．．第二結構部
26．．．讀出配線
261．．．讀出配線
261a．．．延伸部
261a．．．配線部
261b．．．配線部
261c．．．配線部
262．．．讀出配線
263．．．讀出配線
263a．．．配線部
263b．．．配線部
263c．．．配線部
264．．．讀出配線
264a．．．連接部
264a．．．延伸部
264a．．．配線部
264b．．．配線部
264B．．．連接線
265．．．讀出配線
265a．．．延伸部
265a．．．配線部
265b．．．配線部
265c．．．配線部
266．．．讀出配線
266a．．．連接部
266B．．．連接線
267．．．讀出配線
268．．．讀出配線
268a．．．延伸部
268a．．．配線部
268b．．．配線部
268c．．．配線部
27．．．重設配線
27A．．．重設配線部
27B．．．重設配線部
27C．．．連接配線
271．．．重設配線部
272．．．連接配線部
28．．．連接配線
281．．．連接配線部
29．．．電源配線
291．．．電源配線部
292．．．連接配線部
30．．．接觸部
31S．．．源極區
31D．．．汲極區
32．．．放大閘極電極
33S．．．源極區
33D．．．汲極區
34．．．重設閘極電極
35．．．垂直信號線
35．．．凸透鏡元件
35．．．連接配線
36．．．電源配線
38．．．半導體基板
39．．．中間層絕緣膜
40．．．平面化膜
41．．．障壁金屬
42．．．SiC膜
45．．．遮光部
47．．．晶片上連接器外殼
48．．．晶片上微透鏡
49．．．波前
50．．．基板接觸配線
50a．．．基板接觸部
51．．．半導體基板
52．．．半導體井區
53．．．n型半導體區
54．．．p型半導體區
56．．．虛擬配線
57．．．虛擬配線
61．．．點狀結構
62．．．中間層絕緣膜
63．．．溝渠
64．．．溝渠
65．．．銅膜
66．．．銅配線
67．．．溝渠
68．．．溝渠
69．．．蓋頂部
70．．．半導體基板
71．．．配線
72．．．兩層配線結構
75．．．濾色器
76．．．平面化鈍化膜
81．．．共用單元
83S．．．源極區
83D．．．汲極區
84．．．選擇閘極電極
85．．．選擇配線
85a．．．連接線
87．．．主動區
87．．．通道區
88．．．主動區
89．．．虛擬配線
90．．．虛擬配線
91．．．虛擬配線
91．．．相機
92．．．光學系統
93．．．固態成像裝置
94．．．信號處理電路
PD．．．光電二極體
PD1．．．光電二極體
PD2．．．光電二極體
PD3．．．光電二極體
PD4．．．光電二極體
PD5．．．光電二極體
PD6．．．光電二極體
PD7．．．光電二極體
PD8．．．光電二極體
PD11．．．光電二極體
PD12．．．光電二極體
PD13．．．光電二極體
PD14．．．光電二極體
PD15．．．光電二極體
PD16．．．光電二極體
PD17．．．光電二極體
PD18．．．光電二極體
PDr．．．光電二極體
PDg．．．光電二極體
PDb．．．光電二極體
FD．．．浮動擴散
FD1．．．第一浮動擴散
FD2．．．第二浮動擴散
P．．．像素間距
P1．．．像素間距
Tr1．．．轉移電晶體
Tr2．．．重設電晶體
Tr3．．．放大電晶體
Tr11．．．轉移電晶體
Tr12．．．轉移電晶體
Tr13．．．轉移電晶體
Tr14．．．轉移電晶體
Tr15．．．轉移電晶體
Tr16．．．轉移電晶體
Tr17．．．轉移電晶體
Tr18．．．轉移電晶體
Tr11．．．讀出電晶體
Tr12．．．讀出電晶體
Tr13．．．讀出電晶體
Tr14．．．讀出電晶體
Tr15．．．讀出電晶體
Tr16．．．讀出電晶體
Tr17．．．讀出電晶體
Tr18．．．讀出電晶體
M1．．．第一層金屬配線
M2．．．第二層金屬配線
M3．．．第三層金屬配線
O．．．光學中心
La．．．光
Lb．．．光
Lc．．．繞射光
Ld．．．傳送光
w1．．．長度
w2．．．長度
t1．．．端子
t2．．．端子
t3．．．端子
t4．．．端子
t5．．．端子
t6．．．端子
t7．．．端子
t8．．．端子
Lg．．．閘極長度
Wg．．．閘極寬度
101．．．固態成像裝置
102．．．固態成像裝置
103．．．固態成像裝置
104．．．固態成像裝置
105．．．固態成像裝置
106．．．固態成像裝置
107．．．固態成像裝置
108．．．固態成像裝置
109．．．固態成像裝置
110．．．固態成像裝置
111．．．配線
111．．．固態成像裝置
112．．．孔徑
112．．．固態成像裝置
113．．．固態成像裝置
114．．．像素
115．．．固態成像裝置
116．．．垂直信號線
116．．．連接部
117．．．電源配線
117．．．連接部
118．．．固態成像裝置
118．．．連接部
119．．．單元行信號處理電路
120．．．固態成像裝置
121．．．波浪配線
122．．．虛擬配線
123．．．固態成像裝置
126．．．固態成像裝置
127．．．固態成像裝置
129．．．固態成像裝置
130．．．固態成像裝置
131．．．連接部
132．．．連接部
133．．．連接部
134．．．連接部
140．．．共用單元
141．．．垂直信號線
142．．．電源配線
143．．．單元行信號處理電路
d1．．．最小間隔
d2．．．距離
d3．．．距離
h1．．．高度
圖1為根據本發明的實施例之固態成像裝置的例示組態之概要圖。
圖2為根據實施例1之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖3A至3C為根據實施例1之一個共用單元的分解平面佈局圖。
圖4為實施例1之兩層配線結構的例子之概要橫剖面圖。
圖5為根據實施例1的固態成像裝置中之具有有著8個像素和10個電晶體的結構之一個共用單元的等效電路圖。
圖6為根據實施例2之固態成像裝置的像素部中之一個共用單元的主要部分之佈局圖。
圖7為用於說明繞射限度之橫剖面圖。
圖8為用於說明繞射限度之圖。
圖9為根據實施例3之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖10為實施例3的第一層配線之佈局圖。
圖11為圖9之主要部分的平面圖。
圖12為用於說明實施例3之說明圖。
圖13為根據實施例4之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖14為根據實施例4之固態成像裝置的像素部中之光電二極體的例子之概要橫剖面圖。
圖15A及15B為根據實施例5之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖16為根據實施例6之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖17為根據實施例7之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖18為根據實施例8之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖19為實施例8之點狀結構的形成方法之例子的處理圖。
圖20A及20B為實施例8之點狀結構的形成方法之另一例子的處理圖。
圖21為實施例8中之點狀結構的功能之說明圖。
圖22為實施例8中之兩層金屬結構所形成的配線和點狀結構的狀態之例子的橫剖面圖。
圖23為實施例8中之兩層金屬結構所形成的配線和點狀結構的例示狀態之橫剖面圖。
圖24為實施例8中之兩層金屬結構所形成的配線和點狀結構的另一例示狀態之橫剖面圖。
圖25為根據實施例9之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖26為根據實施例10之固態成像裝置的像素部中之一個共用單元的主要部分之橫剖面圖。
圖27為根據實施例11之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖28為根據實施例11的固態成像裝置中之具有有著8個像素和11個電晶體的一個共用單元之等效電路圖。
圖29為根據實施例12之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖30A至30C為根據實施例12之一個共用單元的分解平面佈局圖。
圖31為根據實施例13之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖32為根據實施例14之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖33為根據實施例15之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖34A至34C為根據實施例15之一個共用單元的分解平面佈局圖。
圖35為根據實施例16之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖36為根據實施例17之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖37A至37C為根據實施例17之一個共用單元的分解平面佈局圖。
圖38為根據實施例18之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖39A及39B為根據實施例18之一個共用單元的第一分解平面佈局圖。
圖40A及40B為根據實施例18之一個共用單元的第二分解平面佈局圖。
圖41為根據實施例19之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖42A及42B為根據實施例19之一個共用單元的第一分解平面佈局圖。
圖43A及43B為根據實施例19之一個共用單元的第二分解平面佈局圖。
圖44為根據實施例19之一個共用單元的第三分解平面佈局圖。
圖45為根據實施例20之固態成像裝置的像素部中之一個共用單元的佈局圖。
圖46A及46B為根據實施例20之一個共用單元的第一分解平面佈局圖。
圖47C及47D為根據實施例20之一個共用單元的第二分解平面佈局圖。
圖48為根據本發明的實施例之固態成像裝置的概要佈局之平面圖。
圖49為用於說明本發明的實施例之優點的佈局圖。
圖50為用於比較本發明的實施例之優點的參考例子之佈局圖。
圖51為根據本發明的實施例之固態成像裝置中的放大電晶體之修正1的佈局圖。
圖52為根據本發明的實施例之固態成像裝置中的放大電晶體之修正2的佈局圖。
圖53為根據本發明的實施例之固態成像裝置中的放大電晶體之修正3的佈局圖。
圖54為根據本發明的實施例之固態成像裝置中的放大電晶體之修正4的佈局圖。
圖55為根據本發明的實施例之固態成像裝置中的放大電晶體之修正5的佈局圖。
圖56為根據本發明的實施例之固態成像裝置中的放大電晶體之修正6的佈局圖。
圖57為根據本發明的實施例之固態成像裝置中的放大電晶體之修正7的佈局圖。
圖58為根據本發明的實施例之固態成像裝置中的重設電晶體之修正1的佈局圖。
圖59為根據本發明的實施例之固態成像裝置中的重設電晶體之修正2的佈局圖。
圖60為根據本發明的實施例之電子設備的概要組態圖。
101．．．固態成像裝置
21．．．共用單元
221．．．讀出閘極電極
222．．．讀出閘極電極
223．．．讀出閘極電極
224．．．讀出閘極電極
225．．．讀出閘極電極
226．．．讀出閘極電極
227．．．讀出閘極電極
228．．．讀出閘極電極
23．．．第一結構部
25．．．第二結構部
261．．．讀出配線
262．．．讀出配線
263．．．讀出配線
264．．．讀出配線
265．．．讀出配線
266．．．讀出配線
267．．．讀出配線
268．．．讀出配線
27．．．重設配線
28．．．連接配線
29．．．電源配線
30．．．接觸部
31S．．．源極區
31D．．．汲極區
32．．．放大閘極電極
33S．．．源極區
33D．．．汲極區
35．．．垂直信號線
36．．．電源配線
PD1．．．光電二極體
PD2．．．光電二極體
PD3．．．光電二極體
PD4．．．光電二極體
PD5．．．光電二極體
PD6．．．光電二極體
PD7．．．光電二極體
PD8．．．光電二極體
Tr2．．．重設電晶體
Tr3．．．放大電晶體
Tr11．．．轉移電晶體
Tr12．．．轉移電晶體
Tr13．．．轉移電晶體
Tr14．．．轉移電晶體
Tr15．．．轉移電晶體
Tr16．．．轉移電晶體
Tr17．．．轉移電晶體
Tr18．．．轉移電晶體
FD1．．．第一浮動擴散
FD2．．．第二浮動擴散
P．．．像素間距

Claims (19)

  1. 一種固態成像裝置，具有一佈局，其中，一個共用單元包括在水平和垂直方向上分別為2個像素乘上4 x n個像素(其中，n為正整數)的光電二極體陣列，其中：該一個共用單元中的佈局包含：第一結構部和第二結構部，該第一結構部和該第二結構部被排列在像素部的垂直方向上，該第一和第二結構部各自包括相關於四個光電二極體的四個讀出閘極電極和一個浮動擴散；至少一放大電晶體，且具有其至少一部分係配置在該第一結構部和該第二結構部之間；重設電晶體；讀出配線，係分別連接到該等讀出閘極電極；重設配線，係連接到該重設電晶體的重設閘極電極；以及連接配線，係連接到該第一浮動擴散、該第二浮動擴散、該放大電晶體的放大閘極電極、和該重設電晶體的源極區。
  2. 如申請專利範圍第1項之固態成像裝置，另包含選擇電晶體，係配置在該第一結構部和該第二結構部之間，並且連接到該放大電晶體。
  3. 如申請專利範圍第1項之固態成像裝置，其中：該連接配線、電源配線、和連接到該放大電晶體的垂 直信號線係佈線在該像素部的該垂直方向上；及該等讀出配線和該重設配線係佈線在該像素部的水平方向上。
  4. 如申請專利範圍第3項之固態成像裝置，其中：該連接配線、該電源配線、該垂直信號線、和該像素部的該等讀出配線係形成為兩層配線結構；及周邊電路部的配線係形成為具有二或更多層的多層配線結構。
  5. 如申請專利範圍第4項之固態成像裝置，其中：該像素部和該周邊電路部具有不同數目的配線層；及該像素部中之頂層配線上的絕緣膜具有比該周邊電路部中之頂層配線上的絕緣膜更薄的膜厚度。
  6. 如申請專利範圍第3項之固態成像裝置，其中：單位像素中之該等讀出配線的至少其中之一係位在該等光電二極體的區域中；及該等光電二極體的該區域係位在該一個讀出配線的兩側和正下方。
  7. 如申請專利範圍第3項之固態成像裝置，其中，該連接配線、該電源配線、該垂直信號線、和該等讀出配線係形成為四層配線結構。
  8. 如申請專利範圍第7項之固態成像裝置，其中，該等讀出配線係形成為多層配線結構，使得當以其俯視平面圖來予以觀看時，一個配線出現在彼此鄰接於該像素部之該垂直方向上的光電二極體之間。
  9. 如申請專利範圍第3項之固態成像裝置，其中，該連接配線、該電源配線、該垂直信號線、和該等讀出配線係形成為三層配線結構。
  10. 如申請專利範圍第9項之固態成像裝置，其中，該等讀出配線係形成為二層配線結構，使得在該第一結構部和該第二結構部的每一個中，當以其俯視平面圖來予以觀看時，兩個配線出現在彼此鄰接於該像素部之該垂直方向上的光電二極體之間。
  11. 如申請專利範圍第3項之固態成像裝置，其中，具有聚光功能之點狀結構或線形結構係形成在該等光電二極體的每一個上之位置處。
  12. 如申請專利範圍第3項之固態成像裝置，其中，該放大電晶體的閘極長度係大於像素間距。
  13. 如申請專利範圍第3項之固態成像裝置，其中，虛擬配線被形成以便夾住該等光電二極體。
  14. 如申請專利範圍第1項之固態成像裝置，其中，該一個共用單元包含：八個光電二極體；總共包括八個讀出電晶體、一個重設電晶體、和一個放大電晶體的十個像素電晶體；及兩個浮動擴散。
  15. 如申請專利範圍第1項之固態成像裝置，其中，該一個共用單元包含：八個光電二極體； 總共包括八個讀出電晶體、一個重設電晶體、一個放大電晶體、和一個選擇電晶體的十一個像素電晶體；及兩個浮動擴散。
  16. 一種電子設備，包含：固態成像裝置；光學系統，其引導入射光到該固態成像裝置的光電二極體；及信號處理電路，其處理來自該固態成像裝置的輸出信號，其中該固態成像裝置具有一佈局，其中，一個共用單元包括在水平和垂直方向上分別為2個像素乘上4 x n個像素(其中，n為正整數)的光電二極體陣列。
  17. 如申請專利範圍第16項之電子設備，其中，該固態成像裝置的該一個共用單元中之佈局包含：第一結構部和第二結構部，該第一結構部和該第二結構部被排列在像素部的垂直方向上，該第一和第二結構部各自包括相關於四個光電二極體的四個讀出閘極電極和一個浮動擴散；至少一放大電晶體，且具有其至少一部分係配置在該第一結構部和該第二結構部之間；重設電晶體；讀出配線，係分別連接到該等讀出閘極電極；重設配線，係連接到該重設電晶體的重設閘極電極；連接配線，其連接到該第一浮動擴散、該第二浮動擴 散、該放大電晶體的放大閘極電極、和該重設電晶體的源極區。
  18. 如申請專利範圍第17項之電子設備，其中，該一個共用單元中之該佈局包括選擇電晶體，係配置在該第一結構部和該第二結構部之間，並且連接到該放大電晶體。
  19. 如申請專利範圍第17項之電子設備，其中，在該固態成像裝置中：該連接配線、電源配線、和連接到該放大電晶體的垂直信號線係佈線在該像素部的該垂直方向上；及該等讀出配線和該重設配線係佈線在該像素部的水平方向上。
TW099100294A 2009-01-15 2010-01-07 固態成像裝置及電子設備 TWI419314B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006892A JP5029624B2 (ja) 2009-01-15 2009-01-15 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
TW201044566A TW201044566A (en) 2010-12-16
TWI419314B true TWI419314B (zh) 2013-12-11

Family

ID=42318794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099100294A TWI419314B (zh) 2009-01-15 2010-01-07 固態成像裝置及電子設備

Country Status (7)

Country Link
US (9) US8314870B2 (zh)
EP (4) EP2800136B1 (zh)
JP (1) JP5029624B2 (zh)
KR (3) KR20100084124A (zh)
CN (1) CN101794800B (zh)
DE (1) DE202010018538U1 (zh)
TW (1) TWI419314B (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237830B2 (en) 2007-04-11 2012-08-07 Red.Com, Inc. Video camera
BRPI0809662A2 (pt) 2007-04-11 2014-10-14 Red Com Inc Câmaras de vídeo e métodos de gravação de vídeo de movimento com câmara e de processamento de imagens
TWI422020B (zh) * 2008-12-08 2014-01-01 Sony Corp 固態成像裝置
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5526592B2 (ja) * 2009-04-24 2014-06-18 ソニー株式会社 固体撮像装置、撮像装置および固体撮像装置の駆動方法
US8405751B2 (en) * 2009-08-03 2013-03-26 International Business Machines Corporation Image sensor pixel structure employing a shared floating diffusion
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US9100597B2 (en) * 2010-06-01 2015-08-04 Boly Media Communications (Shenzhen) Co., Ltd. Multi-spectrum photosensitive devices and methods for sampling the same
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
JP6081694B2 (ja) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
US8928792B1 (en) * 2011-01-31 2015-01-06 Aptina Imaging Corporation CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
JP5783741B2 (ja) * 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5377549B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 固体撮像装置
JP6232108B2 (ja) * 2011-03-24 2017-11-15 キヤノン株式会社 撮像素子および撮像装置
CN102158663B (zh) * 2011-04-15 2013-09-11 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP5999750B2 (ja) * 2011-08-25 2016-09-28 ソニー株式会社 撮像素子、撮像装置及び生体撮像装置
JP2013084744A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器
JP6056126B2 (ja) 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP6026102B2 (ja) 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2013084406A1 (ja) * 2011-12-08 2015-04-27 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP2013187475A (ja) * 2012-03-09 2013-09-19 Olympus Corp 固体撮像装置およびカメラシステム
CN107340509B (zh) * 2012-03-09 2020-04-14 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
JP5994344B2 (ja) * 2012-04-04 2016-09-21 ソニー株式会社 固体撮像装置、電子機器
US9007504B2 (en) * 2012-04-06 2015-04-14 Omnivision Technologies, Inc. Method, apparatus and system for reducing pixel cell noise
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
JP5911767B2 (ja) * 2012-07-13 2016-04-27 株式会社東芝 固体撮像装置
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
WO2014127153A1 (en) 2013-02-14 2014-08-21 Red. Com, Inc. Video camera
US9165959B2 (en) 2013-02-25 2015-10-20 Omnivision Technologies, Inc. Image sensor with pixel units having mirrored transistor layout
US10136090B2 (en) 2013-03-15 2018-11-20 Rambus Inc. Threshold-monitoring, conditional-reset image sensor
JP2014197652A (ja) * 2013-03-29 2014-10-16 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
JP6208451B2 (ja) * 2013-03-29 2017-10-04 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
WO2014156171A1 (ja) * 2013-03-29 2014-10-02 国立大学法人東北大学 複数の電子ビームを制御する際に確実に動作する回路基板
JP5813047B2 (ja) * 2013-04-26 2015-11-17 キヤノン株式会社 撮像装置、および、撮像システム。
JP2015029012A (ja) * 2013-07-30 2015-02-12 ソニー株式会社 撮像素子および電子機器
CN105684436B (zh) * 2013-09-26 2020-05-01 株式会社尼康 摄像元件以及摄像装置
JP5937767B2 (ja) * 2013-09-27 2016-06-22 富士フイルム株式会社 撮像装置及び撮像方法
JP2015079899A (ja) * 2013-10-18 2015-04-23 ソニー株式会社 固体撮像素子および電子機器
JP6279332B2 (ja) * 2014-01-21 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
JP6274567B2 (ja) * 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP2016005068A (ja) * 2014-06-16 2016-01-12 ソニー株式会社 固体撮像装置および電子機器
JP6353300B2 (ja) * 2014-07-08 2018-07-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
US20170302872A1 (en) * 2014-10-01 2017-10-19 Sony Corporation Solid-state imaging device, signal processing method, and electronic device
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
US9332200B1 (en) 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US9774801B2 (en) * 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
FR3030884B1 (fr) * 2014-12-19 2016-12-30 Stmicroelectronics (Grenoble 2) Sas Structure de pixel a multiples photosites
JP6717290B2 (ja) * 2015-03-03 2020-07-01 ソニー株式会社 半導体装置、および電子機器
WO2016141388A1 (en) * 2015-03-05 2016-09-09 Dartmouth College Gateless reset for image sensor pixels
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
JP2016219660A (ja) 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US10341592B2 (en) * 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
DE102016100254B4 (de) * 2016-01-08 2023-03-02 Infineon Technologies Ag Vorrichtung und Verfahren zur Unterscheidung von Daten einer Mehrzahl von mehrdimensionalen Magnetfeldsensoren
KR102473154B1 (ko) * 2016-01-11 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
WO2017122436A1 (ja) * 2016-01-15 2017-07-20 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
KR102541701B1 (ko) 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
JP6711005B2 (ja) * 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
JP7005125B2 (ja) * 2016-04-22 2022-01-21 キヤノン株式会社 撮像素子、撮像システム、および撮像素子の製造方法
JPWO2018003012A1 (ja) * 2016-06-28 2019-04-18 オリンパス株式会社 固体撮像装置
JP6813971B2 (ja) * 2016-07-07 2021-01-13 キヤノン株式会社 光電変換装置及び撮像システム
JP2018046088A (ja) * 2016-09-13 2018-03-22 セイコーエプソン株式会社 固体撮像装置及び電子機器
EP3516691B1 (en) * 2016-10-14 2021-09-22 Huawei Technologies Co., Ltd. Cmos image sensor
KR102610588B1 (ko) * 2016-11-08 2023-12-07 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
US11276725B2 (en) * 2016-11-28 2022-03-15 NewSight Imaging Ltd. Active-pixel sensor array
JP6332420B2 (ja) * 2016-12-05 2018-05-30 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
KR102677080B1 (ko) * 2016-12-29 2024-06-24 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
JP6910814B2 (ja) * 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2018207291A (ja) * 2017-06-05 2018-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP7171170B2 (ja) * 2017-06-29 2022-11-15 キヤノン株式会社 撮像装置、撮像システム、移動体、撮像装置の製造方法
KR102620350B1 (ko) 2017-07-05 2024-01-02 레드.컴, 엘엘씨 전자 디바이스에서의 비디오 이미지 데이터 처리
EP3506356B1 (en) 2017-12-28 2023-07-12 IMEC vzw Method for producing an image sensor, and image sensor
KR102472591B1 (ko) * 2018-01-29 2022-12-01 에스케이하이닉스 주식회사 이미지 센서
KR102551862B1 (ko) 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
JP6575635B2 (ja) * 2018-04-26 2019-09-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US11923385B2 (en) 2018-05-16 2024-03-05 Sony Semiconductor Solutions Corporation Solid-state imaging device and solid-state imaging apparatus
KR102591525B1 (ko) * 2018-05-28 2023-10-23 에스케이하이닉스 주식회사 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서
US10510796B1 (en) * 2018-06-14 2019-12-17 Omnivision Technologies, Inc. Small pixels having dual conversion gain providing high dynamic range
CN109360834B (zh) * 2018-09-26 2020-11-06 上海集成电路研发中心有限公司 一种堆叠式图像传感器像素结构与制备方法
US10861892B2 (en) * 2018-11-21 2020-12-08 Bae Systems Information And Electronic Systems Integration Inc. Low-light-level CMOS image sensor pixel
KR102560775B1 (ko) * 2018-12-20 2023-07-28 삼성전자주식회사 이미지 센서
WO2020160195A2 (en) * 2019-01-29 2020-08-06 Gigajot Technology Inc. Column-interleaved pixel array
US11438486B2 (en) 2019-08-26 2022-09-06 Qualcomm Incorporated 3D active depth sensing with laser pulse train bursts and a gated sensor
US11195869B2 (en) * 2019-09-05 2021-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with shared circuit elements
WO2021157386A1 (ja) * 2020-02-03 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
KR20210125744A (ko) * 2020-04-09 2021-10-19 에스케이하이닉스 주식회사 이미지 센싱 장치
CN116057713A (zh) * 2020-08-06 2023-05-02 索尼半导体解决方案公司 半导体装置和电子设备
CN112614867B (zh) * 2020-12-11 2023-06-02 联合微电子中心有限责任公司 一种堆叠式彩色图像传感器及其单片集成方法
WO2022182290A1 (en) * 2021-02-24 2022-09-01 Ams Sensors Singapore Pte. Ltd. Pinned photodiode pixel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977684B1 (en) * 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
US7324144B1 (en) * 1999-10-05 2008-01-29 Canon Kabushiki Kaisha Solid image pickup device, image pickup system and method of driving solid image pickup device
JP2003218332A (ja) * 2002-01-22 2003-07-31 Sony Corp 固体撮像素子
JP2004071931A (ja) 2002-08-08 2004-03-04 Sony Corp 固体撮像素子及びその製造方法
US20040113151A1 (en) * 2002-10-11 2004-06-17 Kabushiki Kaisha Toshiba CMOS image sensor
JP3988189B2 (ja) 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
US7436010B2 (en) * 2003-02-13 2008-10-14 Matsushita Electric Industrial Co., Ltd. Solid state imaging apparatus, method for driving the same and camera using the same
US7443437B2 (en) * 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
US7323731B2 (en) 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
JP4553612B2 (ja) * 2004-03-18 2010-09-29 ルネサスエレクトロニクス株式会社 撮像素子およびそれを備えた撮像装置
JP2005302903A (ja) * 2004-04-08 2005-10-27 Sharp Corp 固体撮像装置
CN1993832B (zh) * 2004-07-20 2010-08-18 富士通微电子株式会社 Cmos摄像元件
JP4455435B2 (ja) * 2004-08-04 2010-04-21 キヤノン株式会社 固体撮像装置及び同固体撮像装置を用いたカメラ
JP4492250B2 (ja) * 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
JP4971586B2 (ja) * 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP5089017B2 (ja) * 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP2006128383A (ja) 2004-10-28 2006-05-18 Canon Inc 固体撮像素子及びその製造方法
KR100674925B1 (ko) * 2004-12-07 2007-01-26 삼성전자주식회사 허니콤 구조의 능동 픽셀 센서
JP4459064B2 (ja) * 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
JP2006237462A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP4459099B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4793042B2 (ja) * 2005-03-24 2011-10-12 ソニー株式会社 固体撮像素子及び撮像装置
US7432491B2 (en) * 2005-05-06 2008-10-07 Micron Technology, Inc. Pixel with spatially varying sensor positions
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel
US7342213B2 (en) * 2005-06-01 2008-03-11 Eastman Kodak Company CMOS APS shared amplifier pixel with symmetrical field effect transistor placement
TWI310987B (en) * 2005-07-09 2009-06-11 Samsung Electronics Co Ltd Image sensors including active pixel sensor arrays
KR100703978B1 (ko) 2005-07-26 2007-04-06 삼성전자주식회사 수광 효율이 향상된 4 공유 픽셀 이미지 센서 및 그 제조방법
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
US20070040922A1 (en) * 2005-08-22 2007-02-22 Micron Technology, Inc. HDR/AB on multi-way shared pixels
US7714917B2 (en) * 2005-08-30 2010-05-11 Aptina Imaging Corporation Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
JP4752447B2 (ja) * 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
JP4777772B2 (ja) 2005-12-28 2011-09-21 富士通セミコンダクター株式会社 半導体撮像装置
KR100772892B1 (ko) * 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
JP4631723B2 (ja) * 2006-01-27 2011-02-16 ソニー株式会社 固体撮像装置
JP4329765B2 (ja) 2006-01-31 2009-09-09 ソニー株式会社 固体撮像装置
JP5132102B2 (ja) * 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP2008071822A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd Ｍｏｓ型固体撮像装置
KR100790582B1 (ko) * 2006-10-16 2008-01-02 (주) 픽셀플러스 씨모스 이미지 센서 픽셀
KR100828942B1 (ko) * 2006-12-19 2008-05-13 (주)실리콘화일 4ｔ-4ｓ 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장장치, 반도체 공정 마스크, 반도체 웨이퍼
JP2008186894A (ja) 2007-01-29 2008-08-14 Matsushita Electric Ind Co Ltd 固体撮像素子
US7915702B2 (en) * 2007-03-15 2011-03-29 Eastman Kodak Company Reduced pixel area image sensor
JP4350768B2 (ja) 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP2008270423A (ja) * 2007-04-18 2008-11-06 Rosnes:Kk 固体撮像装置
JP2008270500A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
KR100851494B1 (ko) * 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀
JP5104036B2 (ja) * 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP5044305B2 (ja) 2007-06-28 2012-10-10 日本プラスト株式会社 エアバッグ装置
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
US7924333B2 (en) * 2007-08-17 2011-04-12 Aptina Imaging Corporation Method and apparatus providing shared pixel straight gate architecture
US7755121B2 (en) * 2007-08-23 2010-07-13 Aptina Imaging Corp. Imagers, apparatuses and systems utilizing pixels with improved optical resolution and methods of operating the same
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
JP4505488B2 (ja) * 2007-09-05 2010-07-21 シャープ株式会社 固体撮像素子および電子情報機器
US7989749B2 (en) * 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
KR100858033B1 (ko) * 2007-10-15 2008-09-10 (주)실리콘화일 4ｔ－4ｓ 스텝 ＆ 리피트 단위픽셀 및 상기 단위픽셀을구비하는 이미지센서
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP4952601B2 (ja) * 2008-02-04 2012-06-13 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP5038188B2 (ja) * 2008-02-28 2012-10-03 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
JP4630907B2 (ja) * 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
JP5178266B2 (ja) * 2008-03-19 2013-04-10 キヤノン株式会社 固体撮像装置
KR101503682B1 (ko) * 2008-04-18 2015-03-20 삼성전자 주식회사 공유 픽셀형 이미지 센서 및 그 제조 방법
JP4618342B2 (ja) * 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP5181840B2 (ja) * 2008-05-30 2013-04-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP4788742B2 (ja) * 2008-06-27 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
JP5408954B2 (ja) * 2008-10-17 2014-02-05 キヤノン株式会社 撮像装置、及び撮像システム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
JP5241454B2 (ja) * 2008-12-01 2013-07-17 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP5210833B2 (ja) * 2008-12-08 2013-06-12 オリンパス株式会社 固体撮像装置
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5267867B2 (ja) * 2009-03-06 2013-08-21 ルネサスエレクトロニクス株式会社 撮像装置
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5526592B2 (ja) * 2009-04-24 2014-06-18 ソニー株式会社 固体撮像装置、撮像装置および固体撮像装置の駆動方法
KR101584664B1 (ko) * 2009-05-08 2016-01-13 삼성전자주식회사 씨모스 이미지 센서
JP5251736B2 (ja) * 2009-06-05 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5476832B2 (ja) * 2009-07-23 2014-04-23 ソニー株式会社 固体撮像装置及びカメラ
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP4881987B2 (ja) * 2009-10-06 2012-02-22 キヤノン株式会社 固体撮像装置および撮像装置
JP5290923B2 (ja) * 2009-10-06 2013-09-18 キヤノン株式会社 固体撮像装置および撮像装置
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP5564909B2 (ja) * 2009-11-30 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
FR2955701A1 (fr) * 2010-01-28 2011-07-29 St Microelectronics Sa Structure compacte de capteur d'image
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5641287B2 (ja) * 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP5644177B2 (ja) * 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
KR101313689B1 (ko) * 2011-12-19 2013-10-02 주식회사 동부하이텍 이미지센서
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
US9165959B2 (en) * 2013-02-25 2015-10-20 Omnivision Technologies, Inc. Image sensor with pixel units having mirrored transistor layout

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier

Also Published As

Publication number Publication date
TW201044566A (en) 2010-12-16
US20160204160A1 (en) 2016-07-14
EP2209141B1 (en) 2015-03-04
EP2209141A3 (en) 2014-01-15
US20130002915A1 (en) 2013-01-03
US20140184864A1 (en) 2014-07-03
US9577006B2 (en) 2017-02-21
KR20160150621A (ko) 2016-12-30
JP2010165854A (ja) 2010-07-29
EP2209141A2 (en) 2010-07-21
US20160006970A1 (en) 2016-01-07
US9179082B2 (en) 2015-11-03
US20150092094A1 (en) 2015-04-02
KR101786401B1 (ko) 2017-10-17
US10784306B2 (en) 2020-09-22
EP3168876B1 (en) 2018-04-11
DE202010018538U1 (de) 2017-06-29
EP3379574B1 (en) 2020-11-25
US10147758B2 (en) 2018-12-04
EP3168876A1 (en) 2017-05-17
EP2800136A3 (en) 2015-03-04
US9357148B2 (en) 2016-05-31
KR20100084124A (ko) 2010-07-23
KR20170117948A (ko) 2017-10-24
US9049392B2 (en) 2015-06-02
US20100177226A1 (en) 2010-07-15
EP2800136A2 (en) 2014-11-05
CN101794800B (zh) 2012-11-28
US8638382B2 (en) 2014-01-28
CN101794800A (zh) 2010-08-04
US20160336364A1 (en) 2016-11-17
US8314870B2 (en) 2012-11-20
US9543341B2 (en) 2017-01-10
US20170338259A1 (en) 2017-11-23
KR102072275B1 (ko) 2020-01-31
EP3379574A1 (en) 2018-09-26
JP5029624B2 (ja) 2012-09-19
US20190067365A1 (en) 2019-02-28
EP2800136B1 (en) 2017-09-20

Similar Documents

Publication Publication Date Title
TWI419314B (zh) 固態成像裝置及電子設備
US8829578B2 (en) Solid-state imaging device
JP5274166B2 (ja) 光電変換装置及び撮像システム
JP5566093B2 (ja) 固体撮像装置
KR20070093335A (ko) 고체 촬상장치 및 그 구동방법
JP5700106B2 (ja) 固体撮像装置及び電子機器
CN110678984A (zh) 成像器件和电子装置
JP5104987B2 (ja) 固体撮像装置及び電子機器
JP5442807B2 (ja) 固体撮像装置及び電子機器
JP5693651B2 (ja) 光電変換装置及び撮像システム