JP2016111425A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2016111425A JP2016111425A JP2014244925A JP2014244925A JP2016111425A JP 2016111425 A JP2016111425 A JP 2016111425A JP 2014244925 A JP2014244925 A JP 2014244925A JP 2014244925 A JP2014244925 A JP 2014244925A JP 2016111425 A JP2016111425 A JP 2016111425A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- level
- switching
- reset
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 86
- 238000006243 chemical reaction Methods 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 52
- 230000003321 amplification Effects 0.000 claims description 48
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 238000009825 accumulation Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 154
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 74
- 239000010410 layer Substances 0.000 description 67
- 238000010586 diagram Methods 0.000 description 40
- 239000003990 capacitor Substances 0.000 description 34
- 101100049050 Arabidopsis thaliana PVA41 gene Proteins 0.000 description 33
- 238000005286 illumination Methods 0.000 description 27
- 241001125929 Trisopterus luscus Species 0.000 description 20
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 15
- 101150102866 adc1 gene Proteins 0.000 description 15
- 101150042711 adc2 gene Proteins 0.000 description 15
- 238000005096 rolling process Methods 0.000 description 14
- 101000588067 Homo sapiens Metaxin-1 Proteins 0.000 description 12
- 102100031603 Metaxin-1 Human genes 0.000 description 12
- 101000727837 Rattus norvegicus Reduced folate transporter Proteins 0.000 description 12
- 238000005070 sampling Methods 0.000 description 12
- 101000623878 Homo sapiens Metaxin-2 Proteins 0.000 description 11
- 102100023138 Metaxin-2 Human genes 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 101100156949 Arabidopsis thaliana XRN4 gene Proteins 0.000 description 9
- 101100215777 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ain1 gene Proteins 0.000 description 9
- 101100481584 Mus musculus Tlr1 gene Proteins 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 101150061263 tct-1 gene Proteins 0.000 description 7
- BGKHCLZFGPIKKU-UHFFFAOYSA-N (13E,15S)-15-hydroxy-9-oxo-prosta-10,13-dienoic acid Natural products CCCCCC(O)C=CC1C=CC(=O)C1CCCCCCC(O)=O BGKHCLZFGPIKKU-UHFFFAOYSA-N 0.000 description 6
- 102100036465 Autoimmune regulator Human genes 0.000 description 6
- 101100310593 Candida albicans (strain SC5314 / ATCC MYA-2876) SOD4 gene Proteins 0.000 description 6
- 101000928549 Homo sapiens Autoimmune regulator Proteins 0.000 description 6
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 6
- 102100033467 L-selectin Human genes 0.000 description 6
- MYHXHCUNDDAEOZ-UHFFFAOYSA-N Prostaglandin A&2% Natural products CCCCCC(O)C=CC1C=CC(=O)C1CC=CCCCC(O)=O MYHXHCUNDDAEOZ-UHFFFAOYSA-N 0.000 description 6
- 101100190148 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PGA2 gene Proteins 0.000 description 6
- BGKHCLZFGPIKKU-LDDQNKHRSA-N prostaglandin A1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1CCCCCCC(O)=O BGKHCLZFGPIKKU-LDDQNKHRSA-N 0.000 description 6
- MYHXHCUNDDAEOZ-FOSBLDSVSA-N prostaglandin A2 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1C\C=C/CCCC(O)=O MYHXHCUNDDAEOZ-FOSBLDSVSA-N 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- WCMOHMXWOOBVMZ-UHFFFAOYSA-N (2,5-dioxopyrrolidin-1-yl) 6-[3-(2,5-dioxopyrrol-1-yl)propanoylamino]hexanoate Chemical compound O=C1CCC(=O)N1OC(=O)CCCCCNC(=O)CCN1C(=O)C=CC1=O WCMOHMXWOOBVMZ-UHFFFAOYSA-N 0.000 description 2
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
[撮像装置の全体構成]
図1は、第1の実施形態による撮像装置の構成を示すブロック図である。図1を参照して、撮像装置100は、画素アレイ1と、垂直走査回路2と、水平走査回路3と、複数の制御信号線FDSW1,FDSW2,RST,TX1,TX2,SELと、複数の電源配線VDD_PXと、複数の出力信号線VOUTとを含む。
図2は、図1の各画素ユニットの等価回路図である。図2には、図1の制御信号線FDSW1,FDSW2,RST,TX1,TX2,SELおよび出力信号線VOUTに接続された1個の画素ユニットPUが図示されている。
図3は、図2の画素ユニットの読出し動作を示すタイミング図である。第1の実施形態の場合、読出し動作には2種類の動作モード、すなわち、FDSW2オンモードおよびFDSW2オフモードがある。
図2および図3(A)を参照して、FDSW2オンモードにおける読出し動作を説明する。
図2および図3(B)を参照して、FDSW2オフモードの動作を説明する。
図4は、第1の実施形態において、基板から第1金属配線層までの画素ユニットのレイアウトを模式的に示す平面図である。図4では、第1金属配線層の上層の第2金属配線層は概略的な配置のみが示されている。図5は、第1の実施形態において、基板から第2金属配線層までの画素ユニットのレイアウトを模式的に示す平面図である。図6は、第1の実施形態において、列方向に隣接する3つの画素ユニットについて、基板から第1金属配線層までレイアウトを模式的に示す平面図である。ただし、図6では図解を容易にするために一部の第1金属配線層を図示していない。
図7を参照して、半導体基板20には、フォトダイオードPD1,PD2、フローティングディフュージョンFD、および図示しないトランジスタの不純物領域(ソース領域およびドレイン領域)が形成される。
第1の実施形態の撮像装置によれば、フローティングディフュージョンFDとFD連結線FDCLとの間にFD切替えトランジスタMFDSW2が形成される。さらに、リセットトランジスタMRSTが電源ノードVDDとフローティングディフュージョンFDとの間ではなく、電源ノードVDDとFD連結線FDCLとの間に設けられる。この結果、フローティングディフュージョンFDの容量CFDとFD連結線FDCLの容量とを切り離すことができるとともに、フローティングディフュージョンFDの容量CFDからリセットトランジスタMRSTのソース領域の容量を削減することができる。したがって、フォトダイオードPDからの電荷信号から電圧信号への変換ゲインが増大させることできるので、電圧信号に含まれるノイズを低減できる。
FD切替えトランジスタMFDSW1は、必ずしも画素ユニットPUごとに設ける必要はない。一般的には、複数の切替えトランジスタMFDSW1は、各列に設けられた複数の画素ユニットPUの少なくとも一部にそれぞれ対応して設けられる。この場合、列方向に延在する複数のFD連結線FDCLが切替えトランジスタMFDSW1によって連結される。各画素ユニットPUに設けられたFD切替えトランジスタMFDSW2は、同一列に設けられた複数のFD連結線のいずれかとフローティングディフュージョンFDとの間に接続される。
第2の実施形態では、1回の露光による読出し期間中に、第1の実施形態のFDSW2オンモード(高照度撮像モード)における読出し信号と、FDSW2オフモード(低照度撮像モード)における読出し信号の両方を検出するものである。したがって、事前に被写体からの光の照度に応じて動作モードを設定する必要がないというメリットがある。
図8は、第2の実施形態による撮像装置において画素アレイのx列目の構成を示す回路図である。図8では、列方向に隣接する3個の画素ユニットPU(n−1,x),PU(n,x),PU(n+1,x)の回路図が代表的に示されている。各画素ユニットPUの回路構成は、第1の実施形態の場合と同じであるので説明を繰り返さない。なお、図8では、第n行のPU(n,x)に設けられたフローティングディフュージョンFDとFD切替えトランジスタMFDSW2を介して接続されるFD連結線を、FDCL(n)と記載している。
図9は、図8のカラム回路の構成を示す回路図である。
プログラマブルゲインアンプPGAは、入力容量C1、帰還容量C2、および差動アンプA1を含む。差動アンプA1には、電源電圧VDD1および電源電圧GND1が印加され、差動アンプA1の正入力端子には、PGA参照電圧VRPが印加される。入力容量C1の一端は、出力信号線VOUTと接続され、入力容量C1の他端は、差動アンプA1の負入力端子と接続される。
A/D変換回路ADCは、容量C3、容量C4、コンパレータA2、スイッチSW1、およびスイッチSW2を含む。コンパレータA2には、電源電圧VDD2および電源電圧GND2が印加される。
図10は、ローリングシャッター方式による読出し動作を説明するためのタイミング図である。
図11は、図10の各読出し期間における各画素ユニットの読出し動作を示すタイミング図である。
時刻t100と時刻tRST1との間で、垂直走査回路2は、制御信号線FDSW1(0),FDSW2(0),RST(0)の電圧をLレベルからHレベルに変化させることよって、第0行の各画素ユニットPUのFD切替えトランジスタMFDSW1,MFDSW2およびリセットトランジスタMRSTをオン状態にする。この結果、第0行の各画素ユニットPUに設けられたフローティングディフュージョンFDと、各列のFD連結線FDCL(0),FDCL(1)とがリセットされる。すなわち、これらの部位の電圧が電源電圧VDDに等しくなり、これらの部位に蓄積されていた電荷(電子)が放出される。このとき、制御信号線TX1(0),TX2(0),SEL(0)はLレベルであるので、画素ユニットPU(0,x)の転送トランジスタMTX1,MTX2および選択トランジスタMSELはオフ状態である。なお、図11に示す例では、第0行以外の制御信号線の電圧は全てLレベルに設定されている。
時刻tRST1と次の時刻tHR1との間で、垂直走査回路2は、制御信号線RST(0)の電圧をHレベルからLレベルに変化させることによって、第0行の各画素ユニットPUに設けられたリセットトランジスタMRSTをオフ状態にしてリセットを解除する。この結果、フローティングディフュージョンFDの容量CFDおよびFD連結線FDCL(0),FDCL(1)の容量に、リセットノイズの原因となる電荷が蓄積される。以下、このリセットノイズを“高照度用リセットノイズ”と称する。
時刻tHR1と次の時刻tLR1との間で、垂直走査回路2は、制御信号線FDSW2(0)の電圧をHレベルからLレベルに変化させることによって、第0行の各画素ユニットPUに設けられたFD切替えトランジスタMFDSW2をオフ状態にする。この結果、フローティングディフュージョンFDの容量CFDからFD連結線FDCL(0)およびFDCL(1)の容量が分離される。このフローティングディフュージョンのみに起因するリセットノイズを“低照度用リセットノイズ”と称する。制御信号線SEL(0)の電圧がHレベルで維持されているので、低照度用リセットノイズは増幅トランジスタMAMIによって増幅される。増幅後の低照度用リセットノイズは選択トランジスタMSELおよび出力信号線VOUTを経由して、カラム回路31に入力される。
次の時刻tCT1に、垂直走査回路2は、所定期間だけHレベルとなるワンショットパルスを制御信号線TX1(0)に出力する。このとき、第0行の各画素ユニットPUに接続される他の制御信号線の電圧は時刻tLRにおける値を保持している。したがって、制御信号線TX1(0)の電圧がHレベルの期間、フォトダイオードPD1に蓄積されている光電荷(電子)は、フローティングディフュージョンFDに転送される。低照度撮像の場合には、転送された光電荷は全てフローティングディフュージョンFDに保持される。一方、高照度撮像の場合には、転送された光電荷が、フローティングディフュージョンFDに蓄積可能な電荷量の上限を超えることがあり得る。この場合、一部の光電荷がフローティングディフュージョンFDから溢れ出し、FD連結線FDCLの容量に保持される。
時刻tCT1においてワンショットパルスが制御信号線TX1(0)に出力された後、フローティングディフュージョンFDは、低照度用リセットノイズの原因となる電荷と、フォトダイオードPD1から転送された電荷とを混合して保持している。このときのフローティングディフュージョンFDの電圧(以下、“低照度用混合信号”と称する)は、増幅トランジスタMAMIによって増幅される。増幅後の低照度用混合信号は、選択トランジスタMSELおよび出力信号線VOUTを経由して、カラム回路31に入力される。
時刻tLS1と次の時刻tHS1との間で、垂直走査回路2は、制御信号線FDSW2(0)の電圧をLレベルからHレベルに変化させることによって、第0行の各画素ユニットPUに設けられたFD切替えトランジスタMFDSW2をオン状態にする。この結果、フローティングディフュージョンFDとFD連結線FDCL(0),FDCL(1)とが接続される。これにより、フローティングディフュージョンFDに保持されている電荷(リセットノイズの原因となる電荷とフォトダイオードPD1から転送された電荷とを含む)と、FD連結線FDCL(0),FDCL(1)に保持されている電荷(リセットノイズの原因となる電荷とフローティングディフュージョンFDから溢れた電荷とを含む)とが混合される。混合された電荷は、フローティングディフュージョンFDおよびFD連結線FDCL(0),FDCL(1)の全体で保持される。このときのフローティングディフュージョンFDおよびFD連結線FDCL(0),FDCL(1)の電圧(以下、“高照度用混合信号”と称する)は、増幅トランジスタMAMIによって増幅される。増幅後の高照度用混合信号は、選択トランジスタMSELおよび出力信号線VOUTを経由して、カラム回路31に入力される。
高照度用信号レベルの読出し完了後、垂直走査回路2は、制御信号線SEL(0)の電圧をHレベルからLレベルに変化させることによって、第0行の各画素ユニットPUに設けられた選択トランジスタMSELをオフ状態にする(すなわち、画素アレイ1の第0行の選択が終了する)。時刻t100Aにおいて垂直走査回路2が制御信号線FDSW1(0),FDSW2(0)の電圧をHレベルからLレベルに変化させることによって、読出し期間TR(0)の前半が終了する。
時刻t100Aから時刻t101までの読出し期間TR(0)の後半における制御信号線TX1(0),TX2(0),RST(0),SEL(0),FDSW1(0),FDSW2(0)の電圧変化は、次の2点を除いて前半と同じである。図11では、前半の時刻tRST1,tHR1,tLR1,tCT1,tLS1,tHS1が、後半の時刻tRST2,tHR2,tLR2,tCT2,tLS2,tHS2にそれぞれ対応する。
読出し期間TR(0)において、制御信号線FDSW1(1)およびRST(1)の電圧を、第0行の制御信号線FDSW1(0)およびRST(0)の電圧と同様に変化させてもよい。そうすると、FD連結線FDCL(0),FDCL(1)に加えて、FD連結線FDCL(2)もフローティングディフュージョンFDに接続されるようになる。この結果、リセットノイズの原因となる電荷およびフォトダイオードPD1,PD2の蓄積電荷は3個のFD連結線FDCL(0)〜FDCL(2)に分配される。
図12は、図11に示す各時刻におけるポテンシャル図である。図12(A)は、実際に高照度の光を受光した場合のポテンシャル図であり、図12(B)は、実際に低照度の光を受光した場合のポテンシャル図である。図12において、低照度の光とは、フォトダイオードPD1に生成した光電荷の量が、フローティングディフュージョン容量CFDに納まる程度の照度の光を意味する。高照度の光とは、光電変換素子PD1が生成した光電荷の量が、フローティングディフュージョン容量CFDから溢れる程度の照度の光を意味する。なお、図12では、図11の読出し期間TR(0)の前半の場合について説明しているが、後半の場合も同じである。さらに、他のの読出し期間についても同様である。
図13は、カラム回路の信号波形を説明するためのタイミング図である。図13において、横軸は時間を表し、縦軸は上から順に、図9のプログラマブルゲインアンプPGAの出力信号POUT、A/D変換回路ADCに入力されるサンプリング信号SMPL、コンパレータA2の正入力端子AINの電位、およびA/D変換回路ADCの出力信号Dxを模式的に示す。出力信号POUTは、高電位ほど撮像した光が暗いことを示している。
第2の実施形態では、1回露光によるローリングシャッター方式における読出し期間中に、各FD切替えトランジスタMFDSW2をオン状態にすることによって得られる高照度リセットレベルおよび高照度信号レベルと、各FD切替えトランジスタMFDSW2をオフ状態にすることによって得られる低照度リセットレベルおよび低照度信号レベルとの両方を検出することができる。したがって、第1の実施形態のように事前に被写体からの照度に応じて動作モード(高照度撮像モードまたは低照度撮像モード)を設定する必要がないというメリットがある。
図14は、2回露光によるローリングシャッター方式で読出しを行う場合のタイミング図である。
第3の実施形態による撮像装置では、図8および図9で説明したカラム回路31に代えて、図15に示すカラム回路32が用いられる。カラム回路32は、図9のカラム回路31を並列構成にしたものであり、高照度用リセットレベルおよび高照度用信号レベルと、低照度用リセットレベルおよび低照度用信号レベルとを並列的にA/D変換可能にしたものである。以下に、具体的に説明する。
図15は、第3の実施形態による撮像装置において用いられるカラム回路の回路図である。図15を参照して、カラム回路32は、2個のプログラマブルゲインアンプPGA1,PGA2と、2個のA/D変換回路ADC1,ADC2とを含む。
図16は、図15に示すカラム回路の信号波形を説明するためのタイミング図である。図16では、1回露光によって画素ユニットPUを読み出す場合の波形が示されている。図16の横軸は時間を表す。図16の縦軸は上から順に、プログラマブルゲインアンプPGA1,PGA2の出力信号POUT1,POUT2、高照度用カラム選択信号HSEL、低照度用カラム選択信号LSEL、サンプリング信号SMPHおよびSMPL、正入力端子AIN1,AIN2の電位、A/D変換回路ADC1,ADC2の出力信号Dx1,Dx2を示す。出力信号POUT1,POUT2は、高電位ほど撮像した光が暗いことを示している。
図15および図16で説明したように第3の実施形態によれば、カラム回路32は、画素ユニットPUの列ごとに、高照度用カラム回路(プログラマブルゲインアンプPGA1およびA/D変換回路ADC1)と低照度用カラム回路(プログラマブルゲインアンプPGA2およびA/D変換回路ADC2)とを有する。出力信号線VOUTが順次出力する信号は、スイッチSWCHおよびスイッチSWCLで構成されるマルチプレクサで、順次、高照度用カラム回路および低照度用カラム回路に入力される。
[画素アレイの構成]
図17は、第4の実施形態による撮像装置において画素アレイの第x列目の構成を示す回路図である。
図18は、図17の各画素ユニットの読出し動作を説明するためのタイミング図である。図18のタイミング図は基本的には図11のタイミング図と同じであるが以下の点が異なる。なお、図10で説明したように画素アレイの行は第0行から第16行まで設けられているとする。
[撮像装置の全体構成]
図19は、第5の実施形態による撮像装置の構成を示すブロック図である。図19の撮像装置101は、画素アレイ1の各行に接続される制御信号線FDSW1,FDSW2が1本の制御信号線FDSWに置換されている点で、図1の撮像装置100と異なる。さらに、図20で説明するように各画素ユニットPUAの構成が図2の画素ユニットPUと異なる。図19のその他の点は図1の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
図20は、図19の各画素ユニットの等価回路図である。図20には、図19の制御信号線FDSW,RST,TX1,TX2,SELおよび出力信号線VOUTに接続された1個の画素ユニットPUAが図示されている。
図21は、図20の画素ユニットの読出し動作を示すタイミング図である。図3の場合と同様に、読出し動作には2種類の動作モード、すなわち、FDSWオンモード(高照度撮像モード)とFDSWオフモード(低照度撮像モード)とがある。
図20および図21(A)を参照して、FDSWオンモード(高照度撮像モード)における読出し動作を説明する。
図20および図21(B)を参照して、FDSWオフモード(低照度撮像モード)の動作を説明する。
図22は、第5の実施形態において、基板から第1金属配線層までの画素ユニットのレイアウトを模式的に示す平面図である。図22では、第1金属配線層の上層の第2金属配線層は概略的な配置のみが示されている。図23は、第5の実施形態において、基板から第2金属配線層までの画素ユニットのレイアウトを模式的に示す平面図である。図24は、第5の実施形態において、列方向に隣接する3つの画素ユニットについて、基板から第1金属配線層までレイアウトを模式的に示す平面図である。ただし、図24では図解を容易にするために一部の第1金属配線層を図示していない。
図25を参照して、半導体基板20には、フォトダイオードPD1,PD2、フローティングディフュージョンFD、および図示しないトランジスタの不純物領域(ソース領域およびドレイン領域)が形成される。
図26は、図22〜図24で示したFD切替え部の構成を説明するための図である。図26(A)は、FD切替え部MFDSWのレイアウトを模式的に示し、図26(B)は、図26(A)のレイアウトに対応する回路図を示す。
第5の実施形態によれば、第1の実施形態における2つのFD切替えトランジスタMFDSW1,MFDSW2は、これらのゲートが相互に接続されることによって1つの制御信号線で制御される。より一般的には、各画素ユニットは、共通の制御信号に応答して第1〜第3のノード間を電気的に接続または電気的に遮断するFD切替え部MFDSWを含む。第1および第2のノードは、列方向に隣接する上側および下側のFD連結線とそれぞれ接続される。第3のノードは、フローティングディフュージョンFDに接続される。
FD切替えトランジスタMFDSW1は、必ずしも画素ユニットPUAごとに設ける必要はない。一般的には、複数の切替えトランジスタMFDSW1は、各列に設けられた複数の画素ユニットPUAの少なくとも一部にそれぞれ対応して設けられる。この場合、列方向に延在する複数のFD連結線FDCLを連結するように各切替えトランジスタMFDSW1が配置される。各画素ユニットPUAに設けられたFD切替えトランジスタMFDSW2は、同一列に設けられた複数のFD連結線のいずれかとフローティングディフュージョンFDとの間に接続される。各切替えトランジスタMFDSW1のゲートは、対応する画素ユニットPUAの切替えトランジスタMFDSW2のゲートと電気的に接続される。各切替えトランジスタMFDSW1のゲート電極と対応する切替えトランジスタMFDSW2のゲート電極とは一体形成されているのが望ましい。
第6の実施形態では、ローリングシャッター方式での1回の露光による読出し期間中に、第5の実施形態で説明したFDSWオンモード(高照度撮像モード)における読出し信号と、FDSWオフモード(低照度撮像モード)における読出し信号の両方を検出するものである。したがって、事前に被写体からの光の照度に応じて動作モードを設定する必要がないというメリットがある。
図29は、第6の実施形態による撮像装置において画素アレイのx列目の構成を示す回路図である。図29では、列方向に隣接する3個の画素ユニットPUA(n−1,x),PUA(n,x),PUA(n+1,x)の回路図が代表的に示されている。各画素ユニットPUAの回路構成は、第1の実施形態の場合と同じであるので説明を繰り返さない。なお、図29では、第n行のPUA(n,x)に設けられたフローティングディフュージョンFDとFD切替えトランジスタMFDSW2を介して接続されるFD連結線を、FDCL(n)と記載している。
図30は、図29の各画素ユニットの読出し動作を説明するためのタイミング図である。なお、説明を簡略化するため、画素アレイでは、1行に(N+1)個配置された画素ユニットPUが、第0行(Row0)から第16行(Row16)の計17行配置されていると仮定する。
時刻t100と時刻tRST1との間で、垂直走査回路2は、制御信号線FDSW(0),RST(0)の電圧をLレベルからHレベルに変化させることよって、第0行の各画素ユニットPUAのFD切替えトランジスタMFDSWおよびリセットトランジスタMRSTをオン状態にする。この結果、第0行の各画素ユニットPUAに設けられたフローティングディフュージョンFDと、各列のFD連結線FDCL(0),FDCL(1)とがリセットされる。このとき、制御信号線TX1(0),TX2(0),SEL(0)はLレベルであるので、画素ユニットPUA(0,x)の転送トランジスタMTX1,MTX2および選択トランジスタMSELはオフ状態である。なお、図30に示す例では、第0行以外の制御信号線の電圧は全てLレベルに設定されている。
時刻tRST1と次の時刻tHR1との間で、垂直走査回路2は、制御信号線RST(0)の電圧をHレベルからLレベルに変化させることによって、第0行の各画素ユニットPUAに設けられたリセットトランジスタMRSTをオフ状態にしてリセットを解除する。この結果、フローティングディフュージョンFDの容量CFDおよびFD連結線FDCL(0),FDCL(1)の容量に、高照度用リセットノイズの原因となる電荷が蓄積される。
時刻tHR1と次の時刻tLR1との間で、垂直走査回路2は、制御信号線FDSW(0)の電圧をHレベルからLレベルに変化させることによって、第0行の各画素ユニットPUAに設けられたFD切替えトランジスタMFDSW1,MFDSW2をオフ状態にする。この結果、フローティングディフュージョンFDの容量CFDからFD連結線FDCL(0)およびFDCL(1)の容量が分離される。制御信号線SEL(0)の電圧がHレベルで維持されているので、フローティングディフュージョンFDのみに起因する低照度用リセットノイズは増幅トランジスタMAMIによって増幅される。増幅後の低照度用リセットノイズは選択トランジスタMSELおよび出力信号線VOUTを経由して、カラム回路31に入力される。
次の時刻tCT1に、垂直走査回路2は、所定期間だけHレベルとなるワンショットパルスを制御信号線TX1(0)に出力する。このとき、第0行の各画素ユニットPUAに接続される他の制御信号線の電圧は時刻tLRにおける値を保持している。したがって、制御信号線TX1(0)の電圧がHレベルの期間、フォトダイオードPD1に蓄積されている光電荷(電子)は、フローティングディフュージョンFDに転送される。高照度撮像の場合には、一部の光電荷がフローティングディフュージョンFDから溢れ出し、FD連結線FDCLの容量に保持される場合がある。
時刻tCT1においてワンショットパルスが制御信号線TX1(0)に出力された後、フローティングディフュージョンFDは、低照度用リセットノイズの原因となる電荷と、フォトダイオードPD1から転送された電荷とが混合された低照度用混合信号を保持している。低照度用混合信号は、増幅トランジスタMAMIによって増幅された後、選択トランジスタMSELおよび出力信号線VOUTを経由して、カラム回路31に入力される。
時刻tLS1と次の時刻tHS1との間で、垂直走査回路2は、制御信号線FDSW(0)の電圧をLレベルからHレベルに変化させることによって、第0行の各画素ユニットPUAに設けられたFD切替えトランジスタMFDSW1,MFDSW2をオン状態にする。この結果、フローティングディフュージョンFDとFD連結線FDCL(0),FDCL(1)とが接続される。これにより、フローティングディフュージョンFDに保持されている電荷と、FD連結線FDCL(0),FDCL(1)に保持されている電荷とが混合される。混合された電荷は、フローティングディフュージョンFDおよびFD連結線FDCL(0),FDCL(1)の全体で保持される。このときのフローティングディフュージョンFDおよびFD連結線FDCL(0),FDCL(1)の電圧値(高照度用混合信号)は、増幅トランジスタMAMIによって増幅された後に、選択トランジスタMSELおよび出力信号線VOUTを経由して、カラム回路31に入力される。
高照度用信号レベルの読出し完了後、垂直走査回路2は、制御信号線SEL(0)の電圧をHレベルからLレベルに変化させることによって、第0行の各画素ユニットPUAに設けられた選択トランジスタMSELをオフ状態にする(すなわち、画素アレイ1の第0行の選択が終了する)。時刻t100Aにおいて垂直走査回路2が制御信号線FDSW(0)の電圧をHレベルからLレベルに変化させることによって、読出し期間TR(0)の前半が終了する。
時刻t100Aから時刻t101までの読出し期間TR(0)の後半における制御信号線TX1(0),TX2(0),RST(0),SEL(0),FDSW(0)の電圧変化は、次の2点を除いて前半と同じである。なお、図11では、前半の時刻tRST1,tHR1,tLR1,tCT1,tLS1,tHS1が、後半の時刻tRST2,tHR2,tLR2,tCT2,tLS2,tHS2にそれぞれ対応する。
第6の実施形態では、1回露光によるローリングシャッター方式における読出し期間中に、各FD切替え部MFDSWをオン状態にすることによって得られる高照度リセットレベルおよび高照度信号レベルと、各FD切替え部MFDSWをオフ状態にすることによって得られる低照度リセットレベルおよび低照度信号レベルとの両方を検出することができる。したがって、第5の実施形態にように事前に被写体からの光の照度に応じて動作モード(高照度撮像モードまたは低照度撮像モード)を設定する必要がないというメリットがある。
図14に示す2回露光によるローリングシャッター方式を第5の実施形態の撮像装置に適用することができる。
図29の回路図に第4の実施形態で説明したトップリセットトランジスタMRST_T(x)およびボトムリセットトランジスタMRST_B(x)を組み合わせることができる。すなわち、各列のトップリセットトランジスタMRST_T(x)は、最上端のFD連結線FDCLと電源ノードVDDとの間に接続される。各列のボトムリセットトランジスタMRST_B(x)は、各列の最下端のFD連結線FDCLと電源ノードVDDとの間に接続される。トップリセットトランジスタMRST_T(x)のゲートおよびボトムリセットトランジスタMRST_B(x)のゲートには、垂直走査回路2から全リセット信号RST_ALLが入力される。
Claims (15)
- 撮像装置であって、
第1の方向に沿って配列された複数の画素ユニットを備え、
各前記画素ユニットは、
1または複数の光電変換素子と、
前記1または複数の光電変換素子の各々で生成された電荷が転送される電荷蓄積部とを含み、
前記撮像装置は、さらに、
前記複数の画素ユニットの少なくとも一部にそれぞれ対応して設けられ、第1〜第3のノードを有する複数の接続切替え部と、
前記複数の接続切替え部の各々を介して連結され、前記第1の方向に延在する複数の連結線とを備え、
前記第1のノードは、対応する前記画素ユニットの前記電荷蓄積部と接続され、
前記第2および第3のノードは、それぞれ隣接する前記連結線と接続され、
各前記接続切替え部は、制御信号に応答して前記第1〜第3のノード間を電気的に接続または電気的に遮断するように構成される、撮像装置。 - 前記撮像装置は、前記第1の方向に延在する出力信号線をさらに備え、
各前記画素ユニットは、さらに、
前記1または複数の光電変換素子にそれぞれ対応し、各々が対応の光電変換素子と前記電荷蓄積部との間に接続された1または複数の転送トランジスタと、
前記電荷蓄積部の電圧を増幅するための増幅トランジスタと、
前記増幅トランジスタと前記出力信号線との間に接続された選択トランジスタとを含む、請求項1に記載の撮像装置。 - 前記複数の接続切替え部は、前記複数の画素ユニットにそれぞれ設けられ、
各前記画素ユニットは、さらに、
前記第2のノードに接続された前記連結線と電源ノードとの間に接続される、リセットトランジスタを含む、請求項2に記載の撮像装置。 - 前記撮像装置は、さらに、
前記第1の方向と交差する第2の方向に延在する複数の制御信号線によって、前記接続切替え部、前記1または複数の転送トランジスタ、前記選択トランジスタ、および前記リセットトランジスタを制御する垂直走査回路を備え、
前記垂直走査回路は、読出し対象の前記光電変換素子に蓄積された電荷を対応の転送トランジスタを介して前記電荷蓄積部に転送する前に、前記接続切替え部の前記第1〜第3のノード間を電気的に接続した状態で、前記リセットトランジスタをオン状態にすることによって、前記電荷蓄積部に蓄積されている電荷を排出するリセット処理を行うように構成される、請求項3に記載の撮像装置。 - 前記撮像装置は、第1および第2の動作モードを有し、
前記垂直走査回路は、
前記第1の動作モードにおいて、前記リセット処理後に、前記接続切替え部の前記第1〜第3のノード間を電気的に遮断した状態で、読出し対象の前記光電変換素子に蓄積された電荷を対応の転送トランジスタを介して前記電荷蓄積部に転送し、転送後の前記電荷蓄積部の電圧レベルを前記選択トランジスタを介して前記出力信号線に出力し、
前記第2の動作モードにおいて、前記リセット処理後に、前記接続切替え部の前記第1〜第3のノード間を電気的に接続した状態で、読出し対象の前記光電変換素子に蓄積された電荷を、対応の転送トランジスタを介して前記電荷蓄積部に転送し、転送後の前記電荷蓄積部の電圧レベルを、前記選択トランジスタを介して前記出力信号線に出力するように構成される、請求項4に記載の撮像装置。 - 前記垂直走査回路は、
前記リセット処理後に、前記接続切替え部の前記第1〜第3のノード間を電気的に接続した状態で、前記電荷蓄積部の第1のノイズレベルを、前記選択トランジスタを介して前記出力信号線に出力し、
その後、前記接続切替え部の前記第1〜第3のノード間を電気的に遮断した状態で、前記電荷蓄積部の第2のノイズレベルを、前記選択トランジスタを介して前記出力信号線に出力し、
その後、前記接続切替え部の前記第1〜第3のノード間を電気的に遮断した状態で、読出し対象の前記光電変換素子に蓄積された電荷を、対応の転送トランジスタを介して前記電荷蓄積部に転送し、転送後の前記電荷蓄積部の第1の電圧レベルを、前記選択トランジスタを介して前記出力信号線に出力し、
その後、前記接続切替え部の前記第1〜第3のノード間を電気的に接続した状態で、前記電荷蓄積部の第2の電圧レベルを、前記選択トランジスタを介して前記出力信号線に出力するように構成される、請求項4に記載の撮像装置。 - 前記撮像装置は、前記出力信号線と接続されたカラム回路を含み、
前記カラム回路は、
前記第1のノイズレベルおよび前記第2の電圧レベルをA/D(Analog to Digital)変換する第1のA/D変換回路と、
前記第2のノイズレベルおよび前記第1の電圧レベルをA/D変換する第2のA/D変換回路とを含む、請求項6に記載の撮像装置。 - 前記複数の連結線のうちの両端の連結線の端部と電源ノードとの間にそれぞれ接続された第1および第2の全リセットトランジスタをさらに備える、請求項1に記載の撮像装置。
- 前記複数の接続切替え部が設けられていない画素ユニットは、前記電荷蓄積部と前記複数の連結線のいずれか1つと接続するための切替えトランジスタを含む、請求項1に記載の撮像装置。
- 前記接続切替え部は、
前記第1および第2のノード間に接続された第1の切替えトランジスタと、
前記第2および第3のノード間に接続された第2の切替えトランジスタとを含み、
前記第1の切替えトランジスタの制御電極と前記第2の切替えトランジスタの制御電極とは相互に接続されている、請求項1に記載の撮像装置。 - 前記接続切替え部は、さらに、前記第1および第3のノード間に接続された第3の切替えトランジスタを含み、
前記第3の切替えトランジスタの制御電極は、前記第1および第2の切替えトランジスタの制御電極と相互に電気的に接続されている、請求項10に記載の撮像装置。 - 前記接続切替え部は、
前記第1および第2のノード間に接続された第1の切替えトランジスタと、
前記第1および第3のノード間に接続された第2の切替えトランジスタとを含み、
前記第1の切替えトランジスタの制御電極と前記第2の切替えトランジスタの制御電極とは相互に接続されている、請求項1に記載の撮像装置。 - 前記撮像装置は、半導体基板上に形成され、
各前記画素ユニットは、前記1または複数の光電変換素子として、第1および第2のフォトダイオードを含み、前記第1および第2のフォトダイオードは、前記第1の方向に並んで配置され、
前記電荷蓄積部は、前記第1および第2のフォトダイオードの間に配置され、
前記接続切替え部は、前記電荷蓄積部に対して前記第1の方向と交差する第2の方向に隣接して配置され、
前記増幅トランジスタは、前記電荷蓄積部を挟んで前記接続切替え部と反対に配置され、
前記リセットトランジスタおよび前記選択トランジスタは、前記第2のフォトダイオードを挟んで前記電荷蓄積部と反対側に、互いに前記第2の方向に並んで配置される、請求項3に記載の撮像装置。 - 前記接続切替え部は、
前記電荷蓄積部と共通化され、前記第1のノードを構成する第1の不純物領域と、
前記第2のノードを構成する第2の不純物領域と、
前記第3のノードを構成する第3の不純物領域と、
前記第1〜第3の不純物領域間を覆うように形成されたゲート電極とを含む、請求項13に記載の撮像装置。 - 撮像装置であって、
第1の方向に沿って配列された複数の画素ユニットと、
前記複数の画素ユニットの少なくとも一部にそれぞれ対応して設けられた複数の第1の切替えトランジスタと、
前記複数の第1の切替えトランジスタの各々を介して連結され、前記第1の方向に延在する複数の連結線とを備え、
各前記画素ユニットは、
1または複数の光電変換素子と、
前記1または複数の光電変換素子の各々で生成された電荷が転送される電荷蓄積部と、
前記電荷蓄積部と前記複数の連結線のいずれかとを接続する第2の切替えトランジスタとを含み、
各前記第1の切替えトランジスタの制御電極は、対応する画素ユニットに設けられた前記第2の切替えトランジスタの制御電極と接続される、撮像装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014244925A JP2016111425A (ja) | 2014-12-03 | 2014-12-03 | 撮像装置 |
US14/946,545 US9641784B2 (en) | 2014-12-03 | 2015-11-19 | Imaging device |
CN201510875573.3A CN105681689A (zh) | 2014-12-03 | 2015-12-01 | 成像装置 |
US15/469,993 US10033954B2 (en) | 2014-12-03 | 2017-03-27 | Reset transistor connection in imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014244925A JP2016111425A (ja) | 2014-12-03 | 2014-12-03 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016111425A true JP2016111425A (ja) | 2016-06-20 |
Family
ID=56095477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014244925A Pending JP2016111425A (ja) | 2014-12-03 | 2014-12-03 | 撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9641784B2 (ja) |
JP (1) | JP2016111425A (ja) |
CN (1) | CN105681689A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018012316A1 (ja) * | 2016-07-15 | 2018-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器 |
JP2019012751A (ja) * | 2017-06-29 | 2019-01-24 | キヤノン株式会社 | 撮像装置、撮像システム、移動体、撮像装置の製造方法 |
US10468460B2 (en) | 2017-04-12 | 2019-11-05 | Samsung Electronics Co., Ltd. | Image sensors |
JP7354315B2 (ja) | 2016-12-09 | 2023-10-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9729809B2 (en) | 2014-07-11 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of semiconductor device or electronic device |
US9818777B2 (en) | 2015-11-12 | 2017-11-14 | Stmicroelectronics (Research & Development) Limited | Hybrid analog-digital pixel implemented in a stacked configuration |
US9936150B2 (en) * | 2016-03-17 | 2018-04-03 | Semiconductor Components Industries, Llc | Image sensors with a rolling shutter scanning mode and high dynamic range |
KR20220077735A (ko) * | 2020-12-02 | 2022-06-09 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서의 픽셀 어레이 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016972A (ja) * | 2007-06-30 | 2009-01-22 | Nikon Corp | 固体撮像素子及び電子カメラ |
JP2014135548A (ja) * | 2013-01-08 | 2014-07-24 | Canon Inc | 撮像装置、撮像システム、および撮像装置の駆動方法。 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3496918B2 (ja) * | 1997-12-26 | 2004-02-16 | キヤノン株式会社 | 固体撮像装置 |
US6977684B1 (en) * | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
JP4082056B2 (ja) * | 2002-03-28 | 2008-04-30 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
US6888122B2 (en) * | 2002-08-29 | 2005-05-03 | Micron Technology, Inc. | High dynamic range cascaded integration pixel cell and method of operation |
CN100362854C (zh) * | 2003-02-13 | 2008-01-16 | 松下电器产业株式会社 | 固体摄像装置、其驱动方法及使用它的照相机 |
KR101105617B1 (ko) * | 2004-02-27 | 2012-01-18 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법 |
JP4553612B2 (ja) * | 2004-03-18 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 撮像素子およびそれを備えた撮像装置 |
JP4282521B2 (ja) * | 2004-03-26 | 2009-06-24 | 株式会社東芝 | 固体撮像装置及び画像処理機能を有する携帯電話機 |
JP4421353B2 (ja) * | 2004-04-01 | 2010-02-24 | 浜松ホトニクス株式会社 | 固体撮像装置 |
JP4794877B2 (ja) * | 2005-03-18 | 2011-10-19 | キヤノン株式会社 | 固体撮像装置及びカメラ |
WO2006109683A1 (ja) * | 2005-04-07 | 2006-10-19 | Tohoku University | 光センサ、固体撮像装置、および固体撮像装置の動作方法 |
US20070035649A1 (en) * | 2005-08-10 | 2007-02-15 | Micron Technology, Inc. | Image pixel reset through dual conversion gain gate |
US7714917B2 (en) * | 2005-08-30 | 2010-05-11 | Aptina Imaging Corporation | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel |
US8184191B2 (en) * | 2006-08-09 | 2012-05-22 | Tohoku University | Optical sensor and solid-state imaging device |
JP4992352B2 (ja) * | 2006-09-11 | 2012-08-08 | ソニー株式会社 | 固体撮像装置 |
JP5153378B2 (ja) * | 2008-02-15 | 2013-02-27 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
JP4618342B2 (ja) * | 2008-05-20 | 2011-01-26 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
CN102057666B (zh) * | 2008-06-10 | 2014-04-02 | 国立大学法人东北大学 | 固体摄像元件 |
US8130302B2 (en) * | 2008-11-07 | 2012-03-06 | Aptina Imaging Corporation | Methods and apparatus providing selective binning of pixel circuits |
JP5241454B2 (ja) * | 2008-12-01 | 2013-07-17 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
JP5029624B2 (ja) * | 2009-01-15 | 2012-09-19 | ソニー株式会社 | 固体撮像装置及び電子機器 |
US8913166B2 (en) * | 2009-01-21 | 2014-12-16 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
JP5267867B2 (ja) | 2009-03-06 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 撮像装置 |
JP5537172B2 (ja) * | 2010-01-28 | 2014-07-02 | ソニー株式会社 | 固体撮像装置及び電子機器 |
JP5538976B2 (ja) * | 2010-03-29 | 2014-07-02 | ソニー株式会社 | 固体撮像素子、撮像装置 |
JP5644177B2 (ja) * | 2010-05-07 | 2014-12-24 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
JP5664175B2 (ja) * | 2010-11-29 | 2015-02-04 | ソニー株式会社 | 固体撮像装置とその駆動方法、及び電子機器 |
JP5885403B2 (ja) * | 2011-06-08 | 2016-03-15 | キヤノン株式会社 | 撮像装置 |
JP6003291B2 (ja) * | 2011-08-22 | 2016-10-05 | ソニー株式会社 | 固体撮像装置及び電子機器 |
JP6004665B2 (ja) * | 2012-02-17 | 2016-10-12 | キヤノン株式会社 | 撮像装置、および撮像システム。 |
JP5995457B2 (ja) * | 2012-02-17 | 2016-09-21 | キヤノン株式会社 | 撮像装置、撮像システム、および撮像装置の駆動方法。 |
JP5994344B2 (ja) * | 2012-04-04 | 2016-09-21 | ソニー株式会社 | 固体撮像装置、電子機器 |
US9247170B2 (en) * | 2012-09-20 | 2016-01-26 | Semiconductor Components Industries, Llc | Triple conversion gain image sensor pixels |
-
2014
- 2014-12-03 JP JP2014244925A patent/JP2016111425A/ja active Pending
-
2015
- 2015-11-19 US US14/946,545 patent/US9641784B2/en not_active Expired - Fee Related
- 2015-12-01 CN CN201510875573.3A patent/CN105681689A/zh active Pending
-
2017
- 2017-03-27 US US15/469,993 patent/US10033954B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016972A (ja) * | 2007-06-30 | 2009-01-22 | Nikon Corp | 固体撮像素子及び電子カメラ |
JP2014135548A (ja) * | 2013-01-08 | 2014-07-24 | Canon Inc | 撮像装置、撮像システム、および撮像装置の駆動方法。 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018012316A1 (ja) * | 2016-07-15 | 2018-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器 |
JPWO2018012316A1 (ja) * | 2016-07-15 | 2019-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器 |
EP3487166A4 (en) * | 2016-07-15 | 2019-05-22 | Sony Semiconductor Solutions Corporation | SEMICONDUCTOR IMAGING ELEMENT, METHOD FOR OPERATING SEMICONDUCTOR IMAGING ELEMENT, IMAGING DEVICE, AND ELECTRONIC DEVICE |
JP7005493B2 (ja) | 2016-07-15 | 2022-01-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器 |
JP7354315B2 (ja) | 2016-12-09 | 2023-10-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
US11812170B2 (en) | 2016-12-09 | 2023-11-07 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and electronic device |
US10468460B2 (en) | 2017-04-12 | 2019-11-05 | Samsung Electronics Co., Ltd. | Image sensors |
JP2019012751A (ja) * | 2017-06-29 | 2019-01-24 | キヤノン株式会社 | 撮像装置、撮像システム、移動体、撮像装置の製造方法 |
JP7171170B2 (ja) | 2017-06-29 | 2022-11-15 | キヤノン株式会社 | 撮像装置、撮像システム、移動体、撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9641784B2 (en) | 2017-05-02 |
US20160165163A1 (en) | 2016-06-09 |
CN105681689A (zh) | 2016-06-15 |
US20170201701A1 (en) | 2017-07-13 |
US10033954B2 (en) | 2018-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9819884B2 (en) | Imaging device | |
US10033954B2 (en) | Reset transistor connection in imaging device | |
JP6754994B2 (ja) | 撮像装置 | |
TWI573463B (zh) | 具有補充電容性耦合節點之影像感測器 | |
CN111885317B (zh) | 固态成像元件及成像装置 | |
US20160112665A1 (en) | Image sensor | |
JP2010212769A (ja) | 撮像装置 | |
CN110933339B (zh) | 固态成像装置 | |
US20230261025A1 (en) | Image sensor and electronic camera | |
US9124836B2 (en) | Image sensor and method of driving the same | |
JP2012227889A (ja) | 固体撮像装置 | |
JP2023072018A (ja) | 撮像素子、及び電子カメラ | |
KR20170038981A (ko) | 이미지 센싱 장치 | |
JP2007019681A (ja) | 固体撮像素子の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190618 |