TWI338897B - Read method of memory device - Google Patents

Description

133-8897 九、發明說明： 本專利申請書主張2007年2月22日所申請之韓國專 利申請案第10-2007-017927號之優先權，在此將其完全併 入參考。 【發明所屬之技術領域】 本發明係關於一種快閃式記憶元件，尤其係一種即使 在單胞臨限電壓已因單胞記憶力特性而偏移時單胞資訊可· 以更精確地讀取之讀取方法。 【先前技術】 NAND快閃式記憶元件包含源極和汲極串接到某一位 元線以形成一排之記憶體單胞。記憶體單胞一般具有堆疊 浮動閘極和控制閘極之電晶體結構。記憶體單胞陣列係直 接在P型基板或N型基板之N型井或P型井中形成。N AND 單胞排的汲極側係透過選擇閘極連接到位元線，而源極側 也係透過選擇閘極連接到電源線。臨近單胞排之記憶體單 胞的控制閘極係在列方向連續地連接，且變成字元線。 NAND快閃式記憶元件的操作說明如下。資料寫入操 作係從最遠的位元線之記憶體單胞開始依序執行。選擇記 憶體單胞的控制閘極被施加高電壓Vpp，在選擇記憶體單 胞的位元線側上之記憶體單胞的控制閘極和選擇閘極被施 加中間電位，及位元線根據資料被施加0 V或中間電位。 若位元線被施加〇 V，則在選擇記憶體單胞的汲極和閘極 之間會產生電位，使得電子注入到浮動閘極。因此，選擇 記億體單胞的臨限電壓會增加。 1338897 : 近年來，爲了進一步改善快閃記憶體的積體程度，已 經完成許多關於在一個記憶體單胞中能夠儲存許多資料位 元的多位元單胞之硏究。此種記憶體單胞稱爲"多階單胞 (Multi Level Cell，MLC)"。相對於MLC，單一位元之記憶 體單胞稱爲 ''單階單胞（Single Level Cell，SLC)〃。 MLC —般具有四種甚或更多種臨限電壓分佈，及對應 臨限電壓分佈之四種甚或更多種的資料儲存狀態。2位元 I 資料位元可以程式化之MLC具有四種資料儲存狀態； [11]，[10]，[00]，和[01]。這些狀態對應MLC的臨限電壓 分佈。 例如，假設記憶體單胞的臨限電壓分佈爲-2.7V或更 低，0 · 3 V 到 0 · 7 V，1 . 3 V 到 1 . 7 V，及 2.3 V 到 2 · 7 V，則狀態 ' [Π]對應- 2.7V或更低，狀態[10]對應0.3V到0.7V，狀態 [〇〇]對應1 .3 V到1 .7V，及狀態[01]對應2.3V到2.7V。換 言之，若MLC的臨限電壓對應四個臨限電壓分佈的其中之 φ 一，則對應狀態[1 1 ]，[ 1 0 ]，[ 0 0 ]，和[0 1 ]其中之一的2位 元資料資訊會被儲存在MLC之中。 如上所述，MLC具有對應可以儲存位元數之2的平方 之臨限電壓分佈。即，能夠儲存m位元之MLC具有2m個 單胞電壓分佈。 MLC之單胞電壓分佈的單胞電壓可以隨儲存週期增加 而偏移。此稱爲"資料記憶力特性〃。即，當資料被儲存， 且然後經過長時間週期讀取時，單胞電壓會偏移，而會造 成讀取錯誤。 133.8897 在資料已被程式化之後，如第1B圖所示，MLCs的起 始臨限電壓分佈在第一時間週期之後已偏移。亦即，臨限 電壓分佈1到N會移爲A臨限電壓分佈1A..,NA。虛線表示 起始電壓分佈。 在A臨限電壓分佈1 a…N a中，讀取操作係根據A讀 取電壓組R 1 A…Rna執行。在A讀取電壓組中，讀取操作係 響應A讀取指令執行。MLC快閃式記憶元件的讀取操作係 習知技術，而且爲了簡化，在此不詳細說明。在此情形下， A讀取電壓組a…RNA被用以當作讀取操作之讀取電壓 組。 第1E圖爲根據本發明第二實施例說明MLC的單胞電 壓和讀取電壓分佈圖。 第1E圖爲在資料已被程式化之後，在第二時間週期之 後的臨限電壓分佈。第二時間週期係在第一時間週期之 後。根據第1 E圖，可以看到起始電壓分佈已經偏移到B 臨限電壓分佈1b…NB。再者，如第1E圖所示，在根據A 讀取電壓組Ri a…RNA執行讀取操作之情形下，在B臨限電 壓分佈1b…NB中，讀取錯誤發生在臨限電壓分佈之區域b 中的錯誤。在此情形下，當有許多單胞分佈在區域b時， 很難使用ECC法執行錯誤校正。因此，在第1E圖中，使 用B讀取電壓組R! B…RNB執行讀取操作。B讀取電壓組 Rib…Rnb具有低於A讀取電壓組R1A...RNA之讀取電壓’以 補償電壓分佈的較大偏移。藉由輸入或起始化B讀取指 令，使用B讀取電壓組執行讀取操作。 -10- 1338897 第1B圖爲MLC的單胞電壓分佈圖； 第1C圖爲說明第1B圖之單胞電壓改變的分佈圖； 第1 D圖爲根據本發明第—實施例之MLC的單胞電壓 和讀取電壓分佈圖： 第1E圖爲根據本發明第二實施例之MLC的單胞電壓 和讀取電壓分佈圖；

第1F圖爲根據本發明第三實施例之MLC的單胞電壓 和讀取電壓分佈圖；及 第2圖爲根據本發明之實施例說明MLC的讀取方法流 程圖。 【主要元件符號說明】

1 00 快 閃 式 記 憶 元 件 110 記 憶 體 單 胞 陣 列 120 頁 面 緩 衝 器 單 元 13 0 Y-解 碼 器 140 X- 解 碼 器 150 控 制 器 -16-

Claims (1)

1338897

曰修正本 第9 6 1 2 4 0 7 5號「記憶元件之讀取方法」專利案 (2010年11月30日修正） 十、申請專利範圍： 1. -種含有多階單胞（Multi Level Cell, MLC)之記憶元件 的讀取方法，該方法包含： 根據使用多個第·讀取電壓之一第一讀取指令，執行 •讀取操作，以讀取記憶體方塊，該記憶體方塊包含許 多頁； 若使用該第-讀取指令執行該讀取操作，造成一第一 錯誤率超過一第一等級，則使用利用多個第二讀取電壓 之一第二讀取指令，執行該讀取操作；及 苦使用該第二讀取指令執行該讀取操作，造成一第二 錯誤率超過一第二等級，則使用利用多個第三讀取電壓 之一第三讀取指令，執行該讀取操作。 2. 如屮請專利範圍第1項之讀取方法，其中該等第一讀取 電壓包含至少三種不同的電壓準位，用以讀取至少三種 不同的M LCs之程式化狀態。 3 .如申請專利範_第2項之讀取方法，其中該等第一讀取 電壓對應於針對該記憶元件所定義之起始讀取電壓，以 及 其中該等第二讀取電壓包含至少三種不同的電壓準 位，用以讀取至少三種不同的M LC s程式化狀態，該等第 二讀取電壓呉有分別低於該等第一讀取電壓之電壓。 4.如申請專利範圍第3項之讀取方法，其中該等第三讀取 1338897 三種 分別 塊的 ，至 憶元 :正， 第一 誤率 第二 Μ的 過給 作之 塊中 電壓包含至少三種不同的電壓準位，用以讀取至少 不同的MLCs之程式化狀態，該等第三讀取電壓具有 低於該等第二讀取電壓之m壓。 5 .如申請專利範圍第1項之讀取方法，其中該記憶體 讀取操作係使用該第一、第二和第三讀取指令執行 少該第二和第三指令係被建構以補償與非揮發性記 件的資料記憶力特性有關之臨限電壓偏移現象。 6. 如申請輿利範削第1項之讀取方法，其更包含錯誤杉 其係藉由使用錯誤校正碼（ECC)法執行。 7. 如申請專利範圍第1項之讀取方法，其中若判定該 錯誤率至少爲處理資料的百分之10，則將該第一錯 視爲超過該第一等級。 8 .如申請專利範圍第7項之讀取方法，其中若判定該 錯誤率至少爲處理資料的百分之1 〇，則將該第二錯 視爲超過該第二等級。 9.如申請專利範圍第1項之讀取方法，還包含： 在執行該第三讀取指令之後，在使用N個預定數 讀取指令執行該讀取操作之後，芯第N個錯誤率超 定等級，則表示該記憶體方塊係失效方塊。 10.如中請專利範圍第〗項之讀取方法，還钽含： 在對該記憶體方塊中所有的頁都執行該讀取操 後，執行-方塊複製操作，以將儲存在該記憶體方 的資料複製到另一記憶體方塊。 Π.如申請專利範圍第1項之讀取方法，其中該第一錯誤率 1338897 係藉由計算具有錯誤之單胞的數μ而判定，其中該第一 等級係處理單胞的西分之1 〇。 I 2 · --·種用於含有多階單胞（M u 11 i L e ν e丨C e 1丨，M L C )之非揮 發性記憶元件之讀取方法，該方法包含： 提供複數個補償的讀取指令，每一個補償的讀取指令 都Μ有讀取電壓，用以補償M LC之臨限電壓分佈的偏移： 使用一第·補償讀取指令執行一讀取操作，以讀取一 記憶體方塊之M LC s，該第一補償讀取捎令具有第一補償 讀取電壓；及 執行一方塊複製操作，以將儲存在該記憶體方塊之資 料複製到另一記憶體方塊。 13.如申請專利範圍第12項之讀取方法，還包含： 判定一錯誤率是否超過給定等級；及 若該錯誤率超過給定等級，則使用一第二補償讀取指 令執行該讀取操作。 1 4 .如申請專利範阐第1 3項之讀取方法，其中該複數個補償 讀取指令之每一者爲有比針對MLCs所定義之起始讀取 電壓更低的電壓。 15.如申請專利範圍第13項之讀取方法，其中該錯誤率係藉 由計算具有錯誤之單胞的數最而判定。 1 6 .如申請專利範閫第1 3項之讀取方法，其中若該錯誤率小 於該給定等級，則使用ECC法執行一錯誤校正。 1 7 .如申請專利範園第1 2項之讀取方法，其中若記憶體方塊 不能使用任何補償讀取指令有效讀取，則該記憶體方塊 1338897 被表示爲失效方塊。 1 8 .如申請專利範圍第1 2項之讀取方法，其中藉由使用在該 複數個補償讀取指令之中包含具有最低電壓準位之補償 讀取電壓的補償讀取指令執行該方塊複製操作。