KR100865830B1 - 메모리 소자의 독출 방법 - Google Patents

메모리 소자의 독출 방법 Download PDF

Info

Publication number
KR100865830B1
KR100865830B1 KR1020070017927A KR20070017927A KR100865830B1 KR 100865830 B1 KR100865830 B1 KR 100865830B1 KR 1020070017927 A KR1020070017927 A KR 1020070017927A KR 20070017927 A KR20070017927 A KR 20070017927A KR 100865830 B1 KR100865830 B1 KR 100865830B1
Authority
KR
South Korea
Prior art keywords
read
error
data
reading
read command
Prior art date
Application number
KR1020070017927A
Other languages
English (en)
Other versions
KR20080078192A (ko
Inventor
왕종현
정준섭
주석진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070017927A priority Critical patent/KR100865830B1/ko
Priority to US11/771,963 priority patent/US7518913B2/en
Priority to TW096124075A priority patent/TWI338897B/zh
Priority to DE102007031027.9A priority patent/DE102007031027B4/de
Priority to JP2007186799A priority patent/JP2008204591A/ja
Priority to CN2007101452769A priority patent/CN101252020B/zh
Publication of KR20080078192A publication Critical patent/KR20080078192A/ko
Application granted granted Critical
Publication of KR100865830B1 publication Critical patent/KR100865830B1/ko
Priority to US12/422,870 priority patent/US7751241B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 소자의 데이터 독출 방법에 관한 것으로, 제 1 독출 명령에 따른 데이터 독출을 수행하는 단계; 상기 독출된 데이터의 에러 보정 여부를 판단하는 단계; 상기 판단결과 에러 보정이 어려운 경우, 제 2 독출 명령에 따른 데이터 독출을 수행하는 단계; 상기 제 2 독출 명령어에 따라 독출된 데이터의 에러 보정 여부를 판단하는 단계; 및 상기 판단결과 에러 보정이 어려운 경우, 제 N (N≥3, 정수)독출 명령에 따른 데이터 독출을 수행하는 단계를 포함한다.
리텐션, retention, ECC, 독출, READ

Description

메모리 소자의 독출 방법{Method of reading a memory device}
도 1a는 멀티 레벨 셀의 셀 전압의 분포도를 나타낸다.
도 1b는 도 1a의 셀 전압변경 분포도이다.
도 1c는 본 발명의 제 1 실시 예에 따른 멀티 레벨 셀의 셀 전압의 분포도 및 독출전압 분포를 나타낸다.
도 1d는 본 발명의 제 2 실시 예에 따른 멀티 레벨 셀의 셀 전압의 분포도 및 독출전압 분포를 나타낸다.
도 1e는 본 발명의 제 3 실시 예에 따른 멀티 레벨 셀의 셀 전압의 분포도 및 독출전압 분포를 나타낸다.
도 2는 본 발명의 실시 예에 따른 멀티 레벨 셀의 독출 방법의 동작 순서도이다.
본 발명은 메모리 소자의 독출 방법에 관한 것으로, 특히 셀 유지 특성에 의해 셀 전압이 이동하는 경우에도 정확하게 셀 정보를 독출할 수 있는 메모리 소자 의 독출 방법에 관한 것이다.
플래시 메모리 소자는 메모리 셀을 그들의 소스, 드레인을 인접하는 것끼리 공용하는 모양으로 직렬 접속하여 하나의 단위로서 비트 선에 접속하는 것이다. 메모리 셀은 통상 플로팅 게이트와 제어 게이트가 적층된 트랜지스터 구조를 갖는다. 메모리 셀 어레이는 P형 기판 또는 N형 기판에 형성된 P형 웰 내에 직접 형성된다. 낸드 셀의 드레인측은 선택 게이트를 통해서 비트 선에 접속되고, 소스측은 역시 선택 게이트를 통해서 소스 선에 접속된다. 메모리 셀의 제어 게이트는 행 방향으로 연속적으로 배치되어 워드선이 된다.
이 낸드 플래시 메모리 소자의 동작은 다음과 같다. 데이터 기입 동작은 비트 선에서 가장 멀리 떨어진 위치의 메모리 셀로부터 차례로 행해진다. 선택된 메모리 셀의 제어 게이트에는 고전압(Vpp)을 인가하고, 그로부터 비트선측에 있는 메모리 셀의 제어 게이트 및 선택 게이트에는 중간 전위를 인가하고, 비트 선에는 데이터에 따라 0V 또는 중간 전위를 부여한다. 비트 선에 0V가 부여되었을 때, 그 전위는 선택 메모리 셀의 드레인까지 전달되어서, 드레인에서 플로팅 게이트에 전자 주입이 생긴다. 이로 인해 그 선택된 메모리 셀의 임계값은 정방향으로 시프트된다.
최근에는 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀에 복수 개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 멀티 레벨 셀(Multi Level Cell; 이하 MLC 라 함)라 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; 이하 SLC 라 함)이라 한다.
MLC는 통상적으로 2 개 이상이 드레솔드 전압분포를 가지며, 이에 대응되는 2개 이상의 데이터 저장 상태들을 가진다. 2비트의 데이터를 프로그램할 수 있는 MLC는 4개의 데이터 저장 상태 즉, [11], [10], [00], 및 [01]을 가진다. 이들의 분포는 각각 MLC의 드레솔드 전압 분포들에 대응된다.
예를 들면, 메모리 셀의 드레솔드 전압분포들이 각각 -2.7V 이하, 0.3V~0.7V, 1.3V~1.7V 및 2.3V~2.7V이라고 가정하면, 상기 [11]은 -2.7V 이하, [10]은 0.3V~0.7V, [00]은 1.3V~1.7V, 그리고 [01]은 2.3V~2.7V에 각각 대응된다. 즉 상기 MLC의 드레솔드 전압이 상기 4가지의 드레솔드 전압 분포들 중 하나에 해당하면, [11], [10], [00], 및 [01]중 그에 해당하는 2 비트의 데이터 정보가 상기 MLC에 저장된다.
상기와 같이 MLC의 셀 전압 분포는 저장할 수 있는 비트의 수에 대해 2의 제곱 개에 해당하는 드레솔드 전압 분포를 가지게 된다. 즉, m 비트를 저장할 수 있는 MLC의 경우
Figure 112007015710230-pat00001
개의 셀 전압 분포를 가진다.
상기한 MLC의 셀 전압 분포는 저장 기간이 증가할수록 셀 전압이 이동하는데, 이를 데이터 리텐션(Retention)특성이라 한다. 즉 장기간 데이터를 저장하고, 프로그램 및 독출이 계속되어 지는 동안 셀 전압이 이동하여 독출에 어려움이 발생할 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 멀티 레벨 셀의 리텐션 특성 에 따른 셀 전압 변경에 맞추어 독출 전압을 변경함으로써 정확한 데이터 독출이 가능하도록 하는 메모리 소자의 독출 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 메모리 소자의 독출 방법은,
멀티 레벨 셀들을 포함하는 메모리 소자의 독출 방법에 있어서,
제 1 독출 명령에 따른 데이터 독출을 수행하는 단계; 상기 독출된 데이터의 에러 보정 여부를 판단하는 단계; 상기 판단결과 에러 보정이 어려운 경우, 제 2 독출 명령에 따른 데이터 독출을 수행하는 단계; 상기 제 2 독출 명령어에 따라 독출된 데이터의 에러 보정 여부를 판단하는 단계; 및 상기 판단결과 에러 보정이 어려운 경우, 제 N (N≥3, 정수)독출 명령에 따른 데이터 독출을 수행하는 단계를 포함한다.
상기 제 1 독출 명령은, 상기 멀티 레벨 셀들이 드레솔드 전압 분포에 대해 각각 정의되는 제 1 독출 전압군에 따른 독출 동작을 수행하도록 하는 것을 특징으로 한다.
상기 제 2 독출 명령은, 상기 멀티 레벨 셀들의 드레솔드 전압 분포에 대해 각각 정의되는 제 2 독출 전압군에 따른 독출 동작을 수행하도록 하는 것을 특징으로 한다.
상기 제 1 독출 전압군은 상기 제 2 독출 전압군보다 높은 전압인 것을 특징으로 한다.
상기 에러 보정은 ECC(Error Correction Code) 방식을 이용하는 것을 특징으로 한다.
상기 에러 보정이 가능한지를 판단하는 것은, 설정된 개수 이상의 에러가 발생했는지 여부에 따르는 것을 특징으로 한다.
상기 제 N 독출 명령에 따라 독출된 데이터의 에러 보정 여부를 판단하는 단계; 및 상기 판단결과, 에러 보정이 어려운 경우, 해당 메모리 블록에 대한 페일 처리를 수행하는 단계를 더 포함한다.
상기 N 독출 명령에 따라 해당 메모리 블록의 모든 데이터를 독출한 이후, 해당 메모리 블록에 저장된 데이터를 다른 메모리 블록으로 카피하는 블록 카피 동작을 실시하는 단계를 포함하는 것을 특징으로 한다.
상기 멀티 레벨 셀들이 드레솔드 전압 분포에 대해 각각 정의되는 제 N 독출 전압군에 따른 독출 동작을 수행하도록 하는 것을 특징으로 한다.
제 2 항 또는 제 3 항 또는 제 9 항 중 어느 한 항에 있어서, 상기 제 1 독출 전압군 > 제 2 독출 전압군 > 제 N 독출 전압군 의 전압 레벨인 것을 특징으로 한다.
상기 에러 보정 여부를 판단하는 것은, 에러가 발생한 셀의 개수를 카운트하여, 설정된 개수 이상인 경우 에러 보정을 할 수 없는 것으로 판단하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 메모리 소자의 독출 방법은,
멀티 레벨 셀들을 포함하는 메모리 소자의 독출 방법에 있어서, 우선순위에 따라 정의된 복수의 독출 명령어 중 하나의 독출 명령을 입력하는 단계; 데이터 독출을 수행할 상기 멀티 레벨 셀의 주소 정보를 입력하는 단계; 상기 입력된 독출 명령에 대하여 저장된 독출 전압군을 로딩하는 단계; 및 상기 로딩된 독출 전압군을 이용하여 데이터 독출을 수행하는 단계를 포함한다.
상기 독출을 수행하여 출력되는 데이터의 에러 보정 여부를 판단하는 단계; 및 상기 판단결과, 상기 에러 보정이 불가능한 경우, 자동으로 다음 순서의 독출 명령어를 수행하는 단계를 더 포함한다.
상기 다수의 독출 명령어는 해당 독출 명령어에 정의되는 독출 전압군의 크기에 따라 우선순위를 부여하는 것을 특징으로 한다.
상기 에러 보정 여부를 판단하는 것은, 에러가 발생한 셀의 개수가 설정된 개수 이상인지 여부를 판단하는 것을 특징으로 한다.
상기 에러 보정은 ECC(Error Correction Code) 방식을 이용하는 것을 특징으로 한다.
상기 다수의 독출 명령어 중, 최하위의 우선순위를 갖는 독출 명령어를 실행한 결과, 에러에 대한 보정을 할 수 없는 경우, 해당 메모리 블록을 페일 처리하는것을 특징으로 한다.
상기 다수의 독출 명령어 중, 최하위의 우선순위를 갖는 독출 명령어를 실행하여 해당 메모리 블록의 모든 데이터를 독출한 이후, 해당 메모리 블록에 저장된 데이터를 다른 메모리 블록으로 카피하는 블록 카피 동작을 실시하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a는 멀티 레벨 셀의 드레솔드 전압의 분포도를 나타낸다.
도 1a를 참조하면, 복수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀은 N개의 드레솔드 전압 분포(1, 2, 3, ... , N)로 나타난다.
0V 이하의 드레솔드 전압 분포는 프로그램이 되지 않은 셀들이고, 제 1 드레솔드 전압 분포(1)는 제 1 검증전압(PV_1)과 제 2 검증전압(PV_2) 사이에 분포하고, 제 1 독출전압(R_1)을 기준으로 하면 프로그램된 셀들로 인식되는 반면에, 제 2 독출전압(R_2)을 기준으로 하면 프로그램되어 있지 않은 셀들로 인식된다.
즉, 제 1 독출전압(R_1)에 의해 독출 동작을 수행하면, 제 1 드레솔드 전압 분포(1)는 프로그램되어 있는 셀들로 인식되어 비트라인에 전류가 흐르지 않게 하며, 제 2 독출전압(R_2)에 대해서는 프로그램되어 있지 않은 셀들로 인식되어 비트라인에 전류가 흐르게 된다.
상기와 같은 방식으로 각각의 드레솔드 전압 분포들은 검증전압(PV)과, 독출전압(R)에 의해 분포를 구분하여 데이터 저장 상태를 판단 할 수 있게 한다.
도 1b는 도 1a의 드레솔드 전압 변경 분포도이다.
도 1b를 참조하면, 리텐션 특성에 의해 도 1a의 드레솔드 전압 분포들이 점 선으로 표시된 상태로 변경됨을 확인할 수 있다. 상기와 같은 드레솔드 전압 분포의 변화가 심화되면, 각각의 독출전압(R_1 내지 R_N)에서의 독출이 어려워 진다.
이를 위하여, 본 발명에서는 리텐션 특성에 따라 드레솔드 전압이 이동하는 것을 적용하여 독출 동작의 전압을 변경하여 데이터 독출을 수행하도록 한다.
즉, 독출 명령을 A 독출 명령, B 독출 명령, C 독출 명령으로 구분하고, 각각의 독출 명령에 따르는 독출 전압군(A 독출 전압군, B 독출 전압군, C 독출 전압군)을 정의하여 메모리 소자의 컨트롤러(미도시)에 저장해 둔다.
그리고 독출 수행에 있어서, 에러 보정이 어려운 상태인 경우 독출 명령을 변경하여 데이터 독출을 수행하도록 하는 알고리즘을 제안한다.
일반적으로 본 발명의 실시 예에 따른 멀티 레벨 셀 플래시 메모리 소자의 경우 독출되는 데이터에 대해 에러 보정을 위한 방법으로 ECC(Error Correction Code) 방식을 이용한다. ECC 방법은 일정 개수 미만의 에러가 발생한 경우 에러 보정을 할 수 있도록 하는 방법으로, 정해진 개수 이상으로 에러가 발생하면 에러를 보정할 수 없다.
따라서 본 발명의 실시 예에서는 ECC 방법으로 에러 보정이 어려운 경우, 즉 정해진 개수 이상으로 에러가 발생한 경우는 독출 전압군을 변경하여 다시 독출을 수행함으로써 에러 보정을 통한 정확한 데이터 독출이 가능하도록 한다.
도 1c는 본 발명의 제 1 실시 예에 따른 멀티 레벨 셀의 드레솔드 전압의 분포도 및 독출 전압 분포를 나타낸다.
도 1c를 참조하면, 도 1a와 같이 정상적이 드레솔드 전압 분포를 가지는 멀 티 레벨 셀이 일정 기간이 지나 이동한 경우를 나타낸 것으로, 각각의 드레솔드 전압 분포(1 내지 N)가 이동하여 A 드레솔드 전압 분포(
Figure 112007015710230-pat00002
)로 나타난다.
상기 A 드레솔드 전압 분포(
Figure 112007015710230-pat00003
)는 A 독출 전압군(
Figure 112007015710230-pat00004
)에 의해 독출을 수행한다. 상기 A 독출 전압군(
Figure 112007015710230-pat00005
)은 A 독출 명령(Read A Command)이 입력된 경우 적용되어 독출 동작을 수행한다. MLC 플래시 메모리 소자의 독출 동작은 이미 공지된 기술이며 이에 대해 자세한 설명은 생략하기로 하며, 다만 독출을 위해 설정되는 독출 전압으로 상기 A 독출 전압군(
Figure 112007015710230-pat00006
)이 적용된다.
도 1d는 본 발명의 제 2 실시 예에 따른 멀티 레벨 셀의 드레솔드 전압의 분포도 및 독출 전압 분포를 나타낸다.
도 1d를 참조하면, 상기 도 1c에 비해 시간적으로 보다 오래된 경우에 대한 드레솔드 전압 분포도라 할 수 있으며, B 드레솔드 전압 분포(
Figure 112007015710230-pat00007
)가 더욱더 많이 이동된 것을 확인할 수 있다. 그리고 도 1d에 나타난 바와 같이 B 드레솔드 전압 분포(
Figure 112007015710230-pat00008
)는 A 독출 전압군(
Figure 112007015710230-pat00009
)을 적용하여 독출을 하는 경우는 드레솔드 전압분 포들 중 영역(b) 부분은 독출 에러가 발생하게 된다. 이때 영역(b)에 분포하는 셀들이 많은 경우에는 ECC 방법으로 에러 보정이 어렵다. 따라서 도 1d에 대해서는 B 독출 전압군(
Figure 112007015710230-pat00010
)에 대한 독출 동작을 수행하도록 한다. 이때 B 독출 전압군(
Figure 112007015710230-pat00011
)은 도 1d에서 보이는 바와 같이 A 독출 전압군(
Figure 112007015710230-pat00012
)에 대해 보다 작은 독출 전압이다. 그리고 B 독출 전압군(
Figure 112007015710230-pat00013
)에 대한 독출 동작을 수행하기 위해서는 B 독출 명령(Read B Command)이 입력되어야 한다.
도 1e는 본 발명의 제 3 실시 예에 따른 멀티 레벨 셀의 드레솔드 전압의 분포도 및 독출 전압 분포를 나타낸다.
도 1e를 참조하면, 상기 도 1d에 비해 시간적으로 보다 오래된 경우에 대한 드레솔드 전압 분포도라 할 수 있으며, C 드레솔드 전압 분포(
Figure 112007015710230-pat00014
)가 더욱더 많이 이동된 것을 확인할 수 있다. 그리고 도 1e에 나타난 바와 같이 C 드레솔드 전압 분포(
Figure 112007015710230-pat00015
)는 B 독출 전압군(
Figure 112007015710230-pat00016
)을 적용하여 독출을 하는 경우는 드레솔드 전압 분포들 중 영역(c) 부분은 독출 에러가 발생하게 된다. 이때 영역(c)에 분포하는 셀들이 많은 경우에는 ECC 방법으로 에러 보정이 어렵다. 따라서 도 1e에 대해서는 C 독출 전압군(
Figure 112007015710230-pat00017
)에 대한 독출 동작을 수행하도록 한다. 이때 C 독출 전압군(
Figure 112007015710230-pat00018
)은 도 1e에서 보이는 바와 같이 B 독출 전압군(
Figure 112007015710230-pat00019
)에 대해 보다 작은 독출 전압이다. 그리고 C 독출 전압군(
Figure 112007015710230-pat00020
)에 대한 독출 동작을 수행하기 위해서는 C 독출 명령(Read C Command)이 입력되어야 한다.
상기 도 1c 내지 도 1e와 같은 드레솔드 전압 이동에 따른 독출 전압의 변경은 사용자가 각각의 셀 상태를 일일이 판단할 수 없기 때문에, 컨트롤러가 자동적으로 A 독출 명령에서 B 독출 명령, 그리고 C 독출 명령으로 변경하여 독출 동작을 수행하도록 해야 한다. 즉, A 독출 명령에 대해 독출동작을 수행하는 경우 ECC 방법의 에러 보정이 불가능하면, B 독출 명령으로 다시 독출을 수행하는 방식을 사용한다.
상기 A 내지 C 독출 명령에 대해 각각의 독출 전압군(A 내지 C)에 대한 독출 전압 정보는 멀티 레벨 셀 플래시 메모리 소자의 특성에 따라 미리 설정되어 컨트 롤러의 동작 명령 수행에 관련되는 저장수단(미도시)에 저장되어 있어야 한다. 상기 저장수단에 독출 명령군을 저장하는 것은 프로그램에 의해 수정이 가능하므로, 별도의 회로 등의 추가 구성이 필요치 않으며, 알고리즘 수정에 의해 간단히 설정할 수 있다.
본 발명의 실시 예에 따른 멀티 레벨 셀 플래시 메모리 소자의 독출 동작을 자세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 멀티 레벨 셀의 독출 방법의 동작 순서도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 멀티 레벨 셀 플래시 메모리 소자의 독출 방법은, 먼저 사용자가 A 독출 명령을 입력하고(S211), 독출을 시작할 주소를 입력한다(S212).
이때, 사용자는 일반적인 독출 명령을 입력하고, 컨트롤러가 자동으로 A 독출 명령으로부터 차례로 동작을 할 수 있으며, 필요에 따라 사용자가 A 독출 명령, B 독출 명령, 또는 C 독출 명령을 입력할 수 있다.
상기 입력된 주소로부터 독출을 수행하는데 있어서, 컨트롤러는 A 독출 전압군(
Figure 112007015710230-pat00021
)을 적용하여 독출을 수행하도록 한다(S213). 독출되는 데이터는 컨트롤러로 출력되며(S214), 출력된 데이터 중 에러가 발생된 데이터는 ECC에 의해 보정을 수행한다. 이때 ECC 보정을 수행하는데 있어서 전체 데이터 중 10% 미만의 에러가 발생된 경우에 대하여 ECC 보정이 가능하며, 10% 이상의 에러가 발생하면 보정할 수 없는 것으로 정의되어 있는 경우, 컨트롤러는 보정을 수행할 에러가 10% 미 만인지를 확인하여 보정 가능 여부를 판단한다(S215).
또한, 에러 보정여부를 판단하는 데는, 컨트롤러가 에러가 발생한 셀을 카운트하고, 카운트 된 에러 발생 셀의 개수가 미리 설정된 개수 이상이 되면 자동적으로 에러 보정을 할 수 없다고 판단하는 것도 가능하다.
에러 보정이 가능한 경우, 블록의 마지막 주소인지를 확인하고(S216), 마지막 주소가 아니면, 다음 주소로 데이터 독출 및 출력을 수행한다(S217, S213, S214).
상기 독출 동작은 일반적으로 입력되는 주소로부터 페이지 단위로 수행되고, 메모리 블록의 마지막 페이지까지의 독출이 완료되면 종료된다. 따라서 상기 단계 S216의 판단결과, 마지막 페이지의 주소인 경우는 독출 동작이 완료된다.
한편, 상기 단계 S215의 판단결과, 에러 보정이 어려운 경우, 즉 10% 이상의 에러가 발생된 경우는 자동적으로 B 독출 명령으로 독출 명령이 변경된다(S221). 이러한 경우는 앞서 설명한 도 1d와 같은 드레솔드 전압 이동에 따른 분포를 가지는 셀이 에러 보정 범위 이상으로 발생되었음을 의미한다. 그리고 B 독출 명령으로 독출을 수행할 주소가 입력되면(S222), B 독출 전압군(
Figure 112007015710230-pat00022
)에 따르는 독출 동작을 수행하여(S223), 데이터를 출력한다(S224).
이때, 상기 B 독출 명령으로 독출 명령이 변경된 이후에 입력되는 주소(단계S222)는 A 독출 명령으로 인해 에러 보정이 어려웠던 페이지의 주소 정보일 수 있다. 즉 컨트롤러는 A 독출 명령에 의해 독출 동작을 수행한 후, 에러 보정이 어려운 페이지의 주소만을 별도로 임시 저장 관리하고, A 독출 명령에 따라 마지막 페 이지의 주소까지 독출이 완료된 이후, 에러 보정이 어려웠던 주소에 대한 B 독출 명령을 실행시킬 수 있다.
또한 페이지 단위로 독출을 수행하던 도중, 임의의 페이지에 대한 에러 보정이 어려우면, B 독출 명령으로 변경을 한 후, 해당 페이지의 주소를 시작 주소로 하여 차례로 나머지 블록의 페이지에 대한 독출을 B 독출 전압군(
Figure 112007015710230-pat00023
)을 적용하여 동작하도록 제어할 수 있다.
일반적인 독출 동작에 따르면, 상기 설명한 방법 중, 두 번째로 설명한 방법을 사용하는 것이 보다 일반적인 방법에 따른다 할 수 있다. 따라서 단계 S222의 주소는, 상기 A 독출 명령에 따라 독출을 수행한 결과, 에러 보정이 어려운 것으로 판단된 페이지의 주소이며, 이후의 데이터 독출은 B 독출 명령에 따라 수행된다.
B 독출 명령에 따라 독출된 데이터가 출력되면, 상기 단계 S215와 마찬가지로, ECC 에러 보정이 가능한지 여부를 판단하여 에러 보정을 수행하고(S225), 에러 보정이 가능한 경우, 에러 보정 후, 마지막 페이지 주소인지를 확인하여 다음 페이지의 독출을 수행한다(S226, S227).
상기 단계 S225의 판단 결과, B 독출 명령에 따라 독출된 데이터에 대해서도 에러 보정이 어려운 경우는 C 독출 명령으로 변경이 된다(S231). 그리고 독출을 시작할 주소 정보가 입력된다(S232).
상기 주소 정보는, 상기 단계 S222에 입력되는 주소 정보와 마찬가지로, B 독출 명령에 따라 에러 보정이 어려운 것으로 판단된 페이지의 주소 정보가 입력된다.
그리고 입력된 주소부터 C 독출 전압군(
Figure 112007015710230-pat00024
)에 따른 독출을 수행하고(S233), 독출된 데이터를 출력한다(S234). 출력된 데이터는 ECC 보정을 수행하는데, 에러 보정이 가능하면, 다음 페이지 주소로 변경하여 C 독출 명령에 따른 독출을 수행한다(S235 내지 S237). 또한, 상기 C 독출 명령에 따라 독출을 수행하여 에러 보정을 한 후에는 해당 메모리 블록에 대한 블록카피를 실행하고(S238) 동작을 종료한다. 이는 C 독출 명령 의해 독출을 수행한 이후에는 더이상의 리텐션으로 인해 셀의 문턱전압이 변경되는 경우, 이에 대한 데이터 복구가 불가능하므로, 이를 미리 방지하기 위해 다른 메모리 블록으로 데이터를 이동하여 보존하기 위함이다.
그러나 C 독출 명령을 수행해도 에러 보정이 불가능하다면, 해당 블록에 대해서는 블록 페일 처리를 한다(S240). 블록 페일이 된 메모리 블록은 더 이상 사용하지 못하도록 하거나, 모든 데이터를 삭제하여 초기화 하는 방법 등을 이용하여 사용하도록 할 수 있다.
데이터 독출 과정에서 일정 수준 이상의 에러 발생이 보고 되면, 이후에 사용자가 독출 명령을 A 독출 명령, B 독출 명령 또는 C 독출 명령으로 구분하여 입력함으로써 독출 시간을 줄이는 것도 가능하다. 그리고 B 독출 명령이 입력되면, 독출을 수행하고 에러 보정이 어려운 것으로 판단되는 경우, 자동적으로 다음 순서의 C 독출 명령을 실행하도록 한다.
또한 본 발명의 실시 예에 따라 첫번째(1st) 독출 명령으로부터 M(M≥2, 정수) 번째의 독출 명령을 구분하여 각각의 독출 명령에 대한 독출 전압군을 설정함으로써 M 번의 독출 동작을 통해 보다 정확한 데이터 독출이 가능하고, 마지막 M 번째의 독출 명령을 수행한 이후에 메모리 블록 카피를 실행하여 다음번에 발생할 수 있는 에러를 줄일 수 있다.
또한 앞서 언급한 바와 같이, 각각의 독출 명령에 따른 독출 전압군은 컨트롤러에 정보화 되어 저장되어 있으며, 상기 도 2에 따른 동작 순서에 따른 독출동작 방법에 대한 알고리즘이 프로그램화되어 저장된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 메모리 소자의 독출 방법은 리텐션 특성에 의해 셀 드레솔드 전압이 변경되는 경우에도, 독출 전압을 변경함으로써 정확한 데이터 독출이 가능하다.

Claims (18)

  1. 멀티 레벨 셀들을 포함하는 메모리 소자의 독출 방법에 있어서,
    제 1 독출 명령에 따른 데이터 독출을 수행하는 단계;
    상기 독출된 데이터의 에러 보정 여부를 판단하는 단계;
    상기 판단결과 에러 보정이 어려운 경우, 제 2 독출 명령에 따른 데이터 독출을 수행하는 단계;
    상기 제 2 독출 명령어에 따라 독출된 데이터의 에러 보정 여부를 판단하는 단계; 및
    상기 판단결과 에러 보정이 어려운 경우, 제 N (N≥3, 정수)독출 명령에 따른 데이터 독출을 수행하는 단계
    를 포함하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  2. 제 1항에 있어서,
    상기 제 1 독출 명령은,
    상기 멀티 레벨 셀들이 드레솔드 전압 분포에 대해 각각 정의되는 제 1 독출 전압군에 따른 독출 동작을 수행하도록 하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  3. 제 1항에 있어서,
    상기 제 2 독출 명령은,
    상기 멀티 레벨 셀들의 드레솔드 전압 분포에 대해 각각 정의되는 제 2 독출 전압군에 따른 독출 동작을 수행하도록 하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 제 1 독출 전압군은 상기 제 2 독출 전압군보다 높은 전압인 것을 특징으로 하는 메모리 소자의 독출 방법.
  5. 제 1항에 있어서,
    상기 에러 보정은 ECC(Error Correction Code) 방식을 이용하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  6. 제 1항에 있어서,
    상기 에러 보정이 가능한지를 판단하는 것은,
    설정된 개수 이상의 에러가 발생했는지 여부에 따르는 것을 특징으로 하는 메모리 소자의 독출 방법.
  7. 제 1 항에 있어서,
    상기 제 N 독출 명령에 따라 독출된 데이터의 에러 보정 여부를 판단하는 단 계; 및
    상기 판단결과, 에러 보정이 어려운 경우, 해당 메모리 블록에 대한 페일 처리를 수행하는 단계를 더 포함하는 메모리 소자의 독출 방법.
  8. 제 1항에 있어서,
    상기 N 독출 명령에 따라 해당 메모리 블록의 모든 데이터를 독출한 이후, 해당 메모리 블록에 저장된 데이터를 다른 메모리 블록으로 카피하는 블록 카피 동작을 실시하는 단계를 포함하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  9. 제 1항에 있어서,
    상기 제 N 독출 명령을 실행하는데 있어서,
    상기 멀티 레벨 셀들이 드레솔드 전압 분포에 대해 각각 정의되는 제 N 독출 전압군에 따른 독출 동작을 수행하도록 하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  10. 제 2 항 또는 제 3 항 또는 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 독출 전압군 > 제 2 독출 전압군 > 제 N 독출 전압군 의 전압 레벨인 것을 특징으로 하는 메모리 소자의 독출 방법.
  11. 제 1 항에 있어서,
    상기 에러 보정 여부를 판단하는 것은,
    에러가 발생한 셀의 개수를 카운트하여, 설정된 개수 이상인 경우 에러 보정을 할 수 없는 것으로 판단하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  12. 멀티 레벨 셀들을 포함하는 메모리 소자의 독출 방법에 있어서,
    우선순위에 따라 정의된 복수의 독출 명령어 중 하나의 독출 명령을 입력하는 단계;
    데이터 독출을 수행할 상기 멀티 레벨 셀의 주소 정보를 입력하는 단계;
    상기 입력된 독출 명령에 대하여 저장된 독출 전압군을 로딩하는 단계; 및
    상기 로딩된 독출 전압군을 이용하여 데이터 독출을 수행하는 단계
    를 포함하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  13. 제 12 항에 있어서,
    상기 독출을 수행하여 출력되는 데이터의 에러 보정 여부를 판단하는 단계; 및
    상기 판단결과, 상기 에러 보정이 불가능한 경우, 자동으로 다음 순서의 독출 명령어를 수행하는 단계를 더 포함하는 메모리 소자의 독출 방법.
  14. 제 13 항에 있어서,
    상기 다수의 독출 명령어는 해당 독출 명령어에 정의되는 독출 전압군의 크 기에 따라 우선순위를 부여하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  15. 제 13 항에 있어서,
    상기 에러 보정 여부를 판단하는 것은,
    에러가 발생한 셀의 개수가 설정된 개수 이상인지 여부를 판단하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  16. 제 13항에 있어서,
    상기 에러 보정은 ECC(Error Correction Code) 방식을 이용하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  17. 제 12항에 있어서,
    상기 다수의 독출 명령어 중, 최하위의 우선순위를 갖는 독출 명령어를 실행한 결과, 에러에 대한 보정을 할 수 없는 경우, 해당 메모리 블록을 페일 처리하는 것을 특징으로 하는 메모리 소자의 독출 방법.
  18. 제 12항에 있어서,
    상기 다수의 독출 명령어 중, 최하위의 우선순위를 갖는 독출 명령어를 실행하여 해당 메모리 블록의 모든 데이터를 독출한 이후, 해당 메모리 블록에 저장된 데이터를 다른 메모리 블록으로 카피하는 블록 카피 동작을 실시하는 단계를 포함 하는 것을 특징으로 하는 메모리 소자의 독출 방법.
KR1020070017927A 2007-02-22 2007-02-22 메모리 소자의 독출 방법 KR100865830B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070017927A KR100865830B1 (ko) 2007-02-22 2007-02-22 메모리 소자의 독출 방법
US11/771,963 US7518913B2 (en) 2007-02-22 2007-06-29 Read method of memory device
TW096124075A TWI338897B (en) 2007-02-22 2007-07-03 Read method of memory device
DE102007031027.9A DE102007031027B4 (de) 2007-02-22 2007-07-04 Leseverfahren einer Speichervorrichtung
JP2007186799A JP2008204591A (ja) 2007-02-22 2007-07-18 メモリ素子の読み出し方法
CN2007101452769A CN101252020B (zh) 2007-02-22 2007-08-17 存储器件的读取方法
US12/422,870 US7751241B2 (en) 2007-02-22 2009-04-13 Read method of memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070017927A KR100865830B1 (ko) 2007-02-22 2007-02-22 메모리 소자의 독출 방법

Publications (2)

Publication Number Publication Date
KR20080078192A KR20080078192A (ko) 2008-08-27
KR100865830B1 true KR100865830B1 (ko) 2008-10-28

Family

ID=39670216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070017927A KR100865830B1 (ko) 2007-02-22 2007-02-22 메모리 소자의 독출 방법

Country Status (6)

Country Link
US (2) US7518913B2 (ko)
JP (1) JP2008204591A (ko)
KR (1) KR100865830B1 (ko)
CN (1) CN101252020B (ko)
DE (1) DE102007031027B4 (ko)
TW (1) TWI338897B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504896B2 (en) 2009-06-30 2013-08-06 Hynix Semiconductor Inc. Method of operating nonvolatile memory device and nonvolatile memory device for implementing the same
US8737128B2 (en) 2012-08-29 2014-05-27 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
KR101406279B1 (ko) * 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
KR101515122B1 (ko) * 2008-02-15 2015-04-27 삼성전자주식회사 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치
KR101360133B1 (ko) * 2008-03-14 2014-02-11 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US8291297B2 (en) * 2008-12-18 2012-10-16 Intel Corporation Data error recovery in non-volatile memory
US7848152B1 (en) * 2009-05-12 2010-12-07 Skymedi Corporation Method and system for adaptively finding reference voltages for reading data from a MLC flash memory
KR101586046B1 (ko) * 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
US8407564B2 (en) * 2009-07-15 2013-03-26 Intel Corporation Prediction and cancellation of systematic noise sources in non-volatile memory
KR20120059506A (ko) * 2009-08-25 2012-06-08 샌디스크 아이엘 엘티디 플래시 저장 디바이스로의 데이터 복원
TW201108235A (en) 2009-08-31 2011-03-01 Sandisk Il Ltd Preloading data into a flash storage device
US8627175B2 (en) 2010-09-27 2014-01-07 Seagate Technology Llc Opportunistic decoding in memory systems
US8243511B2 (en) 2010-09-27 2012-08-14 Seagate Technology Llc Reuse of information from memory read operations
CN102543196B (zh) * 2010-12-14 2015-06-17 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
CN102693758B (zh) * 2011-03-22 2015-05-06 群联电子股份有限公司 数据读取方法、存储器储存装置及其存储器控制器
US8713380B2 (en) * 2011-05-03 2014-04-29 SanDisk Technologies, Inc. Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
KR101939234B1 (ko) 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US8869009B2 (en) * 2013-02-11 2014-10-21 Apple Inc. Read commands specifying error performance
US9224449B2 (en) * 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
KR102081415B1 (ko) * 2013-03-15 2020-02-25 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
CN104681089A (zh) * 2013-11-26 2015-06-03 旺宏电子股份有限公司 复原多个存储单元的阵列的方法、电子装置及控制器
CN104952486B (zh) * 2014-03-25 2019-10-25 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
TWI492234B (zh) 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
KR20160073834A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템 동작 방법
CN105761754B (zh) * 2014-12-19 2020-01-07 群联电子股份有限公司 存储单元编程方法、存储器控制电路单元与存储装置
US10503431B2 (en) * 2014-12-22 2019-12-10 Sandisk Technologies Llc Trade-off adjustments of memory parameters based on memory wear or data retention
US9542269B1 (en) * 2015-06-29 2017-01-10 SK Hynix Inc. Controller controlling semiconductor memory device and operating method thereof
US10133627B2 (en) * 2015-12-11 2018-11-20 SK Hynix Inc. Memory device controller with mirrored command and operating method thereof
US10096366B2 (en) 2016-01-28 2018-10-09 Toshiba Memory Corporation Memory system including multi-plane flash memory and controller
KR102407571B1 (ko) * 2017-12-20 2022-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
TWI681393B (zh) * 2019-01-07 2020-01-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
TWI697006B (zh) * 2019-05-09 2020-06-21 點序科技股份有限公司 快閃記憶體管理方法及快閃記憶體
CN113421601B (zh) * 2021-06-29 2022-11-04 长江存储科技有限责任公司 闪存存储器的操作方法以及闪存存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139092A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 不揮発性半導体記憶装置
JP2000182386A (ja) 1998-12-17 2000-06-30 Fujitsu Ltd 不揮発性半導体記憶装置
KR20070019575A (ko) * 2005-08-12 2007-02-15 가부시끼가이샤 도시바 데이터의 파괴를 방지하는 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
KR100719380B1 (ko) * 2006-03-31 2007-05-18 삼성전자주식회사 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US7817469B2 (en) 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
KR20070017927A (ko) 2006-10-11 2007-02-13 김명수 발광다이오드형 백라이트 광고 간판
KR100889782B1 (ko) * 2006-10-19 2009-03-20 삼성전자주식회사 워드 라인 디스차지 유닛을 구비한 플래시 메모리 장치 및그것의 데이터 읽기 방법
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139092A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 不揮発性半導体記憶装置
JP2000182386A (ja) 1998-12-17 2000-06-30 Fujitsu Ltd 不揮発性半導体記憶装置
KR20070019575A (ko) * 2005-08-12 2007-02-15 가부시끼가이샤 도시바 데이터의 파괴를 방지하는 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504896B2 (en) 2009-06-30 2013-08-06 Hynix Semiconductor Inc. Method of operating nonvolatile memory device and nonvolatile memory device for implementing the same
US8737128B2 (en) 2012-08-29 2014-05-27 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
US20090201727A1 (en) 2009-08-13
TWI338897B (en) 2011-03-11
DE102007031027B4 (de) 2016-11-24
CN101252020B (zh) 2011-05-11
JP2008204591A (ja) 2008-09-04
US7751241B2 (en) 2010-07-06
TW200836197A (en) 2008-09-01
KR20080078192A (ko) 2008-08-27
US7518913B2 (en) 2009-04-14
CN101252020A (zh) 2008-08-27
DE102007031027A1 (de) 2008-09-04
US20080205136A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
KR100865830B1 (ko) 메모리 소자의 독출 방법
US10490286B2 (en) Electrically-rewritable nonvolatile semiconductor memory device
US11238925B2 (en) Semiconductor memory device and memory system
US7525839B2 (en) Semiconductor memory device capable of correcting a read level properly
US9037929B2 (en) Semiconductor memory device and method of operating the same
US8593882B2 (en) Semiconductor memory device and method of erasing the same
CN1855304B (zh) 集成电路器件、闪存阵列和操作闪存器件的方法
JP4746658B2 (ja) 半導体記憶システム
US8964467B1 (en) Systems and methods for partial page programming of multi level cells
US20080084746A1 (en) Non-volatile memory device adapted to reduce coupling effect between storage elements and related methods
US8264883B2 (en) Semiconductor memory device and method of reading the same
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
US7796438B2 (en) Flash memory device and method of programming the same
CN109716282B (zh) 用于编程存储器***的方法
US7724576B2 (en) Soft programming method of non-volatile memory device
JP2010218637A (ja) 半導体記憶装置およびその制御方法
US8050103B2 (en) Method of programming nonvolatile memory device
US9349481B2 (en) Semiconductor memory device and method of operating the same
US11978515B2 (en) Semiconductor memory device and reading method
KR20100086193A (ko) 반도체 메모리 소자의 독출 방법
KR20080090772A (ko) 반도체 플래시 메모리 장치의 구동방법
KR20090056780A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100089507A (ko) 플래시 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 11