TWI697006B - 快閃記憶體管理方法及快閃記憶體 - Google Patents

快閃記憶體管理方法及快閃記憶體 Download PDF

Info

Publication number
TWI697006B
TWI697006B TW108116111A TW108116111A TWI697006B TW I697006 B TWI697006 B TW I697006B TW 108116111 A TW108116111 A TW 108116111A TW 108116111 A TW108116111 A TW 108116111A TW I697006 B TWI697006 B TW I697006B
Authority
TW
Taiwan
Prior art keywords
block
page
error correction
correction code
swap
Prior art date
Application number
TW108116111A
Other languages
English (en)
Other versions
TW202042246A (zh
Inventor
尤冠几
許智宏
Original Assignee
點序科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 點序科技股份有限公司 filed Critical 點序科技股份有限公司
Priority to TW108116111A priority Critical patent/TWI697006B/zh
Priority to CN201910619159.4A priority patent/CN111916141B/zh
Application granted granted Critical
Publication of TWI697006B publication Critical patent/TWI697006B/zh
Publication of TW202042246A publication Critical patent/TW202042246A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本揭露提出一種快閃記憶體管理方法及快閃記憶體。快閃記憶體管理方法包括：接收第一讀取指令以讀取第一區塊的第一頁面，其中第一區塊對應單階儲存模式；當第一區塊為資料區塊，且第一頁面的錯誤更正碼值大於第一門檻值時，對第一區塊與交換區塊進行交換操作；以及當第一區塊為系統區塊，且第一區塊的讀取次數大於第二門檻值或第一頁面的錯誤更正碼值大於第三門檻值時，對第一區塊與交換區塊進行交換操作。

Description

快閃記憶體管理方法及快閃記憶體
本揭露是有關於一種快閃記憶體管理方法及快閃記憶體，且特別是有關於一種處理讀取干擾的快閃記憶體管理方法及快閃記憶體。
當快閃記憶體的頁面被讀取一定次數時，被讀取頁面的錯誤更正碼(Error Correction Code，ECC)值會逐漸增加，且這些頁面的附近頁面也會發生相同情況。這是因為在經過大量的讀取週期之後，快閃記憶體的記憶胞可能被軟程式化(soft programmed)成其他狀態而導致儲存資料的錯誤。上述問題又稱為讀取干擾。因此，如何處理快閃記憶體的讀取干擾是本領域技術人員應致力的目標。
本揭露提供一種快閃記憶體管理方法及快閃記憶體，能處理快閃記憶體的讀取干擾問題。
本揭露提出一種快閃記憶體管理方法及快閃記憶體。快閃記憶體管理方法包括：接收第一讀取指令以讀取第一區塊的第一頁面，其中第一區塊對應單階儲存模式；當第一區塊為資料區塊，且第一頁面的錯誤更正碼值大於第一門檻值時，對第一區塊與交換區塊進行交換操作；以及當第一區塊為系統區塊，且第一區塊的讀取次數大於第二門檻值或第一頁面的錯誤更正碼值大於第三門檻值時，對第一區塊與交換區塊進行交換操作。
本揭露提出一種快閃記憶體，包括：記憶胞模組，包括多個實體區塊，各實體區塊包括多個實體頁面；以及控制器，耦接記憶胞模組。上述控制器接收第一讀取指令以讀取第一區塊的第一頁面，其中第一區塊對應單階儲存模式；當第一區塊為資料區塊，且第一頁面的錯誤更正碼值大於第一門檻值時，對第一區塊與交換區塊進行交換操作；以及當第一區塊為系統區塊，且第一區塊的讀取次數大於第二門檻值或第一頁面的錯誤更正碼值大於第三門檻值時，對第一區塊與交換區塊進行交換操作。
基於上述，本揭露的快閃記憶體管理方法及快閃記憶體會讀取單階儲存模式的第一區塊的第一頁面。當第一區塊為資料區塊且第一頁面的錯誤更正碼值大於第一門檻值時則對第一區塊進行交換操作。當第一區塊為系統區塊，且第一區塊的讀取次數大於第二門檻值或第一頁面的錯誤更正碼值大於第三門檻值時，對第一區塊進行交換操作。如此可避免因頁面讀取次數增加而造成讀取干擾。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為根據本揭露一實施例的快閃記憶體的方塊圖。
請參照圖1，本揭露一實施例的快閃記憶體100包括控制器110及耦接到控制器110的記憶胞模組120。控制器110可針對記憶胞模組120執行管理操作。記憶胞模組120包括多個實體區塊，且每個實體區塊包括多個實體頁面。大部分的實體區塊用以儲存一般資料，又稱為資料區塊。少數實體區塊用以儲存頁面映射表等系統資料，又稱為系統區塊。上述區塊又可分為單階儲存模式區塊(Single Level Cell block，SLC block)及三階儲存模式區塊(Triple Level Cell block，TLC block)。
在一實施例中，當控制器110接收第一讀取指令以讀取單階儲存模式的第一區塊的第一頁面時，控制器110會先判斷第一區塊為資料區塊或系統區塊。當第一區塊為資料區塊時，控制器110會進一步判斷第一頁面的錯誤更正碼值(例如，錯誤位元數)是否大於第一門檻值(例如，最大錯誤位元數的百分之70)。當第一頁面的錯誤更正碼值大於第一門檻值時，控制器110對第一區塊與交換區塊進行交換操作(例如，將第一區塊資料交換到一個被抹除的新區塊)。當第一區塊為系統區塊(即，第一區塊儲存頁面映射表資訊)時，控制器110進一步判斷第一區塊的讀取次數是否大於第二門檻值或第一頁面的錯誤更正碼值是否大於第三門檻值。當第一區塊的讀取次數大於第二門檻值或第一頁面的錯誤更正碼值大於第三門檻值(例如，100個錯誤位元數)時，控制器110對第一區塊與交換區塊進行交換操作(例如，將第一區塊資料交換到一個被抹除的新區塊)。
在一實施例中，當控制器110接收第二讀取指令以讀取三階儲存模式的第二區塊的第二頁面且第二頁面的錯誤更正碼檢查失敗時，控制器110對第二頁面進行重讀取(re-read)操作並判斷第二頁面是否通過錯誤更正碼檢查。若第二頁面在重讀取操作後通過錯誤更正碼檢查，且第二頁面的錯誤更正碼值大於第四門檻值(例如，200個錯誤位元數)，則控制器110對第二區塊與交換區塊進行交換操作。若第二頁面在重讀取操作後沒通過錯誤更正碼檢查，則控制器110對第二頁面進行重試(retry)操作並判斷重試操作後的第二頁面是否通過錯誤更正碼檢查。若重試操作後的第二頁面通過錯誤更正碼檢查，則控制器110對第二區塊與交換區塊進行交換操作(例如，將第二區塊交換到快取合併線(cache merge line))。值得注意的是，重試操作包括變更第二頁面的讀取電壓並以變更後的讀取電壓來讀取第二頁面。
由於三階儲存模式的區塊的頁面數比單階儲存模式的區塊的頁面數多，控制器110會花較多時間進行三階儲存模式的區塊交換操作。因此，當有其他區塊(例如，對應三階儲存模式的第三區塊)正在進行交換操作時，控制器110可將第二區塊先傳送到佇列等待，並在第三區塊完成交換操作之後再進行第二區塊的交換操作。在一實施例中，控制器110可優先執行佇列中區塊的重要頁面的交換操作。重要頁面例如是上述第二頁面及同區塊中頁面索引值在第二頁面的前後預定範圍內的頁面(即，第二頁面的鄰居頁面)。在另一實施例中，系統區塊可有最高的交換優先權，資料區塊可有次高的交換優先權，而三階儲存模式區塊有最低的交換優先權。在另一實施例中，當三階儲存模式區塊進行交換操作時，產生系統區塊或資料區塊的交換操作，則三階儲存模式區塊中的重要頁面交換完畢後，可先在佇列中等待系統區塊或資料區塊的交換操作完畢之後，及/或佇列中其他三階儲存模式區塊的重要頁面交換完畢後，再進行重要頁面以外的剩餘頁面的交換操作。
另外，當重試操作後的第二頁面通過錯誤更正碼檢查代表控制器110已可獲得正確的第二頁面的資料。因此，控制器110可在第二區塊與交換區塊的交換操作之前，提前對第二頁面進行交換操作，也就是在重試操作後的第二頁面通過錯誤更正碼檢查後馬上對第二頁面進行交換操作。上述交換操作都在第一讀取指令或第二讀取指令結束之前開始進行。
值得注意的是，雖然在上文中說明了第二區塊屬於三階儲存模式，但本揭露不限於此。在另一實施例中，第二區塊也可屬於非單階儲存模式的多階儲存模式(Multiple Level Cell，MLC)或四階儲存模式(Quad Level Cell，QLC)。
圖2為根據本揭露一實施例的快閃記憶體管理方法讀取SLC(單階記憶胞)區塊的流程圖。
請參照圖2，在步驟S201中，讀取快閃記憶體的單階儲存模式區塊的第一頁面。
在步驟S202中，讀取區塊為資料區塊。
在步驟S203中，判斷第一頁面的錯誤更正碼值是否大於第一門檻值。
若第一頁面的錯誤更正碼值大於第一門檻值，在步驟S204中，對區塊進行交換操作，並在步驟S205中，結束流程。若第一頁面的錯誤更正碼值不大於第一門檻值，在步驟S205中，結束流程。
在步驟S206中，讀取區塊為系統區塊。
在步驟S207中，判斷區塊的讀取次數是否大於第二門檻值或第一頁面的錯誤更正碼值是否大於第三門檻值。若區塊的讀取次數大於第二門檻值或第一頁面的錯誤更正碼值大於第三門檻值，在步驟S204中，對區塊進行交換操作，並在步驟S205中，結束流程。若區塊的讀取次數不大於第二門檻值且第一頁面的錯誤更正碼值不大於第三門檻值，在步驟S205中，結束流程。
圖3為根據本揭露一實施例的快閃記憶體管理方法讀取TLC(三階記憶胞)區塊的流程圖。
請參照圖3，在步驟S301中，讀取快閃記憶體的三階儲存模式區塊的第二頁面。
在步驟S302中，當第二頁面的錯誤更正碼檢查失敗時，對第二頁面進行重讀取操作。
在步驟S303中，判斷第二頁面是否通過錯誤更正碼檢查。
若第二頁面在重讀取操作後通過錯誤更正碼檢查，在步驟S304中，判斷第二頁面的錯誤更正碼值是否大於第四門檻值。
若第二頁面的錯誤更正碼值大於第四門檻值，在步驟S305中，對第二區塊與交換區塊進行交換操作，並在步驟S306中，結束流程。
若第二頁面的錯誤更正碼值不大於第四門檻值，在步驟S306中，結束流程。
若第二頁面在重讀取操作後沒通過錯誤更正碼檢查，在步驟S307中，對第二頁面進行重試操作。接著在步驟S308中，判斷重試操作後的第二頁面是否通過錯誤更正碼檢查。
若重試操作後的第二頁面通過錯誤更正碼檢查，在步驟S305中，對第二區塊與交換區塊進行交換操作。
若重試操作後的第二頁面沒通過錯誤更正碼檢查，在步驟S306中，結束流程。
圖4為根據本揭露一實施例的區塊交換順序的流程圖。
請參照圖4，在步驟S401中，根據區塊類型判斷需要交換的區塊的優先權。
在步驟S402中，SLC系統區塊有最高優先權。
在步驟S403中，SLC資料區塊有次高優先權。
在步驟S404中，TLC區塊有最低優先權。
在步驟S405中，從具有最高優先權的區塊開始進行區塊交換操作。
綜上所述，本揭露的快閃記憶體管理方法及快閃記憶體會讀取單階儲存模式的第一區塊的第一頁面。當第一區塊為資料區塊且第一頁面的錯誤更正碼值大於第一門檻值時則對第一區塊進行交換操作。當第一區塊為系統區塊，且第一區塊的讀取次數大於第二門檻值或第一頁面的錯誤更正碼值大於第三門檻值時，對第一區塊進行交換操作。本揭露的快閃記憶體管理方法及快閃記憶體還會讀取三階儲存模式的第二區塊的第二頁面。當第二頁面的錯誤更正碼值大於第四門檻值或重試操作後的第二頁面通過錯誤更正碼檢查，對第二區塊與交換區塊進行交換操作。如此一來，可避免因頁面讀取次數增加而造成讀取干擾。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100:快閃記憶體 110:控制器 120:記憶胞模組 S201~S207:讀取SLC區塊的步驟 S301~S308:讀取TLC區塊的步驟 S401~S405:區塊交換順序的步驟
圖1為根據本揭露一實施例的快閃記憶體的方塊圖。 圖2為根據本揭露一實施例的快閃記憶體管理方法讀取SLC區塊的流程圖。 圖3為根據本揭露一實施例的快閃記憶體管理方法讀取TLC區塊的流程圖。 圖4為根據本揭露一實施例的區塊交換順序的流程圖。
S201~S207:讀取SLC區塊的步驟

Claims (10)

  1. 一種快閃記憶體管理方法，包括：接收一第一讀取指令以讀取一第一區塊的一第一頁面，其中該第一區塊對應一單階儲存模式；當該第一區塊為一資料區塊，且該第一頁面的一錯誤更正碼(Error Correction Code，ECC)值大於一第一門檻值時，對該第一區塊與一交換區塊進行一交換操作；以及當該第一區塊為一系統區塊，且該第一區塊的一讀取次數大於一第二門檻值或該第一頁面的該錯誤更正碼值大於一第三門檻值時，對該第一區塊與該交換區塊進行該交換操作。
  2. 如申請專利範圍第1項所述的快閃記憶體管理方法，更包括：接收一第二讀取指令以讀取一第二區塊的一第二頁面，其中該第二區塊對應一三階儲存模式；當該第二頁面的一錯誤更正碼檢查失敗時，對該第二頁面進行一重讀取(re-read)操作並判斷該第二頁面是否通過該錯誤更正碼檢查；若該第二頁面在該重讀取操作後通過該錯誤更正碼檢查，且該第二頁面的該錯誤更正碼值大於一第四門檻值，對該第二區塊與該交換區塊進行該交換操作；以及若該第二頁面在該重讀取操作後沒通過該錯誤更正碼檢查， 對該第二頁面進行一重試(retry)操作並判斷該第二頁面是否通過該錯誤更正碼檢查，若該重試操作後的該第二頁面通過該錯誤更正碼檢查，對該第二區塊與該交換區塊進行該交換操作，其中該重試操作包括變更該第二頁面的讀取電壓並以變更後的讀取電壓來讀取該第二頁面。
  3. 如申請專利範圍第2項所述的快閃記憶體管理方法，更包括：當對應該三階儲存模式的一第三區塊正在進行該交換操作時，將該第二區塊傳送到一佇列，並在該第三區塊完成該交換操作之後進行該第二區塊的該交換操作。
  4. 如申請專利範圍第2項所述的快閃記憶體管理方法，更包括：當該重試操作後的該第二頁面通過該錯誤更正碼檢查時，在該第二區塊與該交換區塊的該交換操作之前，對該第二頁面進行該交換操作。
  5. 如申請專利範圍第2項所述的快閃記憶體管理方法，其中該交換操作在該第一讀取指令或該第二讀取指令結束之前開始進行。
  6. 一種快閃記憶體，包括：一記憶胞模組，包括多個實體區塊，各該實體區塊包括多個實體頁面；以及一控制器，耦接該記憶胞模組，其中該控制器接收一第一讀取指令以讀取一第一區塊的一第一頁面，其中該第一區塊對應一單階儲存模式； 當該第一區塊為一資料區塊，且該第一頁面的一錯誤更正碼值大於一第一門檻值時，對該第一區塊與一交換區塊進行一交換操作；以及當該第一區塊為一系統區塊，且該第一區塊的一讀取次數大於一第二門檻值或該第一頁面的該錯誤更正碼值大於一第三門檻值時，對該第一區塊與該交換區塊進行該交換操作。
  7. 如申請專利範圍第6項所述的快閃記憶體，其中該控制器接收一第二讀取指令以讀取一第二區塊的一第二頁面，其中該第二區塊對應一三階儲存模式；當該第二頁面的一錯誤更正碼檢查失敗時，該控制器對該第二頁面進行一重讀取操作並判斷該第二頁面是否通過該錯誤更正碼檢查；若該第二頁面在該重讀取操作後通過該錯誤更正碼檢查，且該第二頁面的該錯誤更正碼值大於一第四門檻值，該控制器對該第二區塊與該交換區塊進行該交換操作；以及若該第二頁面在該重讀取操作後沒通過該錯誤更正碼檢查，該控制器對該第二頁面進行一重試操作並判斷該第二頁面是否通過該錯誤更正碼檢查，若該重試操作後的該第二頁面通過該錯誤更正碼檢查，該控制器對該第二區塊與該交換區塊進行該交換操作，其中該重試操作包括變更該第二頁面的讀取電壓並以變更後的讀取電壓來讀取該第二頁面。
  8. 如申請專利範圍第7項所述的快閃記憶體，其中該控制器當對應該三階儲存模式的一第三區塊正在進行該交換操作時，將該第二區塊傳送到一佇列，並在該第三區塊完成該交換操作之後進行該第二區塊的該交換操作。
  9. 如申請專利範圍第7項所述的快閃記憶體，其中該控制器當該重試操作後的該第二頁面通過該錯誤更正碼檢查時，在該第二區塊與該交換區塊的該交換操作之前，對該第二頁面進行該交換操作。
  10. 如申請專利範圍第7項所述的快閃記憶體，其中該交換操作在該第一讀取指令或該第二讀取指令結束之前開始進行。
TW108116111A 2019-05-09 2019-05-09 快閃記憶體管理方法及快閃記憶體 TWI697006B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108116111A TWI697006B (zh) 2019-05-09 2019-05-09 快閃記憶體管理方法及快閃記憶體
CN201910619159.4A CN111916141B (zh) 2019-05-09 2019-07-10 快闪存储器管理方法及快闪存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108116111A TWI697006B (zh) 2019-05-09 2019-05-09 快閃記憶體管理方法及快閃記憶體

Publications (2)

Publication Number Publication Date
TWI697006B true TWI697006B (zh) 2020-06-21
TW202042246A TW202042246A (zh) 2020-11-16

Family

ID=72176458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116111A TWI697006B (zh) 2019-05-09 2019-05-09 快閃記憶體管理方法及快閃記憶體

Country Status (2)

Country Link
CN (1) CN111916141B (zh)
TW (1) TWI697006B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405559A (zh) * 2012-07-25 2014-02-01 Silicon Motion Inc 管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器
TW201732596A (zh) * 2016-03-09 2017-09-16 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方 法
TW201901450A (zh) * 2017-05-22 2019-01-01 上海寶存信息科技有限公司 資料儲存裝置以及數據錯誤管理方法
TWI650763B (zh) * 2018-05-14 2019-02-11 慧榮科技股份有限公司 用來進行記憶裝置的頁可用性管理之方法、記憶裝置及電子裝置以及頁可用性管理系統

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
CN101645026B (zh) * 2008-08-07 2011-11-16 创惟科技股份有限公司 根据错误更正码更新闪存页面的储存装置与方法
CN102073563B (zh) * 2011-02-23 2015-09-09 深圳市江波龙电子有限公司 闪存设备、闪存设备中存储块的管理方法及***
US9159423B1 (en) * 2012-09-28 2015-10-13 Cadence Design Systems, Inc. Robust erase page detection logic for NAND flash memory devices
CN103455386B (zh) * 2013-08-28 2016-11-23 华为技术有限公司 一种修复出错数据的方法和设备
CN104360957A (zh) * 2014-11-26 2015-02-18 上海爱信诺航芯电子科技有限公司 一种维持闪存损耗均衡的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405559A (zh) * 2012-07-25 2014-02-01 Silicon Motion Inc 管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器
TW201732596A (zh) * 2016-03-09 2017-09-16 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方 法
TW201901450A (zh) * 2017-05-22 2019-01-01 上海寶存信息科技有限公司 資料儲存裝置以及數據錯誤管理方法
TWI650763B (zh) * 2018-05-14 2019-02-11 慧榮科技股份有限公司 用來進行記憶裝置的頁可用性管理之方法、記憶裝置及電子裝置以及頁可用性管理系統

Also Published As

Publication number Publication date
CN111916141B (zh) 2022-05-31
TW202042246A (zh) 2020-11-16
CN111916141A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
US8510637B2 (en) Data reading method, memory storage apparatus and memory controller thereof
TWI447733B (zh) 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
TWI474330B (zh) 用來進行記憶體存取管理之方法以及記憶裝置及其控制器
US9268687B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US8806301B2 (en) Data writing method for a flash memory, and controller and storage system using the same
US8732552B2 (en) Block management method, memory controller and memory storage device thereof
US20150039820A1 (en) Flash memory storage system and controller and data writing method thereof
TWI446350B (zh) 用來減少無法更正的錯誤之方法以及記憶裝置及其控制器
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
US20110317488A1 (en) Data reading method and control circuit and memory controller using the same
US20170038977A1 (en) Valid data merging method, memory controller and memory storage apparatus
CN109426441B (zh) 数据储存装置以及其操作方法
CN111651371B (zh) 非对称型平面管理方法以及数据存储装置及其控制器
TW202025165A (zh) 資料讀取方法、儲存控制器與儲存裝置
TWI651726B (zh) 解碼方法以及儲存控制器
US9063888B2 (en) Program code loading and accessing method, memory controller, and memory storage apparatus
US20130159605A1 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US20120110300A1 (en) Data management method, memory controller and memory storage apparatus
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US9009442B2 (en) Data writing method, memory controller and memory storage apparatus
CN103106148B (zh) 区块管理方法、存储器控制器与存储器存储装置
US20140089566A1 (en) Data storing method, and memory controller and memory storage apparatus using the same
TWI697006B (zh) 快閃記憶體管理方法及快閃記憶體
US9152348B2 (en) Data transmitting method, memory controller and data transmitting system
CN115470052A (zh) 存储芯片的坏块检测方法、检测装置及存储介质