CN101252020A - 存储器件的读取方法 - Google Patents

存储器件的读取方法 Download PDF

Info

Publication number
CN101252020A
CN101252020A CNA2007101452769A CN200710145276A CN101252020A CN 101252020 A CN101252020 A CN 101252020A CN A2007101452769 A CNA2007101452769 A CN A2007101452769A CN 200710145276 A CN200710145276 A CN 200710145276A CN 101252020 A CN101252020 A CN 101252020A
Authority
CN
China
Prior art keywords
read
reading
voltage
reading order
mlc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101452769A
Other languages
English (en)
Other versions
CN101252020B (zh
Inventor
王钟铉
郑畯燮
朱锡镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101252020A publication Critical patent/CN101252020A/zh
Application granted granted Critical
Publication of CN101252020B publication Critical patent/CN101252020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种包括MLC的存储器件的读取方法，包括下列步骤：根据第一读取命令执行数据读取操作；确定读取的数据的错误校正是否是可能的，如果作为确定的结果错误校正是困难的，则根据第二读取命令执行数据读取操作；根据第二读取命令确定读取的数据的错误校正是否可能；且如果作为确定的结果错误校正是困难的，则根据第N个(N≥3，N为整数)读取命令执行数据读取操作。

Description

存储器件的读取方法
相关申请的交叉引用
本申请要求于2007年2月22日提交的韩国专利申请No.10-2007-017927的优先权，通过引用将其全部内容合并于此。
技术领域
本发明涉及闪存器件，更具体而言，涉及一种即使当单元阈值电压因单元保持特性而偏移时仍然可以更精确地读取单元信息的读取方法。
背景技术
NAND闪存器件包括源极和漏极串联到一位线以形成串的存储单元。存储单元一般具有其中堆叠了浮动栅极和控制栅极的晶体管结构。存储单元阵列直接形成在P型衬底或N型衬底的N型阱或P型阱中。NAND单元串的漏极侧通过选择栅极连接到位线，且源极侧通过选择栅极连接到电源线。临近单元串中的存储单元的控制栅极在行方向连续地连接，且变成字线。
NAND闪存器件的操作说明如下。数据写入操作从离位线最远的存储单元开始顺序执行。选择的存储单元的控制栅极被施加高电压Vpp，在选择的存储单元的位线一侧上的存储单元的控制栅极和选择栅极被施加中间电势，并且位线依据数据被施加0V或中间电势。如果位线被施加0V，则在选择的存储单元的漏极和栅极之间产生电势，所以电子被注入到浮动栅极。因此，选择的存储单元的阈值电压增加。
近年来，为了进一步提高闪存的集成度，关于能够在一个存储单元中储存多个数据位的多位单元，已经进行了许多研究。这种存储单元被称为″多级单元(Multi Level Cell，MLC)″。与MLC对应，单个位的存储单元被称为″单级单元(Single Level Cell，SLC)″。
MLC一般具有四种或更多的阈值电压分布以及对应于阈值电压分布的四种或更多的数据储存状态。可以编程2位数据位的MLC具有四种数据储存状态；[11]，[10]，[00]，和[01]。这些状态对应于MLC的阈值电压分布。
例如，假设存储单元的阈值电压分布为-2.7V或更低，0.3V到0.7V，1.3V到1.7V，及2.3V到2.7V，则状态[11]对应于-2.7V或更低，状态[10]对应于0.3V到0.7V，状态[00]对应于1.3V到1.7V，及状态[01]对应于2.3V到2.7V。换言之，如果MLC的阈值电压对应于四个阈值电压分布中的一个，则对应于状态[11]、[10]、[00]和[01]中的一个的2位数据信息被储存在MLC中。
如上所述，MLC具有2的对应于可以储存的位的数目的次方的阈值电压分布。即，能够储存m位的MLC具有2m个单元电压分布。
MLC的单元电压分布的单元电压随储存时段增加而偏移。这被称为″数据保持特性″。即，尽管数据被储存且然后经过长时间段来读取，但单元电压被偏移，这样可以造成读取错误。
发明内容
因此，本发明涉及一种存储器件的读取方法，其中通过取决于MLC的保持特性的单元电压中的改变来改变线路中的读取电压，可以更精确地执行数据读取操作。
一方面，一种具有MLC的存储器件的读取方法，包括下列步骤：根据第一读取命令执行数据读取操作，确定读取数据的错误校正是否可能，如果作为确定的结果错误校正是困难的，则根据第二读取命令执行数据读取操作，根据第二读取命令确定读取的数据的错误校正是否可能，且如果作为确定的结果错误校正是困难的，则根据第N个(N≥3，N为整数)读取命令执行数据读取操作。
另一方面，一种具有MLC的存储器件的读取方法包括下列步骤：输入根据优先权定义的多个读取命令中的一个，输入将被执行数据读取的MLC的地址信息，加载关于输入的读取命令而储存的读取电压组，及使用加载的读取电压组执行数据读取。
附图说明
图1A示出NAND闪存器件的框图；
图1B示出MLC的单元电压的分布；
图1C示出图1B所示的单元电压中的变化的分布；
图1D示出根据本发明第一实施例的MLC的单元电压和读取电压的分布；
图1E示出根据本发明第二实施例的MLC的单元电压和读取电压的分布；
图1F示出根据本发明第三实施例的MLC的单元电压和读取电压的分布；及
图2是示出根据本发明实施例的MLC的读取方法流程图。
具体实施方式
下面将参考附图描述根据本发明的特定实施例。
参考图1A，闪存器件100包括存储单元阵列110、页缓冲器单元120、X-解码器140、Y-解码器130及控制器150。
存储单元阵列110包括多个存储串，其每个具有多个存储单元并连接到相应的位线BL。在行方向的每个存储单元连接到字线WL。
编程或读取操作通过具有多个页缓冲器的页缓冲器单元120来执行。
每个页缓冲器耦合到两条位线，并且通过Y-解码器130选择。字线通过X-解码器140选择。X-解码器140、Y-解码器130及页缓冲器单元120通过控制器150来控制。
参考图1B，能够储存多个数据位的MLC具有N个阈值电压分布1，2，3，...，N。
0V或更小的阈值电压分布表示在块中的单元没有被编程。需要选择合适的读取电压来确定某些单元是否已被编程。第一阈值电压分布1存在于第一验证电压PV_1和第二验证电压PV_2之间。如果选择第一读取电压R_1，则具有第一阈值电压分布1的单元被识别为已被编程。但是，如果使用第二读取电压R_2，则这些单元不被识别为已被编程。
即，如果读取操作基于第一读取电压R_1来执行，则电流不会流过位线且单元被识别为已被编程。另一方面，如果施加第二读取电压R_2，则电流流过位线且单元不被识别为被编程。
这样，在MLC中的每个阈值电压分布与验证电压PV和读取电压R有关，所以可以关于单元的适当状态或电平作出适当的确定。
图1C示出了由保持特性所引起的图1B所示的单元电压的分布的改变或偏移。
参考图1C，可以看出图1B的阈值电压分布的偏移以虚线表示。如果阈值电压分布的偏移显著，则使用预定读取电压R_1到R_N的单元状态或电平的适当读取就变得困难。
在本实施例中，通过改变读取操作的电压来执行数据读取操作，以补偿阈值电压的偏移。
换句话说，读取命令分成A读取命令，B读取命令，和C读取命令，其中每个读取命令包括一组被定义并被储存在存储器件的控制器150中的读取电压(A读取电压组R_1A-R_NA，B读取电压组R_1B-R_NB，及C读取电压组R_1C-R_NC)。
在执行读取命令时，如果错误校正很困难，则通过改变读取命令执行用于执行数据读取操作的算法。
一般而言，在根据本发明实施例的MLC闪存器件的情形下，使用错误校正码(ECC)方法作为用于关于读取的数据的错误校正的方法。ECC方法是一种当具有预定数量或更少的错误发生时执行错误校正的方法。如果具有预定数量或更多的错误发生，则错误校正难以进行。
在本实施例中，如果由于错误大于预定数量而难以使用ECC方法执行错误校正时，则改变读取电压组，且然后执行读取，使得可以精确地执行数据读取操作。即，在对电压分布中的偏移进行补偿之后执行电压读取。
图1D示出根据本发明第一实施例的MLC的单元电压和读取电压的分布。
如图1D所示，在数据已被编程后的第一时间段之后，MLC的初始阈值电压分布已偏移。即，阈值电压分布1到N移为A阈值电压分布1A...NA。虚线表示初始电压分布。
在A阈值电压分布1A...NA中，读取操作基于A读取电压组R1A...RNA执行。在A读取电压组中，读取操作响应A读取命令而执行。MLC闪存器件的读取操作在本领域中是熟知的，并且为了简化在此不详细说明。在此情形下，A读取电压组R1A...RNA被用作用于读取操作的读取电压组。
图1E示出了根据本发明第二实施例的MLC的单元电压和读取电压的分布。
图1E示出了在数据已被编程后的第二时间段之后的阈值电压分布。第二时间段在第一时间段之后。根据图1E，可以看到初始电压分布已经偏移到B阈值电压分布1B...NB。此外，如图1E所示，在B阈值电压分布1B...NB中，在基于A读取电压组R1A...RNA执行读取操作的情形下，读取错误发生在阈值电压分布的区域b中。在此情形下，当有许多单元分布在区域b中时，难以使用ECC方法执行错误校正。因此，在图1E中使用B读取电压组R1B...RNB执行读取操作。B读取电压组R1B...RNB具有低于A读取电压组R1A...RNA的读取电压的读取电压，以补偿电压分布中的较大偏移。通过输入或初始化B读取命令，使用B读取电压组执行读取操作。
图1F示出了根据本发明第三实施例的MLC的单元电压和读取电压的分布。
图1F示出了在编程后的第三时间段之后的阈值电压分布。第三时间段比第二时间段长。初始电压分布比在第二时间段之后已经偏移了较大量。此外，如图1F所示，对于C阈值电压分布1C...NC，如果基于B读取电压组R1B...RNB来执行读取操作，则读取错误发生在阈值电压分布的区域c中。在此情形下，当有多个单元分布在区域c中时，难以使用ECC方法执行错误校正。因此，使用读取电压组R1C...RNC在C上执行读取操作。在此情形下，C读取电压组R1C...RNC具有低于B读取电压组R1B...RNB的读取电压的读取电压。另外，为了使用C读取电压组执行读取操作，输入C读取命令。
在本发明的实施例中，通过从A读取命令到B读取命令然后再到C读取命令地改变命令，控制器执行读取操作。控制器基于使用ECC方法接收的错误数，即当ECC方法难以执行时，选择合适的读取命令。在另一实施例中，控制器可以使用除了ECC方法以外的方法选择合适的读取命令(A，B或C)。
与A到C读取命令有关的关于读取电压组A到C的读取电压信息，可以根据MLC闪存器件的特性预先设定并关于控制器150的操作命令的执行来储存。储存在存储器中的读取命令组可以通过程序修正。因此，可以通过修改算法来设定读取命令组，而不是通过改***件部件。
图2示出了根据本发明实施例的MLC的读取方法的流程图。
参考图2，在根据本发明的实施例的MLC的读取方法中，A读取命令在步骤S211输入到控制器150，然后读取地址在步骤S212中输入到控制器150。
在一个实施中，一般读取命令被输入，且控制器被配置成从A读取命令开始执行预定的命令组。或者，可以输入特定的命令，如A读取命令，B读取命令，或C读取命令，使得控制器从特定的命令开始。
在执行从输入地址开始的读取操作时，在步骤S213，控制器可以使用A读取电压组R1A...RNA执行读取操作。在步骤S214，读取数据从控制器输出。具有错误的输出数据可以通过ECC方法校正。在这样的实施中，如果错误率为10％或更小，则可以执行ECC方法来校正错误。如果错误率大于被评估的数据的10％，则难以使用ECC方法来执行错误校正。
在步骤S215，控制器确定在步骤S215的校正是否可能。在本实施例中，错误率由对具有错误的单元进行计数来确定。这可以通过控制器来完成。如果具有错误的单元超过预定数量(例如，被评估的单元数量的百分之10)，则控制器确定错误校正方法不能被有效执行。
如果有效的错误校正被确定为可以，则在需要时进行错误校正，并且控制器确定被考虑的页的地址是否是块的最后地址(步骤S216)。如果地址不是最后页的地址，则在步骤S217控制器增加地址，并在步骤S213执行数据读取操作，及然后在步骤S214输出数据。
另一方面，如果控制器确定处理的页具有块的最后地址，则完成读取操作。
在步骤S215，若确定有效的错误校正难以获得(例如，出现10％或更大的错误率)，读取命令从A读取命令改变成B读取命令(步骤S221)。在这种情况下，阈值电压偏移超出错误校正范围(见图1E)。页的地址响应B读取命令而输入(步骤S222)。控制器根据B读取电压组R1B...RNB执行读取操作(步骤S223)并输出数据(步骤S224)。
在一种实施(或第一种方法)中，在步骤S222输入的地址为在步骤S215难以执行错误校正的页的地址。换言之，控制器被配置成储存在执行A读取命令时难以执行错误校正的页的地址。例如，32页的读取，如果第一和第三页具有太高的错误率且错误校正不能有效执行，则控制器临时储存第一和第三页的地址，并在步骤S223使用B读取命令读取第一和第三页。
在另一实施(或第二种方法)中，如果在基于页来执行读取操作时关于特定页的错误校正是困难的，则在改变读取命令为B读取命令之后，通过从对应页的地址开始使用B读取电压组R1B...RNB，控制器可以在其余的块的页上顺序执行读取操作。
一般而言，使用第二种方法而不是第一种方法。因此，步骤S222中输入的地址为错误校正已根据A读取命令读取的结果确定是困难的页的地址。后续的数据读取操作根据B读取命令执行。
如果读取的数据根据B读取命令输出，则控制器确定错误校正是否可能(步骤S225)。如果有效的错误校正被认为是可能的，就在需要时执行错误校正。控制器确定处理的地址是否为最后页的地址(步骤S226)。如果不是，则地址增加以读取下一页(步骤S227)。
另一方面，如果认为根据B读取命令难以在读取的数据上执行有效的错误校正，则命令改变为C读取命令(步骤S231)。输入要使用C读取命令读取的页的地址(步骤S232)。这些地址对应于在步骤S222输入的地址。
数据使用C读取电压组R1C...RNC来读取(步骤S233)。在步骤S234，读取的数据为n输出。然后确定关于输出的数据有效的错误校正是否是可能的(步骤S235)。如果有效的错误校正是可能的，则在需要时进行错误校正。进行这样的确定，即处理的地址是否是最后页的地址(步骤S236)。如果地址不是最后页的地址，则地址增加并使用C读取命令来读取数据。
在步骤S236，地址是最后页的地址，执行关于对应存储块的块拷贝(步骤S238)。之后完成读取操作。因为如果单元的阈值电压在根据C读取命令执行读取之后由于进一步保持而改变，则数据不可能恢复，所以为了防止数据改变，执行块拷贝以将数据移到另外的存储块来保留数据。
如果即使在执行C读取命令之后有效的错误校正也是困难的，则向块发起块失效处理(步骤S240)。具有块失效指示的块一般不用于储存数据。然而，这些块可以在全局(global)擦除操作后使用。
如果错误率被确定为超过给定水平，如百分之10，则可以从读取命令组中选择读取命令。每个读取命令使用一组具有低于初始读取电压的电压的读取电压，以补偿随时间的阈值电压偏移。在本实施例中，A读取命令，B读取命令，及C读取命令是使用逐渐具有更低读取电压的读取电压。
进一步，根据本发明的实施例，通过将读取命令分为第一读取命令到第M(M≥2，M为整数)读取命令，通过关于各个读取命令来设定读取电压组，可以通过M次读取操作精确执行数据读取操作。在执行第M读取命令之后，执行存储块拷贝，所以可以减少后面可能发生的错误。
进一步，如上所述，取决于各个读取命令的读取电压组储存在控制器中，而取决于根据图2的操作顺序的用于读取操作方法的算法也储存在控制器中。
如上所述，根据本发明的存储器件的读取方法，在单元阈值电压由于保持特性而改变之后，读取电压也改变。因此，可以执行精确的数据读取操作。
虽然已参考特定实施例进行了前面的描述，但是应理解到，本领域技术人员可以在不离开本专利和所附权利要求的精神和范围的情况下对本专利进行变化和改型。

Claims (18)

1. 一种包括多级单元(MLC)的存储器件的读取方法，所述方法包括：
根据使用第一读取电压的第一读取命令，执行读取操作以读取存储块，所述存储块包括多个页；
如果使用所述第一读取命令的所述读取操作导致超过第一水平的第一错误率，则用使用第二读取电压的第二读取命令执行所述读取操作；以及
如果使用所述第二读取命令的所述读取操作导致超过第二水平的第二错误率，则用使用第三读取电压的第三读取命令执行所述读取操作。
2. 如权利要求1的读取方法，其中所述第一读取电压包括至少三个不同的电压，用于读取MLC的至少三个不同的被编程状态。
3. 如权利要求2的读取方法，其中所述第一读取电压对应于为存储器件定义的初始读取电压，以及
其中所述第二读取电压包括至少三个不同的电压，用于读取MLC的至少三个不同的被编程状态，所述第二读取电压具有分别低于所述第一读取电压的电压。
4. 如权利要求3的读取方法，其中所述第三读取电压包括至少三个不同的电压，用于读取MLC的至少三个不同的被编程状态，所述第三读取电压具有分别低于所述第二读取电压的电压。
5. 如权利要求1的读取方法，其中使用所述第一、第二和第三读取命令执行用于所述存储块的所述读取操作，至少所述第二和第三命令被配置成补偿与非易失性存储器件的保持特性有关的阈值电压偏移现象。
6. 如权利要求1的读取方法，其中通过使用错误校正码(ECC)方法执行错误校正。
7. 如权利要求1的读取方法，其中如果所述第一错误率被确定为被处理数据的至少百分之10，则所述第一错误率被认为超过所述第一水平。
8. 如权利要求7的读取方法，其中如果所述第二错误率被确定为被处理数据的至少百分之10，则所述第二错误率被认为超过所述第二水平。
9. 如权利要求1的读取方法，进一步包括：
在执行所述第三读取命令后使用预定数量的读取命令执行所述读取操作之后，如果第N个错误率超过给定水平，则指示所述存储块为失效块。
10. 如权利要求1的读取方法，进一步包括：
在对所述存储块中所有的页都执行所述读取操作之后，执行块拷贝操作以将储存在所述存储块中的数据拷贝到另一存储块。
11. 如权利要求1的读取方法，其中所述第一错误率通过对具有错误的单元的数量进行计数来确定，其中所述第一水平为被处理的单元的百分之10。
12. 一种用于包括多级单元(MLC)的非易失性存储器件的读取方法，所述方法包括：
提供多个补偿的读取命令，每个补偿的读取命令具有用于补偿所述MLC的阈值电压分布的偏移的读取电压；
使用第一补偿的读取命令执行读取操作，以读取存储块中的MLC，所述第一补偿的读取命令具有第一补偿的读取电压；以及
执行块拷贝操作，以将储存在所述存储块的数据拷贝到另一存储块。
13. 如权利要求12的读取方法，进一步包括：
确定错误率是否超过给定水平；以及
如果所述错误率超过给定水平，则使用第二补偿的读取命令执行所述读取操作。
14. 如权利要求13的读取方法，其中所述补偿的读取命令具有比为所述MLC定义的初始读取电压更低的电压。
15. 如权利要求13的读取方法，其中所述错误率通过对具有错误的单元的数量进行计数来确定。
16. 如权利要求13的读取方法，其中如果所述错误率小于所述给定水平，则使用ECC方法执行错误校正。
17. 如权利要求12的读取方法，其中如果存储块不能使用任何所述补偿的读取命令来有效读取，则所述存储块被指示为失效块。
18. 如权利要求12的读取方法，其中所述块拷贝操作通过使用补偿的读取命令来执行，所述补偿的读取命令具有所述多个补偿的读取命令之中最低电压的补偿的读取电压。
CN2007101452769A 2007-02-22 2007-08-17 存储器件的读取方法 Active CN101252020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0017927 2007-02-22
KR1020070017927A KR100865830B1 (ko) 2007-02-22 2007-02-22 메모리 소자의 독출 방법
KR1020070017927 2007-02-22

Publications (2)

Publication Number Publication Date
CN101252020A true CN101252020A (zh) 2008-08-27
CN101252020B CN101252020B (zh) 2011-05-11

Family

ID=39670216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101452769A Active CN101252020B (zh) 2007-02-22 2007-08-17 存储器件的读取方法

Country Status (6)

Country Link
US (2) US7518913B2 (zh)
JP (1) JP2008204591A (zh)
KR (1) KR100865830B1 (zh)
CN (1) CN101252020B (zh)
DE (1) DE102007031027B4 (zh)
TW (1) TWI338897B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465152A (zh) * 2007-12-20 2009-06-24 三星电子株式会社 用于分析读取失败的半导体存储设备和该设备的操作方法
CN102473460A (zh) * 2009-08-25 2012-05-23 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102543196A (zh) * 2010-12-14 2012-07-04 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
CN102693758A (zh) * 2011-03-22 2012-09-26 群联电子股份有限公司 数据读取方法、存储器储存装置及其存储器控制器
CN104052498A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 最优化对数似然比的方法以及纠错方法和设备
CN104681089A (zh) * 2013-11-26 2015-06-03 旺宏电子股份有限公司 复原多个存储单元的阵列的方法、电子装置及控制器
CN104952486A (zh) * 2014-03-25 2015-09-30 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
CN105719701A (zh) * 2014-12-17 2016-06-29 爱思开海力士有限公司 半导体存储器设备及其操作方法
CN105761754A (zh) * 2014-12-19 2016-07-13 群联电子股份有限公司 存储单元编程方法、存储器控制电路单元与存储装置
CN106297865A (zh) * 2015-06-29 2017-01-04 爱思开海力士有限公司 控制半导体存储器件的控制器及其操作方法
CN106874210A (zh) * 2015-12-11 2017-06-20 爱思开海力士有限公司 用于半导体存储装置的控制器及其操作方法
CN110335634A (zh) * 2014-04-21 2019-10-15 慧荣科技股份有限公司 读取闪存中所储存的数据的方法与存储器控制器
CN111916141A (zh) * 2019-05-09 2020-11-10 点序科技股份有限公司 快闪存储器管理方法及快闪存储器
CN113421601A (zh) * 2021-06-29 2021-09-21 长江存储科技有限责任公司 闪存存储器的操作方法以及闪存存储器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
KR101515122B1 (ko) * 2008-02-15 2015-04-27 삼성전자주식회사 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치
KR101360133B1 (ko) * 2008-03-14 2014-02-11 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US8291297B2 (en) * 2008-12-18 2012-10-16 Intel Corporation Data error recovery in non-volatile memory
US7848152B1 (en) * 2009-05-12 2010-12-07 Skymedi Corporation Method and system for adaptively finding reference voltages for reading data from a MLC flash memory
KR101586046B1 (ko) * 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
KR101056876B1 (ko) 2009-06-30 2011-08-12 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치
US8407564B2 (en) * 2009-07-15 2013-03-26 Intel Corporation Prediction and cancellation of systematic noise sources in non-volatile memory
TW201108235A (en) 2009-08-31 2011-03-01 Sandisk Il Ltd Preloading data into a flash storage device
US8627175B2 (en) 2010-09-27 2014-01-07 Seagate Technology Llc Opportunistic decoding in memory systems
US8243511B2 (en) 2010-09-27 2012-08-14 Seagate Technology Llc Reuse of information from memory read operations
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US8713380B2 (en) * 2011-05-03 2014-04-29 SanDisk Technologies, Inc. Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
KR101939234B1 (ko) 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR102077811B1 (ko) 2012-08-29 2020-02-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US8869009B2 (en) * 2013-02-11 2014-10-21 Apple Inc. Read commands specifying error performance
US9224449B2 (en) * 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US20160179428A1 (en) * 2014-12-22 2016-06-23 Sandisk Technologies Inc. Dynamic programming adjustments in memory for non-critical or low power mode tasks
US10096366B2 (en) 2016-01-28 2018-10-09 Toshiba Memory Corporation Memory system including multi-plane flash memory and controller
KR102407571B1 (ko) * 2017-12-20 2022-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
TWI681393B (zh) * 2019-01-07 2020-01-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JP3392604B2 (ja) * 1995-11-14 2003-03-31 株式会社東芝 不揮発性半導体記憶装置
JP4036552B2 (ja) 1998-12-17 2008-01-23 富士通株式会社 不揮発性半導体記憶装置
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
KR100719380B1 (ko) * 2006-03-31 2007-05-18 삼성전자주식회사 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100756711B1 (ko) * 2005-08-12 2007-09-07 가부시끼가이샤 도시바 데이터의 파괴를 방지하는 반도체 메모리 장치
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
KR20070017927A (ko) 2006-10-11 2007-02-13 김명수 발광다이오드형 백라이트 광고 간판
KR100889782B1 (ko) * 2006-10-19 2009-03-20 삼성전자주식회사 워드 라인 디스차지 유닛을 구비한 플래시 메모리 장치 및그것의 데이터 읽기 방법
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8839071B2 (en) 2007-12-20 2014-09-16 Samsung Electronics Co., Ltd. Semiconductor memory devices that are configured to analyze read failures and related methods of operating such devices
CN101465152A (zh) * 2007-12-20 2009-06-24 三星电子株式会社 用于分析读取失败的半导体存储设备和该设备的操作方法
CN102473460A (zh) * 2009-08-25 2012-05-23 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102473460B (zh) * 2009-08-25 2016-10-12 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102543196B (zh) * 2010-12-14 2015-06-17 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
CN102543196A (zh) * 2010-12-14 2012-07-04 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
CN102693758A (zh) * 2011-03-22 2012-09-26 群联电子股份有限公司 数据读取方法、存储器储存装置及其存储器控制器
CN102693758B (zh) * 2011-03-22 2015-05-06 群联电子股份有限公司 数据读取方法、存储器储存装置及其存储器控制器
CN104052498B (zh) * 2013-03-15 2019-01-18 三星电子株式会社 最优化对数似然比的方法以及纠错方法和设备
CN104052498A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 最优化对数似然比的方法以及纠错方法和设备
CN104681089A (zh) * 2013-11-26 2015-06-03 旺宏电子股份有限公司 复原多个存储单元的阵列的方法、电子装置及控制器
CN104952486B (zh) * 2014-03-25 2019-10-25 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
CN104952486A (zh) * 2014-03-25 2015-09-30 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
US11144390B2 (en) 2014-04-21 2021-10-12 Silicon Motion, Inc. Method, memory controller, and memory system for reading data stored in flash memory
CN110335634A (zh) * 2014-04-21 2019-10-15 慧荣科技股份有限公司 读取闪存中所储存的数据的方法与存储器控制器
US11822428B2 (en) 2014-04-21 2023-11-21 Silicon Motion, Inc. Method, memory controller, and memory system for reading data stored in flash memory
US11537469B2 (en) 2014-04-21 2022-12-27 Silicon Motion, Inc. Method, memory controller, and memory system for reading data stored in flash memory
CN110335634B (zh) * 2014-04-21 2021-03-30 慧荣科技股份有限公司 读取闪存中所储存的数据的方法与存储器控制器
CN105719701A (zh) * 2014-12-17 2016-06-29 爱思开海力士有限公司 半导体存储器设备及其操作方法
CN105761754A (zh) * 2014-12-19 2016-07-13 群联电子股份有限公司 存储单元编程方法、存储器控制电路单元与存储装置
CN105761754B (zh) * 2014-12-19 2020-01-07 群联电子股份有限公司 存储单元编程方法、存储器控制电路单元与存储装置
CN106297865A (zh) * 2015-06-29 2017-01-04 爱思开海力士有限公司 控制半导体存储器件的控制器及其操作方法
CN106297865B (zh) * 2015-06-29 2020-09-25 爱思开海力士有限公司 控制半导体存储器件的控制器及其操作方法
CN106874210A (zh) * 2015-12-11 2017-06-20 爱思开海力士有限公司 用于半导体存储装置的控制器及其操作方法
CN106874210B (zh) * 2015-12-11 2020-11-27 爱思开海力士有限公司 用于半导体存储装置的控制器及其操作方法
CN111916141B (zh) * 2019-05-09 2022-05-31 点序科技股份有限公司 快闪存储器管理方法及快闪存储器
CN111916141A (zh) * 2019-05-09 2020-11-10 点序科技股份有限公司 快闪存储器管理方法及快闪存储器
CN113421601A (zh) * 2021-06-29 2021-09-21 长江存储科技有限责任公司 闪存存储器的操作方法以及闪存存储器

Also Published As

Publication number Publication date
KR20080078192A (ko) 2008-08-27
CN101252020B (zh) 2011-05-11
US7518913B2 (en) 2009-04-14
DE102007031027A1 (de) 2008-09-04
TWI338897B (en) 2011-03-11
KR100865830B1 (ko) 2008-10-28
US7751241B2 (en) 2010-07-06
US20090201727A1 (en) 2009-08-13
DE102007031027B4 (de) 2016-11-24
US20080205136A1 (en) 2008-08-28
TW200836197A (en) 2008-09-01
JP2008204591A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
CN101252020B (zh) 存储器件的读取方法
EP2471069B1 (en) Methods, devices, and systems for dealing with threshold voltage change in memory devices
US9293214B2 (en) Determining and using soft data in memory devices and systems
CN101432821B (zh) 模仿存储器装置中的编程验证漏极电阻
CN102314941B (zh) 非易失性存储器件、存储***和执行读操作的方法
KR101653206B1 (ko) 프로그램 검증 회로 및 이를 포함하는 비휘발성 메모리 장치
CN102292775B (zh) 存储器的适应性擦除和软编程
US7457911B2 (en) Nonvolatile memory device and method for storing status information using multiple strings
CN101627439B (zh) 通过移除对字线数据的预充电相依性而以减少的编程干扰对非易失性存储器进行编程
US7965553B2 (en) Method of verifying a program operation in a non-volatile memory device
DE102013107626A1 (de) Speichervorrichtung, Speichersystem und Verfahren zum Steuern einer Lesespannung der Speichervorrichtung
JP2012069199A (ja) 半導体記憶装置
US9318220B2 (en) Memory cell coupling compensation
CN103035292A (zh) 半导体器件及其操作方法
CN101089994B (zh) 非易失性存储器器件及其方法
CN103177765A (zh) 半导体存储器件及其操作方法
US20100008137A1 (en) Nonvolatile memory device and program or erase method using the same
US8547752B2 (en) Method of reading data in non-volatile memory device, and device thereof
US8780626B2 (en) Sense operation in a memory device
CN102197437A (zh) 存储器装置中的数据传送及编程
US7606072B2 (en) Non-volatile storage with compensation for source voltage drop
JP5731622B2 (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
KR20140021909A (ko) 반도체 메모리 장치 및 이의 동작 방법
US11978515B2 (en) Semiconductor memory device and reading method
US20240144995A1 (en) Memory device for perfoming read operation and program verification operation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant