TWI222213B - Semiconductor device without adverse effects caused by inclinations of word line and bit line - Google Patents

Description

1222213 、發明說明（1) 精細處理之半導體裝置 ，例如 一、【發明所屬之技術領域 本發明係關於一種要求 DRAM。 一、【先前技術】 般而β ，精細的製造程序極度地減少其邊際。此傾 品要大電谷之§己憶裝置例如D r a Μ中更加顯著。 一二，，的DRAM單元陣列圖案具有，例如在二維平面上， 一記憶單元區域與一設於記憶單元區域之外圍部的虛擬單 =區域。虛擬單元區域係垂直地與水平地配置於記憶單元 區域‘中。更且，虛擬單元區域係配置來抑制因記憶單元區 ，之=圍部中光學近接效應所造成的形狀擾亂之影響。在 ，憶單元區域中，每一虛擬單元區域外配置有一字元驅動 器。P。另一方面，記憶單元區域中之右侧與左側上皆配置 有一感測放大器部。 連接至每一字元驅動器之接觸部（下文稱為形成字元 驅動器部之字元驅動器之接觸部）係連接至一字元線，其 經由虛擬單元區域延伸至記憶單元區域。另一方面，感測 放大器部之每一感測放大器經由虛擬單元區域連接至1位 元線。 倘若位元線延伸於X方向上且字元線延伸於γ方向上， 則每一字元驅動器部係配置於Y方向上字元線之兩端部。 字元驅動器接觸部與感測放大器部所共享的區域無可避免 地變得比記憶單元與字元線之間距寬。 ”'

第6頁 1222213 五、發明說明（2) 倘若具有對於每—a 一 觸部僅配置於y方向 子元線之對稱形狀的字元驅動器接 驅動器間之間隔，°上之^一端部’因為充分確保相鄰字元 此’字元驅動器接觸二之f/區f增广因 端，亦即採用一交替構成。-置於γ方向上字儿線之兩 在另一種構成φ A _ 地配置於字元線之—端；？：：二觸部係每隔兩字元線 裔;觸部之形狀係非對稱於γ方向上每一字元峻之中心 且其圖案延伸於一方向。 母子疋線之中〜， 其丰Ί夕t疋驅動器接觸部具有一部分係平面上面對著 字元線之端部。另-方面，配置於字元 游：子：驅動器接觸部之形狀係非對稱於每一γ方向 之：心、，ΐ在所顯示之例子中具有延伸至另-方 上面斜荖付# ^丄子兀驅動器接觸部8具有一部分係平面 上面對者位於其字元線之右側的字元線之端部。 配署Ϊ另：Ϊ構成中，字元驅動器部之整體區域減縮，且 Ϊί”元區域之頂部與底部上的字元驅動器部係在 計規則下所設計。相較於記憶單元區域，藉著此 構成，在子元驅動器部中之圖案係稀疏的。換士之，在前 ，成中，記憶單元陣列之端部的圖案密度從“改變成 緻密。 在DRAM單元陣列圖案中，字元線係配置於向上， 且位於一擴散層上，該擴散層島狀地形成於 -丰導體基板中’另-方面，位元線對準於乂方向上，經

五、發明說明（3) 由絕緣膜位於字元線上。更 =由層間絕緣膜而配置於位元的，向電極 J::之-部分的擴散層係藉由3存r:向電極與形成記 ，以施加一預定的電容儲存節點接觸 接至擴散層。 疋線藉由位元線接觸而連 儲存節點接魍游# μ 从 成於半導體基板中之擴散；且該接觸孔係達到形 之端部誇陷或::案㈡J 字:線 字元驅動器之接觸部的字元線垮陷哎用以連接 部之字元線並未傾斜。 α或傾斜。未連接至接觸 字元線之垮陷或傾斜部分係相鄰於接觸部。因而，相 鄰於傾斜的字元線且連接至接觸部之儲存節點接觸中不存 在足夠的空間。在最槽的情況中，觀察到開路狀態。所 以，儲存節點接觸中之接觸電阻增加且DRAM之產率因此變 差。此亦應用至位元線’如同應用至字元線。 三、【發明内容】 據此，本發明之一目的在於提供一種半導體裝置，藉 由發現字元線與位元線之傾斜現象且藉由研究其原因，消 除其所造成的不良影響。 更且，本發明之另一目的在於提供一種半導體裝置， 五、發明說明（4) 改良細微的製造程序之產率。 下文將說明本發明之態樣。 一字本：：一 J樣，J供-種半導體裝置，包含 條之-： = 用以防止該字元線與該位元線中至少- ,tit發明之第二態樣’提供一種半導·體#番勹a = 兩=元驅動器部，該記憶單元區 線’延伸於一單—方向上，位於 =固二. -位元線’延伸於與該字元線交又之方間驅 每隔一始個字兀驅動器部中之每一個且以 ;該；ΐΐΐ:式；接至一字元線，其非對稱於該字元 線/裝置更包含—平面圖案，用以防止由 70驅動器接觸部所造成的該字元線之傾斜，該平面圖案係 =置在相鄰於該字元線之該字元驅動器接觸部之一位i、 本：：之第二態樣，提供一種半導體裝置，包含 勺i i^區域與兩個字元驅動器部，該記憶單元區域係 固記憶單元且該兩個字元驅動器部從兩相反側夾 早凡區域。該半導體裝置係在尺寸不大於〇15 ^ m "又β規則下製造。該記憶單元區域包含··複數個字 五、發明說明（5) 疋線，延伸於一單一 間；-位元線，延伸於：本位=兩個字元驅動器部 元驅動器接觸部，配置ς f子兀線父又之方向；以及一字 且以每隔-字元線之方t::字元驅動器部中之每-個 字元驅動器接觸部且右ί連接至—字元線。該字元線之該 體裝置因此防止，^ ^稱於該字元線之一形狀。該半導 #姑+亥70線之傾斜。 雷搞Γί發明第四態樣，提供一種半導許#番.^ 線中至少-個配線。該電極配線與該信號傳送配 線之一延伸方： ’其形狀非對稱於該等配 所構成，對猶协4 =裝置更包3一平面圖案，由一延伸部 之該延伸方向與該信號傳送配線中至少-個 導體裳置之势造ίπί 稱的平面圖案防止在該半 傳送配線中至η:所造成的應力影響該電極與該信號 本發日月> # 中。 艾其他目的、特徵、與優點將顯明於下文說明 四、【實施方式】 首2將依據實施例說明本發明之半導體裝置。 明。 將參照圖1至3說明習知技術，以便更明瞭本發 案。ϊι將所參照圖1具體說明習知技術之DRAM單元陣列圖 域21盘—的二維DRAM單元陣列圖案具有一記憶單元區 ^ 己置記憶單元區域21之外圍部的虛擬單元區域 1222213 五、發明說明（6) 2 2，且圖1所示的虛擬單元區域2 2配置於記憶單元區域21 之垂直與水平方向上。虛擬單元區域22係配置來抑制由於 發生於記憶單元區域2 1之外圍部的光學近接效應所造成的 形狀擾亂之影響，該光學近接效應為細微化製造程序之結 果。 字元驅動器部23配置於圖1所示的每一虛擬單元區域 22外之上方與下方。另一方面，感測放大器部24(僅顯示 於圖1之右方）配置於右方與左方兩末端側上。 連接至形成字元驅動器部2 3之每一字元驅動器的一接 觸部（稱為字元驅動器接觸部38)係連接至字元線32，該字 元線32係延伸經過虛擬單元區域22至記憶單元區域以。另 一方面，感測放大器部24中之每一感測放大器經由虛擬單 兀區，22連接至位元線33。此處，當位元線33延伸於χ方 向且字το線32延伸於Υ方向時，應瞭解字元驅動器部23係 配置於Υ方向的字元線32之兩端部。 如圖1所示，每一字元驅動器接觸部38與感測放大器 之共享區域無可避免地比記憶單元與字元線32間之間距更 i具有對稱於每一字元線32之形狀的字元驅動器接觸 配置於Y方向之一端部時，因為相鄰字元驅動器間 之0，足夠寬，所以字兀驅動器部23之共享區域變大。因 i二ΐν圖1所示2例子中，字元驅動器接觸部38係交替地 中々替播士向的字兀線32之兩端’亦即採用交替構成。在 成中’字疋驅動器接觸部38係每隔一字元線32地 配置於子元線32之-端部。酉己置於字元線32之頂部的字元

第11頁 五、發明說明（7) =接=之= 非對稱於每-γ方向的字元⑽ 延伸至《π左方之= 觸部38具有 一部分係孚面卜而拟―果子7°驅動态接觸部38具有 端部。另一方面己：：：其字元線32左方的字元線32之 为方面配置於字元線32底部的字元嗯叙哭垃錨 :8之形狀係非對稱於每—γ方向的字元線 案。、、、口果，字το驅動器接觸部38具有一 上面”位於其字元線32右方的字元線32:端:;：係千面 低，ϊ Γ ΐ述交替構成，字元驅動11部23之整體區域降 …i i ί於記料元區域21之兩末端侧之頂部與底部的 子70 -°動器部23係按照共同設計規則所設計。一 23中1目記憶單元區域21，藉著此構成，字元驅動器部 列盥齙Γίϊ稀疏。換言之，在前述構成f，記憶單元陣 …類似者中之圖案密度從稀疏改變至緻密。 圖2顯示圖1所示的DRAM單元陣列圖案沿著線χι之剖 :=DRAM單元陣列圖案中，字元線32係配置於γ方向 士，經由一絕緣膜位於擴散層31上，該擴散層31島狀地形 於半導體基板26中，另一方面，位元線33係配置於义方 二上’經由絕緣膜位於字元線32上。更且，由多晶矽所形 铋^，向電極3 5係經由一介層而配置於位元，線3 3上且藉由 二f =點34之儲存節點接觸36而電連接至形成記憶單元之 =分的擴散層31，以施加一預定的電容至形成於字元線 ”位元線33之交又部的記憶單元。此外，位元線33藉由 1222213 五、發明說明（8) 位元線接觸37連接至擴散層31 (圖1)。 儲存節點接觸3 6係形成於一接觸孔中，哕桩 伸至形成於半導體基板26中之擴散層31且靠近亥延 二元⑽。因此，字元線32可藉由兩個儲;與 夾住，如圖2所示。 兩仔即點接觸36所 觀察到細微圖案化與字元線32間之狹窄間距诰& + =之端部冷陷或傾斜。更且，m察到僅= =兀驅動器的接觸部38之字元線32蜂陷或傾斜。：= 至子=驅動器接觸部38之字元線32不會傾斜。 連接 子凡線32之垮陷或傾斜部分係相 驅動器接觸部38 1而，相鄰於 Π不的子疋 jm存郎點接觸36中不存在足夠的空㈤，如：至 :由虛線所包圍的區域。在最糟的情況中，觀二: 態。所以，儲存節點拔ώκ 〇 Λ JU ]路狀 /τα 即接觸36中之接觸電阻增加且DRAM夕# 率變差。此亦應用至位元蠄Μ 脯之產 ▲义％十七丄位兀線33，如同應用至字元線32。 ^ Ά]；' 本發明中，發現產率受到圖荦密产從够 密變成稀疏之部分，例如園案：度從緻 所示的部10中之圖案之*“、早陣！之螭部’亦即圖3 策。 、 成所影響，且提議出一種改良對 依據本發明人之研货 ,^ % dram中時常觀察到記情陳口别戶在半導體裝置例如 更且發現到字元線之部：之圖案峥陷或傾斜。 接至字元驅動器之連接=圖案之玲陷與傾斜係取決於連 接至字元線32之字元狀。亦即’參照圖1，當連 動器接觸部3 8之圖案係非對稱於字 第13頁 1222213 五、發明說明（9) — 向(γ方向)時，觀察到字元線32垮陷或傾 接觸部38之延伸方向上。顯然地，圖案之 器:;肤^:由配置r記憶單元陣列之外圍部的字元驅動 :〇y平衡狀態，亦即延伸字元驅動器之形狀所造 連接圖3詳細說明前文。參照圖3 ’倘若字元線32 Λ 線=延伸方向的字元驅動器接觸部 32中相鄰t序中形成子元線32後之熱處理導致字元線 平衡==動器接觸部38之虛線部分由於形狀之非 之右心而被拉向字元驅動器接觸部38之延伸方向（圖3中 憶單元瞌，更且’ #隔一字元線32，字元線32即傾斜於記 變狹窄。之端#。所U ’參照圖2，字元線32間之間距 均勾ΪΪ:前述說明’依據本發明較佳實施例，字元線32 驅動琴侧ί連接至記憶單元陣列之虛擬單元部中之字元 纪憶I。]。因此，字元驅動器接觸部38之非平衡狀態對於 連區域之内部不造成影響。字元線可在延伸範圍内 下所確t兀驅動器以外。延伸尺寸係在考慮光學近接效應 連接^疋。類似的構成可應用至位元線與感測放大器間^ 伸部 ^ ’依據本發明人之研究’確認了在不添加均勻延 形字元線之情況下，藉由形成字元驅動器接觸部38之 在此為具有對稱於字元線32之Y方向的圖案而防止傾斜。 清况中’垂直夾住從記憶單元區域延伸出的字元驅動

第14頁 1222213 五、發明說明α〇) 器接觸部3 8之字元驅動器部2 3之位置偏離。在一字元驅動 器部中之配線規則並不應用至另外的字元驅動器之配線規 則。然而，在間距為0 · 1 5 // m或更少之設計規則下，由於 間距偏離所造成的位置偏離與由位置偏離所造成的區域擴 大係極小。 下文將說明依據本發明實施例之半導體裝置。 第一實施例

兹將參照圖4與5說明依據本發明第一實施例iDRAM單 元陣列圖案。圖4顯示DRAM單元陣列圖案之平面圖。圖5係 圖4所示者沿著線X1之剖面圖。 參照 考符號所 包含記憶 23、感測 層3 1，類 字元線3 2 存節點接 觸37、以 動器接觸 接至基於 以每隔一 字元線32

圖4與5 ’對應於依據圖1與8之部分係以相同的參 標示。清楚可知圖4與5所示的DRAM單元陣列圖案 單元區域21、虛擬單元區域22、字元驅動器部 放大器部24、以及形成一記憶單元電晶體之擴散 似於圖1所示者。更且，DRAM單元陣列圖案包含 '位元線33、用於連接儲存節點至擴散層31之儲 觸36、用於連接位元線33至擴散層“之位元線接 =$接字元線32至字元驅動器（未圖示）之字元驅 _ 在子元驅動器部2 3中，單一字元驅動器連 =構成的兩條字元線。更且，$元驅動器部23 ^、子元線之方式經由字元驅動器接觸部38 ，如圖4所示。 單 在圖4所示的例子 元區域21之外圍部。 中’虛擬早元區域2 2係配置於記憶 更且，字元驅動器部23與感測放大

第15頁 1222213

五、發明說明（11) 器部2 4係配置於其外侧。 參照圖4顯然可知，不像依據習知技藝之圖1至3所示

的習知DRAM記憶單元陣列圖案，本發明之DRAM單元陣列圖 案具有延伸部（亦即平面圖案）4 〇，均勻地延伸於字元線3 2 之右方與左方，位於虛擬單元區域22與字元驅動器部23間 之邊界區域，在圖4所示的頂部與底部上。亦即，本發明 之DRAM單元陣列圖案具有延伸部4〇，其具有從字元線32之 中心起算任意長度之對稱形狀，設置於圖案密度從稀疏變 ^緻密的記憶單元區域21之外圍部中連接至字元驅動器之 字兀驅動器接觸部38之侧上。延伸部40之配置係防止非平 衡應力施加至記憶單元區域21上之字元線32。

〜圖4所示的延伸部40為矩形且具有兩個突出部，突出 ^字元線32之兩側。從字元線32延伸出一寬度的兩個突出 P並未延伸至相鄰的字元線3 2。在此例子中，當延伸部4 〇 中=於字το線32之一侧之突出寬度等於或比連接字元線32 至$元驅動器之字元驅動器接觸部38之在X方向的寬度更 狹乍，此並不會影響字元線3 2間之間距。因而，藉著此構 成’延伸部40配置於字元線32中不會造成區域擴大。 ^ 如圖4所示’僅有一形狀相同於延伸部4 0之延伸部4 0， :又^於配置予虛擬單元區域22且未配置有字元驅動器接觸 部38之字元線32之一端部。 如則所述’既然延伸部4〇之尺寸不會影響字元線32間 之間距’故其不會影響字元驅動器接觸部38之尺寸。所 以可在不改變字元線3 2間之間距下從字元驅動器接觸部

第16頁 1222213 五、發明說明（12) 3 8連接設置於外側的字元驅動器。 在考慮光學近接效應下’遮罩圖案與藉由遮罩圖案所 形成的圖案會改變尺寸，在配線無開路且無短路之範圍内 將延伸部40之尺寸放寬至最大程度。舉例而言，在字元 32具有〇· 15 之寬度與〇. 15 之間距的情況下，得設 置〇. 15 "m之延伸且所有間距得為〇. 15 。 β 如圖4所示，均勻延伸設置於字元線32之延伸方向（γ 方向）之兩側上，位於記憶單元區域21之外圍部。藉著此 構^，如圖4所示，當字元驅動器接觸部38之形狀不 Ϊίί、:3』2伸方向時’防止字元線32在製造程序中之 = 陷與傾斜。延伸部4〇作用通至記憶單元區 域21内邓之橋樑，藉而防止字元線32之垮陷。 蘭2 觀察到字元驅動器接觸部3 8附近並未發生 所示的延伸部40*40,設二之傾斜。因為如圖4 二器接觸部38之非對稱所施加至字 元線32之兩侧置3於此’延伸部40無須設置於字 的相反方向上。A、子^驅動裔接觸部38之延伸方向 成而：i生2圖5，既然字元線32因延伸部40與4〇,之形 板26上之ΪΪ:二從儲存節點34延伸至形成於半導體基 斜之影響。If的儲存節點接觸36不會受到字元線32傾 電阻維’儲存節點接觸36之尺寸維持固定且接觸 1222213 五、發明說明（13) 在所示的圖案中，記憶單元區域21中不會發生字元線 32之垮陷與傾斜之現象，因而字元線.32間之間距變得均* 勻。藉著此構成，類似於習知技藝，當字元線3 2間之間距 狹窄時，字元線32間所打開的儲存節點接觸36可防止因為 不確定儲存接觸36之期望的尺寸所造成的高電阻連接或^ 路狀態之錯誤。所以，本發明之DRAM記憶單元陣列圖; 改良產率。 兹將參照圖6說明具有圖5所示的結構之單 作為一例子❶半導體基板26包括藉由STI (Shal 1〇w

Trench Is〇lati〇n，淺渠溝隔絕）所形成的絕緣區域26ι。 擴散層31形成於絕緣區域261間。在所示的圖6之例子中， 絕緣區域261形成得比半導體基板26中之擴散層31更深。 類似於圖5所示者，具有一預定的寬度之字元線以以 ^設計規則所確定的間距來對準，且其受到絕緣膜42所 匕圖6所不的字元線32對準於半導體基板^上，由厚 線32更薄的絕緣膜所覆蓋。比絕緣膜42更厚之一 線32之：Ϊ於字7°線32上。位元線33係配置在交叉於字元 線32之方向上的，藉由虛線所示。 -預匕元線33上且其上具有 連接至搪々爲91。Μ才35。對向電極35經由儲存節點34 構成，儲點34藉由多晶石夕所形成。藉著此 之儲存節點接觸36;連接：=;二32 極狹窄的區域 藉由自對準所^ #妾擴政層31。儲存節點接觸36係 對皁料成1而，既然字元線32既不㈣也不傾 1222213 五、發明說明（14) 一 斜’故儲存節點接觸36精確地形成於擴散層31上。 第一實施例 兹將參照圖7A說明依據本發明第二實施例之drAM單元 陣列圖案。圖7所示的DRAM單元陣列圖案類似於圖4所示 者’不同之處在於配置予字元線32之延伸部4〇a之形狀不 同於圖4所示的延伸部4〇。亦即，不像矩形延伸部4〇，圖7 所示的延伸部4〇a形成於記憶單元之側上如同一逐漸尖細 形物在考慮光學近接效應下’確認圖7所示的逐漸尖細 形延伸部40a較佳。 '' 第三實施例 錄將參照圖8說明依據本發明第三實施例之DRAM單元 陣列圖案。圖8所示的DRAM單元陣列圖案類似於圖4所示 者’不同之處在於延伸部45配置於位元線33之一端部。在 ，8所示的例子中，延伸部4〇配置於字元線32之字元驅動 器，觸部38附近，且延伸部4〇,配置於虛擬單元區域22中 之字元線32之端部。藉著此圖案構成，防止位元線33因為 儲存節點接觸36穿過位元線33間之間距而發生峥陷與傾 斜。因而，藉著此圖案構成，防止位元線W與字元線U之 ~陷與傾斜’且更均勻地形成儲存節點接觸3 6。 圖8所示的延伸部45係矩形對稱於位元線33之延伸方 向（X方向）。 第四實施例 錄將參照圖9視明依據本發明第四實施例之⑽am陣列 圖案。本發明之DRAM單元陣列圖案使用具有〇· η //m或更

第19頁 1222213 五、發明說明（15) 少之圖案的設計規則。參照圖9，字元線32與位元線33並 - 無延伸部。連接字το線32之字元驅動器接觸部38之形狀係 對稱於字元線32之方向。藉著此圖案構成，當不使用虛擬 單元時，記憶單元陣列之端部具有均勻的形狀。 藉著前述圖案構成，配置於圖9中之頂部上之字元驅 動器部23偏離於配置於底部上之字元驅動器部“達佈局圖 ， 上字兀線32之一間距。然而，當字元線32之間距小時，此 偏離實際上不會造成任何問題。 前述第一至第四實施例使用DRAM單元陣列圖案作為半 _ 導體裝置。然而，本發明不僅可應用DRAM單元陣列圖案亦 可應用具有多層配線結構且配線具有大約〇· 15之間距 之半導體裝置例如SRAM、R〇M、快閃記憶體、以及MpiJ。 在依據本發明第一至第四實施例之半導體裝置中，如 刖所述防止汜憶單元陣列之端部處字元線之蜂陷與傾斜 且確保儲存節點接觸之空間。所以，改良記憶單元;車列之 端部處位元線之損壞且亦改良產率。 本發明已經依據實施例加以說明。然而，熟悉此項技 藝之人士可依據各種修改實施本發明。雖然僅依據實施例 說明DRAM ’但本發明可應用至其他半導體裝置例如SRAM、 _ ROM、快閃§己憶體、以及具有記憶體之。

1222213 圖式簡單說明 五、【圖示之簡單說明】 圖1顯示依據習知技術之DRAM單元陣列圖案之一例子 之平面圖。 圖2係用以澄清圖1所示的DRAM陣列圖案中之問題之部 分剖面圖。 圖3係用以澄清圖1與2中發生問題之部分之部分平面 圖。 圖4顯示依據本發明第一實施例之DRAM記憶單元陣列 圖案之平面圖。 圖5顯示圖4所示的DRAM記憶單元陣列圖案之沿著線X1 之剖面圖。 圖6係用以特別說明圖5之詳細剖面圖。 圖7顯示依據本發明第二實施例DRAM單元陣列圖案之 平面圖。 圖8顯示依據本發明第三實施例DRAM單元陣列圖案之 平面圖。 圖9顯示依據本發明第四實施例DRAM單元陣列圖案之 平面圖。 元件符號說明： 10 部 2 1 記憶單元區域 22 虛擬單元區域 23 字元驅動器部

1222213 圖式簡單說明 24 感測放大器部 26 半導體基板 261 絕緣區域 31 擴散層 32 字元線 33 位元線 34 儲存節點/ 35 對向電極 36 儲存節點接觸 37 位元線接觸 38 字元驅動器接觸部 40, 4 0’ 延伸部 40a， 40a’ 延伸部 42 絕緣膜 45 延伸部

第22頁

Claims (1)

1. i· 一種半導體裝置 存節點，該儲存節點 該字元線與該位 以防止該字元線與該 含—字元線、一位元線、盥一# 2鄰於該字元線與該位元線、：錯 位!至少一條具有一平面圖案，用 π線中至少一條之一端部傾斜。 2 ·如申請專利範圍第i 線與該位元線中至少一 成’該延伸部中位於該 側的形狀相等。 項之半導體裝置，其中設於該字元 ，之該平面圖案係由一延伸部所構 子元線與該位元線中至少一條之兩 有〜如矩申範圍第2項之半導體裝置，其中該延伸部具 如申請專利範圍第2項之半導體裝置，其中該延伸部具 〜對稱於其兩側之逐漸尖細形狀。 ^如申請專利範圍第2項之半導體裝置，其中該延伸部設 ;〜虛擬單元部與用以連接一字元驅動器的/接觸部間之 〜邊界部。 • 一種半導體裝置，包含一記憶單元區域與雨個字元驅 動器部，該記憶單元區域包括複數個記憶單元I該兩個字 %驅動器部用以從兩相反側夾住該記憶單元區域； 該記憶單元區域包含：

   〜〜X J 、申♦專概圍 • _ 個字元酿t ί個字元線，延伸於一單一方向上，位;Μ 凡艇動|g部間；. 1互於該兩 元線，延伸於與該字元線交叉之方向·、 部中之备7子兀驅動器接觸部，配置予該兩個字元驄=及 其非i:以每隔-字元線之方式連接至c 耶對稱於該字元線； 、逆後主予70線， 元驅=f f包含一平面圖案’用以防止由該非對稱^ 配置在i日物Μ A 成的該子70線之傾斜’該平面圖垒# 處。 、：該字元線之該字元驅動器接觸部之一位i'、 字元專利範圍第6項之半導體裝置，#中該非對稱的 =駆動以觸部具有突出至該對應的字元線之 反側該平面圖案具有至少—延㈣，從該字元線延伸至相 8 ·砂種半導體裝置，包含一記憶單元區域與兩個字元驅 動器部’該記憶單元區域係包括複數個記憶單元且該兩個 字70驅動器部從兩相反側失住該記憶單元區域； 。亥半導體裝置係在尺寸不大於Q ·丨5 V m之設計規則下 製造； 該記憶單元區域包含： 複數個字元線，延伸於一單一方向上，位於該兩

   第24頁 !222213 申睛專利範圍 個字元驅動器部間 , * 位元線延伸於與該字元線交又 一字元驅動器接觸部，配置 向，以及 部中t每-個且以每隔-字元線之方驅動器 该字元線之該字元驅動器接觸部具有對i:::線； 之一形狀； 开$対稱於該字元線 〇 該半導體裝置因此 防止該字元線之傾斜 9. 一種半導體裝置 線； 包含一電極配線與一信號傳送配 該電極配線與該信號傳送配線中至H固#有 稱圖案，其形狀非對稱於該等配線之一延伸方向，· 、 該裝置更包含-平面圖案，由一延伸部所構成，對稱 於該電極配線與該信號傳送配線中至少一個之該延伸方 向； 該裝置藉由該對稱的平面圖案防止在該半導體裝置之 製造程序中所造成的應力影響該電極與該信號傳送配線中 至少一個。

   第25頁