JP5972058B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5972058B2 JP5972058B2 JP2012133337A JP2012133337A JP5972058B2 JP 5972058 B2 JP5972058 B2 JP 5972058B2 JP 2012133337 A JP2012133337 A JP 2012133337A JP 2012133337 A JP2012133337 A JP 2012133337A JP 5972058 B2 JP5972058 B2 JP 5972058B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ion implantation
- resist pattern
- region
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims description 96
- 238000005468 ion implantation Methods 0.000 claims description 54
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 230000005465 channeling Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000002265 prevention Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 30
- 230000005684 electric field Effects 0.000 description 28
- 230000000694 effects Effects 0.000 description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000002513 implantation Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1は、実施の形態1に係る炭化珪素半導体装置のFLR形成工程における上面図である。一般に、FLR等の終端構造の形成は半導体素子の形成とは独立して行うため、図1に斜線部分で示すFLR形成用レジストパターン(FLR形成の際の注入マスクとなるレジストパターン)は、半導体装置100における半導体素子の形成領域101(有効領域)の全面を覆うように形成される。また、当該レジストパターンは、有効領域101の外側の外周領域102に、有効領域101を囲むライン状(リング状)のレジストパターン(ライン状レジスト)を含んでいる。
図7は、実施の形態2に係るFLR形成用レジストパターンを示す図である。同図の如く、実施の形態2では、隣り合うライン状レジストR1、R2において、それらの突出部P1、P2が互いに隣り合わないように配置する。つまり、隣り合うライン状レジストR1、R2が有する突出部P1、P2の配置位置が、ライン状レジストR1、R2のラインに垂直な方向で重ならないようにする。
図11は、実施の形態3に係るFLR形成用レジストパターンを示す図である。本実施の形態では、当該レジストパターンに、「倒れ防止パターン」として、隣り合うライン状レジストR1、R2の間を接続するブリッジ部P12と、隣り合うライン状レジストR2、R3の間を接続するブリッジ部P23とを設けている。ブリッジ部P12およびブリッジ部P23はそれぞれ複数個も受けられている。
FLRでの電界集中を防止する観点からは、それぞれのリング状不純物領域の形状は、一定幅で途切れないことが望ましい。そのためFLR形成用レジストパターンにおいて、ライン状レジストの「倒れ防止パターン」である突出部の長さ(ライン状レジストからの突出方向の長さ)および太さ(長さ方向に垂直な方向の幅)、またはブリッジ部の太さは、必要最低限にすることが望まれる。
実施の形態5では、FLR形成用レジストパターンに設ける倒れ防止パターン(突出部またはブリッジ部)の太さ方向(長さ方向に垂直な方向)を、FLRの形成時に注入する不純物のチャネリングが生じる方向に合わせる。つまり、図20〜図23のように、倒れ防止パターンがライン状レジストから突出する方向DPが、チャネリングが生じる方向DCに垂直になるようにする。
実施の形態4、5では、FLRを形成するイオン注入の際、それと同時に倒れ防止パターンの真下の領域にも不純物を導入する手法を示したが、FLRを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを別の工程で行ってもよい。以下の実施の形態では、半導体装置の製造工程数を増加させずに、FLRを形成するイオン注入と、防止パターンの真下の領域にも不純物を導入するイオン注入とを別々に行う手法を示す。
実施の形態7では、MOSFETの製造において、FLRを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。
実施の形態8では、JBS(Junction Barrier Schottky)ダイオードの製造において、FLRを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。
Claims (8)
- 半導体基板上に、ライン状レジストを含む第1レジストパターンを形成する工程と、
前記第1レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第1のイオン注入工程と、を備え、
前記第1レジストパターンは、前記ライン状レジストの側面から局所的に突出し、当該ライン状レジスト以外の他の部分に接続しない突出部を含んでおり、
前記突出部は、前記イオン注入でチャネリングが生じる方向に垂直な方向に突出している
ことを特徴とする半導体装置の製造方法。 - 半導体基板上に、ライン状レジストが複数並んだパターンを含む第1レジストパターンを形成する工程と、
前記第1レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第1のイオン注入工程とを備え、
前記第1レジストパターンは、隣り合うライン状レジストの間を接続するライン状のブリッジ部を含み、
前記ブリッジ部は、1本のライン状レジストを挟んで互いに隣り合わない位置に配設され、
前記ブリッジ部は、前記イオン注入でチャネリングが生じる方向に垂直に延びている
ことを特徴とする半導体装置の製造方法。 - 前記第1レジストパターンの前記ブリッジ部の形成領域が開口された第2レジストパターンを形成する工程と、
前記第2レジストパターンをマスクにして、前記第1のイオン注入工程の前記不純物と同じ導電型の不純物を前記半導体基板にイオン注入する第2のイオン注入工程とをさらに備える
請求項2記載の半導体装置の製造方法。 - 前記ライン状レジストは、前記半導体基板における半導体素子の形成領域を囲むリング状であり、
前記第1のイオン注入工程により、前記半導体基板に前記半導体素子の形成領域を囲む複数のリング状不純物領域からなるFLR(Field Limiting Ring)が形成される
請求項2記載の半導体装置の製造方法。 - 前記第1レジストパターンの前記ブリッジ部の形成領域が開口された第2レジストパターンを形成する工程と、
前記第2レジストパターンをマスクにして、前記第1のイオン注入工程の前記不純物と同じ導電型の不純物を前記半導体基板にイオン注入する第2のイオン注入工程とをさらに備える
請求項4記載の半導体装置の製造方法。 - 前記第2のイオン注入工程は、前記FLRとは別の終端構造を形成するためのイオン注入と同時に行われる
請求項5記載の半導体装置の製造方法。 - 前記半導体素子はMOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)であり、
前記第2のイオン注入工程は、前記MOSFETのウェル領域または当該ウェル領域内の高濃度不純物領域であるウェルコンタクト領域を形成するためのイオン注入と同時に行われる
請求項5記載の半導体装置の製造方法。 - 前記半導体素子はJBS(Junction Barrier Schottky)ダイオードであり、
前記第2のイオン注入工程は、前記JBSダイオードのウェル領域または当該ウェル領域内の高濃度不純物領域であるウェルコンタクト領域を形成するためのイオン注入と同時に行われる
請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133337A JP5972058B2 (ja) | 2012-06-13 | 2012-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133337A JP5972058B2 (ja) | 2012-06-13 | 2012-06-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013258287A JP2013258287A (ja) | 2013-12-26 |
JP5972058B2 true JP5972058B2 (ja) | 2016-08-17 |
Family
ID=49954472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012133337A Active JP5972058B2 (ja) | 2012-06-13 | 2012-06-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5972058B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9704947B2 (en) | 2013-06-27 | 2017-07-11 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
CN109473482A (zh) * | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251079A (ja) * | 1985-04-30 | 1986-11-08 | Toshiba Corp | 電界効果トランジスタの製造方法 |
JPH01196818A (ja) * | 1988-02-02 | 1989-08-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3526981B2 (ja) * | 1995-09-13 | 2004-05-17 | 株式会社ルネサステクノロジ | 半導体集積回路の配線構造 |
JPH10319598A (ja) * | 1997-05-21 | 1998-12-04 | Sony Corp | レジスト・パターンおよびその形成方法 |
JPH1117167A (ja) * | 1997-06-25 | 1999-01-22 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP3778061B2 (ja) * | 2001-11-19 | 2006-05-24 | 富士電機デバイステクノロジー株式会社 | 高耐圧icの製造方法 |
JP3866599B2 (ja) * | 2002-03-22 | 2007-01-10 | Necエレクトロニクス株式会社 | 半導体装置 |
JP4356767B2 (ja) * | 2007-05-10 | 2009-11-04 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP2010073902A (ja) * | 2008-09-18 | 2010-04-02 | Sony Corp | イオン注入方法、固体撮像装置の製造方法、固体撮像装置、並びに電子機器 |
JP2011023571A (ja) * | 2009-07-16 | 2011-02-03 | Toppan Printing Co Ltd | プリント配線板とその製造方法 |
KR101379162B1 (ko) * | 2010-10-15 | 2014-03-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2012
- 2012-06-13 JP JP2012133337A patent/JP5972058B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013258287A (ja) | 2013-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9972617B2 (en) | Power semiconductor device having trench gate type IGBT and diode regions | |
TWI553861B (zh) | High withstand voltage semiconductor device | |
JP6415749B2 (ja) | 炭化珪素半導体装置 | |
JP5784242B2 (ja) | 半導体装置およびその製造方法 | |
JP6365165B2 (ja) | 半導体装置の製造方法 | |
JP5789928B2 (ja) | Mos型半導体装置およびその製造方法 | |
JP6312933B2 (ja) | 電力用半導体装置 | |
JP2012039082A (ja) | 半導体装置およびその製造方法 | |
JP2014146738A (ja) | 半導体装置およびその製造方法 | |
US20150179758A1 (en) | Semiconductor device and method of manufacturing the same | |
WO2014045480A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2016046900A1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
JP6995221B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5972058B2 (ja) | 半導体装置の製造方法 | |
WO2018207712A1 (ja) | 半導体装置 | |
JP5943846B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP5719899B2 (ja) | 半導体装置 | |
WO2010023797A1 (ja) | 半導体装置及びその製造方法 | |
JP6687476B2 (ja) | 半導体装置およびその製造方法 | |
JP6112141B2 (ja) | Mos型半導体装置およびmos型半導体装置の製造方法 | |
JP2005079359A (ja) | 半導体装置とその製造方法 | |
JP2014236159A (ja) | 半導体装置および半導体装置の製造方法 | |
JP7006389B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7281807B2 (ja) | 半導体装置およびその製造方法 | |
US20230307493A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5972058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |