TW574725B - Semiconductor manufacturing device and method for manufacturing a semiconductor - Google Patents

Semiconductor manufacturing device and method for manufacturing a semiconductor Download PDF

Info

Publication number
TW574725B
TW574725B TW91123440A TW91123440A TW574725B TW 574725 B TW574725 B TW 574725B TW 91123440 A TW91123440 A TW 91123440A TW 91123440 A TW91123440 A TW 91123440A TW 574725 B TW574725 B TW 574725B
Authority
TW
Taiwan
Prior art keywords
processing
main body
aforementioned
semiconductor
manufacturing
Prior art date
Application number
TW91123440A
Other languages
English (en)
Inventor
Kazuo Saki
Yukihiro Ushiku
Original Assignee
Tokyo Shibaura Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co filed Critical Tokyo Shibaura Electric Co
Application granted granted Critical
Publication of TW574725B publication Critical patent/TW574725B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54Apparatus specially adapted for continuous coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)

Description

(i) 574725 *^/4 wL· (發明說明應敘明:發衡屬之技術領域、先前技術、内容、實施方式及®式簡單說明) 發明的技術領域 本發明係和半導體製造技術相關。尤其’和在,一室内 執行氧化、擴散、CVD等複數處理之半導體製造裝置、以 及使用此裝置之半導體裝置製造方法相關。 習知技術 近年來,半導體製造裝置為了縮短晶圓處理時間,而開 發出在同一室内連續執行複數處理之技術。此種裝置對同 一室内之複數處理,要求膜厚及雜質之擴散等必須獲得精 密控制。 圖7係利用傳統技術之氧化膜及SiN膜的成膜處理之連續 處理流程圖。首先,依據技術性經驗,以某種手段將氧化
膜形成溫度、氧化氣體流量、氧化時間、siN堆積溫度、SiN 堆積時間、SiN成膜時之氣體壓力、siN成膜氣體流量等輸 入半導體製造裝置(此時為氧化/CVD爐)之控制用電腦,使 其各自形成期望之厚度。其次,β某種手段輸入開始信號 並開始執行處理。 ’十對裝置之晶圓搬入、昇 骨豆切換、降溫、晶圓 曰曰圓搬出寺處理,都依既設之序列執 其間,儘可能將爐内㈤♦尸、 円Λ度及氣體流量忠貫地維持於 值’控制氧化時間及始 今 隹積時間而得到期望之膜厚。 然而’前述之序列中, 千 未考慮到裝置内無法控 十頓:要因所造成之膛戸 w \ 、 膜厗疾是及雜質摻雜量之誤差、以 置外媒法控制之千爆西 擾要因所造成之膜厚誤差及雜質摻 -6 · 574725 (2) 誤差等。裝置内無法控制之千擾要因例如前批次之處理溫 度的影響而使昇溫時產生微妙之溫度變化、及微妙電壓變 動造成氣體流量產生微細變化等。裝置外無法控制之干擾 要因則如大氣壓力。 所以,隨著元件之微細化,今天已經處於無法忽視這些 干擾要因之狀況,傳統之成膜技術已經無法得到充份之元 件性能及電路特性。所以,要求考慮到這些干擾要因之半 導體製造裝置的控制方法。又〜,因處理後實施之膜厚測量 在連續處理時並未針對最初之成膜實施,故要求更精密之 成膜控制。 因為考慮到前述干擾要因對膜厚及雜質擴散的影響,而 必須實施氧化、堆積、及雜質擴散相關的計算及摸擬。例 如,日本特開平1 1-288856號公報及日本特開平8-55 145號公 報中,就提出實施實際製造資料及模擬資料比較的概念。 然而,因為這些公報之比較目的係配合模擬之高精度化' 或實際製造資料,故和從製造條件或製造參數之變更等製 造控制觀點的概念並不相同。又,未針對前述内在干擾戈 外在千擾進行計算,且未考慮到每次製造誤差。 如上面所述,傳統上在同一室内連續執行半導體裝置製 造相關之複數處理的半導體製造裝置,就會產生裝置内之 播法控制干擾要因所造成的膜厚及雜質摻雜量誤差、戈大 氣壓力等裝置外之無法控制干擾要因所造成的膜厚及雜質 摻雜1誤差《因此,無法獲得充份元件性能及電路特性。 發明之概述 574725
本發之目的,在提供可控制裝置内無法控制之干擾要因 所造成之膜厚誤差及雜質摻雜量之誤差、以及大氣壓力等 裝置外無法控制之干擾要因所造成之膜厚誤差及雜質摻雜 量誤差等,而可得到具有充份元件性能及電路特性之半導 體製造裝置及半導體裝置之製造方法。 為了解決前述課題,本發明採用下述構成。 亦即,本發明為具有::處理裝置主體,在同一室内連 續執行半導體裝置製造相關之複數處理;裝置控制部,選 取該處理裝置主體之處理種類後,提供以處理裝置主體開 始處理為目的之開始信號、及以停止處理為目的之停止信 號;第1端子,以對外部輸出前述處理裝置主體之裝置内 部資訊為目的;第2端子,以對外部輸出來自前述裝置控 制部之開始信號為目的;以及第3端子,其目的則在於接 收來自第2端子之開始信號,且將依據以裝置内部資訊針 對處理狀態進行計算所得的結果為基礎之停止信號,輸入 至前述裝置控制部;之半導體製造裝置,且具有下述特徵, 亦即,前述裝置控制部會依據前述由第3端子之停止信號 的輸入而將停止信號傳送至前述處理裝置主體,停止前述 處理裝置主體之目前處理,進入下一處理。 又,本發明為具有處理裝置主體、裝置控制部、及處理 控制管理部之半導體製造裝置,前述處理裝置主體會在同 一室内連續執行半導體裝置製造相關之複數處理,前述裝 置控制部則在選取該處理裝置主體之處理種類後,會提供 以處理裝置主體開始處理為目的之開始信號、及以停止處 574725
理為目的之停止信號,前述處理控制管理部則具有依據前 述處理裝置主體之裝置内部資訊針對複數處理計算處理狀 態之機能,在前述裝置控制部傳送出開始信號之時序即開 始針對目前之處理實施執行狀態之計算,在處理狀態達到 規定狀態之時點,會對前述裝置控制部傳送停止信號,其 特徵為:當從前述處理控制管理部輸入停止信號時,前述 裝置控制部會對前述處理裝置主體傳送停止信號,停止前 述處理裝置主體之目前處理,並進入下一處理。 又,本發明為使用具有處理裝置主體、裝置控制部、及 處理控制管理部之半導體製造裝置,對被處理基板實施特 定處理之半導體裝置的製造方法,其特徵為:在被處理基 板裝設於前述處理裝置主體之狀態下,前述裝置控制部會 開始執行特定處理,同時,前述處理控制管理部會開始針 對目前處理之處理狀態開始計算,依據計算結果判斷處理 狀態達到規定狀態時,前述裝置#制部會停止目前之處 理,並進入下一處理。 圖式之簡單說明 圖1係第1實施形態之半導體製造裝置的基本構成方塊 圖。 圖2係圖1之半導體製造裝置所使用之裝置控制部的構成 圖。 圖3係第1實施形態之處理控制動作的流程圖。 圖4 A、B係第1實施形態之半導體製造步驟的剖面圖。 圖5係第2實施形態之處理控制動作的流程圖。 574725 (5) 圖6 A、Β係第2實施形態之半導體製造步驟的剖面圖。 圖7係傳統之(氧化+SiN)連續成膜處理的概念圖。 發明之良好實施形態 以下利用圖式實施本發明之詳細說明。 (第1實施形態) 圖1係本發明第1實施形態之半導體製造裝置的基本構成 圖。又,本實施形態之半導體製造裝置亦可使用批次式裝 置或單片式裝置。 圖中之1 0係連續執行複數處理之室,例如氧化/擴散/CVD 爐(以下稱為多處理裝置)。2 0係以控制多處理裝置1 0為目 的之裝置内控制器(裝置控制部)。3 0係具有膜厚計算機 能、摻雜量計算機能、計算膜厚判斷機能、及計算摻雜量 判斷機能等之處理控制管理部。 如圖2所示,裝置内控制器2 0含有具處理時間監視機能 及處理資料儲存機能等之外部輸出信號產生裝置2 1。當處 理控制管理部30輸入計算結果及停止信號後,該外部輸出 信號產生裝置2 1會對多處理裝置1 0傳送停止信號。又,使 用者輸入處理停止信號時、或是輸出停止信號經過一定時 間後時,外部輸出信號產生裝置2 1會對多處理裝置1 0傳送 開始。 本實施形態中,為了說明其機能,而以另一裝置之方式 來說明處理控制管理部3 0,然而,亦可為組合於裝置内控 制器2 0中者。又,圖中之4 1係以對外部傳送裝置内部資訊 為目的之第1端子,42係以對外部傳送開始信號為目的之 574725 (6) 嵚喊裁餐續尤 ' 信號為目的之第3端 20之控制執行動作。 理裝置10之裝置内控 管理部3 0傳送開始信 管理部30會依據裝置 -堆積膜厚計算/氧化 其次,實際執行氧化 計算之其中一項。 ,就是利用依據既設 ,執行對多處理裝置 其次,裝置内控制器 體之導入,同時,對 時,雖然將導入處理 圓搬入多處理裝置10 溫度達到一定溫度時 〇 化之計算。計算上則 可利用爐内外之各種 量等。計算公式可以 第2端子,4 3則係以由外部輸入停止 子。 多處理裝置1 0係依據裝置内控制器 在預先設定之處理序列的時序,多處 制器20會對多處理裝置10及處理控制 號。接收到此開始信號時,處理控制 内部之處理氣體等資訊,判斷應執十 膜厚計算/摻雜量計算中之那一項。 膜厚計算、堆積膜厚計算、或摻雜量 將目前為止所述更進一步說明的話 之序列實施之裝置内控制器20的控制 1 0之晶圓搬入、昇溫、及溫度保持。 20會對多處理裝置10指示實施處理氣 處理控制管理部3 0傳送開始信號。此 氣體時刻當做開始時序,然而,在晶 後、昇溫前,若預先設定為晶圓爐内 之時點等時,亦可配合目的進行變更 本實施形態中,會最先實施氧化膜 會使用裝置内部之資訊。裝置内資訊 熱電偶之溫度資訊、流量計之氣體流 使用如 (t οχ2- τ 2)/B=t-(B/A)(t ox- r ) ...(1)
之一般公式。此(1)式中,tox為氧化膜厚、r為初期膜厚、 B / A為一次係數、B為二次係數。使用例如I*為1 5 n m、B / A 574725 鮝明滅明續頁 (9) 度、氣體流量、及處理壓力等的變動,會使連續處理之各 晶圓產生不同的膜厚變化。使用本實施形態之裝置及控制 方去可以執行將㈤述支動納入之膜厚計算,並將其結果 回饋至處理步驟,故可獲得變動較少之精密的膜厚控制。 亦即,處理控制管理部30會依據裝置内部資訊即時計算 品質特性,並以控制處理時間來對千擾實施極嚴密之控 制。更具體而言,處理控制管垤部3〇具有:讀取機能,即 時碩取爐内溫度、真空度、及氣體流量等裝置内部資訊、 以及大氣壓力等裝置外部資訊;變換機能,將讀取之資訊 變換成計算上可使用之物;計算機能,即時計算氧化膜厚 /堆積膜厚/雜質擴散長度等;選擇即時計算之演算(氧化/ 堆積/擴散),以及傳送機能,依據裝置之處理開始信號開 始计# ,達到期望之膜厚/摻雜量等之時點,傳送處理結 束信號。 ^ 利用此方式,可以嚴格控制處理時間。所以,可以控制 裝置内兴去控制之干擾要因所造成之膜厚誤差、以及大氣 壓力等·樂@ 、 外典法控制之膜厚誤差,而得到具有充份元件 性能及電路特性。 圖3係本^ ^ ▲ ·、貫施形態之處理控制管理部3 0内的演算流程 圖。參昭比 圖’說明氧化膜計算及堆積膜厚計算的2種方 法。 首先 其、α 、執伃膜厚計算及摻雜量計算之起始化(步驟s 1)。
,監視來自裝置内控制器2〇之開始信號 收到開私托 J °。號時,接收裝置内部資訊(步驟S 3 ),判斷執行 -14- 574725
(ίο) 乳化厚計算及堆積膜厚計算之其中那一種計算(步驟 S4) 〇 本灵她形怨中’會最先執行氧化膜厚計算(步驟S 1 2)。 判斷計算之惫仆騰^ 腰与疋否超過規定值…此時為60 nm(步驟 3)未超過時’從前次取得内部資訊後等待1秒鐘後再 度取传《内部資却 < 半 -Λ (步驟s 1 1),在步驟s 1 2實施氧化膜厚計 y 0 > 复 步银 若计算所得之氧化膜厚超過60 nm,則 2裝置内控制恭20傳送停止信號(步驟S5)。其次,判斷是 疋成王部處理(步驟S 6 ),若有其他處理,則回到開始。 处此時,係假定以1杪間隔來執行控制。此時,1秒間隔可 此成為無法實現取得装置内部資訊、或無法執行氧化計算 处十斤膜厚判斷等之要因。然而,只要具有目前之裝置性 此及计异機之計算速度,應不會有實質上的問題。 二氧化膜厚計算後,在前述步驟S1實施膜厚計算及摻雜量 冲算〈起始化,在前述步驟S2實施開始信號之監視。接收 開七仏號時’在前述步驟s 3接收裝置内部資訊,在前述 步驟S4判斷執行氧化膜厚計算及堆積膜厚計算之其中那一 種計算。 、此時,會執行SiN膜堆積膜厚計算(步驟S22)。判斷計算 义叶算堆積膜厚是否超過規定值…此時為1〇〇 nm(步驟 S23)。未超過時,從前次取得内部資訊後等待丨秒鐘後 :又得内部資訊(步驟S21),在步驟s22實施堆積膜厚計 2。重複此步驟,若計算所得之堆積膜厚超過10() nm,在 … < 步驟S5對裝置内控制器20傳送停止信號。其次,若在 -15- 574725
(ii) 前述步驟S 6判斷已完成全部處理,則結束處理。 以上係本實施形態之處理控制管理部3 0内的演算流程 圖。
圖4 A係以第1次之步驟S 2〜S 5,在多處理裝置1 0内,使 S i基板5 0上形成Si〇2膜5 1之狀態的剖面圖。圖4B則係以第 2次之步驟S2〜S5,在多處理裝置10内,使3丨02膜5 1上形 成S iN膜5 2之狀態的剖面圖。任一種之膜厚都可獲得高精 度之控制。 如上面所述,依據本實施形態,設置處理控制管理部3 0, 即時監視多處理裝置1 0内之氧化處理及堆積處理,利用其 處理時間之控制,可縮小連續處理時之各晶圓的處理誤 差。且,可使執行複數處理計算之計算更為高精度化。以 氧化膜厚為例,可以控制至0.1 nm的膜厚,同時可以大幅 \改善閘極氧化膜及聚S i電極之連續成膜所導致之廢料率及 信賴性。
(第2實施形態) 第1實施形態係熱氧化膜及SiN膜堆積之連續形成處理的 實例,本實施形態則以As氣相擴散及熱氧化膜之連續處理 為例來進行說明。 本實施形態中,會最先實施摻雜量之計算。計算上則會 使用裝置内部之資訊。裝置内資訊可利用爐内外之各種熱 電偶之溫度資訊、流量計之氣體流量、及壓力計之處理壓 力等資訊。以例如預設之1秒鐘時間間隔讀取時時刻刻在 變化的溫度、氣體流量、處理壓力。利用讀取值計算在該 -16- 574725
(13) 以例如預設之1秒鐘時間間隔讀取時時刻刻在變化的溫 度及氣體流量,利用讀取值計算在該時間間隔期間氧化膜 厚之增加量並進行累積,即可計算該時刻之氧化膜厚。利 用此方式,可以考慮溫度及流量之干擾所導致之氧化膜厚 的變動。而此點是傳統氧化方法無法考慮的項目。時間間 隔採用1秒,係因為如氧化膜厚想要控制為± 0.2 nm時,必 須以± 2秒之精度來控制裝置,而其抽樣率就必須更短。 利用計算膜厚判斷機能實施氧化膜厚之計算結果的判 斷。在計算膜厚達到例如6 0 n m之規定膜厚的時點時,處 理控制管理部30會對裝置内控制器20傳送停止信號。裝置 内控制器20則會對多處理裝置1 0傳送停止信號而停止氧 更具體而言,裝置内控制器20會對氧化爐發出相當於如 「結束流入氧化氣體之序列,切換至下一步驟之流入純氣 的序列」之中斷指示。此時序亦可以設定為稍為提前。亦 即,若有發出停止信號後無法立即切換氣體等之理由時, 可能會出現少許過度氧化的情形。預估此過度氧化份,將 比目標模厚稍薄的值設為判斷膜厚即可。 因為到目前為止無法控制之爐内溫度、氣體流量、及處 理壓力等的變動,會使連續處理之各晶圓產生不同的膜厚 及摻雜量變化。使用本實施形態之裝置及控制方法,可以 執行將前述變動納入之膜厚計算,並將其結果回饋至處理 步驟,故可獲得變動較少之精密的膜厚控制。 圖5係本實施形態之處理控制管理部3 0的流程圖。參照 -18- 574725
(14) 此圖,說明堆積膜厚計算及摻雜量計算的2種方法。 首先,執行膜厚計算及摻雜量計算之起始化(步驟S1)。 其次,監視來自裝置内控制器20之開始信號(步驟S2)。接 收到開始信號時,接收裝置内部資訊(步驟S3),判斷執行 氧化膜厚計算及摻雜量計算之其中那一種計算(步騾S4)。 本貫施形態中會取先執行掺雜量計算(步驟s 3 2)。判 斷計算摻雜量是否超過例如1X1〇2〇個原予/cm2之規定摻雜量 (步驟S33)。未超過時,從前次取得内部資訊後等待1秒鐘 後再度取得内部資訊(步驟S3 υ ,在步驟S32實施摻雜量計 算。重複此步驟,若計算所得之計算掺雜量超過ιχι〇2〇個 原子/cm2時,則對裝置内控制器2〇傳送停止信號(步驟§5), 回到開始。 此時,係假定以1秒間隔來執行控制。此時,丨秒間隔可 能成為無法實現取得裝置内部資訊、或無法執行摻雜量計 算及計算摻雜量判斷等之要因。然而,只要具有目前之裝 置性能及計算機之計算速度,應不會有實質上的問題。
捧雜量計算後,在前述步驟S1實施膜厚計算及摻雜量計 算之起始化,在前述步驟S2實施開始信號之監視。接收到 開始信號時,在前述步驟S3接收裝置内部資訊,在前述步 驟S4判斷執行氧化膜厚計算/摻雜量計算/堆積膜計算之其 中那-種計算。此日寺,會執行氧化膜厚計算(步驟s ^ 2卜 判斷計算之計算氧化膜厚是否超過規定值一此時為⑼ 步騾S 13)。未超過時,從前次取得内部資訊後等待1秒 鉸後再度取得内部資訊(步驟sn),在步驟si2實施氧化計 -19- 574725
(15) »對 算。重複此步驟,若計算所得之氧化膜厚起過6 〇 . # +,若在前述 裝置内控制器20傳送停止信號(步驟S5) °其〜 步驟S 6判斷已完成全部處理,則結束處理。 、 \ a、女f洗程說 以上係本實施形態之處理控制管理部3 0内的^ < 明,只有處理之種類及順序和第1實施形態不同而已° 圖6 A係以第1次之步驟s 2〜S 5,在多處理裝置1 〇内
Si基板60之表面上形成As之擴散層61之狀態的剖面圖° · 禮S i 6B則係以第2次之步驟S2〜S 5,在多處理裝置1 0内’ 1 基板60上形成Si02膜62之狀態的剖面圖。擴散層61之深度 及Si〇2膜62之膜厚的任一種都可獲得高精度之控制。 依據本實施形態,設置處理控制管理部3 0,即時^^視^ 處理裝置1 0内之擴散處理及氧化處理,因為控制其處理時 間,當然可獲得和前述第1實施形態相同之效果,另外, 即使如不會產生反應之離子注入而不易計算的處理狀態, 亦可執行正確的計算。 (變形例) 又’本發明並未限定為前面所述之各實施形態。實施形 怨中’係針對多處理裝置設置專用處理控制管理器,此處 理控制管理器之機能亦可利用外部計算機來實現。又,處 理控制管理器係依據裝置内部資訊執行計算,然而,除了 裝置内部資訊以外,亦可依據大氣壓力等外部資訊來執行 計算。又,處理並未限定為氧化/擴散/CVD,亦可適用於 半導體裝置之製造上所使用的各種處理。 其他’只要未脫離本發明之要匕 心专曰的範圍,可實施各種變 -20- 574725 (16) I奋概1¾明續頁 形。 產業上之利用可能性 依照本發明,依據處理裝置主體之裝置内部資訊,使用 針對複數處理之處理狀態進行計算之外部計算機或處理控 制管理部,在裝置控制部傳送開始信號之時序,開始針對 目前之處理實施處理狀態計算,處理狀態達到規定狀態之 時點,對裝置控制部傳送停止信號,利用此方式,可以控 Si裝置内無法控制之干擾要因所造成之膜厚誤差、以及大 氣塵力等裝置外無法控制之干擾要因所造成的膜厚。而可 得到充份之元件性能及電路特性。 圖式代表符號說明 10 室 20 裝置内控制器 2 1 外部輸出信號產生裝置 30 處理控制管理部 4 1 第1端子 42 第2端子 43 第3端子 50 ^ 60 Si基板 51、62 Si〇2膜 52 SiN膜 61 A s之擴散層

Claims (1)

  1. 第091123440號專利申請案 中文申請專利範圍替換本(92年1〇月) 拾、申清專利範圍 1· 一種半導體製造裝置,其特徵為具有: 處理裝置主體’在同一室内連續執行半導體裝置製造 相關之複數處理; 裝置控制部’選取該處理裝置主體之處理種類,同時 提供用以於處理裝置主體開始處理之開始信號及用以停 止處理為目的之停止信號; 第1 ‘子,其係用以對外部輸出前述處理裝置主體之裝 置内部資訊者; 第2端子,其係用以對外部輸出來自前述裝置控制部之 開始信號者;以及 第3挪子,其係用以於接收來自第2端子之開始信號, 且將停止信號輸入至前述裝置控制部,該停止信號係依 據以刖述裝置内部資訊為基礎針對目前處理之處理狀態 進行計算所得結果者;其中, 前述裝置控制部會依據前述由第3端子之停止信號的 輸入而將停止信號傳送至前述處理裝置主體,停:前述 處理裝置主體之目前處理,進入下一處理。 2·如申請專利範圍第丨項之半導體製造裝 且 具中 前述裝置控制部連接著外部計算機, 、 1丹俄邊外那計算機, 具有基於來自第1端子之裝置内部資訊, 府、+ 冲异針對複數處 理(處理狀態之機能,依據來自第2端予 ^ ^ ET - ^ 閉始信號開始 針對目則處理之處理狀態進行計算,針 T 3前處理之處 574725
    理狀態達到規定狀態時,會對第3端子傳送停止信號。 3. 如申請專利範圍第2項之半導體製造裝置,其中 前述外部計算機具有利用裝置内部資訊判斷應執行何 種處理狀態計算之機能。 4. 如申請專利範圍第2項之半導體製造裝置,其中 前述外部計算機會同時讀取裝置内部資訊及裝置外部 資訊,並使用此各種資訊計算處理狀態。 5. 如申請專利範圍第4項之半導體製造裝置,其中 讀取至前述外部計算機之裝置内部資訊為溫度、壓 力、及氣體流量,讀取至前述外部計算機之裝置外部資 訊為大氣壓力。 6. 如申請專利範圍第1項之半導體製造裝置,其中 前述處理裝置主體具有加熱機構。 7. 如申請專利範圍第1項之半導體製造裝置,其中 前述處理裝置主體係連續執行氧化、CVD、及擴散之 其中至少2項處理者。 8. —種半導體製造裝置,其特徵為具有: 處理裝置主體,其係在同一室内連續執行半導體裝置 製造相關之複數處理者; 裝置控制部,其係選取該處理裝置主體之處理種類, 同時提供用以於處理裝置主體開始處理之開始信號及用 以停止處理之停止信號者;以及 處理控制管理部,其係具有基於前述處理裝置主體之 裝置内部資訊來計算針對複數處理之處理狀態之機能, 574725
    並在前述裝置控制部傳送出開始信號之時序開始計算針 對目前處理之處理狀態,在處理狀態達到規定狀態之時 點,會對前述裝置控制部傳送停止信號者;其中, 前述裝置控制部在當前述處理控制管理部輸入停止信 號時,會將停止信號傳送至前述處理裝置主體,停止該 處理裝置主體之目前處理,並進入下一處理。 9. 如申請專利範圍第7項之半導體製造裝置,其中 前述處理控制管理部具有利用裝置内部資訊判斷應計 算何種處理狀態之機能。 10. 如申請專利範圍第8項之半導體製造裝置,其中 前述處理控制管理部會同時讀取裝置内部資訊及裝置 外部資訊,並使用此各種資訊計算處理狀態。 11. 如申請專利範圍第10項之半導體製造裝置,其中 讀取至前述外部計算機之裝置内部資訊為溫度、壓 力、及氣體流量,讀取至前述外部計算機之裝置外部資 訊為大氣壓力。 12. 如申請專利範圍第8項之半導體製造裝置,其中 前述處理裝置主體具有加熱機構。 13. 如申請專利範圍第8項之半導體製造裝置,其中 前述處理裝置主體係連續執行氧化、CVD、及擴散之 其中至少2項處理者。 14. 一種半導體裝置之製造方法,係使用半導體製造裝置, 對被處理基板實施特定處理者,該半導體製造裝置具 有:處理裝置主體,其係在同一室内連續執行半導體裝 574725
    置製造相關之複數處理者;裝置控制部,其係選取該處 理裝置主體之處理種類並控制處理之開始及停止者;及 處理控制管理部,其係具有基於前述處理裝置主體之裝 置内部資訊而計算對複數處理之處理狀態之功能者之; 其特徵為: 在被處理基板裝設於前述處理裝置主體之狀態下,前 述裝置控制部會開始執行特定處理,同時,藉由前述處 理控制管理部開始針對目前處理之處理狀態之計算,以 孩計算結果判斷處理狀態達到規定狀態時,藉由前述裝 置控制部停止目前之處理,並進入下一處理。 15·如申請專利範圍第14項之半導體裝置之製造方法,其中 前述處理控制管理部具有利用裝置内部資訊判斷應計 算何種處理狀態之機能。 16·如申請專利範圍第14项 之半導體裝置之製造方法,其中 前述處理控制管理部會同時讀取裝置内部資訊及裝置 外部資訊,並使用此各種資訊計算處理狀能。 Π·如j請專利範圍第16項之半導體裝置之製造方法,其中 頃取至W述外邵計算機之裝置㈣資訊為溫度、壓 力、及氣體流量,讀取至前述外部計算機之裝置外部資 訊為大氣壓力。 18·如申請專利範圍第“项之半導體裝置之製造方法,其中 前述處理裝置主體具有加熱機構。 19·如申請專利範圍第14 中 二 牛等體裝置之製造方法,其r 前述處理裝置主體係i車嬙鈾一〆 & I夕 承運躓執仃氧化、CVD、及擴散之 其中至少2項處理者。
TW91123440A 2001-10-11 2002-10-11 Semiconductor manufacturing device and method for manufacturing a semiconductor TW574725B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313918A JP4068327B2 (ja) 2001-10-11 2001-10-11 半導体製造装置と半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW574725B true TW574725B (en) 2004-02-01

Family

ID=19132313

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91123440A TW574725B (en) 2001-10-11 2002-10-11 Semiconductor manufacturing device and method for manufacturing a semiconductor

Country Status (7)

Country Link
US (2) US7082346B2 (zh)
EP (1) EP1437763A4 (zh)
JP (1) JP4068327B2 (zh)
KR (1) KR100529664B1 (zh)
CN (1) CN1271679C (zh)
TW (1) TW574725B (zh)
WO (1) WO2003034474A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008899B2 (ja) * 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
JP4880889B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
US7279421B2 (en) * 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
KR101920870B1 (ko) * 2017-09-15 2018-11-21 한국과학기술연구원 박막의 전기광학적 특성 비접촉식 측정 시스템 및 방법
US11894220B2 (en) 2019-07-17 2024-02-06 Applied Materials, Inc. Method and apparatus for controlling a processing reactor
KR20220141133A (ko) 2021-04-12 2022-10-19 주식회사 번영중공업 풍력발전기 날개의 저항 시험용 알루미늄 선박

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182217A (ja) * 1982-04-19 1983-10-25 Oki Electric Ind Co Ltd 薄膜形成方法
JP2634595B2 (ja) * 1987-06-22 1997-07-30 株式会社日立製作所 半導体製造装置
US4900591A (en) * 1988-01-20 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the deposition of high quality silicon dioxide at low temperature
US5146869A (en) * 1990-06-11 1992-09-15 National Semiconductor Corporation Tube and injector for preheating gases in a chemical vapor deposition reactor
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
US5062446A (en) * 1991-01-07 1991-11-05 Sematech, Inc. Intelligent mass flow controller
JPH0855145A (ja) 1994-08-08 1996-02-27 Fujitsu Ltd 半導体プロセスシミュレーション方法及びそのための装置
JPH08172084A (ja) * 1994-12-19 1996-07-02 Kokusai Electric Co Ltd 半導体成膜方法及びその装置
JPH0917705A (ja) * 1995-06-28 1997-01-17 Tokyo Electron Ltd 連続熱処理方法
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
JP3768575B2 (ja) * 1995-11-28 2006-04-19 アプライド マテリアルズ インコーポレイテッド Cvd装置及びチャンバ内のクリーニングの方法
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6240330B1 (en) 1997-05-28 2001-05-29 International Business Machines Corporation Method for feedforward corrections for off-specification conditions
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
JPH11288856A (ja) 1998-04-06 1999-10-19 Sony Corp 半導体シミュレーション方法
US6137112A (en) * 1998-09-10 2000-10-24 Eaton Corporation Time of flight energy measurement apparatus for an ion beam implanter
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2002057149A (ja) * 2000-08-08 2002-02-22 Tokyo Electron Ltd 処理装置及びそのクリーニング方法
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US6772034B1 (en) * 2001-07-12 2004-08-03 Advanced Micro Devices, Inc. System and software for data distribution in semiconductor manufacturing and method thereof

Also Published As

Publication number Publication date
US20060217830A1 (en) 2006-09-28
US20040044419A1 (en) 2004-03-04
KR100529664B1 (ko) 2005-11-21
CN1271679C (zh) 2006-08-23
CN1537322A (zh) 2004-10-13
US7082346B2 (en) 2006-07-25
KR20040019270A (ko) 2004-03-05
EP1437763A1 (en) 2004-07-14
JP4068327B2 (ja) 2008-03-26
EP1437763A4 (en) 2009-01-28
JP2003124084A (ja) 2003-04-25
WO2003034474A1 (fr) 2003-04-24

Similar Documents

Publication Publication Date Title
TW574725B (en) Semiconductor manufacturing device and method for manufacturing a semiconductor
EP0789981B1 (en) Thermal reactor optimization
JP2012238846A (ja) 吸収係数および応力を低減しつつ炭素膜のエッチング選択性を改善する方法
JP3836696B2 (ja) 半導体製造システムおよび半導体装置の製造方法
JP2009260262A (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
CN102054655A (zh) 监控退火机台温度的方法
TWI644190B (zh) 製程系統與製程方法
JP7495522B2 (ja) 半導体処理チャンバ内のプラズマ点火最適化
JP6086105B2 (ja) Soiウェーハの製造方法
JP2017098464A (ja) 熱処理システム、熱処理方法、及び、プログラム
JPH0855145A (ja) 半導体プロセスシミュレーション方法及びそのための装置
CN103715067A (zh) 一种提高成膜均匀性的方法
US6867054B2 (en) Method of manufacturing a semiconductor device
JPH0758346A (ja) マイクロフローセンサ及びその製造方法
JP3695677B2 (ja) 基板処理方法および装置
JPH10303192A (ja) プロセスシミュレーション方法
TWI266675B (en) CMP apparatus for polishing dielectric layer and method of controlling dielectric layer thickness
JP2599445B2 (ja) 半導体装置の製造方法
JPH0786175A (ja) 半導体デバイス構造の製造方法
JPH05198653A (ja) ランプアニール温度のモニタ法
KR970011647B1 (ko) 반도체 소자의 게이트 산화막 형성방법
TW201117410A (en) Control method for etching process of photovoltaic devices
JPS592191B2 (ja) 半導体装置用電極の製造方法
JPS62198118A (ja) 半導体装置の製造方法
JPS60138908A (ja) 減圧cvd装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees