JPH0855145A - 半導体プロセスシミュレーション方法及びそのための装置 - Google Patents
半導体プロセスシミュレーション方法及びそのための装置Info
- Publication number
- JPH0855145A JPH0855145A JP18571294A JP18571294A JPH0855145A JP H0855145 A JPH0855145 A JP H0855145A JP 18571294 A JP18571294 A JP 18571294A JP 18571294 A JP18571294 A JP 18571294A JP H0855145 A JPH0855145 A JP H0855145A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- film thickness
- simulation
- process simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、デバイス構造データをできるだけ
現実のデバイス構造に近い形で提供するためのシリコン
酸化膜厚シミュレーションアルゴリズムを提供すること
を目的とする。 【構成】 プロセス条件に従って実際のシリコン酸化膜
を形成するプロセス実行手段１１と、形成されたシリコ
ン酸化膜厚を検出する膜厚検出手段１２と、プロセス条
件に従って酸化計算アルゴリズムを実行するプロセスシ
ミュレーション手段１３と、シリコン酸化膜厚の実測値
と計算値を比較する比較手段１４と、比較結果に従って
計算したシリコン酸化膜厚が検出したシリコン酸化膜厚
に一致するようにプロセスシミュレーション手段の酸化
膜成長速度を変更する酸化膜成長速度変更手段１５とを
備え、シリコン酸化膜厚の計算値が検出値に一致するま
で、酸化膜成長速度を変更する。
現実のデバイス構造に近い形で提供するためのシリコン
酸化膜厚シミュレーションアルゴリズムを提供すること
を目的とする。 【構成】 プロセス条件に従って実際のシリコン酸化膜
を形成するプロセス実行手段１１と、形成されたシリコ
ン酸化膜厚を検出する膜厚検出手段１２と、プロセス条
件に従って酸化計算アルゴリズムを実行するプロセスシ
ミュレーション手段１３と、シリコン酸化膜厚の実測値
と計算値を比較する比較手段１４と、比較結果に従って
計算したシリコン酸化膜厚が検出したシリコン酸化膜厚
に一致するようにプロセスシミュレーション手段の酸化
膜成長速度を変更する酸化膜成長速度変更手段１５とを
備え、シリコン酸化膜厚の計算値が検出値に一致するま
で、酸化膜成長速度を変更する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体プロセスシミュ
レーション方法及びそれを行うための半導体プロセスシ
ミュレーション装置に関し、特に酸化膜形成シミュレー
ション方法及び酸化膜形成シミュレーション装置に関す
る。
レーション方法及びそれを行うための半導体プロセスシ
ミュレーション装置に関し、特に酸化膜形成シミュレー
ション方法及び酸化膜形成シミュレーション装置に関す
る。
【０００２】
【従来の技術】半導体デバイスの製作工程は数百にもの
ぼると言われており、一つの設計の妥当性を実際に製作
して検証しようとするのは時間の面でも費用の面でも能
率が悪い。そこで、製作した時の半導体デバイスの特性
の予測をコンピュータによる模擬実験で予測するシミュ
レーションが広く行われている。
ぼると言われており、一つの設計の妥当性を実際に製作
して検証しようとするのは時間の面でも費用の面でも能
率が悪い。そこで、製作した時の半導体デバイスの特性
の予測をコンピュータによる模擬実験で予測するシミュ
レーションが広く行われている。
【０００３】図５は半導体のシミュレーション方法を説
明する図である。図示のように、半導体のシミュレーシ
ョン方法は大きくは２つの部分に分けられる。第１の部
分は製造工程のプロセス条件に従ってどのような構造の
素子が形成されるかをシミュレーションするプロセスシ
ミュレーション２１であり、プロセスシミュレーション
２１によって得られたデータをデバイス構造データと称
する。第２の部分は、プロセスシミュレーション２１で
得られたデバイス構造データに従って特性をシミュレー
ションするデバイスシミュレーション２３である。デバ
イスシミュレーション２３で実際の素子の特性を正確に
シミュレーションできるようにするためには、プロセス
シミュレーション２１で生成されるデバイス構造データ
２２が実際の素子の構造に正確に一致していることが必
要である。
明する図である。図示のように、半導体のシミュレーシ
ョン方法は大きくは２つの部分に分けられる。第１の部
分は製造工程のプロセス条件に従ってどのような構造の
素子が形成されるかをシミュレーションするプロセスシ
ミュレーション２１であり、プロセスシミュレーション
２１によって得られたデータをデバイス構造データと称
する。第２の部分は、プロセスシミュレーション２１で
得られたデバイス構造データに従って特性をシミュレー
ションするデバイスシミュレーション２３である。デバ
イスシミュレーション２３で実際の素子の特性を正確に
シミュレーションできるようにするためには、プロセス
シミュレーション２１で生成されるデバイス構造データ
２２が実際の素子の構造に正確に一致していることが必
要である。
【０００４】近年の半導体デバイスの微細化に伴いゲー
ト酸化膜はますます薄くなり、シリコン酸化膜形成を半
導体プロセスシミュレーションにより正確に計算するこ
とはますます難しくなりつつあり、実際にシミュレーシ
ョンにより得られた酸化膜の膜厚が現実のデバイス、す
なわち構造データの酸化膜厚と一致しないという問題が
生じている。上記のように、半導体プロセスシミュレー
ションにより得られるデバイス構造データは、デバイス
シミュレーションにより電気特性を計算するための入力
データとして用いることが要求されており、より正確な
デバイスシミュレーションを行うためには、ゲート酸化
膜厚を現実の酸化膜厚に合わせることを初めとして、よ
り現実に近いデバイス構造を用いることが必要とされて
いる。
ト酸化膜はますます薄くなり、シリコン酸化膜形成を半
導体プロセスシミュレーションにより正確に計算するこ
とはますます難しくなりつつあり、実際にシミュレーシ
ョンにより得られた酸化膜の膜厚が現実のデバイス、す
なわち構造データの酸化膜厚と一致しないという問題が
生じている。上記のように、半導体プロセスシミュレー
ションにより得られるデバイス構造データは、デバイス
シミュレーションにより電気特性を計算するための入力
データとして用いることが要求されており、より正確な
デバイスシミュレーションを行うためには、ゲート酸化
膜厚を現実の酸化膜厚に合わせることを初めとして、よ
り現実に近いデバイス構造を用いることが必要とされて
いる。
【０００５】従来のシリコン酸化膜形成アルゴリズムで
は、シリコン酸化膜厚を現実のデバイスの酸化膜厚にあ
わせるために、熱酸化の替わりに、ＣＶＤにより現実の
デバイスと同じ膜厚だけシリコン酸化膜を形成した後、
実際のプロセスと同じ時間の熱処理を加える（熱処理は
不純物の拡散に対して大きな影響を及ぼすため、安易に
省略することができない。）等の代替方法が便宜上とら
れてきた。
は、シリコン酸化膜厚を現実のデバイスの酸化膜厚にあ
わせるために、熱酸化の替わりに、ＣＶＤにより現実の
デバイスと同じ膜厚だけシリコン酸化膜を形成した後、
実際のプロセスと同じ時間の熱処理を加える（熱処理は
不純物の拡散に対して大きな影響を及ぼすため、安易に
省略することができない。）等の代替方法が便宜上とら
れてきた。
【０００６】ところが、この方法だとシリコン酸化膜と
シリコン基板との界面の正確な位置やシリコン基板中の
不純物拡散が酸化から受ける影響（例えば、不純物の酸
化増速拡散と呼ばれる現象）等を計算することができな
かった。
シリコン基板との界面の正確な位置やシリコン基板中の
不純物拡散が酸化から受ける影響（例えば、不純物の酸
化増速拡散と呼ばれる現象）等を計算することができな
かった。
【０００７】
【発明が解決しようとする課題】従って、上記の便宜的
な代替方法を用いた半導体プロセスシミュレーションの
結果として得られたデバイス構造データを用いたデバイ
スシミュレーションによる電気特性計算は、シリコン酸
化膜とシリコン基板との界面の位置やシリコン基板中の
不純物分布が現実のものとかけ離れているデバイス構造
に基づいて行われているという欠点があった。
な代替方法を用いた半導体プロセスシミュレーションの
結果として得られたデバイス構造データを用いたデバイ
スシミュレーションによる電気特性計算は、シリコン酸
化膜とシリコン基板との界面の位置やシリコン基板中の
不純物分布が現実のものとかけ離れているデバイス構造
に基づいて行われているという欠点があった。
【０００８】図６は上記の便宜的な代替方法を用いた半
導体プロセスシミュレーションを行った結果におけるシ
リコン基板中の不純物（ボロン）濃度分布の例であり、
図７はその結果を基づいてデバイスシミュレーションを
行った結果得られた電流電圧特性を現実のデバイスの測
定に基づく電流電圧特性と共にプロットしたものであ
る。図７において、実線が実測値を、破線がシミュレー
ション結果を示し、それぞれ基板電圧を０Ｖと−３．０
Ｖに設定した時のデータである。図７をみると、基板電
圧を−３．０Ｖに設定した時にシミュレーション結果と
測定結果があまり一致していないことがわかる。このよ
うに、現状の熱酸化の替わりに、ＣＶＤにより現実のデ
バイスと同じ膜厚だけシリコン酸化膜を形成した後、実
際のプロセスと同じ時間の熱処理を加える便宜的な代替
方法ではデバイスの特性を十分に正確に予測できないと
いう問題がある。
導体プロセスシミュレーションを行った結果におけるシ
リコン基板中の不純物（ボロン）濃度分布の例であり、
図７はその結果を基づいてデバイスシミュレーションを
行った結果得られた電流電圧特性を現実のデバイスの測
定に基づく電流電圧特性と共にプロットしたものであ
る。図７において、実線が実測値を、破線がシミュレー
ション結果を示し、それぞれ基板電圧を０Ｖと−３．０
Ｖに設定した時のデータである。図７をみると、基板電
圧を−３．０Ｖに設定した時にシミュレーション結果と
測定結果があまり一致していないことがわかる。このよ
うに、現状の熱酸化の替わりに、ＣＶＤにより現実のデ
バイスと同じ膜厚だけシリコン酸化膜を形成した後、実
際のプロセスと同じ時間の熱処理を加える便宜的な代替
方法ではデバイスの特性を十分に正確に予測できないと
いう問題がある。
【０００９】本発明の目的は、デバイスの電気特性をデ
バイスシミュレーションによりできるだけ正確に計算す
るための基礎となるプロセスシミュレーション結果とし
てのデバイス構造データを、できるだけ現実のデバイス
構造に近い形で提供するためのシリコン酸化膜厚シミュ
レーションアルゴリズムを提供することを目的とする。
バイスシミュレーションによりできるだけ正確に計算す
るための基礎となるプロセスシミュレーション結果とし
てのデバイス構造データを、できるだけ現実のデバイス
構造に近い形で提供するためのシリコン酸化膜厚シミュ
レーションアルゴリズムを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明のシリコン酸化膜
形成シミュレーション方法は、デバイスシミュレーショ
ンを行うためのデバイス構造データを生成する方法であ
って、プロセス条件に従ってシリコン酸化膜を形成する
製作工程と、形成されたシリコン酸化膜厚を検出する検
出工程と、プロセス条件に従って酸化計算アルゴリズム
を実行するプロセスシミュレーション工程と、検出した
シリコン酸化膜厚とプロセスシミュレーション工程で計
算したシリコン酸化膜厚とを比較する比較工程と、比較
結果に従って計算したシリコン酸化膜厚が検出したシリ
コン酸化膜厚に一致するようにプロセスシミュレーショ
ン工程の酸化膜成長速度を変更する酸化膜成長速度変更
工程とを備え、計算したシリコン酸化膜厚が検出したシ
リコン酸化膜厚に一致するまで、プロセスシミュレーシ
ョン工程と、比較工程と、酸化レート変更工程とを繰り
返すことを特徴とする。
形成シミュレーション方法は、デバイスシミュレーショ
ンを行うためのデバイス構造データを生成する方法であ
って、プロセス条件に従ってシリコン酸化膜を形成する
製作工程と、形成されたシリコン酸化膜厚を検出する検
出工程と、プロセス条件に従って酸化計算アルゴリズム
を実行するプロセスシミュレーション工程と、検出した
シリコン酸化膜厚とプロセスシミュレーション工程で計
算したシリコン酸化膜厚とを比較する比較工程と、比較
結果に従って計算したシリコン酸化膜厚が検出したシリ
コン酸化膜厚に一致するようにプロセスシミュレーショ
ン工程の酸化膜成長速度を変更する酸化膜成長速度変更
工程とを備え、計算したシリコン酸化膜厚が検出したシ
リコン酸化膜厚に一致するまで、プロセスシミュレーシ
ョン工程と、比較工程と、酸化レート変更工程とを繰り
返すことを特徴とする。
【００１１】図１は本発明のシリコン酸化膜形成シミュ
レーション装置の基本構成を示す図である。本発明のシ
リコン酸化膜形成シミュレーション装置は、デバイスシ
ミュレーションを行うためのデバイス構造データを生成
する装置であって、図１に示すように、プロセス条件に
従ってシリコン酸化膜を形成するプロセス実行手段１１
と、形成されたシリコン酸化膜厚を検出する膜厚検出手
段１２と、プロセス条件に従って酸化計算アルゴリズム
を実行するプロセスシミュレーション手段１３と、検出
したシリコン酸化膜厚と前記プロセスシミュレーション
手段で計算したシリコン酸化膜厚とを比較する比較手段
１４と、比較結果に従って計算したシリコン酸化膜厚が
検出したシリコン酸化膜厚に一致するように前記プロセ
スシミュレーション手段１３の酸化膜成長速度を変更す
る酸化膜成長速度変更手段１５とを備え、計算したシリ
コン酸化膜厚が検出したシリコン酸化膜厚に一致するま
で、酸化膜成長速度を変更することを特徴とする。
レーション装置の基本構成を示す図である。本発明のシ
リコン酸化膜形成シミュレーション装置は、デバイスシ
ミュレーションを行うためのデバイス構造データを生成
する装置であって、図１に示すように、プロセス条件に
従ってシリコン酸化膜を形成するプロセス実行手段１１
と、形成されたシリコン酸化膜厚を検出する膜厚検出手
段１２と、プロセス条件に従って酸化計算アルゴリズム
を実行するプロセスシミュレーション手段１３と、検出
したシリコン酸化膜厚と前記プロセスシミュレーション
手段で計算したシリコン酸化膜厚とを比較する比較手段
１４と、比較結果に従って計算したシリコン酸化膜厚が
検出したシリコン酸化膜厚に一致するように前記プロセ
スシミュレーション手段１３の酸化膜成長速度を変更す
る酸化膜成長速度変更手段１５とを備え、計算したシリ
コン酸化膜厚が検出したシリコン酸化膜厚に一致するま
で、酸化膜成長速度を変更することを特徴とする。
【００１２】
【作用】プロセスシミュレーションにおいて、同一のプ
ロセス条件下で酸化膜成長速度を変更すると物理モデル
の計算により得られるシリコン酸化膜厚が変化する。こ
の計算により得られるシリコン酸化膜厚が、同一のプロ
セス条件下で実際に製作したシリコン酸化膜の厚さに一
致するようにプロセスシミュレーションの酸化膜成長速
度を変更し、再度プロセスシミュレーションを行って得
られたデバイス構造データに従ってデバイスシミュレー
ションを行うことにより得られた（電気）特性は、実際
の特性に非常によく一致することを発見した。
ロセス条件下で酸化膜成長速度を変更すると物理モデル
の計算により得られるシリコン酸化膜厚が変化する。こ
の計算により得られるシリコン酸化膜厚が、同一のプロ
セス条件下で実際に製作したシリコン酸化膜の厚さに一
致するようにプロセスシミュレーションの酸化膜成長速
度を変更し、再度プロセスシミュレーションを行って得
られたデバイス構造データに従ってデバイスシミュレー
ションを行うことにより得られた（電気）特性は、実際
の特性に非常によく一致することを発見した。
【００１３】これは、上記のＣＶＤにより現実のデバイ
スと同じ膜厚だけシリコン酸化膜を形成した後、実際の
プロセスと同じ時間の熱処理を加える従来の方法では不
純物の酸化増速拡散をあまり考慮していなかったが、本
発明の方法及び装置では、酸化増速拡散を無視すること
なしにシリコン酸化膜の膜厚を現実のデバイスの酸化膜
厚に合わせることが可能になるためと思われる。
スと同じ膜厚だけシリコン酸化膜を形成した後、実際の
プロセスと同じ時間の熱処理を加える従来の方法では不
純物の酸化増速拡散をあまり考慮していなかったが、本
発明の方法及び装置では、酸化増速拡散を無視すること
なしにシリコン酸化膜の膜厚を現実のデバイスの酸化膜
厚に合わせることが可能になるためと思われる。
【００１４】例えば、ＭＯＳトランジスタの閾値電圧Ｖ
thは次の式に従って算出される。
thは次の式に従って算出される。
【００１５】
【数１】
【００１６】上記の式において、ＮA は基板不純物濃度
を示すが、ＣＶＤによりシリコン酸化膜を形成した後熱
処理を加える従来の方法では、この基板不純物濃度ＮA
が実際の値と一致しないために実際に製作したデバイス
とＶthの値が一致しない。これに対して、本発明の方法
及び装置では、酸化増速拡散を考慮することになるた
め、プロセスシミュレーションの結果得られた基板不純
物濃度ＮA が実際の値とより一致するため、デバイスシ
ミュレーションの結果から得られたＶthの値と、実際の
デバイスのＶthとが一致する。
を示すが、ＣＶＤによりシリコン酸化膜を形成した後熱
処理を加える従来の方法では、この基板不純物濃度ＮA
が実際の値と一致しないために実際に製作したデバイス
とＶthの値が一致しない。これに対して、本発明の方法
及び装置では、酸化増速拡散を考慮することになるた
め、プロセスシミュレーションの結果得られた基板不純
物濃度ＮA が実際の値とより一致するため、デバイスシ
ミュレーションの結果から得られたＶthの値と、実際の
デバイスのＶthとが一致する。
【００１７】
【実施例】プロセス・デバイスシミュレーション装置は
コンピュータによって実現され、その基本的なアルゴリ
ズムは公知である。このアルゴリズムは非常に複雑で、
本発明には直接関係しないのでここでは説明を省略す
る。図２は本発明の実施例におけるプロセスを示すフロ
ーチャートである。以下、このフローチャートに従って
本発明の実施例を説明する。
コンピュータによって実現され、その基本的なアルゴリ
ズムは公知である。このアルゴリズムは非常に複雑で、
本発明には直接関係しないのでここでは説明を省略す
る。図２は本発明の実施例におけるプロセスを示すフロ
ーチャートである。以下、このフローチャートに従って
本発明の実施例を説明する。
【００１８】ステップ１０１は酸化条件の入力、あるい
はプログラム上での酸化条件の読み込み等、実際の酸化
条件を参照する工程である。酸化プロセスには、酸化時
間、酸化温度、酸素分圧等の種々の条件が関係してお
り、これらの条件が入力される。ステップ１０１の後
は、実際にデバイスを製作して実際の酸化膜厚を検出す
る系統と、シミュレーションの系に別れる。ステップ１
０２は実際にデバイスを製作するために酸化プロセスを
実行する工程であり、ステップ１０３はそのようにして
製作された実際のデバイスの酸化膜厚を検出する工程で
ある。ステップ１０２及び１０３の工程では、従来の製
造装置及び酸化膜厚測定装置が使用される。
はプログラム上での酸化条件の読み込み等、実際の酸化
条件を参照する工程である。酸化プロセスには、酸化時
間、酸化温度、酸素分圧等の種々の条件が関係してお
り、これらの条件が入力される。ステップ１０１の後
は、実際にデバイスを製作して実際の酸化膜厚を検出す
る系統と、シミュレーションの系に別れる。ステップ１
０２は実際にデバイスを製作するために酸化プロセスを
実行する工程であり、ステップ１０３はそのようにして
製作された実際のデバイスの酸化膜厚を検出する工程で
ある。ステップ１０２及び１０３の工程では、従来の製
造装置及び酸化膜厚測定装置が使用される。
【００１９】ステップ１０４は酸化プロセスシミュレー
ションを実行する工程であり、組み込まれている物理モ
デルに基づいて酸化計算を行う。ステップ１０５はステ
ップ１０４での酸化計算により得られた酸化膜厚の計算
値を出力する。ステップ１０６は、ステップ１０３で得
られた実際に製作したデバイスの酸化膜厚の検出値と、
ステップ１０５で得られた酸化膜厚の計算値を比較する
工程である。ステップ１０７では２つの酸化膜厚の値が
一致するか判定する。一致しない場合には、ステップ１
０８で酸化プロセスシミュレーションの酸化膜成長速度
を変更してステップ１０４に戻り、酸化膜厚の計算値が
酸化膜厚の検出値に一致するまでステップ１０４から１
０７を繰り返す。上記のように、酸化プロセスには各種
の条件が関係しているが、本実施例では実測値との差に
応じて酸化膜成長のみを変更する。一致した時には、ス
テップ１０９に進み、デバイス構造データを出力して終
了する。
ションを実行する工程であり、組み込まれている物理モ
デルに基づいて酸化計算を行う。ステップ１０５はステ
ップ１０４での酸化計算により得られた酸化膜厚の計算
値を出力する。ステップ１０６は、ステップ１０３で得
られた実際に製作したデバイスの酸化膜厚の検出値と、
ステップ１０５で得られた酸化膜厚の計算値を比較する
工程である。ステップ１０７では２つの酸化膜厚の値が
一致するか判定する。一致しない場合には、ステップ１
０８で酸化プロセスシミュレーションの酸化膜成長速度
を変更してステップ１０４に戻り、酸化膜厚の計算値が
酸化膜厚の検出値に一致するまでステップ１０４から１
０７を繰り返す。上記のように、酸化プロセスには各種
の条件が関係しているが、本実施例では実測値との差に
応じて酸化膜成長のみを変更する。一致した時には、ス
テップ１０９に進み、デバイス構造データを出力して終
了する。
【００２０】図３は、実施例で酸化膜厚が一致するよう
に酸化膜成長速度を変更した場合に得られた酸化膜のボ
ロン濃度分布であり、図６のグラフと同じ製作条件での
計算値である。図４は図３のシミュレーション結果に基
づいてデバイスシミュレーションを行った結果得られた
電流電圧特性を、実測値と共にプロットしたものであ
る。
に酸化膜成長速度を変更した場合に得られた酸化膜のボ
ロン濃度分布であり、図６のグラフと同じ製作条件での
計算値である。図４は図３のシミュレーション結果に基
づいてデバイスシミュレーションを行った結果得られた
電流電圧特性を、実測値と共にプロットしたものであ
る。
【００２１】図３と図６を比較すると、本実施例におい
ては、酸化増速拡散の効果がより考慮されていることが
わかる。また、図４と図７を比較して明らかなように、
本実施例では、シミュレーション結果がより実測値に一
致している。
ては、酸化増速拡散の効果がより考慮されていることが
わかる。また、図４と図７を比較して明らかなように、
本実施例では、シミュレーション結果がより実測値に一
致している。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
半導体デバイスシミュレーションの入力データとして必
要とされるデバイス構造データにおいて、酸化膜成長速
度を変更してシリコン酸化膜の膜厚が現実のデバイスの
シリコン酸化膜厚と一致するまで繰り返し酸化計算を行
うために、シリコン酸化膜の膜厚が正確に現実のデバイ
スと一致し、酸化計算の際に不純物の拡散モデルを有効
に採り入れているためにシリコン基板中の不純物分布が
現実のデバイスに近くなるという効果を奏する。
半導体デバイスシミュレーションの入力データとして必
要とされるデバイス構造データにおいて、酸化膜成長速
度を変更してシリコン酸化膜の膜厚が現実のデバイスの
シリコン酸化膜厚と一致するまで繰り返し酸化計算を行
うために、シリコン酸化膜の膜厚が正確に現実のデバイ
スと一致し、酸化計算の際に不純物の拡散モデルを有効
に採り入れているためにシリコン基板中の不純物分布が
現実のデバイスに近くなるという効果を奏する。
【００２３】従って、半導体プロセスシミュレーション
の結果を基にして行われるデバイスシミュレーションの
信頼性が向上する。
の結果を基にして行われるデバイスシミュレーションの
信頼性が向上する。
【図１】本発明の半導体プロセスシミュレーション装置
の原理構成図である。
の原理構成図である。
【図２】実施例のプロセスを示すフローチャートを示す
図である。
図である。
【図３】実施例で得られた酸化膜のボロン濃度分布を示
す図である。
す図である。
【図４】実施例でのデバイスシミュレーションの結果と
実測値を示す図である。
実測値を示す図である。
【図５】半導体のシミュレーションの基本構成を示す図
である。
である。
【図６】従来のプロセスシミュレーションの結果得られ
た酸化膜のボロン濃度分布を示す図である。
た酸化膜のボロン濃度分布を示す図である。
【図７】従来のプロセスシミュレーションの結果に基づ
いて行ったデバイスシミュレーションの結果と実測値を
示す図である。
いて行ったデバイスシミュレーションの結果と実測値を
示す図である。
１１…プロセス実行手段 １２…膜厚検出手段 １３…プロセスシミュレーション手段 １４…比較手段 １５…酸化膜成長速度変更手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｂ 21/316 Ｚ
Claims (2)
- 【請求項１】 デバイスシミュレーションを行うための
デバイス構造データを生成する半導体プロセスシミュレ
ーション方法であって、 プロセス条件に従って実際のシリコン酸化膜を形成する
製作工程と、 該製作工程で形成されたシリコン酸化膜厚を検出する検
出工程と、 プロセス条件に従って酸化計算アルゴリズムを実行する
プロセスシミュレーション工程と、 前記検出工程で検出した実際のシリコン酸化膜厚と前記
プロセスシミュレーション工程で計算したシリコン酸化
膜厚とを比較する比較工程と、 比較結果に従って計算したシリコン酸化膜厚が検出した
シリコン酸化膜厚に一致するように前記プロセスシミュ
レーション工程の酸化膜成長速度を変更する酸化膜成長
速度変更工程とを備え、 計算したシリコン酸化膜厚が検出したシリコン酸化膜厚
に一致するまで、前記プロセスシミュレーション工程
と、比較工程と、酸化膜成長速度変更工程とを繰り返す
ことを特徴とする半導体プロセスシミュレーション方
法。 - 【請求項２】 デバイスシミュレーションを行うための
デバイス構造データを生成する半導体プロセスシミュレ
ーション装置であって、 プロセス条件に従って実際のシリコン酸化膜を形成する
プロセス実行手段と、 形成されたシリコン酸化膜厚を検出する膜厚検出手段
と、 プロセス条件に従って酸化計算アルゴリズムを実行する
プロセスシミュレーション手段と、 検出したシリコン酸化膜厚と前記プロセスシミュレーシ
ョン手段で計算したシリコン酸化膜厚とを比較する比較
手段と、 比較結果に従って計算したシリコン酸化膜厚が検出した
シリコン酸化膜厚に一致するように前記プロセスシミュ
レーション手段の酸化膜成長速度を変更する酸化膜成長
速度変更手段とを備え、 計算したシリコン酸化膜厚が検出したシリコン酸化膜厚
に一致するまで、酸化膜成長速度を変更することを特徴
とするシリコン酸化膜形成シミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18571294A JPH0855145A (ja) | 1994-08-08 | 1994-08-08 | 半導体プロセスシミュレーション方法及びそのための装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18571294A JPH0855145A (ja) | 1994-08-08 | 1994-08-08 | 半導体プロセスシミュレーション方法及びそのための装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855145A true JPH0855145A (ja) | 1996-02-27 |
Family
ID=16175538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18571294A Withdrawn JPH0855145A (ja) | 1994-08-08 | 1994-08-08 | 半導体プロセスシミュレーション方法及びそのための装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855145A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875847A2 (en) * | 1997-04-24 | 1998-11-04 | Nec Corporation | Process simulation method for calculating a surface oxidant concentration in oxidation process |
| EP0919940A2 (en) * | 1997-11-28 | 1999-06-02 | Nec Corporation | Computer simulation method of silicon oxidation |
| WO2001097267A1 (en) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Structure evaluating method, method for manufacturing semiconductor devices, and recording medium |
| JP2003092265A (ja) * | 2001-09-18 | 2003-03-28 | Mitsubishi Heavy Ind Ltd | 薄膜多結晶の膜構造同定方法 |
| JP2003524701A (ja) * | 1998-03-03 | 2003-08-19 | ラム リサーチ コーポレイション | プラズマプロセスによる表面プロファイルを予測するための方法及び装置 |
| US6865513B2 (en) | 2001-03-23 | 2005-03-08 | Kabushiki Kaisha Toshiba | Method for predicting life of rotary machine and determining repair timing of rotary machine |
| US7082346B2 (en) | 2001-10-11 | 2006-07-25 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
| US7413914B2 (en) | 2001-03-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing semiconductor device, method and apparatus for controlling the same, and method and apparatus for simulating manufacturing process of semiconductor device |
| CN113410126A (zh) * | 2021-06-18 | 2021-09-17 | 上海华虹宏力半导体制造有限公司 | 热氧化工艺中自动调控硅氧化膜厚度的方法和*** |
-
1994
- 1994-08-08 JP JP18571294A patent/JPH0855145A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875847A3 (en) * | 1997-04-24 | 2000-03-01 | Nec Corporation | Process simulation method for calculating a surface oxidant concentration in oxidation process |
| EP0875847A2 (en) * | 1997-04-24 | 1998-11-04 | Nec Corporation | Process simulation method for calculating a surface oxidant concentration in oxidation process |
| EP0919940A2 (en) * | 1997-11-28 | 1999-06-02 | Nec Corporation | Computer simulation method of silicon oxidation |
| EP0919940A3 (en) * | 1997-11-28 | 2000-03-01 | Nec Corporation | Computer simulation method of silicon oxidation |
| JP2010282636A (ja) * | 1998-03-03 | 2010-12-16 | Lam Res Corp | プラズマプロセスによる表面プロファイルを予測するための方法及び装置 |
| JP4641619B2 (ja) * | 1998-03-03 | 2011-03-02 | ラム リサーチ コーポレイション | プラズマプロセスによる表面プロファイルを予測するための方法及び装置 |
| JP2003524701A (ja) * | 1998-03-03 | 2003-08-19 | ラム リサーチ コーポレイション | プラズマプロセスによる表面プロファイルを予測するための方法及び装置 |
| WO2001097267A1 (en) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Structure evaluating method, method for manufacturing semiconductor devices, and recording medium |
| US6720587B2 (en) | 2000-06-16 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Structure evaluation method, method for manufacturing semiconductor devices, and recording medium |
| US6865513B2 (en) | 2001-03-23 | 2005-03-08 | Kabushiki Kaisha Toshiba | Method for predicting life of rotary machine and determining repair timing of rotary machine |
| US6944572B2 (en) | 2001-03-23 | 2005-09-13 | Kabushiki Kaisha Toshiba | Apparatus for predicting life of rotary machine and equipment using the same |
| US7413914B2 (en) | 2001-03-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing semiconductor device, method and apparatus for controlling the same, and method and apparatus for simulating manufacturing process of semiconductor device |
| JP2003092265A (ja) * | 2001-09-18 | 2003-03-28 | Mitsubishi Heavy Ind Ltd | 薄膜多結晶の膜構造同定方法 |
| US7082346B2 (en) | 2001-10-11 | 2006-07-25 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
| CN113410126A (zh) * | 2021-06-18 | 2021-09-17 | 上海华虹宏力半导体制造有限公司 | 热氧化工艺中自动调控硅氧化膜厚度的方法和*** |
| CN113410126B (zh) * | 2021-06-18 | 2024-03-08 | 上海华虹宏力半导体制造有限公司 | 热氧化工艺中自动调控硅氧化膜厚度的方法和*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7240308B2 (en) | Simulation method for semiconductor circuit device and simulator for semiconductor circuit device | |
| JPH0855145A (ja) | 半導体プロセスシミュレーション方法及びそのための装置 | |
| US6728937B2 (en) | Circuit simulation device for predicting the dispersion of circuit characteristics and the electric characteristics | |
| US8285524B2 (en) | Simulation method for transistor unsuitable for existing model | |
| EP1145281A2 (en) | Modelling electrical characteristics of thin film transistors | |
| US8271254B2 (en) | Simulation model of BT instability of transistor | |
| JP3409841B2 (ja) | プロファイル抽出方法 | |
| WO2012081158A1 (ja) | 回路シミュレーション方法及び半導体集積回路 | |
| JP3420102B2 (ja) | モデルパラメータ抽出方法 | |
| US20110238393A1 (en) | Spice model parameter output apparatus and method, and recording medium | |
| KR20000034525A (ko) | 반도체소자 제조에 이용되는 리소그래피 방법 | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| JP3340535B2 (ja) | 半導体特性測定システム | |
| JPH10303192A (ja) | プロセスシミュレーション方法 | |
| JPH06295950A (ja) | 半導体装置の配線評価方法 | |
| JPH1056167A (ja) | 半導体のシミュレーション方法 | |
| JPH1022502A (ja) | 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 | |
| JP3309835B2 (ja) | プロセスシミュレーション方法 | |
| JP3653813B2 (ja) | シミュレーション方法 | |
| JP2655125B2 (ja) | デバイスシミュレーション方法 | |
| JPH06216381A (ja) | デバイス・パラメータ抽出装置 | |
| CN116930711A (zh) | 一种用于描述器件性能特征的版图结构、制作及测试方法 | |
| JPH09246269A (ja) | 半導体装置のシミュレーション評価方法 | |
| JPH08123832A (ja) | パラメータ抽出装置 | |
| JP2006242868A (ja) | 濃度測定方法および濃度測定処理プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |