KR20040019270A - 반도체 제조 장치와 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치와 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040019270A
KR20040019270A KR10-2003-7008800A KR20037008800A KR20040019270A KR 20040019270 A KR20040019270 A KR 20040019270A KR 20037008800 A KR20037008800 A KR 20037008800A KR 20040019270 A KR20040019270 A KR 20040019270A
Authority
KR
South Korea
Prior art keywords
main body
processing apparatus
apparatus main
processing
controller unit
Prior art date
Application number
KR10-2003-7008800A
Other languages
English (en)
Other versions
KR100529664B1 (ko
Inventor
가즈오 사끼
유끼히로 우시꾸
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040019270A publication Critical patent/KR20040019270A/ko
Application granted granted Critical
Publication of KR100529664B1 publication Critical patent/KR100529664B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

멀티 프로세스 장치(10) 내에서 산화/CVD를 연속하여 행하는 반도체 제조 장치에 있어서, 처리의 종류를 선택함과 함께, 처리의 스타트 신호 및 스톱 신호를 멀티 프로세스 장치(10)로 송출하는 장치내 컨트롤러(20)와, 장치 내부 정보를 기초로 각 처리에 대한 프로세스 상태를 계산하는 프로세스 제어 컨트롤러(30)를 구비하며, 컨트롤러(30)로부터 스톱 신호가 입력되면 컨트롤러(20)에 의해 멀티 프로세스 장치(10)에 스톱 신호를 송출하여, 멀티 프로세스 장치(10)에 의한 현재의 처리를 정지하고 다음 처리로 이행시킨다.

Description

반도체 제조 장치와 반도체 장치의 제조 방법{SEMICONDUCTOR MANUFACTURING APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
최근, 반도체 제조 장치에서는, 웨이퍼 처리 시간의 단축화를 목표로, 동일 챔버 내에서 복수 프로세스를 연속으로 행하는 기술이 개발되어 있다. 이러한 장치에서는 동일 챔버 내에서 복수 프로세스에 대하여 막 두께 및 불순물의 확산 등에 관한 정밀한 제어가 요구되고 있다.
도 7은 종래 기술에 따른 산화막 및 SiN막의 성막 프로세스의 연속 처리 흐름을 나타내는 도면이다. 우선, 기술적인 경험에 기초하여, 산화막 형성 온도, 산화 가스 유량, 산화 시간, SiN 퇴적 온도, SiN 퇴적 시간, SiN 성막 시의 가스 압력, SiN 성막 가스 유량 등을, 원하는 막 두께가 각각 얻어지도록 반도체 제조 장치(이 경우에는 산화/CVD로(爐))의 제어용 컴퓨터에 임의의 수단으로 입력한다. 계속해서, 임의의 수단으로 스타트 신호를 입력함으로써 처리를 개시한다.
장치로의 웨이퍼의 반입, 승온, 온도 유지, 가스 도입, 가스의 전환, 강온(降溫), 웨이퍼의 반출 등의 처리가, 설정된 시퀀스에 따라 행해진다. 그 동안에, 로 내 온도나 가스 유량을 가능한 한 충실히 설정치로 유지하여, 산화 시간 및 퇴적 시간을 제어함으로써 원하는 막 두께를 얻었다.
그러나, 상기한 시퀀스에서는, 장치 내에 제어 불가능한 외란 요인에 의한 막 두께 변동이나 불순물 도우즈량의 변동, 나아가서는 장치 외의 제어 불가능한 외란 요인에 의한 막 두께 변동이나 불순물 도우즈량의 변동 등은 전혀 고려되어 있지 않다. 여기서, 장치 내의 제어 불가능한 외란 요인으로서는, 예를 들면 이전의 배치(batch)의 처리 온도의 영향에 의한 승온 시의 미묘한 온도 변화나, 미묘한 전압 변동에 의한 가스 유량의 미세한 변화 등을 들 수 있다. 장치 외의 제어 불가능한 외란 요인으로는, 예를 들면 대기압을 들 수 있다.
따라서, 소자의 미세화가 진행하여, 이들 외란 요인을 무시할 수 없는 상황이 된 오늘날에는, 종래의 성막 기술로는 충분한 소자 성능, 회로 특성이 얻어지지 않게 되고 있다. 이 때문에, 이들 외란 요인을 고려한 반도체 제조 장치의 제어 방법이 요구된다. 또한, 프로세스 후에 행해지고 있는 막 두께 측정이 연속 프로세스에서는 최초의 성막에서 행해지지 않기 때문에, 보다 정밀한 성막 제어가 요구된다.
상기 외란 요인이 막 두께나 불순물의 확산에 미치는 영향을 고려하기 위해서는, 산화나 퇴적, 불순물 확산에 관한 계산 혹은 시뮬레이션을 행할 필요가 있다. 예를 들면, 일본 특개평 11-288856호 공보나 일본 특개평 8-55145호 공보에는, 실제의 제조 데이터와 시뮬레이션 데이터를 비교하는 것이 기술되어 있다. 그러나, 이들 공보는, 비교의 목적이 시뮬레이션의 고정밀도화, 혹은 실제의 제조 데이터와의 정합에 있기 때문에, 제조 조건이나 제조 파라미터의 변경 등 제조의 제어라는 관점으로부터의 제안과는 다르다. 또한, 상기 내란이나 외란을 상정한 계산도 행하지 않고 1회 마다의 제조 변동 역시 고려하지 않고 있다.
이와 같이 종래에는, 동일 챔버 내에서 반도체 장치의 제조에 관한 복수의 처리를 연속하여 행하는 반도체 제조 장치에서는, 장치 내의 제어 불가능한 외란 요인에 의한 막 두께 및 불순물 도우즈량의 변동이나, 대기압 등의 장치 외의 제어 불가능한 외란 요인에 의한 막 두께 및 불순물 도우즈량의 변동 등이 생긴다. 이 때문에, 충분한 소자 성능, 회로 특성이 얻어지지 않는다.
<발명의 개시>
본 발명의 목적은, 장치 내의 제어 불가능한 외란 요인에 의한 막 두께나 불순물 도우즈량의 변동, 대기압 등의 장치 외의 제어 불가능한 외란 요인에 의한 막 두께나 불순물 도우즈량의 변동 등을 억제할 수 있어, 충분한 소자 성능, 회로 특성이 얻어지는 반도체 제조 장치 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해서 본 발명은 다음과 같은 구성을 채용하고 있다.
즉 본 발명은, 동일 챔버 내에서 반도체 장치의 제조에 관한 복수의 처리를 연속하여 행하는 처리 장치 본체와, 이 처리 장치 본체에서 처리의 종류를 선택함과 함께, 그 처리 장치 본체에 처리를 개시하기 위한 스타트 신호 및 처리를 정지하기 위한 스톱 신호를 공급하는 장치 컨트롤러부를 구비한 반도체 제조 장치로서,상기 처리 장치 본체의 장치 내부 정보를 외부에 출력하기 위한 제1 단자와, 상기 장치 컨트롤러부로부터의 스타트 신호를 외부에 출력하기 위한 제2 단자와, 제2 단자로부터의 스타트 신호를 받아 상기 장치 내부 정보를 기초로 현재의 처리에 대한 프로세스 상태를 계산하여 얻어진 결과에 기초한 스톱 신호를 상기 장치 컨트롤러부에 입력하기 위한 제3 단자를 포함하며, 제3 단자로부터의 스톱 신호의 입력에 따라 상기 장치 컨트롤러부에 의해 상기 처리 장치 본체에 스톱 신호를 송출하고, 상기 처리 장치 본체에 의한 현재의 처리를 정지하고 다음의 처리로 이행하게 하는 것을 특징으로 한다.
또한 본 발명은, 동일 챔버 내에서 반도체 장치의 제조에 관한 복수의 처리를 연속하여 행하는 처리 장치 본체와, 이 처리 장치 본체에서의 처리의 종류를 선택함과 함께, 그 처리 장치 본체에 처리를 개시하기 위한 스타트 신호 및 처리를 정지하기 위한 스톱 신호를 공급하는 장치 컨트롤러부와, 상기 처리 장치 본체의 장치 내부 정보를 기초로 복수의 처리에 대한 프로세스 상태를 계산하는 기능을 포함하며, 상기 장치 컨트롤러부로부터 스타트 신호가 송출된 타이밍에서 현재의 처리에 대한 프로세스 상태의 계산을 개시하여, 프로세스 상태가 규정 상태에 도달한 시점에서 상기 장치 컨트롤러부에 스톱 신호를 송출하는 프로세스 제어 컨트롤러부를 구비한 반도체 제조 장치로서, 상기 장치 컨트롤러부는, 상기 프로세스 제어 컨트롤러부로부터 스톱 신호가 입력되면 상기 처리 장치 본체에 스톱 신호를 송출하여, 그 처리 장치 본체에 의한 현재의 처리를 정지하고 다음의 처리로 이행하게 하는 것을 특징으로 한다.
또한 본 발명은, 동일 챔버 내에서 반도체 장치의 제조에 관한 복수의 처리를 연속하여 행하는 처리 장치 본체와, 이 처리 장치 본체에서의 처리의 종류를 선택함과 함께, 처리의 개시 및 정지를 제어하는 장치 컨트롤러부와, 상기 처리 장치 본체의 장치 내부 정보를 기초로 복수의 처리에 대한 프로세스 상태를 계산하는 기능을 갖는 프로세스 제어 컨트롤러부를 구비한 반도체 제조 장치를 이용하여, 피처리 기판에 대하여 소정의 처리를 실시하는 반도체 장치의 제조 방법으로서, 상기 처리 장치 본체에 피처리 기판을 세트한 상태에서, 상기 장치 컨트롤러부에 의해 소정의 처리를 개시하게 함과 함께, 상기 프로세스 제어 컨트롤러부에 의해 현재의 처리에 대한 프로세스 상태의 계산을 개시하게 하고, 이 계산 결과로 프로세스 상태가 규정 상태에 도달하였다고 판정되면, 상기 장치 컨트롤러부에 의해 현재의 처리를 정지하게 하고, 다음의 처리로 이행하게 하는 것을 특징으로 한다.
본 발명은 반도체 제조 기술에 관한 것으로, 특히, 산화, 확산, CVD 등의 복수 프로세스를 동일 챔버 내에서 행하는 반도체 제조 장치와 이 장치를 이용한 반도체 장치의 제조 방법에 관한 것이다.
도 1은 제1 실시 형태에 따른 반도체 제조 장치의 기본 구성을 도시하는 블록도
도 2는 도 1의 반도체 제조 장치에 이용한 장치 컨트롤러부의 구성을 도시하는 도
도 3은 제1 실시 형태에 따른 프로세스 제어 동작을 도시하는 흐름도
도 4A, 4B는 제1 실시 형태에 따른 반도체 제조공정을 도시하는 단면도
도 5는 제2 실시 형태에 따른 프로세스 제어 동작을 도시하는 흐름도
도 6A, 6B는 제2 실시 형태에 따른 반도체 제조공정을 도시하는 단면도
도 7은 종래의 (산화 + SiN) 연속 성막 프로세스를 도시하는 개념도
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 상세한 내용을 도시한 실시 형태에 따라 설명한다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 반도체 제조 장치의 기본 구성을 도시하는 도면이다. 본 실시 형태의 반도체 제조 장치는 배치(batch) 방식 장치와 웨이퍼형 장치 어느것에도 적용 가능하다.
참조 부호 10은 복수의 처리를 연속하여 행하기 위한 챔버로, 예를 들면 산화/확산/CVD로(이하, 멀티 프로세스 장치라 함)이다. 참조 부호 20는 멀티 프로세스 장치(10)를 제어하기 위한 장치내 컨트롤러(장치 컨트롤러부)이다. 참조 부호 30은 막 두께 계산기능, 도핑량 계산기능, 계산 막 두께 판정 기능, 계산 도핑량 판정 기능 등을 갖는 프로세스 제어 컨트롤러부이다.
장치내 컨트롤러(20)는 도 2에 도시한 바와 같이, 프로세스 시간 감시 기능이나 프로세스 데이터의 저장 기능 등을 갖는 외부 출력 신호 발생 장치(21)를 구비하고 있다. 그리고, 이 외부 출력 신호 발생 장치(21)는 프로세스 제어 컨트롤러부(30)로부터 계산 결과 및 스톱 신호가 입력되면, 멀티 프로세스 장치(10)에 스톱 신호를 송출한다. 또한, 외부 출력 신호 발생 장치(21)는, 사용자에 의한 프로세스 스타트 신호가 입력되거나, 또는 스톱 신호를 출력하고 나서 일정 시간 후에, 멀티 프로세스 장치(10)에 스타트 신호를 송출한다.
본 실시 형태에서, 프로세스 제어 컨트롤러부(30)는, 그 기능을 설명하기 위하여 별개의 장치로서 설명하지만, 장치내 컨트롤러(20)내에 조립된 것이어도 된다. 또한, 참조 부호 41은 장치 내부 정보를 외부로 송출하기 위한 제1 단자, 참조 부호 42는 스타트 신호를 외부로 송출하기 위한 제2 단자, 43은 외부로부터의 스톱 신호를 입력하기 위한 제3 단자를 나타낸다.
멀티 프로세스 장치(10)는, 장치내 컨트롤러(20)의 제어에 의해 동작한다. 미리 정해진 프로세스 처리 시퀀스 내의 임의의 타이밍에서, 멀티 프로세스 장치(10) 내의 컨트롤러(20)로부터 멀티 프로세스 장치(10) 및 프로세스 제어 컨트롤러부(30)로 스타트 신호가 보내진다. 이 스타트 신호를 수신한 시점에서 프로세스 제어 컨트롤러부(30)는, 퇴적 막 두께 계산/산화막 두께 계산/도핑량 계산 중 어느 것을 계산하면 될지를, 장치 내부의 프로세스 가스 등의 정보에 의해 판단한다. 그리고, 실제로 산화막 두께 계산, 퇴적 막 두께 계산 또는 도핑량 계산 중 어느 것을 스타트한다.
여기까지를 좀더 상세히 기술하면, 설정된 시퀀스에 따른 장치내 컨트롤러(20)의 제어에 의해, 멀티 프로세스 장치(10)로 웨이퍼의 반입, 승온, 온도 유지를 행한다. 다음으로, 장치내 컨트롤러(20)는 프로세스 가스의 도입을 멀티 프로세스 장치(10)에 지시함과 동시에, 프로세스 제어 컨트롤러부(30)에 스타트 신호를 보낸다. 이 경우에는, 프로세스 가스의 도입 시점을 스타트의 타이밍으로 하였지만, 멀티 프로세스 장치(10)에의 웨이퍼의 반입 후, 승온 전, 웨이퍼 로 내부 온도가 임의의 일정한 온도에 도달한 시점 등, 미리 정해 두면, 목적에 따라 변경하는 것이 가능하다.
본 실시 형태에서는, 산화막 두께의 계산을 첫번째로 행하는 것으로 한다. 계산에는 장치 내부의 정보가 이용된다. 장치 내부 정보로서는, 로 내외의 각종 열전쌍으로부터의 온도 정보, 유량계로부터의 가스 유량 등을 이용할 수 있다. 계산 모델로서는, 예를 들면
(tox2-τ2)/B = t-(B/A)(tox-τ) ··· (1)
으로 표현되는, 일반적인 식을 이용하여도 된다. 이 식(1)에서 tox는 산화막 두께, τ는 초기 막 두께, t는 시각, B/A는 1차 계수, B는 2차 계수이다. 예를 들면, τ는 15nm, B/A는 5×10-6, B는 8×10-6분/μm 등의 값을 이용한다.
시시각각 변화하는 온도, 가스 유량을 정해진 시간 간격, 예를 들면 1초에 읽어 들여 그 값을 이용하여 그 시간 간격 사이에서 산화막 두께의 증가분을 계산하여 누적함으로써, 그 시각에서의 산화막 두께를 계산할 수 있다. 이에 의해, 온도나 유량의 외란에 의한 산화막 두께의 변동을 고려할 수 있다. 이것은, 종래의 산화 방법에서는 고려할 수 없었던 점이다. 시간 간격을 1초로 하는 것은, 예를 들면 산화막 두께를 ±0.2nm로 제어하고자 할 경우에는, ±2초의 정밀도로 장치를 컨트롤할 필요가 있어, 이보다 짧은 샘플링 레이트로 할 필요가 있기 때문이다.
산화막 두께의 계산 결과는 계산 막 두께 판정 기능에 의해서 판정된다. 규정 막 두께, 예를 들면 계산 막 두께가 60nm에 도달한 시점에서, 프로세스 제어 컨트롤러부(30)로부터 장치내 컨트롤러(20)에 스톱 신호가 보내진다. 장치내 컨트롤러(20)는 멀티 프로세스 장치(10)로 스톱 신호를 보내어 산화를 정지시킨다.
보다 구체적으로는, 장치내 컨트롤러(20)로부터 멀티 프로세스 장치(10)로, 예를 들면 "산화 가스를 흘리는 시퀀스를 종료하고, 다음의 불활성 가스를 흘리는 시퀀스로 전환한다"라는 인터럽트 지시를 내는 것에 대응한다. 이 타이밍은, 조금 앞에서 설정하는 것도 가능하다. 즉, 스톱 신호를 출력하고 나서 산화 종료까지는 그 즉시 가스가 전환되지 않는다는 등의 이유가 있는 경우에는, 약간 지나치게 산화되게 된다. 이 쓸데없는 산화 분량을 고려하여 목표 막 두께보다 약간 얇은 값을 판정 막 두께로서 설정해 두면 된다.
산화막 형성 후에 연속으로 SiN막의 퇴적을 행하는 경우에는, 멀티 프로세스 장치(10)는, 산화막 형성 종료 후의 스톱 신호를 받은 후에 장치내 컨트롤러(20)로부터 다시 스타트 신호를 수신한다. 프로세스 제어 컨트롤러부(30)는 다시 스타트 신호를 수신하여, 장치 내부의 프로세스 가스 등의 정보에 의해 산화막 두께 계산/퇴적 막 두께 계산/도핑량 계산 중에서 어느 계산을 행할지를 판단한다.
본 실시 형태에서는, SiN막의 형성을 두번째로 행하기 때문에 퇴적 막 두께의 계산으로 진행한다. 계산에는 장치 내부의 정보가 이용된다. 장치 내부 정보로서는, 로 내외의 각종 열전쌍으로부터의 온도 정보, 유량계로부터의 가스 유량, 압력계로부터의 프로세스 압력 등을 이용할 수 있다. 시시각각 변화하는 온도, 가스 유량, 프로세스 압력을 정해진 시간 간격, 예를 들면 1초에 읽어 들인다. 그리고, 읽어 들인 값을 이용하여, 그 시간 간격 동안의 퇴적 막 두께의 증가분을 계산하여 누적해 나감으로써 그 시각에서의 퇴적 막 두께를 계산할 수 있다. 이에 의해, 온도, 유량이나 압력의 외란에 의한 퇴적 막 두께의 변동을 고려할 수 있다.이는, 종래의 퇴적 막 두께의 제어에서는 고려할 수 없었던 점이다.
퇴적 막 두께의 계산 결과는 계산 막 두께 판정 기능에 의해 판정된다. 규정 막 두께, 예를 들면 100nm에 계산 막 두께가 도달한 시점에서, 프로세스 제어 컨트롤러부(30)로부터 장치내 컨트롤러(20)로 스톱 신호가 보내진다. 장치내 컨트롤러(20)는 멀티 프로세스 장치(10)에 스톱 신호를 보내고, SiN막의 퇴적을 스톱시킨다.
보다 구체적으로는, 장치내 컨트롤러(20)로부터 멀티 프로세스 장치(10)에, 예를 들면 "퇴적 가스를 흘리는 시퀀스를 종료하고, 다음의 불활성 가스를 흘리는 시퀀스로 전환한다"라는 인터럽트 지시를 내리는 것에 대응한다. 이 타이밍은, 조금 앞에서 설정하는 것도 가능하다. 즉, 스톱 신호를 내고 나서 퇴적 종료까지는 그 즉시 가스가 전환하지 않는다는 등의 이유가 있는 경우에는, 약간 지나치게 퇴적되게 된다. 이 쓸데없는 퇴적 분량을 고려하여, 목표 막 두께보다 약간 얇은 값을 판정 막 두께로서 설정해 두면 된다.
퇴적 가스로부터 불활성 가스로 전환하고 나서는, 정해진 시퀀스에 따라 강온, 웨이퍼 반출의 지시를 장치내 컨트롤러(20)로부터 내고, 멀티 프로세스 장치(10)가 이것을 실행하여 프로세스가 종료한다. 연속 프로세스에 의한 1 웨이퍼마다의 각각의 막 두께 변동이, 지금까지 제어할 수 없었던 로 내 온도, 가스 유량, 프로세스 압력 등의 변동으로 인해 생긴다. 본 실시 형태의 장치, 제어 방법을 이용함으로써, 이들 변동을 고려한 막 두께 계산을 행하여, 그 결과를 프로세스 처리로 피드백함으로써, 변동이 적은 엄밀한 막 두께의 제어가 가능해진다.
즉, 프로세스 제어 컨트롤러부(30)에 의해, 장치 내부 정보에 기초하여 품질 특성을 리얼타임으로 계산하여 처리 시간을 제어함으로써, 외란에 대하여 매우 엄밀한 제어가 가능하게 된다. 보다 구체적으로는, 프로세스 제어 컨트롤러부(30)는, 로 내 온도, 진공도, 가스 유량 등의 장치 내부 정보, 대기압 등의 장치 외부 정보를 리얼타임으로 취득하는 기능, 취득한 정보를 계산에 사용할 수 있도록 변환하는 기능, 산화막 두께/퇴적 막 두께/불순물 확산 길이 등을 리얼타임으로 계산하는 기능, 리얼타임으로 계산하는 알고리즘(산화/퇴적/확산)을 선택하는 기능, 장치의 처리 개시 신호에 따라 계산을 개시하여, 원하는 막 두께/도핑량 등에 도달한 시점에 장치에 처리 종료 신호를 발신하는 기능을, 갖게 된다.
이에 의해, 처리 시간의 제어를 엄밀히 행할 수 있다. 따라서, 장치 내의 제어 불가능한 외란 요인에 의한 막 두께 변동이나, 대기압 등의 장치 외의 제어 불가능한 외란 요인에 의한 막 두께 변동을 억제할 수 있어, 충분한 소자 성능, 회로 특성을 얻는 것이 가능하게 된다.
도 3은 본 실시 형태에 따른 프로세스 제어 컨트롤러부(30) 내의 연산 흐름도를 도시한다. 이 도면을 참조하여 산화막 계산과 퇴적 막 두께 계산의 두가지를 행하는 방법을 설명한다.
먼저, 막 두께 계산 및 도핑량 계산의 초기화를 행한다(단계 S1). 다음으로, 장치내 컨트롤러(20)로부터의 스타트 신호를 감시한다(단계 S2). 스타트 신호가 수신되면 장치 내부 정보를 수신하여(단계 S3), 산화막 두께 계산과 퇴적막 계산 중 어느 계산을 행하면 좋을지를 판단한다(단계 S4).
본 실시 형태에서는, 최초에 산화막 두께 계산을 행한다(단계 S12). 계산 산화막 두께가 규정치, 이 경우 60nm를 초과하는지를 판단한다(단계 S13). 초과하지 않으면, 전회의 내부 정보를 취득하고나서 1초 대기하여 다시 내부 정보를 취득하고(단계 S11), 단계 S12에서 산화막 두께 계산을 행한다. 이를 반복하여 계산 산화막 두께가 60nm을 초과하면, 장치내 컨트롤러(20)로 스톱 신호를 보낸다(단계 S5). 그리고, 모든 처리가 종료하였는지를 판정하여(단계 S6), 다른 처리가 있는 경우에는 처음으로 되돌아간다.
여기서는 1초의 간격으로 제어를 행하는 것을 상정하고 있다.
이 경우, 1초 간격으로 장치 내부 정보를 취득하는 것이 가능할지, 산화 계산, 계산 막 두께 판정이 가능할지, 등이 실현을 저지하는 요인이 될 수 있다. 그러나, 현재의 장치 성능, 계산기의 계산 속도라면, 현실적인 장해는 없다고 판단하여도 된다.
산화막 두께 계산 후에, 상기 단계 S1에서 막 두께 계산 및 도핑량 계산의 초기화를 행하고, 상기 단계 S2에서 스타트 신호의 감시를 행한다. 스타트 신호가 오면 상기 단계 S3에서 장치 내부 정보를 수신하고, 상기 단계 S4에서 산화막 두께 계산과 퇴적막 계산 중 어느 계산을 행하면 좋을지를 판단한다.
여기서는, SiN 퇴적 막 두께의 계산을 행한다(단계 S22). 그리고, 계산 퇴적 막 두께가 규정치, 이 경우 100nm을 초과하는지를 판단한다(단계 S23). 초과하지 않으면, 전회의 내부 정보를 취득한 후 1초 대기하고 다시 내부 정보를 취득하며(단계 S21), 단계 S22에서 퇴적 막 두께의 계산을 행한다. 이를 반복하여, 계산퇴적 막 두께가 100nm를 초과하면, 상기 단계 S5에서 장치내 컨트롤러(20)로 스톱 신호를 보낸다. 그리고, 상기 단계 S6에서 모든 처리가 종료하였다고 판정되면 처리를 종료한다.
이상이 본 실시 형태에 따른 프로세스 제어 컨트롤러부(30) 내의 연산 흐름도의 설명이다.
도 4A는 1회째의 단계 S2∼S5에 의해, 멀티 프로세스 장치(10) 내에서, Si 기판50상에 SiO2막(51)이 형성된 상태를 도시하는 단면도이다. 도 4B는 2회째의 단계 S2∼S5에 의해, 멀티 프로세스 장치(10) 내에서, SiO2막(51)상에 SiN막(52)이 형성된 상태를 도시하는 단면도이다. 어느 막 두께도 고정밀도로 제어 할 수 있었다.
이와 같이 본 실시 형태에 따라, 프로세스 제어 컨트롤러부(30)를 형성하고, 멀티 프로세스 장치(10)내에서 산화 처리와 퇴적 처리를 리얼타임으로 모니터하고, 그 처리 시간을 제어함으로써, 연속 프로세스에 의한 1 웨이퍼마다의 프로세스 변동을 작게 할 수 있다. 또한, 복수 프로세스의 계산을 행하는 경우의 계산을 고정밀도화할 수 있다. 산화막 두께로 말하면, 0.1nm의 막 두께의 제어가 가능하게 됨과 함께 게이트 산화막 및 폴리 Si 전극의 연속적인 성막에 의해서, 수율, 신뢰성이 비약적으로 향상한다.
(제2 실시 형태)
제1 실시 형태에서는, 열 산화막의 형성과 SiN막 퇴적의 연속 형성 프로세스를 예로 들었지만, 본 실시 형태는 As 기상 확산과 열 산화막의 연속 프로세스를 예로 설명한다. 반도체 제조 장치의 장치 구성은 상기 도 1과 마찬가지이다.
본 실시 형태에서는, 도핑량의 계산을 첫번째로 행하는 것으로 한다. 계산에는 장치 내부의 정보가 이용된다. 장치내 정보로서는, 로 내외의 각종 열전쌍으로부터의 온도 정보, 유량계로부터의 가스 유량, 압력계로부터의 프로세스 압력 등의 정보를 이용할 수 있다. 시시각각 변화하는 온도, 가스 유량, 프로세스 압력을 정해진 시간 간격, 예를 들면 1초에 읽어 들여 그 값을 이용하여 그 시간 간격 동안의 도핑량의 증가분을 계산하여 누적해 나감으로써, 그 시각에서의 도핑량을 계산할 수 있다. 이에 의해, 온도나 유량의 외란에 의한 도핑량의 변동을 고려할 수 있다. 이는, 종래의 기상 확산 방법에서는 고려할 수 없었던 점이다.
도핑량의 계산 결과는 계산 도핑량 판정 기능에 따라 판정된다. 규정 도핑량, 예를 들면 1이 1020atoms/cm2에 계산 도핑량이 도달한 시점에서, 프로세스 제어 컨트롤러부(30)로부터 장치내 컨트롤러(20)에 스톱 신호가 보내진다. 장치내 컨트롤러(20)는 멀티 프로세스 장치(10)에 대하여 스톱 신호를 보내어, 기상 확산 프로세스를 스톱시킨다.
보다 구체적으로는, 장치내 컨트롤러(20)로부터 멀티 프로세스 장치(10)에, 예를 들면 "도핑 가스를 흘리는 시퀀스를 종료하고, 다음의 불활성 가스를 흘리는 시퀀스로 전환한다"라는 인터럽트 지시를 내리는 것에 대응한다. 이 타이밍은 조금 앞에서 설정하는 것도 가능하다. 즉, 스톱 신호를 내고 나서 기상 확산 종료까지 그 즉시는 가스가 전환하지 않는다는 등의 이유가 있는 경우에는, 약간 지나치게 기상 확산되게 된다. 이 쓸데없는 기상 확산의 분량을 고려하여, 목표 도핑량보다 약간 적은 값을 판정 도핑량으로서 설정해 두면 된다.
기상 확산 후에 연속으로 산화막의 형성을 행하는 경우에는, 프로세스 제어 컨트롤러부(30)는 기상 확산 종료 후의 스톱 신호를 받은 후에 장치내 컨트롤러(20)로부터 다시 스타트 신호를 수신한다. 그 신호를 수신하여 장치 내부의 프로세스 가스 등의 정보에 따라 산화막 두께 계산/퇴적 막 두께 계산/도핑량 계산 중에서 어떤 계산을 행할지를 프로세스 제어 컨트롤러부(30)에서 판단한다. 본 실시 형태에서는 산화막의 형성을 두번째로 행하기 때문에, 산화막 두께의 계산 알고리즘으로 진행한다. 이 계산에는, 제1 실시 형태와 마찬가지로 장치 내부의 정보가 이용되며, 계산 모델로서는 상기 식(1)을 이용하면 된다.
시시각각 변화하는 온도, 가스 유량을 정해진 시간 간격, 예를 들면 1초에 읽어 들여 그 값을 이용하여 그 시간 간격 동안의 산화막 두께의 증가분을 계산하고 누적해 나감으로써, 그 시각에서의 산화막 두께를 계산할 수 있다. 이에 의해, 온도나 유량의 외란에 의한 산화막 두께의 변동을 고려할 수 있다. 이는, 종래의 산화 방법에서는 고려할 수 없었던 점이다. 시간 간격을 1초로 하는 것은, 예를 들면 산화막 두께를 ±0.2nm로 제어하고자 하는 경우에는, ±2초의 정밀도로 장치를 컨트롤할 필요가 있어, 이것보다 짧은 샘플링 레이트로 할 필요가 있기 때문이다.
산화막 두께의 계산 결과는 계산 막 두께 판정 기능에 의해서 판정된다. 규정 막 두께, 예를 들면 60nm에 계산 막 두께가 도달한 시점에서, 프로세스 제어 컨트롤러부(30)로부터 장치내 컨트롤러(20)로 스톱 신호가 보내진다. 장치내 컨트롤러(20)는 멀티 프로세스 장치(10)에 스톱 신호를 보내어 산화를 스톱시킨다.
보다 구체적으로는, 장치내 컨트롤러(20)로부터 산화로에, 예를 들면 "산화 가스를 흘리는 시퀀스를 종료하고, 다음의 불활성 가스를 흘리는 시퀀스로 전환한다"라는 인터럽트 지시를 내리는 것에 대응한다. 이 타이밍은 조금 앞에서 설정하는 것도 가능하다. 즉, 스톱 신호를 출력하고 나서 산화 종료까지 그 즉시는 가스가 전환하지 않는다는 등의 이유가 있는 경우에는, 약간 지나치게 산화되는 것으로 된다. 이 쓸데없는 산화의 분량을 고려하여 목표 막 두께보다 약간 얇은 값을 판정 막 두께로서 설정해 두면 된다.
연속 프로세스에 의한 1 웨이퍼마다의 막 두께 및 도핑량 변동은, 지금까지 제어할 수 없었던 로 내 온도, 가스 유량, 프로세스 압력 등의 변동에 의해 생긴다. 본 실시 형태의 장치, 제어 방법을 이용함으로써, 이들 변동을 고려한 막 두께 계산을 행하고, 그 결과를 프로세스 처리로 피드백함으로써, 변동이 적은 엄밀한 막 두께의 제어가 가능하게 된다.
도 5에 본 실시 형태에 따른 프로세스 제어 컨트롤러부(30) 내의 연산 흐름도를 나타낸다. 이 도면을 참조하여, 퇴적 막 두께 계산과 도핑량 계산의 두가지를 행하는 방법을 설명한다.
먼저, 막 두께 계산 및 도핑량 계산의 초기화를 행한다(단계 S1). 계속해서, 장치내 컨트롤러(20)로부터의 스타트 신호를 감시한다(단계 S2). 스타트 신호가 오면 장치 내부 정보를 수취하여(단계 S3), 산화막 두께 계산과 도핑량 계산 중 어느 계산을 행하면 좋을지 판단한다(단계 S4).
본 실시 형태에서는, 먼저 도핑량 계산을 행한다(단계 S32). 계산 도핑량이 규정치, 이 경우 1×1020atoms/cm2를 초과하는지를 판단한다(단계 S33). 초과하면, 전회의 내부 정보 취득 후 1초 대기하고 재차 내부 정보를 취득하고(단계 S31), 단계 S32에서 도핑량 계산을 행한다. 이것을 반복하여, 계산 도핑량이 1×1020atoms/cm2를 초과하면, 장치내 컨트롤러(20)로 스톱 신호를 보내고(단계 S5), 스타트로 되돌아간다.
여기서는, 1초 간격으로 제어를 행하는 것을 상정하고 있다.
이 경우, 1초 간격으로 장치 내부 정보를 취득하는 것이 가능할지, 도핑량 계산, 계산 도핑량 판정이 가능할지, 등이 실현을 저지하는 요인이 될 수 있다. 그러나, 현재의 장치 성능, 계산기의 계산 속도를 고려하면, 현실적인 장해는 없다고 판단하여도 된다.
도핑량 계산 후에, 상기 단계 S1에서 막 두께 계산 및 도핑량 계산의 초기화를 행하고, 상기 단계 S2에서 스타트 신호의 감시를 행한다. 스타트 신호가 오면, 상기 단계 S3에서 장치 내부 정보를 수취하고, 상기 단계 S4에서 산화막 두께 계산/도핑량 계산/퇴적막 계산 중 어느 계산을 행하면 좋을지 판단한다. 여기서는, 산화막 두께의 계산을 행한다(단계 S12). 계산 산화막 두께가 규정치, 이 경우 60nm를 초과하는지를 판단한다(단계 S13). 초과하지 않으면, 전회의 내부 정보취득으로부터 1초 대기하고 재차 내부 정보를 취득하고(단계 S11), 단계 S12에서 산화 계산을 행한다. 이것을 반복하여, 계산 산화막 두께가 60nm을 초과하면, 장치내 컨트롤러(20)로 스톱 신호를 보낸다(단계 S5). 그리고, 상기 단계 S6에서 모든 처리가 종료하였다고 판정되면 처리를 종료한다.
이상이 본 실시 형태에 따른 프로세스 제어 컨트롤러부(30) 내의 연산 흐름의 설명이고, 제1 실시 형태와는 처리의 종류와 순서만이 다를 뿐이다.
도 6A는 1회째의 단계 S2∼S5에 의해, 멀티 프로세스 장치(10) 내에서, Si 기판(60)의 표면에 As의 확산층(61)이 형성된 상태를 도시하는 단면도이다. 도 6B는 2회째의 단계 S2∼S5에 의해, 멀티 프로세스 장치(10) 내에서, Si 기판(60)상에 SiO2막(62)이 형성된 상태를 도시하는 단면도이다. 확산층(61)의 깊이 및 SiO2막(62)의 막 두께를 모두 고정밀도로 제어할 수 있었다.
본 실시 형태에 따라, 프로세스 제어 컨트롤러부(30)를 설치하여, 멀티 프로세스 장치(10) 내에서 확산 처리와 산화 처리를 리얼타임으로 모니터하여, 그 처리 시간을 제어하고 있기 때문에, 앞의 제1 실시 형태와 마찬가지의 효과가 얻어지는 것은 물론이며, 반응을 수반하지 않는 이온 주입 등의 프로세스 상태의 계산이 하기 어려운 경우에도 정확한 계산이 가능하게 된다.
(변형예)
본 발명은 상술한 각 실시 형태에 한정되는 것은 아니다. 실시 형태에서는, 멀티 프로세스 장치에 대하여 전용의 프로세스 제어 컨트롤러를 설치하였지만, 이프로세스 제어 컨트롤러의 기능을 외부 계산기로 실현하여도 된다. 또한, 프로세스 제어 컨트롤러는, 장치 내부 정보에 기초하여 계산을 행하였지만, 장치 내부 정보 외에 대기압 등의 외부 정보에 기초하여 계산을 행하여도 된다. 또한, 처리는 산화/확산/CVD에 한하는 것은 아니고, 반도체 장치의 제조에 사용하는 각종 처리에 적용하는 것이 가능하다.
그 외에, 본 발명의 요지를 일탈하지 않는 범위에서 여러가지로 변형하여 실시할 수 있다.
본 발명에 따르면, 처리 장치 본체의 장치 내부 정보를 기초로 복수의 처리에 대한 프로세스 상태를 계산하는 외부 계산기 또는 프로세스 제어 컨트롤러부를 이용하여, 장치 컨트롤러부로부터 스타트 신호가 송출된 타이밍에서 현재의 처리에 대한 프로세스 상태의 계산을 개시하고, 프로세스 상태가 규정 상태에 도달한 시점에서 장치 컨트롤러부에 스톱 신호를 송출함으로써, 장치 내의 제어 불가능한 외란 요인에 의한 막 두께 변동이나, 대기압 등의 장치 외의 제어 불가능한 외란 요인에의한 막 두께 변동을 억제할 수 있다. 따라서, 충분한 소자 성능, 회로 특성을 얻을 수 있다.

Claims (19)

  1. 동일 챔버 내에서 반도체 장치의 제조에 관한 복수의 처리를 연속하여 행하는 처리 장치 본체와,
    이 처리 장치 본체에서의 처리의 종류를 선택함과 함께, 그 처리 장치 본체에 처리를 개시하기 위한 스타트 신호 및 처리를 정지하기 위한 스톱 신호를 공급하는 장치 컨트롤러부와,
    상기 처리 장치 본체의 장치 내부 정보를 외부로 출력하기 위한 제1 단자와,
    상기 장치 컨트롤러부로부터의 스타트 신호를 외부로 출력하기 위한 제2 단자와,
    상기 제2 단자로부터의 스타트 신호를 받아 상기 장치 내부 정보를 기초로 현재의 처리에 대한 프로세스 상태를 계산하여 얻어진 결과에 기초하는 스톱 신호를 상기 장치 컨트롤러부에 입력하기 위한 제3 단자를 구비하며,
    상기 장치 컨트롤러부는, 상기 제3 단자로부터의 스톱 신호의 입력에 의해 상기 처리 장치 본체로 스톱 신호를 송출하여, 상기 처리 장치 본체에 의한 현재의 처리를 정지하여 다음의 처리로 이행하게 하는 것을 특징으로 하는 반도체 제조 장치.
  2. 제1항에 있어서,
    상기 장치 컨트롤러부에 외부 계산기가 접속되며, 이 외부 계산기는, 상기제1 단자로부터의 장치 내부 정보를 기초로 복수의 처리에 대한 프로세스 상태를 계산하는 기능을 갖고, 상기 제2 단자로부터의 스타트 신호에 따라 현재의 처리에 대한 프로세스 상태의 계산을 개시하여, 현재의 처리에 대한 프로세스 상태가 규정 상태에 도달하면 상기 제3 단자로 스톱 신호를 송출하는 것을 특징으로 하는 반도체 제조 장치.
  3. 제2항에 있어서,
    상기 외부 계산기는, 장치 내부 정보를 이용하여 어느 프로세스 상태를 계산하면 좋을지를 판정하는 기능을 갖는 것을 특징으로 하는 반도체 제조 장치.
  4. 제2항에 있어서,
    상기 외부 계산기는, 장치 내부 정보와 함께 장치 외부 정보를 취득하여, 이들 각 정보를 이용하여 프로세스 상태를 계산하는 것을 특징으로 하는 반도체 제조 장치.
  5. 제4항에 있어서,
    상기 외부 계산기가 취득하는 장치 내부 정보는 온도, 압력, 가스 유량이며, 상기 외부 계산기가 취득하는 장치 외부 정보는 대기압인 것을 특징으로 하는 반도체 제조 장치.
  6. 제1항에 있어서,
    상기 처리 장치 본체는 가열 기구를 갖는 것을 특징으로 하는 반도체 제조 장치.
  7. 제1항에 있어서,
    상기 처리 장치 본체는, 산화, CVD, 확산 중의 적어도 두가지의 처리를 연속하여 행하는 것을 특징으로 하는 반도체 제조 장치.
  8. 동일 챔버 내에서 반도체 장치의 제조에 관한 복수의 처리를 연속하여 행하는 처리 장치 본체와,
    이 처리 장치 본체에서의 처리의 종류를 선택함과 함께, 그 처리 장치 본체에 처리를 개시하기 위한 스타트 신호 및 처리를 정지하기 위한 스톱 신호를 공급하는 장치 컨트롤러부와,
    상기 처리 장치 본체의 장치 내부 정보를 기초로 복수의 처리에 대한 프로세스 상태를 계산하는 기능을 갖고, 상기 장치 컨트롤러부로부터 스타트 신호가 송출된 타이밍에서 현재의 처리에 대한 프로세스 상태의 계산을 개시하고, 프로세스 상태가 규정 상태에 도달한 시점에서 상기 장치 컨트롤러부에 스톱 신호를 송출하는 프로세스 제어 컨트롤러부를 구비한 반도체 제조 장치로서,
    상기 장치 컨트롤러부는, 상기 프로세스 제어 컨트롤러부로부터 스톱 신호가 입력되면 상기 처리 장치 본체에 스톱 신호를 송출하여, 그 처리 장치 본체에 의한현재의 처리를 정지하여 다음의 처리로 이행하게 하는 것을 특징으로 하는 반도체 제조 장치.
  9. 제7항에 있어서,
    상기 프로세스 제어 컨트롤러부는, 장치 내부 정보를 이용하여 어느 프로세스 상태를 계산하면 좋을지를 판정하는 기능을 갖는 것을 특징으로 하는 반도체 제조 장치.
  10. 제8항에 있어서,
    상기 프로세스 제어 컨트롤러부는, 장치 내부 정보와 함께 장치 외부 정보를 취득하고, 이들 각 정보를 이용하여 프로세스 상태를 계산하는 것을 특징으로 하는 반도체 제조 장치.
  11. 제10항에 있어서,
    상기 외부 계산기가 취득하는 장치 내부 정보는 온도, 압력, 가스 유량이고, 상기 외부 계산기가 취득하는 장치 외부 정보는 대기압인 것을 특징으로 하는 반도체 제조 장치.
  12. 제8항에 있어서,
    상기 처리 장치 본체는 가열 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  13. 제8항에 있어서,
    상기 처리 장치 본체는, 산화, CVD, 확산 중 적어도 두가지 처리를 연속하여 행하는 것을 특징으로 하는 반도체 제조 장치.
  14. 동일 챔버 내에서 반도체 장치의 제조에 관한 복수의 처리를 연속하여 행하는 처리 장치 본체와, 이 처리 장치 본체에서의 처리의 종류를 선택함과 함께, 처리의 개시 및 정지를 제어하는 장치 컨트롤러부와, 상기 처리 장치 본체의 장치 내부 정보를 기초로 복수의 처리에 대한 프로세스 상태를 계산하는 기능을 갖는 프로세스 제어 컨트롤러부를 구비한 반도체 제조 장치를 이용하여, 피처리 기판에 대하여 소정의 처리를 실시하는 반도체 장치의 제조 방법으로서,
    상기 처리 장치 본체에 피처리 기판을 세트한 상태에서, 상기 장치 컨트롤러부에 소정의 처리를 개시하게 함과 함께, 상기 프로세스 제어 컨트롤러부에 의해 현재의 처리에 대한 프로세스 상태의 계산을 개시하여, 이 계산 결과로 프로세스 상태가 규정 상태에 도달하였다고 판정하면, 상기 장치 컨트롤러부에 의해 현재의 처리를 정지하게 하고, 다음의 처리로 이행하게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 프로세스 제어 컨트롤러부는, 장치 내부 정보를 이용하여 어느 프로세스 상태를 계산하면 좋을지를 판정하는 기능을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제14항에 있어서,
    상기 프로세스 제어 컨트롤러부는, 장치 내부 정보와 함께 장치 외부 정보를 취득하고, 이들 각 정보를 이용하여 프로세스 상태를 계산하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 외부 계산기가 취득하는 장치 내부 정보는 온도, 압력, 가스 유량이고, 상기 외부 계산기가 취득하는 장치 외부 정보는 대기압인 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제14항에 있어서,
    상기 처리 장치 본체는 가열 기구를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 처리 장치 본체는, 산화, CVD, 확산 중 적어도 두가지 처리를 연속하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-7008800A 2001-10-11 2002-10-08 반도체 제조 장치와 반도체 장치의 제조 방법 KR100529664B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001313918A JP4068327B2 (ja) 2001-10-11 2001-10-11 半導体製造装置と半導体装置の製造方法
JPJP-P-2001-00313918 2001-10-11
PCT/JP2002/010436 WO2003034474A1 (fr) 2001-10-11 2002-10-08 Appareil de fabrication d'un semi-conducteur et procede de fabrication d'un dispositif semi-conducteur

Publications (2)

Publication Number Publication Date
KR20040019270A true KR20040019270A (ko) 2004-03-05
KR100529664B1 KR100529664B1 (ko) 2005-11-21

Family

ID=19132313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7008800A KR100529664B1 (ko) 2001-10-11 2002-10-08 반도체 제조 장치와 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (2) US7082346B2 (ko)
EP (1) EP1437763A4 (ko)
JP (1) JP4068327B2 (ko)
KR (1) KR100529664B1 (ko)
CN (1) CN1271679C (ko)
TW (1) TW574725B (ko)
WO (1) WO2003034474A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008899B2 (ja) * 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
JP4880889B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
US7279421B2 (en) * 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
KR101920870B1 (ko) * 2017-09-15 2018-11-21 한국과학기술연구원 박막의 전기광학적 특성 비접촉식 측정 시스템 및 방법
US11894220B2 (en) 2019-07-17 2024-02-06 Applied Materials, Inc. Method and apparatus for controlling a processing reactor
KR20220141133A (ko) 2021-04-12 2022-10-19 주식회사 번영중공업 풍력발전기 날개의 저항 시험용 알루미늄 선박

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182217A (ja) * 1982-04-19 1983-10-25 Oki Electric Ind Co Ltd 薄膜形成方法
JP2634595B2 (ja) * 1987-06-22 1997-07-30 株式会社日立製作所 半導体製造装置
US4900591A (en) * 1988-01-20 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the deposition of high quality silicon dioxide at low temperature
US5146869A (en) * 1990-06-11 1992-09-15 National Semiconductor Corporation Tube and injector for preheating gases in a chemical vapor deposition reactor
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
US5062446A (en) * 1991-01-07 1991-11-05 Sematech, Inc. Intelligent mass flow controller
JPH0855145A (ja) 1994-08-08 1996-02-27 Fujitsu Ltd 半導体プロセスシミュレーション方法及びそのための装置
JPH08172084A (ja) * 1994-12-19 1996-07-02 Kokusai Electric Co Ltd 半導体成膜方法及びその装置
JPH0917705A (ja) * 1995-06-28 1997-01-17 Tokyo Electron Ltd 連続熱処理方法
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
JP3768575B2 (ja) * 1995-11-28 2006-04-19 アプライド マテリアルズ インコーポレイテッド Ｃｖｄ装置及びチャンバ内のクリーニングの方法
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6240330B1 (en) 1997-05-28 2001-05-29 International Business Machines Corporation Method for feedforward corrections for off-specification conditions
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
JPH11288856A (ja) 1998-04-06 1999-10-19 Sony Corp 半導体シミュレーション方法
US6137112A (en) * 1998-09-10 2000-10-24 Eaton Corporation Time of flight energy measurement apparatus for an ion beam implanter
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2002057149A (ja) * 2000-08-08 2002-02-22 Tokyo Electron Ltd 処理装置及びそのクリーニング方法
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US6772034B1 (en) * 2001-07-12 2004-08-03 Advanced Micro Devices, Inc. System and software for data distribution in semiconductor manufacturing and method thereof

Also Published As

Publication number Publication date
US20060217830A1 (en) 2006-09-28
US20040044419A1 (en) 2004-03-04
KR100529664B1 (ko) 2005-11-21
CN1271679C (zh) 2006-08-23
CN1537322A (zh) 2004-10-13
US7082346B2 (en) 2006-07-25
TW574725B (en) 2004-02-01
EP1437763A1 (en) 2004-07-14
JP4068327B2 (ja) 2008-03-26
EP1437763A4 (en) 2009-01-28
JP2003124084A (ja) 2003-04-25
WO2003034474A1 (fr) 2003-04-24

Similar Documents

Publication Publication Date Title
KR100529664B1 (ko) 반도체 제조 장치와 반도체 장치의 제조 방법
EP0789981B1 (en) Thermal reactor optimization
KR101420920B1 (ko) 제어 장치 및 방법
US7846792B2 (en) Method for manufacturing semiconductor device and semiconductor device manufacturing system
JP3836696B2 (ja) 半導体製造システムおよび半導体装置の製造方法
US20020056700A1 (en) Method and system for manufacturing semiconductor device
JP4503718B2 (ja) 半導体製造方法
US6867054B2 (en) Method of manufacturing a semiconductor device
KR20040101197A (ko) 성막 방법
US20090061544A1 (en) Trajectory based control of plasma processing
JP4802019B2 (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム
JPH0864579A (ja) 半導体装置の製造方法
JP4555647B2 (ja) 基板処理装置、半導体装置の製造方法、温度制御方法
EP0488229A2 (en) Semiconductor device and method for production thereof
JP2006080330A (ja) 半導体装置の製造方法及び半導体製造装置。
JPH11186249A (ja) 半導体プロセス制御装置及び制御方法
JPH08233850A (ja) 半導体式加速度センサ
JP2008016501A (ja) 熱処理装置
JP2000208478A (ja) 処理装置及び処理方法
JP2004165568A (ja) プラズマ処理装置及び方法
JP2001035847A (ja) プロセスシミュレーション方法
JP2001298155A (ja) 容量素子の製造方法及びその製造装置
JPH04291969A (ja) 熱型赤外線センサおよびその製造方法
JPH02263983A (ja) スパッタ成膜方法
JP2008277839A (ja) 半導体装置の製造方法及び半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101028

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee