CN1271679C - 半导体制造装置以及半导体器件制造方法 - Google Patents

半导体制造装置以及半导体器件制造方法 Download PDF

Info

Publication number
CN1271679C
CN1271679C CNB028033841A CN02803384A CN1271679C CN 1271679 C CN1271679 C CN 1271679C CN B028033841 A CNB028033841 A CN B028033841A CN 02803384 A CN02803384 A CN 02803384A CN 1271679 C CN1271679 C CN 1271679C
Authority
CN
China
Prior art keywords
processing
controller unit
internal information
treatment
stop signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028033841A
Other languages
English (en)
Other versions
CN1537322A (zh
Inventor
佐喜和郎
牛久幸広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1537322A publication Critical patent/CN1537322A/zh
Application granted granted Critical
Publication of CN1271679C publication Critical patent/CN1271679C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种在多处理装置(10)中连续执行氧化和CVD的半导体制造装置包括：内部装置控制器单元(20)，其选择处理的类型，并且把用于一个处理的启动信号和停止信号提供到该多处理装置(10)；以及处理控制器(30)，其根据该装置的内部信息计算用于每个处理的处理状态。在接收到来自控制器(30)的停止信号之后，该控制器(20)把该停止信号发送到多处理装置(10)，以停止由该多处理装置(10)所进行的当前处理，并且切换到下一个处理。

Description

半导体制造装置以及半导体器件制造方法
技术领域
本发明涉及半导体制造技术，特别涉及在单个腔体内执行例如氧化、扩散和CVD(化学汽相淀积)这样的多种处理的半导体制造装置，以及使用该半导体制造装置等半导体器件制造方法。
背景技术
在最近几年，用于在单个腔体内连续执行多种处理的技术已经被开发，其目的是缩短在一个半导体制造装置中的晶片处理时间。在这样一种装置中，对于在单个腔体内的多种处理需要与薄膜厚度和杂质扩散相关的精确控制。
图7为示出根据现有技术的氧化膜和SiN膜的薄膜形成处理的连续处理流程的流程图。首先，根据技术经验，通过一些方式把氧化膜形成温度、氧化气体流速、氧化时间、SiN膜淀积温度、SiN膜淀积时间、在SiN膜形成中的气压、SiN膜薄膜形成气体流速等等信息输入到一个半导体制造装置(在这种情况中为一个氧化/CVD熔炉)的控制计算机，从而可以分别获得所需的薄膜厚度。接着，通过一些方式输入一个启动信号，以启动该处理。
根据设置的次序执行把晶片装载到该装置上、加热、保温、提供气体、气体切换、冷却以及卸载晶片这样的处理。在该处理过程中，在该熔炉中的温度和气流流速被尽可能精确地保持在设置数值，并且氧化时间和淀积温度被控制，从而获得所需的薄膜厚度。
但是，在上文所述次序中，由于在该装置中的不可控制的干扰因素导致薄膜厚度的波动或杂质剂量的波动或者由于该装置外部的不可控制的干扰因素导致薄膜厚度的波动或杂质剂量的波动没有被完全考虑到。在该装置中不可控制的干扰因素的例子是由于前一批的处理温度的波动而导致加热温度的微小改变以及由于在电源电压的微小改变而导致气体流速的非常小的改变。在该装置外部的不可控制干扰因素的一个例子是在环境温度中的改变。
由于器件的特征尺寸正在变得更加精细，并且这些干扰因素现在不能够被忽略，因此通过常规的薄膜形成技术不能够获得足够的元器件性能和电路特性。因此，需要一种考虑到这些干扰因素的半导体制造装置控制方法。另外，由于该处理之后执行的薄膜厚度测量不在该连续处理中的第一薄膜形成之后执行，因此需要更加精确的薄膜形成控制。
为了检验上述干扰因素对于薄膜厚度或杂质扩散的影响，需要用于氧化、淀积和杂质扩散的计算和模拟。例如，在日本专利申请公告No.11-288856和8-55145的中描述一种用于把实际生产数据与模拟数据相比较的思想。但是，在这些现有技术中，比较的目的是提高模拟的精度或把模拟数据调节为实际生产数据，从改变生产条件和生产参数的生产控制的观点来看这种方法不是一种推荐的方法。另外，没有假设在该装置内部和外部存在干扰的情况下执行计算，所以没有考虑到在生成的每个循环周期中的变化。
上文所述，在单个腔体内连续执行的与半导体器件的生产相关的多个处理的常规半导体制造装置中，存在有由于在该装置内的不可控制的干扰因素而导致薄膜厚度的波动或杂质剂量的波动或者例如大气压力这样的在该装置外部的不可控制的干扰因素所导致的薄膜厚度的波动或杂质剂量的波动。因此，不能够用获得足够的元器件性能和电路特性。
发明内容
本发明的一个目的是提供一种半导体制造装置以及半导体器件制造方法，其可以抑制由于在该装置内的不可控制干扰因素所导致的薄膜厚度或杂质剂量的任何波动，或者例如气压改变这样的在该装置外部的不可控制干扰因素所导致的薄膜厚度或杂质剂量的任何波动。
为了实现上述目的，本发明采用如下方案。
即，根据本发明，在此提供一种半导体制造装置，其中包括：处理装置主体，其在单个腔体内连续执行与半导体器件的制造相关的多个处理；装置控制器单元，其选择要在该处理装置中执行的一种处理，并且把启动一个处理的启动信号和停止该处理的停止信号提供到该处理装置主体；第一端子，其把该处理装置主体的内部信息输出到外部；第二端子，其把该启动信号从该装置控制器部分输出到外部；以及第三端子，其接收来自第二端子的启动信号，并且根据通过基于该装置的内部信息计算用于当前处理的处理状态所获得的结果而把该停止信号输入到该装置控制器单元，其中在通过第三端子接收该停止信号之后，该装置控制器单元把该停止信号发送到该处理装置主体，停止由该处理装置主体所进行的当前处理，并且切换到下一个处理。
另外，根据本发明，在此提供一种半导体制造装置，其特征在于包括：处理装置主体，其在单个腔体内连续执行与半导体器件的制造相关的多个处理；装置控制器单元，其选择要在该处理装置中执行的一种处理，并且把启动一个处理的启动信号和停止该处理的停止信号提供到该处理装置主体；以及一个处理控制单元，其具有根据该处理装置主体的内部信息对多个处理计算处理状态的功能，当该启动信号被从该装置控制器单元发送时，开始对当前处理的处理状态的计算，并且当该处理状态到达一个指定状态时把该停止信号发送到该装置控制器单元，其中在接收来自该处理控制器单元的停止信号之后，该装置控制器单元把该停止信号发送到该处理装置主体、停止由该处理装置主体所进行的当前处理、以及切换到下一个处理。
另外，根据本发明，在此提供一种半导体器件制造方法，其对要使用一个半导体制造装置进行处理的基片执行预定的处理，该半导体制造装置包括：处理装置主体，其在单个腔体内连续执行与半导体器件的制造相关的多个处理；装置控制器单元，其选择要在该处理装置中执行的一种处理，并且控制该处理的开始和停止；以及一个处理控制单元，其具有根据该处理装置主体的内部信息对所述多个处理计算处理状态的功能，其特征在于该方法包括如下步骤：当要被处理的基片被设置在该处理装置主体中，使该装置控制器单元开始预定处理，使该处理控制器单元开始对当前处理计算一个处理状态，并且当根据计算的结果判断该处理状态到达一个指定的状态时，使得该装置控制器单元停止当前的处理并且切换到下一个处理。
附图说明
图1为示出根据第一实施例的半导体制造装置的基本结构的方框图；
图2为示出图1中所示的半导体制造装置中所用的装置控制器单元的结构的示意图；
图3为示出根据第一实施例的处理控制操作的流程图；
图4A和4B为示出根据第一实施例的半导体制造步骤的截面视图；
图5为示出根据第二实施例的处理控制操作的流程图；
图6A和6B为示出根据第二实施例的半导体制造步骤的截面视图；以及
图7为示出一种常规的(氧化膜+SiN膜)连续形成处理的示意图。
具体实施方式
下面根据示意实施例详细描述本发明。
(第一实施例)
图1为示出根据本发明第一实施例的半导体制造装置的基本结构的方框图。请注意，本实施例的半导体制造装置可以应用于批量处理装置和单个晶片处理装置。
参见图1，腔体10连续执行多个处理，并且例如由氧化/扩散/CVD熔炉(在下文被称为多处理装置)所构成。一个内部装置控制器(装置控制器单元)20控制多处理装置10。一个处理控制器单元30具有膜厚计算功能、掺杂量计算功能、所计算膜厚判断功能，所计算掺杂量判断功能等等。
如图2中所示，内部装置控制器20具有一个外部输出信号产生器21，其具有处理时间监控功能、处理数据存储功能等等。在从处理控制器单元30接收计算结果和停止信号之后，外部输出信号产生器21把一个停止信号输出到多处理装置10。另外，在接收由用户输入的处理启动信号之后，或者在输出该停止信号之后的预定时间后，外部输出信号产生器21把一个启动信号发送到多处理装置10。
在本实施例中，处理控制器单元30将被描述为一个分离的单元，以便于说明其功能。但是，处理控制器单元30可以被包含在内部装置控制器20中。参见图1，参考标号41表示把该装置的内部信息发送到外部的第一端子；42表示把启动信号发送到外部的第二端子；43表示从外部接收的停止信号的第三端子。
多处理装置10在内部装置控制器20的控制下操作。一个启动信号被从多处理装置10中的内部装置控制器20按照预定的处理次序以一个时序发送到多处理装置10和处理控制器单元30。当接收启动信号时，处理控制器单元30根据例如在该装置中的气体的信息判断应当计算淀积膜厚、氧化膜厚度或淀积量中的哪一个数值。然后，处理控制器单元30开始实际计算淀积膜厚、氧化膜厚度或淀积量中的一个数值。
下面将更加详细描述该处理。在根据设置的次序在内部装置控制器20的控制下，把一个晶片装载到多处理装置10，加热并且执行保温。接着，内部装置控制器20指示多处理装置10提供一种处理气体并且同时把一个启动信号发送到处理控制器单元30。在这种情况中，开始点被设置在开始提供处理气体时。但是，根据目的通过把该时序例如预先设置为在把晶片装载到多处理装置10中结束之后、在开始加热之前、或当晶片熔炉内部的温度到达预定温度时，而改变该开始点。
在本实施例中，首先计算氧化膜厚度。该装置的内部信息被用于计算。作为该装置的内部信息，可以使用来自该熔炉内部和外部的各种热电偶的温度信息、来自流量计的气体流速等等。作为一个计算模型，用于氧化物生长的一般方程例如可以使用
(tox 2-τ2)/B＝t-(B/A)(tox-τ)       …(1)
在方程(1)中，tox为氧化膜厚度，τ为初始薄膜厚度， t为时间，B/A为第一系数，并且B为第二系数。例如，τ使用数值15nm，B/A使用数值5×10-6，并且B使用数值8×10-6分钟/微米。
按照预定的时间间隔，例如1秒，读取随时改变温度和气体流速。使用该数值，计算在该时间间隔过程中氧化膜厚度的增加量，并且通过累积该增加量可以计算在此时的总氧化膜厚度。相应地，可以考虑到由于例如温度和气体流速的改变所导致的氧化膜厚度的波动。在常规的氧化方法中没有考虑到这种波动。该时间间隔被设置为一秒，因为氧化膜厚度应当被控制在±0.2nm，该装置必须被控制在±2秒的精度内，然后采样率必须小于±2秒。
通过所计算的薄膜厚度判断函数来判断氧化膜厚度的计算结果。当所计算热氧化膜厚到达例如60nm的指定薄膜厚度，则一个停止信号被从处理控制器单元30发送到内部装置控制器20。该内部装置控制器20把该停止信号发送到多处理装置10，以停止氧化。
更加具体来说，该控制对应于例如把“结束用于提供氧化气体的处理并且切换到用于提供下一种惰性气体的处理”的中断指令从内部装置控制器20发送到多处理装置10。该时序可以被设置为稍微在该指令到来之前。也就是说，在输出停止信号之后直到氧化结束，如果存在氧化气体不立即切换到下一种气体的情况，则执行额外的氧化。期望存在有该额外的氧化，把比目标薄膜厚度略小的数值设置为一个判断薄膜厚度。
当在形成该氧化膜之后要连续地淀积SiN膜时，多处理装置10在氧化膜形成结束之后接收该停止信号，然后再次从内部装置控制器20接收一个启动信号。处理控制器单元30接收该启动信号并且根据该装置的内部信息(例如处理气体)进行判断应当计算氧化膜厚度、淀积膜厚度或掺杂量中的哪一个数值。
在本实施例中，接着执行SiN膜的形成。在此，该处理进行到淀积膜厚度的计算。该装置的内部信息被用于计算。作为该装置的内部信息，可以使用来自熔炉内部和外部的各种热电偶的温度信息、来自流量计的气体流率、来自压力计的处理压力等等。例如以一秒的预定时间间隔读取随时变化的温度、气体流速以及处理压力。使用读取的数值，计算在该时间间隔过程中淀积薄膜厚度的增量以及通过累计该增量可以计算在此时的总淀积薄膜厚度。相应的，用于例如温度、流速和气压的改变这样的波动所导致的淀积薄膜厚度的波动可以被考虑。在常规的淀积薄膜厚度控制中不能够考虑到这种波动。
通过所计算的薄膜厚度判断函数判断该淀积薄膜厚度的计算结果。当所计算的薄膜厚度到达一个指定的薄膜厚度，例如100纳米，一个停止信号被从该处理控制单元30发送到内部装置控制器20。该内部装置控制器20把该停止信号发送到多处理装置10，以停止SiN膜的淀积。
更加具体来说，该控制对应于例如把“结束用于提供淀积气体的处理并且切换到用于提供下一种惰性气体的处理”的中断指令从内部装置控制器20发送到多处理装置10。该时序可以被设置为稍微在该指令到来之前。也就是说，在输出停止信号之后直到淀积结束，如果存在淀积气体不立即切换到下一种气体的情况，则执行额外的氧化。期望存在有该额外的淀积，把比目标薄膜厚度略小的数值设置为一个判断薄膜厚度。
在淀积气体被切换到惰性气体之后，更据预定的次序，使从内部装置控制器20输出一个冷却和晶片卸载指令。多处理装置10执行这些处理，并且该处理被结束。由于在以前不可控制的熔炉温度、气体流速、处理温度到达的波动导致出现在晶片之间由于连续处理所导致薄膜厚度的变化。在本实施例的装置和控制方法中，当考虑到这些波动执行薄膜厚度计算时，该结果被反馈到该处理，可以通过小的变化严格执行薄膜厚度控制。
也就是说，通过使波动处理控制器单元30根据该装置的内部信息实时地计算质量特性并且控制处理时间，可以执行非常严格的控制防止波动。更加具体来说，具有实时地接收该装置的内部信息以及该装置的外部信息的功能，该内部信息包括熔炉的内部温度、熔炉的内部气压以及气体流速，该外部信息例如为大气压力；转换可以用于计算的数值的所接收信息的功能；实时地计算氧化膜厚度、淀积膜厚度、杂质扩散长度等等的功能；选择一个算法(氧化/淀积/扩散)用于实时计算的功能；以及根据该装置的处理开始时间开始计算以及获得所需薄膜厚度或掺杂量时把处理结束信号输出到该装置的功能。
相应地，该处理时间可以被严格的控制。在此，可以抑制由于在该装置中的不可控制的干扰因素所导致的薄膜厚度的任何波动或者由于例如大气压力这样的在该装置外部的该不可控制干扰因素所导致的薄膜厚度的任何波动，并且可以获得足够的元器件性能和电路特性。
图3为示出根据本实施例的处理控制器部分30的算术流程图。下面将参照图3描述执行氧化膜计算和淀积膜厚度计算的方法。
首先，开始薄膜厚度计算和淀积量计算(步骤S1)。接着，监控来自内部装置控制器20的启动信号(步骤S2)。当输出该启动信号时接收该装置的内部信息(步骤S3)。判断应当执行氧化膜厚度计算或淀积膜厚度计算中的哪一个计算(步骤S4)。
在本实施例中，首先执行氧化膜厚度计算(步骤S12)。判断所计算的氧化膜厚度是否超过指定的数值，并且在这种情况中，为60nm(步骤S13)。如果在步骤S13为“否”，则从先前的内部信息获取时开始再等待1秒钟，然后再次获取该内部信息(步骤S11)，在步骤S12再次执行氧化膜厚度计算。该处理被重复执行。当所计算的氧化膜厚度超过60纳米时，把一个停止信号发送到内部装置控制器20(步骤S5)。如果存在另一个处理，则该流程返回到开始点。
在本例中，假设以1秒的时间间隔执行控制。是否可以在1秒的时间间隔内获得该装置的内部信息，是否可以完成氧化计算或所计算薄膜厚度判断等等可能是阻碍实施的因素。但是，利用当前装置的性能和计算机的计算速度，不存在实现上的障碍。
氧化膜厚度计算之后，在步骤S1开始薄膜厚度计算以及掺杂量计算。在步骤S2，监控该启动信号。当输出该启动信号时，在步骤S3接收该装置的内部信息。在步骤S4，判断应当执行氧化膜厚度计算或淀积膜厚度计算中的哪一个操作。
在此时，计算SiN淀积膜厚度(步骤S22)。判断所计算的淀积膜厚度是否超过指定数值，并且在这种情况中，该数值为100纳米(步骤S23)。如果在步骤S23判断为否，则该处理从上一次获取内部信息开始等待1秒钟，然后再次获取该内部信息(步骤S21)，并且在步骤S22执行淀积膜厚度计算。该处理被重复执行。当所计算的淀积膜厚度超过100纳米时，在步骤S5，一个停止信号被发送到内部装置控制器20。如果在步骤S6判断所有处理完成，则该处理被结束。
在根据本实施例的处理控制器单元30中的算术流程已经在上文描述。
图4A为示出通过第一循环周期的步骤S2至S5在多处理装置10中的硅基片50上形成SiO2膜51的状态的截面视图。图4B为示出通过第2循环周期的步骤S2至S5在多处理装置10中的SiO2膜51上形成SiN膜52的状态。这两个膜厚可以被精确地控制。
如上文所述，根据本实施例，处理控制器单元30被设置为实时地监控在多处理装置10中的氧化处理和淀积处理并且控制处理时间。相应地，可以减小在连续处理中对于每个晶片的处理变化。另外，可以提高用于多个处理的计算精度。对于氧化膜厚度，可以执行0.1纳米量级的薄膜厚度控制。另外，由于可以连续地形成用于一个电极的栅氧化膜和多晶硅薄膜，因是可以大大地增加器件的产量和可靠性。
(第二实施例)
在第一实施例中，已经举例说明氧化膜形成和SiN膜淀积的连续形成处理。在该本实施例中，将描述As汽相扩散和热氧化膜的连续处理的一个例子。在半导体制造装置的装置结构与图1中相同。
在本实施例中，首先执行淀积量计算。该装置的内部信息被用于计算。作为该装置的内部信息，可以使用来自该熔炉内部和外部的各种热电偶的温度信息、来自流量计的气体流速、来自压力计的处理气压等等。例如1秒的预定时间间隔读取随时改变的温度、气体流速和处理气压。使用该数值，在一个时间间隔过程中的掺杂量增量以及可以通过累计该增量而计算在该时间的总淀积量。相应地，可以考虑到由于例如在温度或者流速中的改变这样的波动所导致的掺杂量波动。在常规的汽相扩散方法中没有考虑到这种波动。
通过所计算的掺杂量判断功能来判断该掺杂量的计算结果。当所计算的掺杂量达到指定的掺杂量，例如1×1020原子/cm2时，一个停止信号被从处理控制器单元30发送到一个内部装置控制器20。该内部装置控制器20把该停止信号发送到多处理装置10，以停止汽相扩散处理。
更加具体来说，该控制对应于把一个中断指令从内部装置控制器20发送到多处理装置10，例如该中断指令是“结束用于提供掺杂气体的处理并且切换到用于提供下一种惰性气体的处理”。该时序可以被设置为稍微在该指令到来之前。也就是说，在输出停止信号之后直到汽相扩散结束，如果存在淀积气体不立即切换到下一种惰性气体的情况，则执行额外的汽相扩散。期望存在有该额外的汽相扩散，把比目标淀积量略小的数值设置为一个判断淀积量。
当在汽相扩散之后要连续地形成一个氧化膜时，该处理控制器单元30在结束汽相扩散之后接收该停止信号然后再次从内部装置控制器20接收一个启动信号。处理控制器单元30接收该信号并且根据该装置的内部信息进行判断应当计算氧化膜厚度、淀积膜厚度或掺杂量中的哪一个数值。在本实施例中，接着执行氧化膜的形成。在此，该处理进行到氧化膜厚度的计算算法。与第一实施例相同，该装置的内部信息被用于计算。作为该计算模型，可以使用方程(1)。
例如以一秒的预定时间间隔读取随时变化的温度和气体流速。使用该数值，计算在一个时间间隔过程中该氧化膜厚度的增量，并且通过累计该增量而计算在此时的总氧化膜厚度。相应地，可以考虑到由于例如温度和气体流速的改变这样的波动所导致的氧化膜厚度的波动。在常规的氧化方法中没有考虑到这种波动。由于如果该氧化膜厚度应当被控制在±0.2纳米，则必须在±2秒的精度内控制该装置，并且采样率必须小于±2秒。
通过所计算膜厚判断功能判断氧化膜厚度的计算结果。当所计算膜厚达到一个指定的膜厚，例如60纳米，则一个停止信号被从该处理控制器单元30发送到内部装置控制器20。该内部装置控制器20把该停止信号发送到多处理装置10，以停止氧化。
更加具体来说，该控制对应于把一个中断指令从内部装置控制器20发送到氧化熔炉，例如，一个指令是“结束用于提供氧化气体的处理并且切换到用于提供下一种惰性气体的处理”。该时序可的以被设置为稍微在该指令到来之前。也就是说，在输出停止信号之后直到氧化结束，如果存在氧化气体不立即切换到下一种惰性气体的情况，则执行额外的氧化。期望存在有该额外的氧化，把比目标膜厚略小的数值设置为一个判断膜厚。
由于在熔炉温度、气体流速、处理气压等等的小的改变而导致在晶片之间薄膜厚度和掺杂量的波动，这在以前是不可控制的。在本实施例的装置和控制方法中，当考虑到这些变化而执行薄膜厚度计算时，该结果被反馈到该处理，可以执行具有小的变化的严格的薄膜厚度控制。
图5为根据本实施例的处理控制器单元30中的算术流程图。下面将参照图描述执行淀积膜厚度计算和掺杂量计算的一种方法。
首先，其中薄膜厚度计算和掺杂量计算(步骤S1)。接着的监控来自内部装置控制器20的启动信号(步骤S2)。当该启动信号被输出时，该装置的内部信息被接收(步骤S3)。判断应当执行氧化膜厚度计算或掺杂量计算中的哪一个处理(步骤S4)。
在本实施例中，首先执行掺杂量计算(步骤S32)。判断所计算的掺杂量是否超过该指定数值，并且在这种情况中该数值为1×1020原子/cm2(步骤S33)。如果在步骤S33中判断为否，则该处理从上一次获取内部信息开始等待1秒钟，然后再次获取内部信息(步骤S31)，并且在步骤S32执行掺杂量计算。该处理被重复执行。当所计算的掺杂量超过1×1020原子/cm2时，一个停止信号被发送到内部装置控制器20(步骤S5)，并且该流程返回到开始。
在本例中，假设以1秒的时间间隔执行该控制。是否可以在1秒的时间间隔内获得该装置的内部信息，是否可以完成掺杂量计算或所计算掺杂量判断等等可能是阻碍实施的因素。但是，利用当前装置的性能和计算机的计算速度，不存在实现上的障碍。
掺杂量计算之后，在步骤S1开始薄膜厚度计算以及掺杂量计算。在步骤S2，监控该启动信号。当输出该启动信号时，在步骤S3接收该装置的内部信息。在步骤S4，判断应当执行氧化膜厚度计算、掺杂量计算或淀积膜厚度计算中的哪一个操作。在此时，计算氧化膜厚度(步骤S12)。判断所计算的淀积膜厚度是否超过指定数值，并且在这种情况中，该数值为60纳米(步骤S13)。如果在步骤S13判断为否，则该处理从上一次获取内部信息开始等待1秒钟，然后再次获取该内部信息(步骤S11)，并且在步骤S12执行氧化膜厚度计算。该处理被重复执行。当所计算的氧化膜厚度超过60纳米时，一个停止信号被发送到内部装置控制器20(步骤S5)。如果在步骤S6判断所有处理完成，则该处理被结束。
在根据本实施例的处理控制器单元30中的算术流程已经在上文描述。该流程图不同于第一实施例之处仅仅在于处理的类型和次序。
图6A为示出通过第一循环周期的步骤S2至S5在多处理装置10中的硅基片60上形成As扩散层61的截面视图。图6B为示出通过第2循环周期的步骤S2至S5在多处理装置10中的硅基片60上形成SiO2膜62的状态。扩散层61的深度和SiO2膜62的厚度可以被精确地控制。
根据本实施例，处理控制器单元30被设置为实时地监控在多处理装置10中的扩散处理和氧化处理并且控制处理时间。因此，显然可以获得与上述第一实施例相同的效果。另外，即使当难以计算该处理状态时，类似于没有反应的离子注入，可以执行精确的计算。
(变型)
本发明不限于上述实施例。在该实施例中，专用的处理控制器单元被设置为用于该多处理装置。但是，该处理控制器单元的功能可以通过一个外部计算机来实现。该处理控制器单元根据该装置的内部信息执行计算。但是，该计算可以根据例如大气压力这样的外部信息以及该装置的内部信息完成计算。另外，该处理不限于氧化/扩散/CVD。本发明可以应用于用来制造半导体器件的各种处理。
并且，可以在本发明的精神和范围作出各种改变和变形。
工业应用性
根据本发明，使用根据该处理装置主体的内部信息计算用于多个处理的处理状态，当来自该装置控制器单元的一个启动信号被发送时开始用于当前处理的处理状态，并且当该处理状态达到的特定状态时把一个停止信号发送到该装置控制器单元，从而抑制由于在该装置中的不可控制的干扰因素所导致的薄膜厚度的任何波动或者由于例如该装置外部的大气压力这样的不可控制干扰因素所导致的薄膜厚度的任何波动。因此，可以获得足够的元器件性能和电路特性。

Claims (3)

1.一种半导体制造装置，其特征在于包括：
处理装置主体，其在单个腔体内连续执行与半导体器件的制造相关的多个处理；
装置控制器单元，其选择要在该处理装置主体中的一种处理，并且把启动一个处理的启动信号和停止该处理的停止信号提供给该处理装置主体；以及
一个处理控制器单元，其具有根据该处理装置主体的内部信息对所述多个处理计算处理状态的功能，当该启动信号被从该装置控制器单元发送时，开始对当前处理的处理状态的计算，并且当该处理状态到达一个指定状态时把该停止信号发送到该装置控制器单元，
其中在接收来自该处理控制器单元的停止信号之后，该装置控制器单元把该停止信号发送到该处理装置主体、停止由该处理装置主体所进行的当前处理、以及切换到下一个处理，
该处理控制器单元具有使用该装置的内部信息判断哪一个处理状态应当被计算的功能。
2.根据权利要求1所述的半导体制造装置，其特征在于一个外部计算机连接到该装置控制器单元，该外部计算机具有根据通过第一端子的该装置的内部信息计算用于所述多个处理的处理状态的功能，根据通过第二端子的启动信号开始计算用于当前处理的处理状态，以及当用于当前处理的处理状态到达一个指定状态时把该停止信号发送到第三端子，
该外部计算机接收该装置的外部信息以及该装置的内部信息，并且使用该信息计算处理状态，
由外部计算机所接收的该装置的内部信息包括温度、气压和气体流速，由该外部计算机所接收的该装置的外部信息包括大气压力。
3.根据权利要求1所述的半导体制造装置，其特征在于该处理控制器单元接收该装置的外部信息以及该装置的内部信息，并且使用该信息计算处理状态，
由一个外部计算机所接收的该装置的内部信息包括温度、气压和气体流速，由该外部计算机所接收的该装置的外部信息包括大气压力。
CNB028033841A 2001-10-11 2002-10-08 半导体制造装置以及半导体器件制造方法 Expired - Fee Related CN1271679C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP313918/2001 2001-10-11
JP2001313918A JP4068327B2 (ja) 2001-10-11 2001-10-11 半導体製造装置と半導体装置の製造方法
JP313918/01 2001-10-11

Publications (2)

Publication Number Publication Date
CN1537322A CN1537322A (zh) 2004-10-13
CN1271679C true CN1271679C (zh) 2006-08-23

Family

ID=19132313

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028033841A Expired - Fee Related CN1271679C (zh) 2001-10-11 2002-10-08 半导体制造装置以及半导体器件制造方法

Country Status (7)

Country Link
US (2) US7082346B2 (zh)
EP (1) EP1437763A4 (zh)
JP (1) JP4068327B2 (zh)
KR (1) KR100529664B1 (zh)
CN (1) CN1271679C (zh)
TW (1) TW574725B (zh)
WO (1) WO2003034474A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008899B2 (ja) * 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
JP4880889B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
US7279421B2 (en) * 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
KR101920870B1 (ko) * 2017-09-15 2018-11-21 한국과학기술연구원 박막의 전기광학적 특성 비접촉식 측정 시스템 및 방법
US11894220B2 (en) 2019-07-17 2024-02-06 Applied Materials, Inc. Method and apparatus for controlling a processing reactor
KR20220141133A (ko) 2021-04-12 2022-10-19 주식회사 번영중공업 풍력발전기 날개의 저항 시험용 알루미늄 선박

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182217A (ja) * 1982-04-19 1983-10-25 Oki Electric Ind Co Ltd 薄膜形成方法
JP2634595B2 (ja) * 1987-06-22 1997-07-30 株式会社日立製作所 半導体製造装置
US4900591A (en) * 1988-01-20 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the deposition of high quality silicon dioxide at low temperature
US5146869A (en) * 1990-06-11 1992-09-15 National Semiconductor Corporation Tube and injector for preheating gases in a chemical vapor deposition reactor
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
US5062446A (en) * 1991-01-07 1991-11-05 Sematech, Inc. Intelligent mass flow controller
JPH0855145A (ja) 1994-08-08 1996-02-27 Fujitsu Ltd 半導体プロセスシミュレーション方法及びそのための装置
JPH08172084A (ja) * 1994-12-19 1996-07-02 Kokusai Electric Co Ltd 半導体成膜方法及びその装置
JPH0917705A (ja) * 1995-06-28 1997-01-17 Tokyo Electron Ltd 連続熱処理方法
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
JP3768575B2 (ja) * 1995-11-28 2006-04-19 アプライド マテリアルズ インコーポレイテッド Ｃｖｄ装置及びチャンバ内のクリーニングの方法
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6240330B1 (en) 1997-05-28 2001-05-29 International Business Machines Corporation Method for feedforward corrections for off-specification conditions
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
JPH11288856A (ja) 1998-04-06 1999-10-19 Sony Corp 半導体シミュレーション方法
US6137112A (en) * 1998-09-10 2000-10-24 Eaton Corporation Time of flight energy measurement apparatus for an ion beam implanter
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2002057149A (ja) * 2000-08-08 2002-02-22 Tokyo Electron Ltd 処理装置及びそのクリーニング方法
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US6772034B1 (en) * 2001-07-12 2004-08-03 Advanced Micro Devices, Inc. System and software for data distribution in semiconductor manufacturing and method thereof

Also Published As

Publication number Publication date
US20060217830A1 (en) 2006-09-28
US20040044419A1 (en) 2004-03-04
KR100529664B1 (ko) 2005-11-21
CN1537322A (zh) 2004-10-13
US7082346B2 (en) 2006-07-25
TW574725B (en) 2004-02-01
KR20040019270A (ko) 2004-03-05
EP1437763A1 (en) 2004-07-14
JP4068327B2 (ja) 2008-03-26
EP1437763A4 (en) 2009-01-28
JP2003124084A (ja) 2003-04-25
WO2003034474A1 (fr) 2003-04-24

Similar Documents

Publication Publication Date Title
CN1271679C (zh) 半导体制造装置以及半导体器件制造方法
TW200843012A (en) Software sequencer for integrated substrate processing system
EP1608006A1 (en) Film formation apparatus
CN1842900A (zh) 非常均匀的氧化物层、尤其是超薄层的受控生长
TWI691822B (zh) 用於基板佈線與產量模擬的方法、系統及非暫態電腦可讀取媒體
CN1228813C (zh) 半导体制造***
JP2007528602A (ja) 高誘電率集積用のシリコンゲルマニウム表面層
CN112433472B (zh) 半导体生产控制方法及控制***
CN1379437A (zh) 半导体装置的制造方法、半导体装置的制造装置及其控制方法和控制装置,以及半导体装置的制造工艺的模拟方法和模拟装置
TWI250585B (en) Heat treatment apparatus for preventing an initial temperature drop when consecutively processing a plurality of objects
CN109560025B (zh) 酸槽式湿法刻蚀工艺
JP2003124084A5 (zh)
CN110184587B (zh) 提高硅片间刻蚀速率均匀性的方法及化学气相沉积设备
CN103715067B (zh) 一种提高成膜均匀性的方法
CN111508833B (zh) 提高薄膜表面处理精度的方法及半导体器件的制造方法
JP3450240B2 (ja) ランプアニール装置とランプアニール装置の処理温度制御方法
JP2023513110A (ja) 選択的原子層エッチングにおける超薄型エッチストップ層の使用方法
JP4503718B2 (ja) 半導体製造方法
CN110895733A (zh) 生产调度方法及装置、半导体处理设备、存储介质
JP4802019B2 (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム
JP2007305655A (ja) 半導体装置の製造工程の制御方法
CN1689146A (zh) 半导体器件及其制造方法
CN113673812B (zh) 半导体设备生产效率的评估方法及装置
JP2004071987A (ja) 半導体装置の製造方法
TW202324173A (zh) 編碼的基板材料識別符通訊工具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060823

Termination date: 20121008