JPH0786175A - 半導体デバイス構造の製造方法 - Google Patents
半導体デバイス構造の製造方法Info
- Publication number
- JPH0786175A JPH0786175A JP3087165A JP8716591A JPH0786175A JP H0786175 A JPH0786175 A JP H0786175A JP 3087165 A JP3087165 A JP 3087165A JP 8716591 A JP8716591 A JP 8716591A JP H0786175 A JPH0786175 A JP H0786175A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- substrate
- temperature
- film
- furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 32
- 238000009826 distribution Methods 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101150034533 ATIC gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/025—Deposition multi-step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/124—Polycrystalline emitter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体デバイスの製造時に接触を形成する際の
多結晶シリコンの付着方法を改善する。 【構成】多結晶シリコン膜２２，２３は、例えば抵抗と
して用いる際に、ウェーハ単位の電気的特性が比較的均
一である必要がある。均一性を得るために、多結晶シリ
コンを設けるウェーハ温度は狭い許容範囲内で全て同一
でなくてはならない。反応は炉５１内で生じ、必要な温
度許容範囲に達するまで長い時間がかかる。炉は温度を
安定させるが、絶縁体である酸化物が各基板１１の接触
位置に成長し始める。有害な酸化物形成を最小限に抑え
るために、多結晶シリコン薄膜２２を炉が安定する時よ
りもかなり前に付着させ、良質の低抵抗接触を確保す
る。多結晶シリコンの残りの部分２３は、温度が安定し
た後、多結晶シリコン薄膜２２上に付着し、必要なウェ
ーハ単位の抵抗値の均一性を得る。
多結晶シリコンの付着方法を改善する。 【構成】多結晶シリコン膜２２，２３は、例えば抵抗と
して用いる際に、ウェーハ単位の電気的特性が比較的均
一である必要がある。均一性を得るために、多結晶シリ
コンを設けるウェーハ温度は狭い許容範囲内で全て同一
でなくてはならない。反応は炉５１内で生じ、必要な温
度許容範囲に達するまで長い時間がかかる。炉は温度を
安定させるが、絶縁体である酸化物が各基板１１の接触
位置に成長し始める。有害な酸化物形成を最小限に抑え
るために、多結晶シリコン薄膜２２を炉が安定する時よ
りもかなり前に付着させ、良質の低抵抗接触を確保す
る。多結晶シリコンの残りの部分２３は、温度が安定し
た後、多結晶シリコン薄膜２２上に付着し、必要なウェ
ーハ単位の抵抗値の均一性を得る。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、半導体デバイ
スの構造に関し、さらに詳しくは、半導体デバイスの製
造時に接触を形成する際の多結晶シリコンの付着方法に
関する。
スの構造に関し、さらに詳しくは、半導体デバイスの製
造時に接触を形成する際の多結晶シリコンの付着方法に
関する。
【０００２】
【従来技術】多結晶シリコンは、半導体デバイスの製造
においてきわめて重要である。多結晶シリコンは、トラ
ンジスタのゲート用として、また相互接続用として、そ
して抵抗用としてきわめて重要な用途を有する。相互接
続用として、多結晶シリコンは各種の回路素子と接触
し、これらの回路素子では、多結晶シリコンが別の多結
晶シリコン膜およびまたは半導体基板と接触する必要が
ある。基板と多結晶シリコン膜との接触は、一般に埋設
接触（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ）と呼ばれる。異
なる２つの多結晶シリコン膜と基板との間の接触は、共
有接触（ｓｈａｒｅｄ ｃｏｎｔａｃｔ）と呼ばれる。
これらどちらの場合も、多結晶シリコンとほとんどの場
合単結晶シリコンである基板との間には接触が設けられ
ている。一般に、多結晶シリコンと基板との接触は、ま
ず接触の位置となる基板の一部を露出させ、次に多結晶
シリコン膜を付着させることにより行われる。それか
ら、多結晶シリコンがマスキングされ、エッチングされ
て、不要の多結晶シリコンを取り除き、基板の一部の露
出部に付着された少なくとも多結晶シリコンの一部を残
す。従って、接触位置において多結晶シリコンが基板と
物理的に接触し、所望の接触を形成する。
においてきわめて重要である。多結晶シリコンは、トラ
ンジスタのゲート用として、また相互接続用として、そ
して抵抗用としてきわめて重要な用途を有する。相互接
続用として、多結晶シリコンは各種の回路素子と接触
し、これらの回路素子では、多結晶シリコンが別の多結
晶シリコン膜およびまたは半導体基板と接触する必要が
ある。基板と多結晶シリコン膜との接触は、一般に埋設
接触（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ）と呼ばれる。異
なる２つの多結晶シリコン膜と基板との間の接触は、共
有接触（ｓｈａｒｅｄ ｃｏｎｔａｃｔ）と呼ばれる。
これらどちらの場合も、多結晶シリコンとほとんどの場
合単結晶シリコンである基板との間には接触が設けられ
ている。一般に、多結晶シリコンと基板との接触は、ま
ず接触の位置となる基板の一部を露出させ、次に多結晶
シリコン膜を付着させることにより行われる。それか
ら、多結晶シリコンがマスキングされ、エッチングされ
て、不要の多結晶シリコンを取り除き、基板の一部の露
出部に付着された少なくとも多結晶シリコンの一部を残
す。従って、接触位置において多結晶シリコンが基板と
物理的に接触し、所望の接触を形成する。
【０００３】
【発明が解決しようとする課題】付着される多結晶シリ
コン膜は、必ずと言っていいほど、単に基板への接触を
形成する以外の目的を有する。例えば、ＳＲＡＭ（ｓｔ
ａｔｉｃ ｒａｎｄｏｍａｃｃｅｓｓ ｍｅｍｏｒｙ）
の場合、メモリ・アレイの各メモリ・セルは、一般に多
結晶シリコンから形成された２つの負荷を有するのが一
般的である。この場合、多結晶シリコン膜は、予測可能
な電気特性を有していなければならない。多結晶シリコ
ンの場合、電気特性に多大な影響を及ぼす物理特性の１
つは、付着膜の平均粒径である。従って、ＳＲＡＭの抵
抗として使用される多結晶シリコン膜の粒径が一貫して
いることがきわめて重要である。そのためには、多結晶
シリコン付着に用いられる炉は、多結晶シリコンが付着
されるすべての位置において特定の温度で加熱できなく
てはならない。この目的を満たす炉はあるものの、すべ
ての付着位置において低許容誤差の範囲内で所望の温度
に達するまでにはかなりの時間を要する。
コン膜は、必ずと言っていいほど、単に基板への接触を
形成する以外の目的を有する。例えば、ＳＲＡＭ（ｓｔ
ａｔｉｃ ｒａｎｄｏｍａｃｃｅｓｓ ｍｅｍｏｒｙ）
の場合、メモリ・アレイの各メモリ・セルは、一般に多
結晶シリコンから形成された２つの負荷を有するのが一
般的である。この場合、多結晶シリコン膜は、予測可能
な電気特性を有していなければならない。多結晶シリコ
ンの場合、電気特性に多大な影響を及ぼす物理特性の１
つは、付着膜の平均粒径である。従って、ＳＲＡＭの抵
抗として使用される多結晶シリコン膜の粒径が一貫して
いることがきわめて重要である。そのためには、多結晶
シリコン付着に用いられる炉は、多結晶シリコンが付着
されるすべての位置において特定の温度で加熱できなく
てはならない。この目的を満たす炉はあるものの、すべ
ての付着位置において低許容誤差の範囲内で所望の温度
に達するまでにはかなりの時間を要する。
【０００４】単結晶シリコンを露出すると、自然と二酸
化シリコン（酸化物）等の薄膜がシリコン上に形成され
る。接触を形成するための基板の露出部分がその例であ
る。接触の位置は、エッチングを施すことにより露出さ
れる。エッチングを行った後、ウェーハ（１つ１つが多
数の半導体デバイスを有する）は、酸で洗浄され、脱イ
オン水ですすがれる。酸化物の形成は、ウェーハが酸で
洗浄された直後から開始する。この酸化物の形成は、ウ
ェーハが炉に入れられてからも続く。熱は、この好まし
くない酸化膜の形成速度を増加する傾向にある。酸化物
の形成は、多結晶シリコンが付着されるまで続く。酸化
物の形成は、必すしもウェーハ上で均一というわけでは
なく、また同一ウェーハ上でも、同一基板上の異なる接
触位置においても均一ではない。ただし、多結晶シリコ
ンを付着させる前にウェーハが炉に入ると、酸化物が増
加する傾向がある。この酸化物は、次の多結晶シリコン
付着段階により形成される接触の抵抗を大きくする。接
触抵抗が大きすぎると、回路動作に悪影響を及ぼし、そ
の結果回路が所定のパラメータから逸脱して動作するこ
とがある。これが原因となって、歩どまりが低下するこ
とが知られており、ウェーハ全体を処分する必要さえあ
った。
化シリコン（酸化物）等の薄膜がシリコン上に形成され
る。接触を形成するための基板の露出部分がその例であ
る。接触の位置は、エッチングを施すことにより露出さ
れる。エッチングを行った後、ウェーハ（１つ１つが多
数の半導体デバイスを有する）は、酸で洗浄され、脱イ
オン水ですすがれる。酸化物の形成は、ウェーハが酸で
洗浄された直後から開始する。この酸化物の形成は、ウ
ェーハが炉に入れられてからも続く。熱は、この好まし
くない酸化膜の形成速度を増加する傾向にある。酸化物
の形成は、多結晶シリコンが付着されるまで続く。酸化
物の形成は、必すしもウェーハ上で均一というわけでは
なく、また同一ウェーハ上でも、同一基板上の異なる接
触位置においても均一ではない。ただし、多結晶シリコ
ンを付着させる前にウェーハが炉に入ると、酸化物が増
加する傾向がある。この酸化物は、次の多結晶シリコン
付着段階により形成される接触の抵抗を大きくする。接
触抵抗が大きすぎると、回路動作に悪影響を及ぼし、そ
の結果回路が所定のパラメータから逸脱して動作するこ
とがある。これが原因となって、歩どまりが低下するこ
とが知られており、ウェーハ全体を処分する必要さえあ
った。
【０００５】従って、本発明の目的は、半導体デバイス
上の導電膜として使用する薄膜を付着させる改善された
方法を提供することである。
上の導電膜として使用する薄膜を付着させる改善された
方法を提供することである。
【０００６】本発明の他の目的は、半導体デバイスの基
板と接触する導電膜を有する半導体デバイスを製造する
改善された方法を提供することである。
板と接触する導電膜を有する半導体デバイスを製造する
改善された方法を提供することである。
【０００７】
【課題を解決するための手段】これらおよびその他の目
的は、半導体デバイスを製造する方法によって実現さ
れ、ここでこの製造方法は、一部が露出された表面を有
する半導体基板を設ける段階、基板を炉に入れる段階、
炉の温度を上昇させる段階、導電体として使用する材料
の比較的薄い膜を付着する段階、炉の温度を安定させる
段階、および炉の温度が安定した後比較的薄い膜の上に
導電体として使用する材料の比較的厚い膜を付着する段
階によって構成される。
的は、半導体デバイスを製造する方法によって実現さ
れ、ここでこの製造方法は、一部が露出された表面を有
する半導体基板を設ける段階、基板を炉に入れる段階、
炉の温度を上昇させる段階、導電体として使用する材料
の比較的薄い膜を付着する段階、炉の温度を安定させる
段階、および炉の温度が安定した後比較的薄い膜の上に
導電体として使用する材料の比較的厚い膜を付着する段
階によって構成される。
【０００８】
【実施例】図１は、従来技術による製造段階の半導体デ
バイスの一部１０を示す。ここで、半導体デバイスの一
部１０は、基板１１、多量にドーピングした領域１２、
フィールド１３、第１多結晶シリコン膜の多結晶シリコ
ン部１４、多結晶シリコン部１４上の熱酸化物領域１
６、熱酸化物領域１６上にありかつ相接する付着酸化物
領域１７、多量にドーピングした領域１２上にありかつ
フィールド１３から離間した熱酸化物領域１８および熱
酸化物領域１８上にありかつ相接する付着酸化物領域１
９からなる。基板１１の露出部２１は、フィールド１３
と熱酸化物領域１８との間の多量にドーピングした領域
１２上にある。この構造は、共有接触を形成する準備段
階における共通の構造である。共有接触は、多結晶シリ
コンを付着させ、この多結晶シリコンを熱酸化物領域１
６と多結晶シリコン部１４とによって被覆されていない
露出部２１において多量にドーピングした領域１２に接
触させることによって形成される。
バイスの一部１０を示す。ここで、半導体デバイスの一
部１０は、基板１１、多量にドーピングした領域１２、
フィールド１３、第１多結晶シリコン膜の多結晶シリコ
ン部１４、多結晶シリコン部１４上の熱酸化物領域１
６、熱酸化物領域１６上にありかつ相接する付着酸化物
領域１７、多量にドーピングした領域１２上にありかつ
フィールド１３から離間した熱酸化物領域１８および熱
酸化物領域１８上にありかつ相接する付着酸化物領域１
９からなる。基板１１の露出部２１は、フィールド１３
と熱酸化物領域１８との間の多量にドーピングした領域
１２上にある。この構造は、共有接触を形成する準備段
階における共通の構造である。共有接触は、多結晶シリ
コンを付着させ、この多結晶シリコンを熱酸化物領域１
６と多結晶シリコン部１４とによって被覆されていない
露出部２１において多量にドーピングした領域１２に接
触させることによって形成される。
【０００９】図１の構造が得られた後、領域１０を有す
るウェーハはフッ化水素酸（ＨＦ）等の酸で洗浄され、
脱イオン水ですすがれる。酸化物が露出部２１に形成し
始める。ウェーハは図４のような反応炉に入れられる。
図４は、製造装置を示し、この製造装置は、反応炉５０
と反応炉内部にボート（ｂｏａｔ）５２，５３，５４，
５５，５６とを有する。各ボート５２−５６は、複数の
ウェーハを支え、各ウェーハには図１の領域１０と同じ
領域が設けられている。炉５０は、ドア６１、反応炉５
０の底部のガス導入管６２、ドア部の圧力計６３、反応
炉５０の底部のドア６１付近の温度計６４、反応室５０
の中央付近底部の温度計６５、反応室５０の底部のドア
６１から離れた端部にある温度計６６および反応室５０
のドア６１から離れた端部にあるポンプ６７から構成さ
れる。ウェーハ６０の各端部には、バッフルがある。そ
のようなバッフル６８，６９を図４に示す。ウェーハ６
０は、洗浄してすすいだ後、図４の反応室５０に入れら
れる。炉５０はすぐに加熱され、ポンプ６７は炉５０を
真空にする。通常、多結晶シリコンを付着させる前に、
炉５０においてわずか数度のばらつきで特定温度に達す
るのが目的である。炉５０が必要な均一温度分布となる
ためには、通常１時間以上かかる。例えば、目標温度
は、摂氏６３５度で許容範囲は±２度以内であり、許容
範囲はそれ以下が好ましい。平均温度６３５度は、１時
間よりはるかに短い時間で達成できるが、炉５０内の温
度のばらつきは±２度よりもはるかに大きい。多結晶シ
リコンを付着させる各位置の温度は、６３３度〜６３７
度以内が望ましい。従って、必要な均一温度分布を得る
には時間がかかる。時間がかかるとそれだけ多く酸化物
が成長する。多くの酸化物が形成されると、それだけ接
触の抵抗が大きくなる。本発明の好適な実施例では、必
要な均一温度分布に達する前だけでなく、過剰に酸化物
が成長する前に、多結晶シリコンの薄膜が付着される。
多結晶シリコン付着の残りの主な過程は、必要な均一温
度分布が達成されてから行われる。
るウェーハはフッ化水素酸（ＨＦ）等の酸で洗浄され、
脱イオン水ですすがれる。酸化物が露出部２１に形成し
始める。ウェーハは図４のような反応炉に入れられる。
図４は、製造装置を示し、この製造装置は、反応炉５０
と反応炉内部にボート（ｂｏａｔ）５２，５３，５４，
５５，５６とを有する。各ボート５２−５６は、複数の
ウェーハを支え、各ウェーハには図１の領域１０と同じ
領域が設けられている。炉５０は、ドア６１、反応炉５
０の底部のガス導入管６２、ドア部の圧力計６３、反応
炉５０の底部のドア６１付近の温度計６４、反応室５０
の中央付近底部の温度計６５、反応室５０の底部のドア
６１から離れた端部にある温度計６６および反応室５０
のドア６１から離れた端部にあるポンプ６７から構成さ
れる。ウェーハ６０の各端部には、バッフルがある。そ
のようなバッフル６８，６９を図４に示す。ウェーハ６
０は、洗浄してすすいだ後、図４の反応室５０に入れら
れる。炉５０はすぐに加熱され、ポンプ６７は炉５０を
真空にする。通常、多結晶シリコンを付着させる前に、
炉５０においてわずか数度のばらつきで特定温度に達す
るのが目的である。炉５０が必要な均一温度分布となる
ためには、通常１時間以上かかる。例えば、目標温度
は、摂氏６３５度で許容範囲は±２度以内であり、許容
範囲はそれ以下が好ましい。平均温度６３５度は、１時
間よりはるかに短い時間で達成できるが、炉５０内の温
度のばらつきは±２度よりもはるかに大きい。多結晶シ
リコンを付着させる各位置の温度は、６３３度〜６３７
度以内が望ましい。従って、必要な均一温度分布を得る
には時間がかかる。時間がかかるとそれだけ多く酸化物
が成長する。多くの酸化物が形成されると、それだけ接
触の抵抗が大きくなる。本発明の好適な実施例では、必
要な均一温度分布に達する前だけでなく、過剰に酸化物
が成長する前に、多結晶シリコンの薄膜が付着される。
多結晶シリコン付着の残りの主な過程は、必要な均一温
度分布が達成されてから行われる。
【００１０】ウェーハ６０を炉５０に入れ、炉５０を１
０分間加熱し真空にした後、圧力は約１０ミリトール
（ｍＴ）となる。リーク・チェックを行い、真空状態が
維持されていることを確かめる。このリーク・チェック
は１分間行われる。リーク・チェック後の圧力は、約１
５ｍＴである。炉が、さらに１０分間加熱され真空にさ
れると、炉の圧力は約５ｍＴとなる。これにより、高品
質多結晶シリコンを付着するためのシステムの保全性が
確保される。炉室５０内の温度範囲は約６１０度から６
４０度てある。次に、シランが導入管６２を介して炉５
０に比較的短時間で導入される。その結果、図２に示す
ように約４００オングストロームの多結晶シリコン薄膜
２２が露出部２１および領域１０のその他の表面に形成
される。実際には、多結晶シリコン膜２２は、ウェーハ
全体に付着され、領域１０はその一部である。さらに、
ウェーハ６０のすべてが、同一厚さの多結晶シリコン薄
膜２２で被覆される。多結晶シリコン膜の厚さは、シラ
ン流入時間と流量を調節することにより調節可能であ
る。この多結晶シリコン薄膜付着過程における圧力は、
約２８０ｍＴである。薄膜付着のためのシランの流入を
停止した後、ウェーハ６０において所望の均一温度分布
を得るため、炉５０はさらに５０分間加熱・真空状態を
継続する。必要な均一温度分布を得た後、再びシランを
導入管６２を介して導入して、約１３００オングストロ
ームの比較的厚い多結晶シリコン膜２３を付着させ、図
３の多結晶シリコン膜２２，２３の全厚は１５００オン
グストロームとなる。多結晶シリコン膜２３の厚さも、
シラン流入時間と流入圧力を調節することにより調節可
能である。多結晶シリコン膜２２，２３に不純物を注入
し、これにより多結晶シリコン膜の導電率が決まる。実
際の接触領域には、ＳＲＡＭの抵抗として使用される多
結晶シリコンよりもはるかに高い濃度で不純物が注入さ
れる。これは、従来のマスキング技術により達成され
る。付着されたままの多結晶シリコンは、実際には導電
体ではなく、ドーピングされて導電体となる。このよう
にして、多結晶シリコンが一般に導電体として用いられ
る。
０分間加熱し真空にした後、圧力は約１０ミリトール
（ｍＴ）となる。リーク・チェックを行い、真空状態が
維持されていることを確かめる。このリーク・チェック
は１分間行われる。リーク・チェック後の圧力は、約１
５ｍＴである。炉が、さらに１０分間加熱され真空にさ
れると、炉の圧力は約５ｍＴとなる。これにより、高品
質多結晶シリコンを付着するためのシステムの保全性が
確保される。炉室５０内の温度範囲は約６１０度から６
４０度てある。次に、シランが導入管６２を介して炉５
０に比較的短時間で導入される。その結果、図２に示す
ように約４００オングストロームの多結晶シリコン薄膜
２２が露出部２１および領域１０のその他の表面に形成
される。実際には、多結晶シリコン膜２２は、ウェーハ
全体に付着され、領域１０はその一部である。さらに、
ウェーハ６０のすべてが、同一厚さの多結晶シリコン薄
膜２２で被覆される。多結晶シリコン膜の厚さは、シラ
ン流入時間と流量を調節することにより調節可能であ
る。この多結晶シリコン薄膜付着過程における圧力は、
約２８０ｍＴである。薄膜付着のためのシランの流入を
停止した後、ウェーハ６０において所望の均一温度分布
を得るため、炉５０はさらに５０分間加熱・真空状態を
継続する。必要な均一温度分布を得た後、再びシランを
導入管６２を介して導入して、約１３００オングストロ
ームの比較的厚い多結晶シリコン膜２３を付着させ、図
３の多結晶シリコン膜２２，２３の全厚は１５００オン
グストロームとなる。多結晶シリコン膜２３の厚さも、
シラン流入時間と流入圧力を調節することにより調節可
能である。多結晶シリコン膜２２，２３に不純物を注入
し、これにより多結晶シリコン膜の導電率が決まる。実
際の接触領域には、ＳＲＡＭの抵抗として使用される多
結晶シリコンよりもはるかに高い濃度で不純物が注入さ
れる。これは、従来のマスキング技術により達成され
る。付着されたままの多結晶シリコンは、実際には導電
体ではなく、ドーピングされて導電体となる。このよう
にして、多結晶シリコンが一般に導電体として用いられ
る。
【００１１】薄膜２２は、接触抵抗を低くするのにきわ
めて有用であること、また所定のウェーハ内のさまざま
な接触位置での接触抵抗の均一化を図る上でさらに有用
であることが実験により実証されている。接触抵抗の改
善および接触抵抗のばらつきは、ウェーハ・ロットの第
１群（炉が所望の均一温度分布に安定した後に多結晶シ
リコンを付着させる方法を用いる）および第２群（本発
明の好適な実施例の方法を用い、ここで所望の温度安定
が得られる前に第１の多結晶シリコン薄膜を付着させ、
次に所望の温度安定が得られた後第２の多結晶シリコン
厚膜を付着させる）からデータを採ることにより実証さ
れた。多結晶シリコンの全厚は、両方のロットともほぼ
同一であり、同じ注入量を用いた。
めて有用であること、また所定のウェーハ内のさまざま
な接触位置での接触抵抗の均一化を図る上でさらに有用
であることが実験により実証されている。接触抵抗の改
善および接触抵抗のばらつきは、ウェーハ・ロットの第
１群（炉が所望の均一温度分布に安定した後に多結晶シ
リコンを付着させる方法を用いる）および第２群（本発
明の好適な実施例の方法を用い、ここで所望の温度安定
が得られる前に第１の多結晶シリコン薄膜を付着させ、
次に所望の温度安定が得られた後第２の多結晶シリコン
厚膜を付着させる）からデータを採ることにより実証さ
れた。多結晶シリコンの全厚は、両方のロットともほぼ
同一であり、同じ注入量を用いた。
【００１２】接触抵抗は、各ロットから採取したドア６
１付近のウェーハおよび各ロットから採取したドア６１
から離れた炉５０の端部付近のウェーハのさまざまな位
置で測定した。抵抗範囲とは、８０％中央の抵抗の範囲
と定義した。この範囲の低抵抗値とは、９０％の接触の
抵抗よりも低い抵抗値と定めた。同様に、高抵抗値と
は、９０％の接触の抵抗よりも高い抵抗値と定めた。第
１ロット群については、ドア６１付近のウェーハの抵抗
範囲は約４００〜１３００オームであり、ドアから離れ
たところのウェーハの抵抗範囲は約４５０〜２９５０オ
ームであった。ドアから離れたとこのウェーハでは、３
５００オームの抵抗を有する接触もあった。第２ロット
群については、ドア付近のウェーハの抵抗範囲は、約８
８オームを中心にして２５０〜４５０オームであり、ド
ア６１から離れたところのウェーハの抵抗範囲は、約９
２オームを中心にして３００〜６００オームであった。
第２ウェーハ群の最大接触抵抗は約７００オームであっ
た。従って、本発明の好適な実施例は、比較的低い抵抗
埴で接触抵抗の均一性を大幅に改善した。接触抵抗は、
所望の低い値である。高度な温度の均一性を必要とする
理由の１つは、ウェーハ単位で多結晶シリコンの抵抗値
の均一化を図ることであった。実験により、従来の単一
の多結晶シリコン付着段階を用いたこのような抵抗の抵
抗値は、ウェーハ単位のばらつきが約±２０％であっ
た。本発明の好適な実施例による方法では、単一段階の
方法に比べウェーハ単位の抵抗値のばらつきが小さい抵
抗が実際に製造できた。従って、ウェーハ単位の抵抗の
抵抗値の均一性に対する従来の方法の目的を達成しつ
つ、接触抵抗に関する問題が改善できた。
１付近のウェーハおよび各ロットから採取したドア６１
から離れた炉５０の端部付近のウェーハのさまざまな位
置で測定した。抵抗範囲とは、８０％中央の抵抗の範囲
と定義した。この範囲の低抵抗値とは、９０％の接触の
抵抗よりも低い抵抗値と定めた。同様に、高抵抗値と
は、９０％の接触の抵抗よりも高い抵抗値と定めた。第
１ロット群については、ドア６１付近のウェーハの抵抗
範囲は約４００〜１３００オームであり、ドアから離れ
たところのウェーハの抵抗範囲は約４５０〜２９５０オ
ームであった。ドアから離れたとこのウェーハでは、３
５００オームの抵抗を有する接触もあった。第２ロット
群については、ドア付近のウェーハの抵抗範囲は、約８
８オームを中心にして２５０〜４５０オームであり、ド
ア６１から離れたところのウェーハの抵抗範囲は、約９
２オームを中心にして３００〜６００オームであった。
第２ウェーハ群の最大接触抵抗は約７００オームであっ
た。従って、本発明の好適な実施例は、比較的低い抵抗
埴で接触抵抗の均一性を大幅に改善した。接触抵抗は、
所望の低い値である。高度な温度の均一性を必要とする
理由の１つは、ウェーハ単位で多結晶シリコンの抵抗値
の均一化を図ることであった。実験により、従来の単一
の多結晶シリコン付着段階を用いたこのような抵抗の抵
抗値は、ウェーハ単位のばらつきが約±２０％であっ
た。本発明の好適な実施例による方法では、単一段階の
方法に比べウェーハ単位の抵抗値のばらつきが小さい抵
抗が実際に製造できた。従って、ウェーハ単位の抵抗の
抵抗値の均一性に対する従来の方法の目的を達成しつ
つ、接触抵抗に関する問題が改善できた。
【００１３】本発明は、特定の実施例において説明して
きたが、開示された発明は多くの点で変更でき、以上説
明してきた実施例以外の多くの実施例が可能であること
が当業者により理解される。例えば、多結晶シリコン薄
膜を被膜した後、多結晶シリコン厚膜を被膜する方法
は、共有接触てはなく、基板への接触に限って適用して
もよい。また、別の例としては、多結晶シリコン以外の
導電材料を使用して、基板と接触させてもよい。従っ
て、添付のクレームには、本発明の真の精神と範躊に該
当する本発明のすべての変形例が含まれるものとする。
きたが、開示された発明は多くの点で変更でき、以上説
明してきた実施例以外の多くの実施例が可能であること
が当業者により理解される。例えば、多結晶シリコン薄
膜を被膜した後、多結晶シリコン厚膜を被膜する方法
は、共有接触てはなく、基板への接触に限って適用して
もよい。また、別の例としては、多結晶シリコン以外の
導電材料を使用して、基板と接触させてもよい。従っ
て、添付のクレームには、本発明の真の精神と範躊に該
当する本発明のすべての変形例が含まれるものとする。
【図１】従来技術に従った製造段階の半導体デバイスの
一部の断面図である。
一部の断面図である。
【図２】本発明の実施例に従った、図１の半導体デバイ
スの一部の次の製造段階を示す断面図である。
スの一部の次の製造段階を示す断面図である。
【図３】本発明の実施例に従った、図２の半導体デバイ
スの一部の次の製造段階を示す断面図である。
スの一部の次の製造段階を示す断面図である。
【図４】本発明の実施例を実施するために用いる半導体
ウェーハを導入した炉の概略図である。
ウェーハを導入した炉の概略図である。
１１ 基板 １２ 多量にドーピングした領域 １３ フィールド １４ 多結晶シリコン領域 １６，１８ 熱酸化物領域 １７ 付着酸化物領域 ２１ 露出部 ２２ 多結晶シリコン薄膜 ２３ 多結晶シリコン厚膜 ５０ 反応炉 ６０ ウェーハ ６１ ドア ６２ ガス導入管 ６３ 圧力計 ６４，６５，６６ 温度計 ６７ ポンプ ６８，６９ バッフル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ジィ・フランカ アメリカ合衆国テキサス州オースチン、ロ ラリンダ8501 (72)発明者 マイケル・アール・チェルニャスキー アメリカ合衆国テキサス州オースチン、サ マー・サークル5306
Claims (5)
- 【請求項１】一部が露出された表面を有する半導体基板
を設ける段階；複数の半導体基板を受け入れるウェーハ
領域を有する炉に、基板を入れる段階；ウェーハ領域内
のあらゆる点において第１温度範囲内まで温度を上昇さ
せる段階；導電体として使用する材料の比較的薄い膜を
少なくとも基板表面の露出部に付着させる段階；ウェー
ハ領域内のあらゆる点において、前記第１温度範囲より
も狭い第２温度範囲内で温度を安定させる段階；および
導電体として使用する材料の比較的厚い膜を、前記の導
電材料の比較的薄い膜の上に付着させる段階；によって
構成されることを特徴とする半導体デバイス構造の製造
方法。 - 【請求項２】一部が露出された表面を有する半導体基板
を設ける段階；基板を炉に入れる段階；第１時間間隔の
間炉を加熱する段階；比較的薄い多結晶シリコン膜を少
なくとも基板表面の露出部に付着させる段階；比較的薄
い多結晶シリコン膜を付着させた後、半導体基板を炉か
ら取り出さずに、前記第１時間間隔よりも長い第２時間
間隔の間炉を加熱する段階；および第２時間間隔の後、
前記の比較的薄い多結晶シリコン膜の上に比較的厚い多
結晶シリコン膜を付着させる段階；によって構成される
ことを特徴とする半導体デバイス構造の製造方法。 - 【請求項３】一部が露出された表面を有する半導体基板
を設ける段階；第１温度範囲内まで基板を加熱する段
階；比較的薄い多結晶シリコン膜を少なくとも基板表面
の露出部に付着させる段階；前記第１温度範囲よりも狭
い第２温度範囲内で基板の温度を安定させる段階；およ
び基板の温度が第２温度範囲内で安定した後、前記の比
較的薄い多結晶シリコン膜の上に比較的厚い多結晶シリ
コン膜を付着させる段階；によって構成されることを特
徴とする半導体デバイス構造の製造方法。 - 【請求項４】露出した第１領域を有する表面と、基板表
面の第２領域上にありかつ離間している導電体として使
用する第１膜とを有する半導体基板を設ける段階；複数
の半導体基板を受け入れるウェーハ領域を有する炉に基
板を入れる段階；ウェーハ領域内のあらゆる点において
第１温度範囲内まで温度を上昇させる段階；導電体とし
て使用する材料の比較的薄い膜を少なくとも基板表面の
露出部と少なくとも第１導電膜の一部とに付着させる段
階；ウェーハ領域内のあらゆる点において前記第１温度
範囲よりも狭い第２温度範囲内で温度を安定させる段
階；およびウェーハ領域内の温度が第２温度範囲内で安
定した後、導電体として使用する材料の比較的厚い膜を
前記の比較的薄い膜の上に付着させる段階；によって構
成されることを特徴とする半導体デバイス構造の製造方
法。 - 【請求項５】露出した第１領域を有する表面と、基板表
面の第２領域上にありかつ離間している導電体として使
用する第１膜とを有する半導体基板を設ける段階；基板
を炉に入れる段階；第１時間間隔の間炉を加熱する段
階；比較的薄い多結晶シリコン膜を少なくとも基板表面
の露出部と少なくとも前記第１膜の一部とに付着させる
段階；比較的薄い多結晶シリコン膜を付着させた後、半
導体基板を炉から取り出さずに、前記第１時間間隔より
も長い第２時間間隔の間炉を加熱する段階；および第２
時間間隔の後、前記の比較的薄い多結晶シリコン膜の上
に比較的厚い多結晶シリコン膜を付着させる段階；によ
って構成されることを特徴とする半導体デバイス構造の
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/471,451 US5024972A (en) | 1990-01-29 | 1990-01-29 | Deposition of a conductive layer for contacts |
| US471,451 | 1990-01-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786175A true JPH0786175A (ja) | 1995-03-31 |
Family
ID=23871677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087165A Pending JPH0786175A (ja) | 1990-01-29 | 1991-01-28 | 半導体デバイス構造の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5024972A (ja) |
| EP (1) | EP0440393A3 (ja) |
| JP (1) | JPH0786175A (ja) |
| KR (1) | KR910015005A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587696A (en) * | 1995-06-28 | 1996-12-24 | Taiwan Semiconductor Manufacturing Company Ltd. | High resistance polysilicon resistor for integrated circuits and method of fabrication thereof |
| JPH09115833A (ja) * | 1995-10-07 | 1997-05-02 | Hyundai Electron Ind Co Ltd | 半導体素子のポリシリコン膜製造方法 |
| JP3253552B2 (ja) * | 1996-05-31 | 2002-02-04 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US5838716A (en) * | 1997-06-03 | 1998-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Leak check procedure for a dry oxidation furnace tube |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3847686A (en) * | 1970-05-27 | 1974-11-12 | Gen Electric | Method of forming silicon epitaxial layers |
| US4087571A (en) * | 1971-05-28 | 1978-05-02 | Fairchild Camera And Instrument Corporation | Controlled temperature polycrystalline silicon nucleation |
| GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
| US3867494A (en) * | 1973-03-06 | 1975-02-18 | Owens Corning Fiberglass Corp | Method and apparatus for producing fiber reinforced organic foam |
| US3900597A (en) * | 1973-12-19 | 1975-08-19 | Motorola Inc | System and process for deposition of polycrystalline silicon with silane in vacuum |
| JPS5322029B2 (ja) * | 1973-12-26 | 1978-07-06 | ||
| US4194934A (en) * | 1977-05-23 | 1980-03-25 | Varo Semiconductor, Inc. | Method of passivating a semiconductor device utilizing dual polycrystalline layers |
| SU845680A1 (ru) * | 1979-10-26 | 1987-04-15 | Организация П/Я А-7124 | Способ получени пленок поликристаллического кремни |
| JPS61134055A (ja) * | 1984-12-04 | 1986-06-21 | Sony Corp | 半導体装置の製造方法 |
| US4742020A (en) * | 1985-02-01 | 1988-05-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multilayering process for stress accommodation in deposited polysilicon |
| DE3504199A1 (de) * | 1985-02-07 | 1986-08-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von polykristallinen siliziumschichten mit glatten oberflaechen |
| JPS62243769A (ja) * | 1986-04-16 | 1987-10-24 | Nec Corp | 減圧気相ポリシリコン成長方法 |
| US4808555A (en) * | 1986-07-10 | 1989-02-28 | Motorola, Inc. | Multiple step formation of conductive material layers |
| US4877753A (en) * | 1986-12-04 | 1989-10-31 | Texas Instruments Incorporated | In situ doped polysilicon using tertiary butyl phosphine |
| US4897360A (en) * | 1987-12-09 | 1990-01-30 | Wisconsin Alumni Research Foundation | Polysilicon thin film process |
| JPH01161826A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 気相エピタキシャル成長法 |
| JPH01179309A (ja) * | 1987-12-30 | 1989-07-17 | Tokyo Electron Ltd | 加熱法 |
-
1990
- 1990-01-29 US US07/471,451 patent/US5024972A/en not_active Expired - Fee Related
-
1991
- 1991-01-25 KR KR1019910001248A patent/KR910015005A/ko not_active Application Discontinuation
- 1991-01-28 EP EP19910300621 patent/EP0440393A3/en not_active Ceased
- 1991-01-28 JP JP3087165A patent/JPH0786175A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0440393A3 (en) | 1992-03-18 |
| EP0440393A2 (en) | 1991-08-07 |
| US5024972A (en) | 1991-06-18 |
| KR910015005A (ko) | 1991-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6029680A (en) | Method for in situ removal of particulate residues resulting from cleaning treatments | |
| US4479831A (en) | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment | |
| JP3194971B2 (ja) | Ｃｖｄチャンバに導入されるプロセスガスをｃｖｄチャンバへの導入前に濾過するための装置 | |
| US7524769B2 (en) | Method and system for removing an oxide from a substrate | |
| JP3273503B2 (ja) | コバルト付着の方法及び装置 | |
| US6743485B2 (en) | Pre-treatment for salicide process | |
| JPH0786175A (ja) | 半導体デバイス構造の製造方法 | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| CN109473330A (zh) | 半导体设备清洗方法及其半导体工艺方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH04280669A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| US6306183B1 (en) | Method of forming manufacturing semiconductor device | |
| JPH0492423A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000150815A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| US6780250B2 (en) | System and method for integrated oxide removal and processing of a semiconductor wafer | |
| JP2004193573A (ja) | キャパシタの作製方法 | |
| JP2001094067A (ja) | 半導体素子の製造方法 | |
| US6932915B2 (en) | System and method for integrated oxide removal and processing of a semiconductor wafer | |
| US20040222083A1 (en) | Pre-treatment for salicide process | |
| JPH02111867A (ja) | シリコン基体への金属の堆積方法 | |
| KR20160120511A (ko) | 반도체 소자의 제조방법 | |
| KR100187485B1 (ko) | 챔버에 공급되는 공정 가스를 제어하는 장치 및 방법 | |
| JPH0645322A (ja) | 窒化シリコン膜の製造方法 |