JP2003124084A - 半導体製造装置と半導体装置の製造方法 - Google Patents

半導体製造装置と半導体装置の製造方法

Info

Publication number
JP2003124084A
JP2003124084A JP2001313918A JP2001313918A JP2003124084A JP 2003124084 A JP2003124084 A JP 2003124084A JP 2001313918 A JP2001313918 A JP 2001313918A JP 2001313918 A JP2001313918 A JP 2001313918A JP 2003124084 A JP2003124084 A JP 2003124084A
Authority
JP
Japan
Prior art keywords
processing
main body
controller
film thickness
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001313918A
Other languages
English (en)
Other versions
JP2003124084A5 (ja
JP4068327B2 (ja
Inventor
Kazurou Saki
和朗 佐喜
Yukihiro Ushiku
幸広 牛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001313918A priority Critical patent/JP4068327B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to PCT/JP2002/010436 priority patent/WO2003034474A1/ja
Priority to KR10-2003-7008800A priority patent/KR100529664B1/ko
Priority to CNB028033841A priority patent/CN1271679C/zh
Priority to EP02779906A priority patent/EP1437763A4/en
Priority to TW91123440A priority patent/TW574725B/zh
Publication of JP2003124084A publication Critical patent/JP2003124084A/ja
Priority to US10/457,353 priority patent/US7082346B2/en
Publication of JP2003124084A5 publication Critical patent/JP2003124084A5/ja
Priority to US11/444,454 priority patent/US20060217830A1/en
Application granted granted Critical
Publication of JP4068327B2 publication Critical patent/JP4068327B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54Apparatus specially adapted for continuous coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 装置内の制御不可能な外乱要因による膜厚ば
らつきや、大気圧などの装置外の制御不可能な外乱要因
による膜厚ばらつきを抑制する。 【解決手段】 マルチプロセス炉10内で酸化/CVD
を連続して行う半導体製造装置において、処理の種類を
選択すると共に、処理開始のスタート信号及び処理停止
のストップ信号をマルチプロセス炉10に送出する装置
内コントローラ20と、装置内部情報を基に各処理に対
するプロセス状態を計算する機能を有し、スタート信号
の送出タイミングで現在のプロセス状態の計算を開始
し、プロセス状態が規定の状態に達したらコントローラ
20にストップ信号を送出するプロセス制御コントロー
ラ30とを備え、コントローラ30からストップ信号が
入力されるとコントローラ20によりマルチプロセス炉
10にストップ信号を送出し、マルチプロセス炉10に
よる現在の処理を停止して次の処理に移行させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
係わり、特に酸化/拡散/CVD/RTPなどの複数プ
ロセスを同一チャンバ内で行う半導体製造装置と、この
装置を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、LSIパターンの微細化に伴い半
導体製造装置においては、膜厚や不純物の拡散における
精密な制御が要求されるようになってきている。しか
し、装置内外の制御不可能な外乱による影響がもはや無
視しえないようなレベルに達している現状では、従来の
制御方式に変わる抜本的な方法が求められている。ま
た、ウェハ処理時間の短縮化を狙って同一プロセスチャ
ンバ内での複数プロセスを連続で行う技術が開発されて
おり、同一チャンバ内での複数プロセスに対して個々の
膜厚及び不純物の拡散に関しての精密な制御が要求され
ている。
【0003】図3は、従来技術に基づく酸化膜及びSi
N膜の成膜プロセスの連続処理フローを示す図である。
まず、技術的な経験に基づいて、酸化膜形成温度,酸化
ガス流量,酸化時間,SiN堆積温度,SiN堆積時
間,SiN堆積圧力,SiN成膜ガス流量などを、所望
の膜厚がそれぞれ得られるように半導体製造装置(この
場合は酸化/CVD炉)の制御用コンピュータに何らか
の手段で入力する。次いで、何らかの手段でスタート信
号を入力することで処理を開始する。
【0004】装置へのウェハの搬入,昇温,温度保持,
ガス導入,ガスの切り替え,降温,ウェハの搬出などの
処理が、設定されたシークエンスに従って行われる。こ
の間に、炉内温度やガス流量をできるだけ忠実に設定値
に保ち、酸化時間及び堆積時間を制御することで所望の
膜厚を得ていた。しかし、例えば前のバッチの処理温度
の影響による昇温時の微妙な温度変化や微妙な電圧変動
によるガス流量の微細な変化などの装置内の制御不可能
な外乱要因による膜厚ばらつきや、大気圧などの装置外
の制御不可能な外乱要因による膜厚ばらつきなどは、上
記シークエンスでは、全く考慮されていない。
【0005】従って、素子の微細化が進み、これらの外
乱要因が無視し得ない状況になってきている今日では、
従来の成膜技術では、十分な素子性能,回路特性が得ら
れなくなってきている。このため、これらの外乱要因を
考慮した半導体製造装置の制御方法が求められている。
また、プロセス後に行われている膜厚測定が連続プロセ
スでは最初の成膜では行われないため、より精密な成膜
制御が求められる。
【0006】上記外乱要因が膜厚や不純物の拡散に及ぼ
す影響を考慮するためには、酸化や堆積,不純物拡散に
関する計算ないしシミュレーションを行う必要がある。
例えば、特開平11−288856号公報や特開平8−
55145号公報には、実際の製造データとシミュレー
ションデータを比較する考えが示されている。しかし、
比較の目的がシミュレーションの高精度化、或いは実際
の製造データとの合わせ込みにあるため、製造条件や製
造パラメータの変更など製造の制御という視点からの提
案とは異なる。また、上記内乱や外乱を想定した計算も
行っておらず、1回毎の製造バラツキを考慮するに至っ
ていない。
【0007】
【発明が解決しようとする課題】このように従来、同一
チャンバ内で半導体装置の製造に関する複数の処理を連
続して行う半導体製造装置においては、前のバッチの処
理温度の影響による昇温時の微妙な温度変化や微妙な電
圧変動によるガス流量の微細な変化などの装置内の制御
不可能な外乱要因による膜厚ばらつきや、大気圧などの
装置外の制御不可能な外乱要因による膜厚ばらつきなど
が生じ、十分な素子性能,回路特性が得られなくなって
きている。
【0008】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、装置内の制御不可能な
外乱要因による膜厚ばらつきや、大気圧などの装置外の
制御不可能な外乱要因による膜厚ばらつきを抑制するこ
とができ、十分な素子性能,回路特性が得られる半導体
製造装置及び半導体装置の製造方法を提供することにあ
る。
【0009】
【課題を解決するための手段】(構成)上記課題を解決
するために本発明は次のような構成を採用している。
【0010】即ち本発明は、同一チャンバ内で半導体装
置の製造に関する複数の処理を連続して行う処理装置本
体と、この処理装置本体における処理の種類を選択する
と共に、該処理装置本体に処理を開始するためのスター
ト信号及び処理を停止するためのストップ信号を与える
装置コントローラ部とを備えた半導体製造装置であっ
て、前記処理装置本体の装置内部情報を外部に出力する
ための第1の端子と、前記装置コントローラ部からのス
タート信号を外部に出力するための第2の端子と、第2
の端子からのスタート信号を受けて前記装置内部情報を
基に現在の処理に対するプロセス状態を計算して得られ
た結果に基づくストップ信号を前記装置コントローラ部
に入力するための第3の端子とを設けてなり、第3の端
子からのストップ信号の入力により前記装置コントロー
ラ部により前記処理装置本体にストップ信号を送出し、
前記処理装置本体による現在の処理を停止して次の処理
に移行させることを特徴とする。
【0011】また本発明は、同一チャンバ内で半導体装
置の製造に関する複数の処理を連続して行う処理装置本
体と、この処理装置本体における処理の種類を選択する
と共に、該処理装置本体に処理を開始するためのスター
ト信号及び処理を停止するためのストップ信号を与える
装置コントローラ部と、前記処理装置本体の装置内部情
報を基に複数の処理に対するプロセス状態を計算する機
能を有し、前記装置コントローラ部からスタート信号が
送出されたタイミングで現在の処理に対するプロセス状
態の計算を開始し、プロセス状態が規定の状態に達した
時点で前記装置コントローラ部にストップ信号を送出す
るプロセス制御コントローラ部とを備えた半導体製造装
置であって、前記装置コントローラ部は、前記プロセス
制御コントローラ部からストップ信号が入力されると前
記処理装置本体にストップ信号を送出し、該処理装置本
体による現在の処理を停止して次の処理に移行させるも
のであることを特徴とする。
【0012】また本発明は、同一チャンバ内で半導体装
置の製造に関する複数の処理を連続して行う処理装置本
体と、この処理装置本体における処理の種類を選択する
と共に、処理の開始及び停止を制御する装置コントロー
ラ部と、前記処理装置本体の装置内部情報を基に複数の
処理に対するプロセス状態を計算する機能を有するプロ
セス制御コントローラ部とを備えた半導体製造装置を用
い、被処理基板に対して所定の処理を施す半導体装置の
製造方法であって、前記処理装置本体に被処理基板をセ
ットした状態で、前記装置コントローラ部により所定の
処理を開始させると共に、前記プロセス制御コントロー
ラ部により現在の処理に対するプロセス状態の計算を開
始し、この計算結果でプロセス状態が規定の状態に達し
たと判定されたら、前記装置コントローラ部により現在
の処理を停止させて、次の処理に移行させることを特徴
とする。
【0013】(作用)本発明によれば、外部計算機又は
プロセス制御コントローラ部により、装置内部情報に基
づいて品質特性をリアルタイムに計算し、処理時間を制
御することにより、外乱に対して極めてロバストな制御
が可能になる。さらに、装置内部情報と共に装置外部情
報を取り込むことにより、上記制御をより正確に行うこ
とが可能となる。
【0014】より具体的には、外部計算機又はプロセス
制御コントローラ部に、炉内温度,真空度,ガス流量な
どの装置内部情報、大気圧などの装置外部情報をリアル
タイムで取り込む機能、取り込んだ情報を計算に使用で
きるように変換する機能、酸化膜厚/堆積膜厚/不純物
拡散長などをリアルタイムで計算する機能、リアルタイ
ムで計算するアルゴリズム(酸化/堆積/拡散)を選択
する機能、装置の処理開始信号により計算を開始し、所
望の膜厚/ドーピング量などに達した時点で装置に処理
終了信号を発信する機能を持たせることにより、処理時
間の制御を厳密に行うことができる。
【0015】これにより、装置内の制御不可能な外乱要
因による膜厚ばらつきや、大気圧などの装置外の制御不
可能な外乱要因による膜厚ばらつきを抑制することがで
き、十分な素子性能,回路特性を得ることが可能とな
る。
【0016】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
【0017】(第1の実施形態)図1は、本発明の第1
の実施形態に係わる半導体製造装置の基本構成を示す図
である。なお、本実施形態の半導体製造装置は、バッチ
式装置と枚葉式装置の何れにも適用可能である。
【0018】図中の10は、複数の処理を連続して行う
ためのチャンバで、例えば酸化/拡散/CVD炉(以
下、マルチプロセス装置と述べる)である。20は、マ
ルチプロセス装置10を制御するための装置内コントロ
ーラ(装置コントローラ部)である。30は、膜厚計算
機能,ドーピング量計算機能,計算膜厚判定機能,計算
ドーピング量判定機能を有するプロセス制御コントロー
ラ部である。
【0019】本実施形態では、プロセス制御コントロー
ラ30は、その機能を解説する目的のために別の装置と
して説明するが、装置内コントローラ20中にその機能
を有してもよい。また、図中の41は装置内部情報を外
部に送出するための第1の端子、42はスタート信号を
外部に送出するための第2の端子、43は外部からのス
トップ信号を入力するための第3の端子を示している。
【0020】マルチプロセス装置10は、装置内コント
ローラ20の制御により動作する。予め決められたプロ
セス処理シークエンス内のあるタイミングで、マルチプ
ロセス装置10内のコントローラ20からプロセス制御
コントローラ30にスタート信号が送られる。このスタ
ート信号を受け取った時点でプロセス制御コントローラ
30は、堆積膜厚計算/酸化膜厚計算/ドーピング量計
算の内いずれを計算すればよいのかを、装置内部のプロ
セスガス等の情報により判断し、実際に酸化膜厚計算、
堆積膜厚計算又はドーピング量計算のいずれかスタート
する。
【0021】ここまでをもう少し詳細に記述すると、設
定されたシークエンスに従った装置内コントローラ20
の制御により、マルチプロセス装置10へのウエハの搬
入,昇温,温度保持を行う。次に、装置内コントローラ
20はプロセスガスの導入をマルチプロセス装置10に
指示すると同時に、プロセス制御コントローラ30にス
タート信号を送る。この場合は、プロセスガスの導入時
をスタートのタイミングとしたが、マルチプロセス装置
10へのウエハの搬入後、昇温前、ウエハ炉内温度があ
る一定の温度に達した時点など、予め決めておけば、目
的に応じて変更することは可能である。
【0022】本実施形態では、酸化膜厚の計算を第一番
目に行うこととする。計算には、装置内部の情報が用い
られる。装置内情報としては、炉内外の各種熱電対から
の温度情報、流量計からのガス流量などを用いることが
できる。計算モデルとしては、例えば という、一般的な式を用いてもよい。この(1)式にお
いて、toxは酸化膜厚、τは初期膜厚、tは時刻、B/
Aは一次係数、Bは二次係数である。例えば、τは15
nm、B/Aは5×10-6、Bは8×10-6分/μmな
どの値を用いる。
【0023】時々刻々変化する温度、ガス流量を決めら
れた時間間隔、例えば1秒で読み込みその値を用いてそ
の時間間隔の間で酸化膜厚の増加分を計算し累積してい
くことで、その時刻での酸化膜厚を計算することができ
る。このことにより、温度や流量の外乱による酸化膜厚
の変動を考慮できる。これは、従来の酸化方法では考慮
できなかった点である。時間間隔を1秒とするのは、例
えば酸化膜厚を±0.2nmで制御したい場合には、±
2秒の精度で装置をコントロールする必要があり、これ
より短いサンプリングレートにする必要からである。
【0024】酸化膜厚の計算結果は、計算膜厚判定機能
によって判定される。規定の膜厚、例えば60nmに計
算膜厚が達した時点で、プロセス制御コントローラ30
から装置内コントローラ20にストップ信号が送られ
る。装置内コントローラ20はマルチプロセス装置10
に対してストップ信号を送り、酸化をストップさせる。
【0025】より具体的には、装置内コントローラ20
からマルチプロセス装置10に対して、例えば「酸化ガ
スを流すシークエンスを終了して、次の不活性ガスを流
すシークエンスに切り替える」という割り込み指示を出
すことに対応する。このタイミングは、少し前に設定す
ることも可能である。つまり、ストップ信号を出してか
ら酸化終了までに直ぐにはガスが切り替わらないなどの
理由がある場合には、少し余計に酸化されてしまうこと
になる。この余計な酸化の分を見込んで、目標膜厚より
若干薄い値を判定膜厚として設定しておけばよい。
【0026】酸化膜形成後に連続でSiN膜の堆積を行
う場合は、プロセス制御コントローラ30は酸化膜形成
終了後のストップ信号を受けた後に装置内コントローラ
20より再度スタート信号を受け取る。その信号を受け
取り装置内部のプロセスガス等の情報により酸化膜厚計
算/堆積膜厚計算/ドーピング量計算の中でどの計算を
行うかをプロセス制御コントローラ30内で判断する。
【0027】本実施形態では、SiN膜の形成を第二番
目に行うので堆積膜厚の計算に進む。計算には、装置内
部の情報が用いられる。装置内情報としては、炉内外の
各種熱電対からの温度情報、流量計からのガス流量、圧
力計からのプロセス圧力等を用いることができる。時々
刻々変化する温度,ガス流量,プロセス圧力を決められ
た時間間隔、例えば1秒で読み込みその値を用いてその
時間間隔での間の堆積膜厚の増加分を計算し累積してい
くことで、その時刻での堆積膜厚を計算することができ
る。このことにより、温度,流量や圧力の外乱による堆
積膜厚の変動を考慮できる。これは、従来の堆積膜厚の
制御では考慮できなかった点である。
【0028】堆積膜厚の計算結果は、計算膜厚判定機能
によって判定される。規定の膜厚、例えば100nmに
計算膜厚が達した時点で、プロセス制御コントローラ3
0から装置内コントローラ20にストップ信号が送られ
る。装置内コントローラ20はマルチプロセス装置10
に対してストップ信号を送り、SiN膜の堆積をストッ
プさせる。
【0029】より具体的には、装置内コントローラ20
からマルチプロセス装置10に対して、例えば「堆積ガ
スを流すシークエンスを終了して、次の不活性ガスを流
すシークエンスに切り替える」という割り込み指示を出
すことに対応する。このタイミングは、少し前に設定す
ることも可能である。つまり、ストップ信号を出してか
ら堆積終了までに直ぐにはガスが切り替わらないなどの
理由がある場合には、少し余計に堆積されてしまうこと
になる。この余計な堆積の分を見込んで、目標膜厚より
若干薄い値を判定膜厚として設定しておけばよい。
【0030】堆積ガスから不活性ガスに切り替えてから
は、決められたシークエンスに従って降温、ウエハの搬
出の指示を装置内コントローラ20から出し、マルチプ
ロセス装置10がこれを実行してプロセスが終了する。
ラン毎のそれぞれの膜厚変動は、これまで制御できなか
った炉内温度,ガス流量,プロセス圧力等の変動によっ
ている。本実施形態の装置、制御方法を用いることによ
り、これらの変動を取り入れた膜厚計算を行い、その結
果をプロセス処理にフィードバックすることで、変動の
少ないロバストな膜厚の制御が可能となる。
【0031】図2に、本実施形態におけるプロセス制御
コントローラ30内の演算フローチャートを示す。な
お、図2には酸化膜計算,堆積膜厚計算,ドーピング量
計算の3つの処理を行う例を示しているが、本実施形態
では酸化膜計算と堆積膜厚計算の2つを利用するものと
する。
【0032】まず、膜厚計算及びドーピング量計算の初
期化を行う(S1)。次に、装置内コントローラ20か
らのスタート信号を監視する(S2)。スタート信号が
きたら装置内部情報を受け取り(S3)、酸化膜厚計算
/ドーピング量計算/堆積膜計算のいずれの計算を行え
ばよいか判断する(S4)。
【0033】本実施形態では、最初に酸化膜厚計算を行
う(S12)。計算酸化膜厚が規定値、この場合60n
mを超えているかどうかを判断する(S13)。超えて
いなければ、前回の内部情報取得から1秒待って再度内
部情報を取得し(S11)、S12で酸化膜厚計算を行
う。これを繰り返して、計算酸化膜厚が60nmを超え
たら、装置内コントローラ20ヘストップ信号を送る
(S5)。そして、全ての処理が終了したか否かを判定
し(S6)、他の処理がある場合はスタートに戻る。こ
こでは、1秒の間隔で制御を行うことを想定している。
この場合、1秒間隔で装置内部情報を取得することが可
能か、酸化計算,計算膜厚判定が可能か、などの点が実
現を阻む要因になりうるが、現在の装置性能、計算機の
計算速度をもってすれば、現実的な障害はないと考えて
よい。
【0034】酸化膜厚計算後に、前記ステップS1で膜
厚計算及びドーピング量計算の初期化を行い、前記ステ
ップS2でスタート信号の監視を行う。スタート信号が
きたら前記ステップS3で装置内部情報を受け取り、前
記ステップS4で酸化膜厚計算/ドーピング量計算/堆
積膜計算のいずれの計算を行えばよいか判断する。
【0035】ここでは、SiN堆積膜厚の計算を行う
(S22)。そして、計算堆積膜厚が規定値、この場合
100nmを超えているかどうかを判断する(S2
3)。超えていなければ、前回の内部情報取得から1秒
待って再度内部情報を取得し(S21)、S22で堆積
膜厚の計算を行う。これを繰り返して、計算堆積膜厚が
100nmを超えたら、前記ステップ5で装置内コント
ローラ20ヘストップ信号を送る。そして、前記ステッ
プS6により全ての処理が終了したと判定したら、処理
を終了する。
【0036】以上が本実施形態におけるプロセス制御コ
ントローラ30内の演算フローチャートの説明である。
【0037】このように本実施形態によれば、プロセス
制御コントローラ30を設け、マルチプロセス装置10
内における酸化処理と堆積処理をリアルタイムでモニタ
し、その処理時間を制御することにより、連続プロセス
によるラン毎のプロセスばらつきを小さくすることがで
きる。また、複数プロセスの計算を行う場合の計算を高
精度化することができる。酸化膜厚でいえば、0.1n
mの膜厚の制御が可能になると共にゲート酸化膜及びポ
リSi電極の連続成膜によって歩留まり、信頼性が飛躍
的に向上する。
【0038】(第2の実施形態)第1の実施形態では、
熱酸化膜の形成とSiN膜堆積の連続形成プロセスを例
にあげたが、本実施形態はAs気相拡散と熱酸化膜の連
続プロセスを例を説明する。半導体製造装置の装置構成
は前記図1と同様であり、また制御フローは前記図2と
同様である。
【0039】本実施形態では、ドーピング量の計算を第
一番目に行うこととする。計算には装置内部の情報が用
いられる。装置内情報としては、炉内外の各種熱電対か
らの温度情報、流量計からのガス流量、圧力計からのプ
ロセス圧力等の情報を用いることができる。時々刻々変
化する温度,ガス流量,プロセス圧力を決められた時間
間隔、例えば1秒で読み込みその値を用いてその時間間
隔の間におけるドーピング量の増加分を計算し累積して
いくことで、その時刻でのドーピング量を計算すること
ができる。このことにより、温度や流量の外乱によるド
ーピング量の変動を考慮できる。これは、従来の気相拡
散方法では考慮できなかった点である。
【0040】ドーピング量の計算結果は、計算ドーピン
グ量判定機能によって判定される。規定のドーピング
量、例えば1が1020atoms/cm2 に計算ドーピング
量が達した時点で、プロセス制御コントローラ30から
装置内コントローラ20にストップ信号が送られる。装
置内コントローラ20はマルチプロセス装置10に対し
てストップ信号を送り、気相拡散プロセスをストップさ
せる。より具体的には、装置内コントローラ20からマ
ルチプロセス装置10に対して、例えば「ドーピングガ
スを流すシークエンスを終了して、次の不活性ガスを流
すシークエンスに切り替える」という割り込み指示を出
すことに対応する。このタイミングは、少し前に設定す
ることも可能である。つまり、ストップ信号を出してか
ら気相拡散終了までに直ぐにはガスが切り替わらないな
どの理由がある場合には、少し余計に気相拡散されてし
まうことになる。この余計な気相拡散の分を見込んで、
目標ドーピング量より若干少ない値を判定ドーピング量
として設定しておけばよい。
【0041】気相拡散後に連続で酸化膜の形成を行う場
合は、プロセス制御コントローラ30は気相拡散終了後
のストップ信号を受けた後に装置内コントローラ20よ
り再度スタート信号を受け取る。その信号を受け取り装
置内部のプロセスガス等の情報により酸化膜厚計算堆積
膜厚計算/ドーピング量計算の中でどの計算を行うかを
プロセス制御コントローラ30で判断する。本実施形態
では酸化膜の形成を第二番目に行うので、酸化膜厚の計
算アルゴリズムに進む。この計算には、第1の実施形態
と同様に装置内部の情報が用いられ、計算モデルとして
は前記(1)式を用いればよい。
【0042】時々刻々変化する温度、ガス流量を決めら
れた時間間隔、例えば1秒で読み込みその値を用いてそ
の時間間隔の間の酸化膜厚の増加分を計算し累積してい
くことで、その時刻での酸化膜厚を計算することができ
る。このことにより、温度や流量の外乱による酸化膜厚
の変動を考慮できる。これは従来の酸化方法では、考慮
できなかった点である。時間間隔を1秒とするのは、例
えば酸化膜厚を±0.2nmで制御したい場合には、±
2秒の精度で装置をコントロールする必要があり、これ
より短いサンプリングレートにする必要からである。
【0043】酸化膜厚の計算結果は、計算膜厚判定機能
によって判定される。規定の膜厚、例えば60nmに計
算膜厚が達した時点で、プロセス制御コントローラ30
から装置内コントローラ20にストップ信号が送られ
る。装置内コントローラ20はマルチプロセス装置10
に対してストップ信号を送り、酸化をストップさせる。
より具体的には、装置内コントローラ20から酸化炉に
対して、例えば「酸化ガスを流すシークエンスを終了し
て、次の不活性ガスを流すシークエンスに切り替える」
という割り込み指示をだすことに対応する。このタイミ
ングは、少し前に設定することも可能である。つまり、
ストップ信号を出してから酸化終了までに直ぐにはガス
が切り替わらないなどの理由がある場合には、少し余計
に酸化されてしまうことになる。この余計な酸化の分を
見込んで、目標膜厚より若干薄い値を判定膜厚として設
定しておけばよい。
【0044】ラン毎の膜厚及びドーピング量変動は、こ
れまで制御できなかった炉内温度,ガス流量,プロセス
圧力等の変動によっている。本実施形態の装置、制御方
法を用いることにより、これらの変動を取り入れた膜厚
計算を行い、その結果をプロセス処理にフィードバック
することで、変動の少ないロバストな膜厚の制御が可能
となる。
【0045】次に、本実施形態におけるプロセス制御コ
ントローラ30内の演算フローを、前記図2を参照して
説明する。まず、膜厚計算及びドーピング量計算の初期
化を行う(S1)。次いで、装置内コントローラ20か
らのスタート信号を監視する(S2)。スタート信号が
きたら装置内部情報を受け取り(S3)、酸化膜厚計算
/ドーピング量計算/堆積膜計算のいずれの計算を行え
ばよいか判断する(S4)。
【0046】本実施形態では、まずドーピング量計算を
行う(S32)。計算ドーピング量が規定値、この場合
1×1020atoms/cm2 を超えているかどうかを判断
する(S33)。超えていなければ、前回の内部情報取
得から1秒待って再度内部情報を取得し(S31)、S
32でドーピング量計算を行う。これを繰り返して、計
算ドーピング量が1×1020atoms/cm2 を超えた
ら、装置内コントローラ20ヘストップ信号を送り(S
5)、スタートに戻る。
【0047】ここでは、1秒の間隔で制御を行うことを
想定している。この場合、1秒間隔で装置内部情報を取
得することが可能か、ドーピング量計算,計算ドーピン
グ量判定が可能か、などの点が実現を阻む要因になりう
るが、現在の装置性能,計算機の計算速度をもってすれ
ば、現実的な障害はないと考えてよい。
【0048】ドーピング量計算後に、前記ステップS1
で膜厚計算及びドーピング量計算の初期化を行い、前記
ステップS2でスタート信号の監視を行う。スタート信
号がきたら、前記ステップS3で装置内部情報を受け取
り、前記ステップS4で酸化膜厚計算/ドーピング量計
算/堆積膜計算のいずれの計算を行えばよいか判断す
る。ここでは、酸化膜厚の計算を行う(S12)。計算
酸化膜厚が規定値、この場合60nmを超えているかど
うかを判断する(S13)。超えていなければ、前回の
内部情報取得から1秒待って再度内部情報を取得し(S
11)、S12で酸化計算を行う。これを繰り返して、
計算酸化膜厚が60nmを超えたら、装置内コントロー
ラ20ヘストップ信号を送る(S5)。そして、前記ス
テップS6において全ての処理が終了したと判定された
ら、処理を終了する。
【0049】以上が本実施形態におけるプロセス制御コ
ントローラ30内の演算フローの説明であり、第1の実
施形態とは処理の種類と順番が異なるのみである。
【0050】本実施形態によれば、プロセス制御コント
ローラ30を設け、マルチプロセス装置10内における
拡散処理と酸化処理をリアルタイムでモニタし、その処
理時間を制御しているので、先の第1の実施形態と同様
の効果が得られるのは勿論のこと、反応を伴わないイオ
ン注入のようにプロセス状態の計算がしにくい場合でも
正確な計算が可能となる。
【0051】(変形例)なお、本発明は上述した各実施
形態に限定されるものではない。実施形態では、マルチ
プロセス装置に対して専用のプロセス制御コントローラ
を設けたが、このプロセス制御コントローラの機能を外
部計算機で実現するようにしてもよい。さらに、プロセ
ス制御コントローラは、装置内部情報に基づいて計算を
行うようにしたが、装置内部情報に加えて大気圧などの
外部情報に基づいて計算を行うようにしてもよい。ま
た、処理は酸化/拡散/CVDに限るものではなく、半
導体装置の製造に使用する各種の処理に適用することが
可能である。
【0052】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
【0053】
【発明の効果】以上詳述したように本発明によれば、処
理装置本体の装置内部情報を基に複数の処理に対するプ
ロセス状態を計算する外部計算機又はプロセス制御コン
トローラ部を用い、装置コントローラ部からスタート信
号が送出されたタイミングで現在の処理に対するプロセ
ス状態の計算を開始し、プロセス状態が規定の状態に達
した時点で装置コントローラ部にストップ信号を送出す
ることにより、装置内の制御不可能な外乱要因による膜
厚ばらつきや、大気圧などの装置外の制御不可能な外乱
要因による膜厚ばらつきを抑制することができ、十分な
素子性能,回路特性を得ることができる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる半導体製造装置の基本
構成を示す図。
【図2】第1の実施形態におけるプロセス制御フローを
示す図。
【図3】従来の(酸化+SiN)連続成膜プロセスの概
念図。
【符号の説明】
10…マルチプロセス装置 20…コントローラ 30…プロセス制御コントローラ 41…第1の端子 42…第2の端子 43…第3の端子
フロントページの続き Fターム(参考) 4K030 BA40 CA04 DA02 HA04 HA14 JA01 JA05 JA09 JA10 LA15 5F045 AB32 AB33 BB01 BB08 GB05 GB06 GB15 HA23

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】同一チャンバ内で半導体装置の製造に関す
    る複数の処理を連続して行う処理装置本体と、この処理
    装置本体における処理の種類を選択すると共に、該処理
    装置本体に処理を開始するためのスタート信号及び処理
    を停止するためのストップ信号を与える装置コントロー
    ラ部とを備えた半導体製造装置であって、 前記処理装置本体の装置内部情報を外部に出力するため
    の第1の端子と、前記装置コントローラ部からのスター
    ト信号を外部に出力するための第2の端子と、第2の端
    子からのスタート信号を受けて前記装置内部情報を基に
    現在の処理に対するプロセス状態を計算して得られた結
    果に基づくストップ信号を前記装置コントローラ部に入
    力するための第3の端子とを設けてなり、第3の端子か
    らのストップ信号の入力により前記装置コントローラ部
    により前記処理装置本体にストップ信号を送出し、前記
    処理装置本体による現在の処理を停止して次の処理に移
    行させることを特徴とする半導体製造装置。
  2. 【請求項2】前記装置コントローラ部に外部計算機が接
    続され、この外部計算機は、第1の端子からの装置内部
    情報を基に複数の処理に対するプロセス状態を計算する
    機能を有し、第2の端子からのスタート信号によって現
    在の処理に対するプロセス状態の計算を開始し、現在の
    処理に対するプロセス状態が規定の状態に達したら第3
    の端子にストップ信号を送出するものであることを特徴
    とする請求項1記載の半導体製造装置。
  3. 【請求項3】前記外部計算機は、装置内部情報を用いて
    何れのプロセス状態を計算すればよいかを判定する機能
    を有することを特徴とする請求項2記載の半導体製造装
    置。
  4. 【請求項4】前記外部計算機は、装置内部情報と共に装
    置外部情報を取り込み、これらの各情報を用いてプロセ
    ス状態を計算することを特徴とする請求項2記載の半導
    体製造装置。
  5. 【請求項5】同一チャンバ内で半導体装置の製造に関す
    る複数の処理を連続して行う処理装置本体と、 この処理装置本体における処理の種類を選択すると共
    に、該処理装置本体に処理を開始するためのスタート信
    号及び処理を停止するためのストップ信号を与える装置
    コントローラ部と、 前記処理装置本体の装置内部情報を基に複数の処理に対
    するプロセス状態を計算する機能を有し、前記装置コン
    トローラ部からスタート信号が送出されたタイミングで
    現在の処理に対するプロセス状態の計算を開始し、プロ
    セス状態が規定の状態に達した時点で前記装置コントロ
    ーラ部にストップ信号を送出するプロセス制御コントロ
    ーラ部と、 を備えた半導体製造装置であって、 前記装置コントローラ部は、前記プロセス制御コントロ
    ーラ部からストップ信号が入力されると前記処理装置本
    体にストップ信号を送出し、該処理装置本体による現在
    の処理を停止して次の処理に移行させるものであること
    を特徴とする半導体製造装置。
  6. 【請求項6】前記処理装置本体は、加熱機構を有するも
    のであることを特徴とする請求項1又は5に記載の半導
    体製造装置。
  7. 【請求項7】前記プロセス制御コントローラ部は、装置
    内部情報を用いて何れのプロセス状態を計算すればよい
    かを判定する機能を有することを特徴とする請求項5記
    載の半導体製造装置。
  8. 【請求項8】前記プロセス制御コントローラ部は、装置
    内部情報と共に装置外部情報を取り込み、これらの各情
    報を用いてプロセス状態を計算することを特徴とする請
    求項5記載の半導体製造装置。
  9. 【請求項9】同一チャンバ内で半導体装置の製造に関す
    る複数の処理を連続して行う処理装置本体と、この処理
    装置本体における処理の種類を選択すると共に、処理の
    開始及び停止を制御する装置コントローラ部と、前記処
    理装置本体の装置内部情報を基に複数の処理に対するプ
    ロセス状態を計算する機能を有するプロセス制御コント
    ローラ部とを備えた半導体製造装置を用い、被処理基板
    に対して所定の処理を施す半導体装置の製造方法であっ
    て、 前記処理装置本体に被処理基板をセットした状態で、前
    記装置コントローラ部により所定の処理を開始させると
    共に、前記プロセス制御コントローラ部により現在の処
    理に対するプロセス状態の計算を開始し、この計算結果
    でプロセス状態が規定の状態に達したと判定されたら、
    前記装置コントローラ部により現在の処理を停止させ
    て、次の処理に移行させることを特徴とする半導体装置
    の製造方法。
JP2001313918A 2001-10-11 2001-10-11 半導体製造装置と半導体装置の製造方法 Expired - Fee Related JP4068327B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001313918A JP4068327B2 (ja) 2001-10-11 2001-10-11 半導体製造装置と半導体装置の製造方法
KR10-2003-7008800A KR100529664B1 (ko) 2001-10-11 2002-10-08 반도체 제조 장치와 반도체 장치의 제조 방법
CNB028033841A CN1271679C (zh) 2001-10-11 2002-10-08 半导体制造装置以及半导体器件制造方法
EP02779906A EP1437763A4 (en) 2001-10-11 2002-10-08 SEMICONDUCTOR MANUFACTURING DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
PCT/JP2002/010436 WO2003034474A1 (fr) 2001-10-11 2002-10-08 Appareil de fabrication d'un semi-conducteur et procede de fabrication d'un dispositif semi-conducteur
TW91123440A TW574725B (en) 2001-10-11 2002-10-11 Semiconductor manufacturing device and method for manufacturing a semiconductor
US10/457,353 US7082346B2 (en) 2001-10-11 2003-06-10 Semiconductor manufacturing apparatus and semiconductor device manufacturing method
US11/444,454 US20060217830A1 (en) 2001-10-11 2006-06-01 Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313918A JP4068327B2 (ja) 2001-10-11 2001-10-11 半導体製造装置と半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003124084A true JP2003124084A (ja) 2003-04-25
JP2003124084A5 JP2003124084A5 (ja) 2004-12-16
JP4068327B2 JP4068327B2 (ja) 2008-03-26

Family

ID=19132313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313918A Expired - Fee Related JP4068327B2 (ja) 2001-10-11 2001-10-11 半導体製造装置と半導体装置の製造方法

Country Status (7)

Country Link
US (2) US7082346B2 (ja)
EP (1) EP1437763A4 (ja)
JP (1) JP4068327B2 (ja)
KR (1) KR100529664B1 (ja)
CN (1) CN1271679C (ja)
TW (1) TW574725B (ja)
WO (1) WO2003034474A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018166192A (ja) * 2017-03-28 2018-10-25 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008899B2 (ja) * 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
JP4880889B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
US7279421B2 (en) * 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
KR101920870B1 (ko) * 2017-09-15 2018-11-21 한국과학기술연구원 박막의 전기광학적 특성 비접촉식 측정 시스템 및 방법
US11894220B2 (en) 2019-07-17 2024-02-06 Applied Materials, Inc. Method and apparatus for controlling a processing reactor
KR20220141133A (ko) 2021-04-12 2022-10-19 주식회사 번영중공업 풍력발전기 날개의 저항 시험용 알루미늄 선박

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182217A (ja) * 1982-04-19 1983-10-25 Oki Electric Ind Co Ltd 薄膜形成方法
JP2634595B2 (ja) * 1987-06-22 1997-07-30 株式会社日立製作所 半導体製造装置
US4900591A (en) * 1988-01-20 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the deposition of high quality silicon dioxide at low temperature
US5146869A (en) * 1990-06-11 1992-09-15 National Semiconductor Corporation Tube and injector for preheating gases in a chemical vapor deposition reactor
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
US5062446A (en) * 1991-01-07 1991-11-05 Sematech, Inc. Intelligent mass flow controller
JPH0855145A (ja) 1994-08-08 1996-02-27 Fujitsu Ltd 半導体プロセスシミュレーション方法及びそのための装置
JPH08172084A (ja) * 1994-12-19 1996-07-02 Kokusai Electric Co Ltd 半導体成膜方法及びその装置
JPH0917705A (ja) * 1995-06-28 1997-01-17 Tokyo Electron Ltd 連続熱処理方法
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
JP3768575B2 (ja) * 1995-11-28 2006-04-19 アプライド マテリアルズ インコーポレイテッド Cvd装置及びチャンバ内のクリーニングの方法
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6240330B1 (en) 1997-05-28 2001-05-29 International Business Machines Corporation Method for feedforward corrections for off-specification conditions
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
JPH11288856A (ja) 1998-04-06 1999-10-19 Sony Corp 半導体シミュレーション方法
US6137112A (en) * 1998-09-10 2000-10-24 Eaton Corporation Time of flight energy measurement apparatus for an ion beam implanter
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2002057149A (ja) * 2000-08-08 2002-02-22 Tokyo Electron Ltd 処理装置及びそのクリーニング方法
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US6772034B1 (en) * 2001-07-12 2004-08-03 Advanced Micro Devices, Inc. System and software for data distribution in semiconductor manufacturing and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018166192A (ja) * 2017-03-28 2018-10-25 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム

Also Published As

Publication number Publication date
US20060217830A1 (en) 2006-09-28
US20040044419A1 (en) 2004-03-04
KR100529664B1 (ko) 2005-11-21
CN1271679C (zh) 2006-08-23
CN1537322A (zh) 2004-10-13
US7082346B2 (en) 2006-07-25
TW574725B (en) 2004-02-01
KR20040019270A (ko) 2004-03-05
EP1437763A1 (en) 2004-07-14
JP4068327B2 (ja) 2008-03-26
EP1437763A4 (en) 2009-01-28
WO2003034474A1 (fr) 2003-04-24

Similar Documents

Publication Publication Date Title
US20060217830A1 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
KR100960428B1 (ko) 복수의 전력 사용계의 동작 제어 장치, 동작 제어 방법 및 그 프로그램을 기억하는 기억 매체
US7195930B2 (en) Cleaning method for use in an apparatus for manufacturing a semiconductor device
JPH10326731A (ja) 全プロセス集積化用プロセスレシピと調整レシピのチャンバ間同期化
JP3993396B2 (ja) 半導体装置の製造方法
JPH09143722A (ja) 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
JP3836696B2 (ja) 半導体製造システムおよび半導体装置の製造方法
KR100636486B1 (ko) 반도체 장치의 게이트 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP2004503104A (ja) トランジスタのゲート電極のストリップ後の臨界寸法のばらつきを減少させるためのストリップ時間のフィードバック制御
US6867054B2 (en) Method of manufacturing a semiconductor device
EP0692819A2 (en) Method of manufacturing a semiconductor device including pre-oxidation process
US20090061544A1 (en) Trajectory based control of plasma processing
JPH09186151A (ja) 半導体素子の酸化装置及びこれを用いた酸化膜形成方法
JP2000269190A (ja) 半導体装置の製造方法
JPH11286782A (ja) 基板処理装置
JPH03228347A (ja) 半導体素子内部応力制御方式
JP2000144453A (ja) エッチングシステム及びエッチング方法
JPH11186249A (ja) 半導体プロセス制御装置及び制御方法
JP2009164359A (ja) 半導体製造システム及び半導体装置の製造方法
JP2002313728A (ja) 成膜方法及び成膜装置
KR19980067203A (ko) 반도체 장치의 스페이서 형성방법
Cameron et al. CONTROL OF OXIDE GROWTH BY REAL-TIME SIMULATION
JPS60138908A (ja) 減圧cvd装置
JP2008016501A (ja) 熱処理装置
JP2000208478A (ja) 処理装置及び処理方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees