TW552705B - Flash EEPROM cell and method of manufacturing the same - Google Patents

Description

552705 經濟部智慧財產局員工消費合作社印製 Α7 五、發明說明（/ ) 發明之背景： 發明之技術領域： 本發明係提供-種快閃記憶體細胞單元之製造方法。更 特別地疋柄明係有關於—種快閃eepr〇m的記憶胞，其 中具有相異尺寸的二個浮置閘極可使用-個硬式遮罩層而僅 被形成於-多層記憶胞中的_個單—記憶胞上，其可避免穿 随氧化物膜品質降低，並增加轉合比例；以及有關於其製造 之方法。 習知先前技藝之說明： 前㈣EEPRQM賴化的最大麵在於每單位 訊息的成本太高。鑑於此，更高聚集度的記憶胞係為所需， 因此各製造商t盡力開發其，而，級EEpRQM的結構較 DRAM (動態隨機存取記憶體）為複雜，所以存在有的一個 問題為EEPROM的聚集度難以被增加。 傳統的快閃EEPROM記憶胞係依據電子是否被充電於 該浮置閘極，而僅具有二個狀態（僅儲存二元訊息）。因此， 其具有的一個缺點為該晶片的尺寸係基於大型記憶胞陣列結 構中之母個β己憶胞的每個位元而被增加。 另一方面，由於多層記憶胞具有四個狀態，所以其可儲 存訊息於一個單元，而非儲存其於二個單元。因此，其可在 相同的面積儲存更多的訊息。然而，在多層記憶胞中，由於 二個浮置閘極必須被形成在一個單元，所以必須進行許多製 程以製造其。再者，由於形成該穿隧氧化物膜必須在二個步 _________ 2 本紐尺國國家標準（cns)a4規格（21〇 χ 297公^ +— I I n n n· n n n n ϋ —i n I n n n ϋ n ,n l 一-0, » n n ϋ ϋ i I n I (請先閱讀背面之注意事項再填寫本頁) 552705 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（J ) 驟中被進行’所以其難以確保該穿隧氧化物膜的品質，以及 在使用多晶⑦間隔物的狀況巾，難以確保在多㈣間隔物下 方的該穿隧氧化物膜品質。 發明之概要說明： 因此，本發明之主要目的在於提供一種快閃EEpR〇M的 $己憶胞’其巾具有相異尺寸的二個浮置閘極可㈣一個硬式 遮罩層而僅被形成於一多層記憶胞中的一個單一記憶胞上， 其可避免穿隧氧化物膜品質降低，並增加_合比例；以及有 關於製造其之方法。 為了達成上述目的’根據本發明之一種快閃EEpR〇M記 憶胞的特徵在於其包含有第__與第二浮置閘極，其具有不同 的尺寸並被隔離為二個部分，且被形成以_親氧化物膜而 與一半導體基板電隔離；控制閘極，其被形成以一介電膜而 與該第-與第二浮置閘極電隔離；沒極接面，其被形成在該 弟一子置閘極側的該半導體基板上；以及源極接面，其被形 成在該第二浮置閘極:側的半導體基板上。 再者’為達成上述目的，根據本發明之製造 卿職！記_龄法其概在霜包含的倾有依序形 成-個穿晚化物膜…細於浮置閘極的多㈣層以及一 個硬式遮罩層於一半導體基板上；刻晝該硬式遮罩層並接著 形成-個硬式遮罩層間隔物於該經刻晝之硬式遮罩層的姓刻 用該經刻畫硬式遮罩層與該硬式遮罩層間隔物作 為則遮罩的侧製程，該被暴露出之用於浮置閘極的多晶 ----------------裝---------訂------J---線 (請先閲讀背面之注意事項再填寫本頁)

‘紙張尺度關Si"_A4規格(210 x 297公F A7 A7 以及一個控制閘極；以及藉 個汲極接面與一 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 矽層部分被移除，而 以及-個第二_ 為—個部分的-個第-圖案 間隔物移除，p介式麵層與該硬式遮罩雇 積於該整個結構上，置閘極的多晶石夕層被沈 浮置閑極、—個第 讀贿職程形成-個第一 不一子罝閘極，以及一伯 由記憶胞源極/汲_子植人製程而形成 個源極接面。 成 圖式之簡要說明： ^ Θ之上述特性及其他特徵將配合下舰圖作-詳細 說明，其中： 第1Α至1D圖係為用於說明根據本發明之一種 體細胞單元之製造枝的勤圖。 匕 圖號說明： 11〜半導體基板 13〜浮置閘極 13a〜第一圖案 13b〜第二圖案 130a〜第一浮置閘極 130b〜第二浮置閘極 15〜硬式遮罩層間隔物 17〜浮置閘極 18a〜>及極接面 12〜穿隧氧化物膜 14〜硬式遮罩層 16〜介電膜 本紙張尺度適用中國國家標準（CNS)A4 ^l2l〇x 297 ^t 552705 A7 B7 五、發明說明（ 18b〜源極接面 21〜光阻圖案 較佳實施例之詳細說明： 本發明將藉由參考關的較佳實施例予以詳細地說明， 其中相似的參考數字被使用於代表相同或相似的組件。 第匕至1D圖係為用於說明根據本發明之一種快閃記憶 體細胞單元之製造方法的剖面圖。 訂 現在參考第1A圖，—個場氧化_ (未絲於圖中） 被形成，且-個穿隨氧化物膜12被形成於—半導體基板u (一個主動區及—個場區域被定義於其t)上。其次，-用 於浮置閘極13❹秘層被形成於該穿_化物膜12上。 其’人’-個硬式遮罩層14被形成於該用於浮置閑極G的多 晶石夕層上。其次，藉由使於該浮置閘極之遮罩的曝光與 顯影製程，則一個光阻圖案21被形成於該硬式遮罩Μ上。 線 以上’違牙隧氧化物膜12係以5〇至15〇埃的厚度被形 成，而用於浮置閘極的多晶矽層13係以3〇〇至2〇〇〇埃的厚 度被形成。該硬式遮罩層14係以厚度為2〇〇至2〇〇〇埃的氮 化物氮氧化物及氧化物等所形成，其在多晶石夕層姓刻時具 有高度選擇性。光阻圖案21係以可為曝光製程所形成之最小 特徵尺寸而被形成，以降低其晶片尺寸。 多考第1B圖，5亥遮罩層14係藉由使用該光阻圖案21 作為蝕刻遮罩的兹刻製程而被刻畫。在該光阻圖案21被移除 後’一個硬式遮罩層間隔物15被形成於該經刻晝之硬式遮罩 L本紙張尺度適用中國國家標準（CNS)A4規格㈣χ 297公爱） 552705 經濟部智慧財產局員工消費合作社印製 A7 發明說明（/ ) 層14的韻刻面。 而以式遮罩層_物15_毯覆_製裎， 而=厚至2_埃的氮化物、氮氧化物及氧化物等所 2門口^晶韻姓刻時具有高度選擇性。由於該硬式遮 ^曰間^物15的形成，則較可轉賴程所形成的最小尺寸 J的間k物尺寸可被獲得’目而增加降u尺寸的效應。 ;現在參考第1C圖，藉由使用該經刻晝硬式遮罩層^ 該硬式鱗層間隔物15作為钕刻遮軍的_製程，該被暴露 出^用於十置縣13料晶销部分被移除，而形成被隔離 為二個部分的一個第一圖案仏以及一個第二圖案说。其 次’進於將為侧製程所鶴的鱗_化無u料 回復的退火製程。 參考第ID®，該經刻畫硬式遮罩層M與該硬式遮罩層 間隔物15被移除，且一介電膜16與一用於浮置閘極17的多 晶矽層被沈積於該整個結構（包含被隔離為二個部分的一個 第一圖案13a以及一個第二圖案13b)上。其次，使用該控 制閘極作為遮罩的自行對齊蝕刻製程被使用而除去該用於該 用於浮置閘極17的多晶矽層與該用於浮置閘極13的多晶矽 層，以將該被隔離為二個部分的該第一圖案13a與該第二圖 案13b蝕刻，因而形成一個第一浮置閘極13〇& (由部分的該 第一圖案13a所組成）、一個第二浮置閘極13〇b (由部分的 該第二圖案13b所組成），以及位於該浮置閘極130a與130b 上的一個控制閘極17。其次，一個汲極接面i8a與一個源極 接面18b係以記憶胞源極/汲極離子植入製程而被形成。 _本纸張尺度適用中國國家標準（(5^i)A4規格（21() x 297公董 „ ^ Μ-------------I I---^ (請先閱讀背面之注意事項再填寫本頁) 552705

經濟部智慧財產局員工消費合作社印製 、，以上該，丨電膜6係由氧化物與氮化物的結合所組成， 並具有100至300埃的厚度。該用於浮置問極口的多晶石夕層 係以300至2000埃的厚度被形成。—多晶金屬石夕化物層可被 形成以取代於浮置_ 17料砂層。該第—浮置間極 130a與第二浮置閘極丨鳥具有不同的尺寸，其中該第一浮 置閘極130a對該第二浮置閘極13〇b的尺寸比例為ι/3至】。 献極接面18a_成在絲—浮賴極腿觸半導體基 板11上’而該源極接® 18b被形成在該第二浮置問極腿 側的半導體基板11上。 同柃，可加入其他的製程，藉此該經刻晝硬式遮罩層14 與該硬式遮罩層間隔物15被移除，且與半導體基板u具有 不同極性的摻貪係以1E14至7E16 ions/cm2的劑量被離子植 入0 在以上述製程所形成之本發明的快閃EEPROM記憶胞 中’該被隔離之不同尺寸的第一與第二浮置閘極13加與l3〇b 被形成以該穿隧氧化物膜12而與該半導體基板u電隔離， 該控制閘極17被形成以該介電膜16而與該第一與第二浮置 閘極130a與130b電隔離，該汲極接面18a被安置在該第一 浮置閘極130a侧，而該源極接面18b被安置在該第二浮置閘 極130b側。 在以本發明之一實施例所製造的的快閃EEPR0M記憶 胞中，所進行的該抹除作業係基於穿隧方法由浮置爛極至接 面或通道區域放電，而程式化作業並不具有明顯的熱載體接 面問題。 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I J I I I · I I------^--------- (請先閱讀背面之注意事項再填寫本頁) 552705 A7 ___B7____ 五、發明說明（/ ) 如上所述，使用本發明之多層記憶胞的快閃EEPROM記 憶胞基於晶片尺寸縮減的效應，可增加晶圓的生產力（因為 其允許一個位元的資料記憶位於一個記憶胞上）；可確保該穿 隧氧化物膜品質（因為其可僅形成該多層記憶胞中最重要的 浮置閘極）；以及基於在程式化及抹除時的速度及一致性而可 增加產能（因為該控制閘極與浮置閘極之間的耦合比例被增 加到該硬式遮罩層間隔物的程度）。 以上所述僅為本發明之較佳實施例而已，並非用以限定 本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神 下所完成之等效改變或修飾，均應包含在下述之申請專利# 圍内。 叫 範 ---Μ--.------------------^---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 適 度 尺 張 紙 i本 釐 公 97 2 X 一10 1(2 一袼一钱 N (C 準 標 家

Claims (1)

1. 552705 經濟部智慧財產局員工消費合作社印製 3· A8 B8 C8 D8 六、申請專利範圍 h —種快閃酿QM記憶胞之製造方法，其包含下列步驟： 曰依序械-個穿晚化物膜、—細於浮置閘極的多 日日石夕層以及一個硬式遮罩層於—半導體基板上； =晝該硬式遮罩層並接著形成—個硬式遮罩層間隔 物於该經難之硬式麟層_刻面； 偏^由使贱闕晝硬式遮罩層與該硬式遮罩層間隔 乍為_遮罩_職程，該被暴露出之驗浮置閉極 #夕曰曰夕層心被移除’而形成被隔離為二個部分的一個 弟一圖案以及一個第二圖案； 將該經刻晝硬式遮罩層與該硬式遮罩層間隔物移 二’且—介電膜與-用於浮置閘極的多㈣層被沈積於該 正個結構上’因而以自行對齊餘刻製程形成-個第-浮置 問極二一個第二浮置閘極，以及-個控制閘極；以及 藉由記憶胞源極/汲極離子植入製程而形成一個汲極 接面與一個源極接面。 2.如申請專利範圍第1項所述之快閃EEPROM記憶胞之製 造方法，其中該穿隨氧化物膜係以50至150埃的厚度被 ^/成，而顧於浮置閘極的多晶石夕層係以3〇〇至埃 的厚度被形成。 、 如申請專利範圍第1項所述之快閃EEpR〇M記憶胞之紫 造方法，其中該硬式遮罩層係以厚度為2〇〇至·埃的、 氮化物、氮氧化物及氧化物其中一種所形成，其在多晶石夕 層蝕刻時具有高度選擇性。 ---—.--------^--------^---------^ (請先閲讀背面之注意事項再填寫本頁) 552705 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 4·如申明專利範圍第1項所述之快閃EEpR〇M記憶胞之製 這方法其中该用於硬式遮罩層的間隔物係以厚度為2⑽ 至200+0埃的氮化物、氮氧化物及氧化物其中一種所形成， 並接著進行毯覆式侧製程，其在多晶石夕層侧時具有高 度選擇性。 5·如申請專利範圍第！項所述之快閃EEpR〇M記憶胞之製 造方法，其中在該第以及第二圖案形成後，進行用 於將為侧製程所損傷的該穿_化物膜部分回復的退 火製程。 6·如申凊專利範圍第！項所述之快閃ee觸Μ記憶胞之製 造方法，其中該介電膜係、由氧化物與氮化物的結合所組 成，並具有100至300埃的厚度。 7·如申請專利範圍第1項所述之快閃EEPR0M記憶胞之製 k方法，其巾顧於控綱極的乡晶糾似·至細0 埃的厚度被形成。 8.如申請專利範圍第i項所述之快閃删舰記憶胞之製 造方法，其中該第-浮置閘極與該第二浮置問極具有不同 的尺寸。 9·如申請專利範圍第i項所述之快閃删刪記憶胞之製 造方法，其中該第-浮置閘極對該第二浮置閉極的尺寸比 例為1/3至1〇 10·如申請專利範圍第i項所述之快閃EEPR〇M記憶胞之製 造方法，其中該汲極接面被形成在該第-浮置閘極侧的 +導體絲上，而該源極接面被形成在該第二浮置問極 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公 — III— — — — — — — —— — — —— — — I— )5J1111111 (請先閲讀背面之注意事項再填寫本頁)

   552705 六、申請專利範圍 側的半導體基板上。 U·如申請專利範圍第1項所述之快閃EEPROM記憶胞之掣 造方法，其中在該經刻晝硬式遮罩層與該硬式遮罩層間 隔物被移除後，與該半導體基板具有不同極性的摻質係 以1Ε14至7Ε16 ions/cm2的劑量被離子植入。 -I I I I I ϋ 1_» ϋ n i_i _ϋ I a n II ϋ ϋ n n n >一口” 1 I i n 1 ϋ ϋ I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）