TW550585B - Semiconductor device having chip selection circuit and method of generating chip selection signal - Google Patents

Description

550585 A7

1.發明領域 个賢明係關於 關於具有晶片選擇電路 擇信號的方法。 體記憶體裝置，更特定而言，係 半導體記憶體裝置和產生晶片選 2·相關技藝說明 俨轉如夕冑體裝置常用之各式電子系統，其須要許多的記 /裝置以處理大量的資料。一般而言，會將數十至數百 、勺"己〖思m裝置安裝在一個系統中。因此，在系統中所 產生足故障諸般原因中，因記憶體裝置造成的故障已增 加。 作、:而☆"在一個具有許多記憶體裝置的系統中偵測並修 ^由己U敝裝置所造成而產生的故障並不容易。即使能偵 測到記憶體裝置造成的故障，亦必須將此系統停止作業^ 進行故障的排除。 發明概要 . 為解夬上述問題，本發明第一個目的為提供一種半導體 記憶體裝Λ，其具有之電路模式能讓使用者自具有多個記 憶體裝置I系統選出之特殊故障記憶體裝置的故障原因能 分析並執行故障的排除。 本發明弟二個目的為提供產生晶片選擇信號的方法，其 讓使用者自具有多個記憶體裝置的系統選出之故障記憶體 裝置的故障原因能分析並執行故障的排除。 因此，為達成第-個㈣，故提供_種具有多個資料輸 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公爱) 550585 - A7 ___— ___B7 五、發明説明（2 ) 入缓衝電路的半導體記憶體裳置，此半導體記憶體裝置包 ° 私式旦錄斋，用於啟動輸出訊號以回應來自外界的 定址及心7輸入，一輸入緩衝控制電路，用於啟動多個資 料輸入緩衝電路以回應該程式登錄器的輸出訊號；及 日日片選擇私路，當多個資料輸入緩衝電路的至少一個 輸出訊號是在第一邏輯狀態下時用於啟動預定電路。此預 定私路為故障偵測及修復電路，諸如修復電路或測時縮短 電路。輸入緩衝控制電路係回應控制訊號而啟動多個資料 輸入緩衝電路，半導體記憶體裝置於正常的操作狀態下， 戎控制汛唬係通知半導體記憶體裝置的正常操作部分。輸 入k衝控制電路包含一 N0R閘用於接受程式登錄器的輸出 訊號，而控制訊號係用於通知半導體記憶體裝置是正常的 扭作，產生輸出訊號，並將輸出訊號及控制訊號外加至多 個資料輸入緩衝電路。晶片選擇電路包含一N〇R閘用於接受 多個資料輸入緩衝電路的輸出訊號，產生輸出訊號，並將 輸出訊號外加至預定電路。 為達到第二個目的，故提供一種產生晶片選擇訊號的方 法，以啟動具有多個資料輸入緩衝電路的半導體記憶體裝 置的預定電路。此方法中，其產生第一控制訊號以回應來 自該半導體記憶體裝置外界的定址及指令輸入。用於啟動 多個資料輸入緩衝電路的第二控制訊號是為了回應第一控 制訊號而產生。當多個資料輸入緩衝電路的至少一個輸出 訊號是在第一邏輯狀態下時，用於啟動預定電路的晶片選 擇訊號被產生。違預定電路是—種諸如修復電路或測時縮 -5- 本纸蒗尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 550585 A7 B7 五、發明説明（3 ) 短電路之故障偵測及修復電路。 邏_#簡單說明 參考附圖及經由詳述其較佳具體實施例，本發明以上目 的及優點將更明顯，其中： 圖1為根據本發明之一具體實施例之半導體記憶體裝置 具體實施例方塊圖； 圖2為輸入緩衝控制電路之電路圖具體實施例。 圖3為晶片選擇電路之電路圖具體實施例。 圖4為一系統之具體實施例圖，其具有根據本發明之半 導體記憶體裝置。 圖5為一根據本發明之半導體記憶體裝置之操作具體實 施例時間圖。 、 發明詳細說明 為對本發明優點及其操作及經本發明之作業達成的目 標獲致充分理解，須參考附圖以圖解說明本發明之較佳具 體實施例反附圖所載内容。 於本文後，將參考附圖詳述本發明具體實施例。圖中類 似參考數字意指相同數目。 圖1為根據本發明具體實施例之半導體記憶體裝置方塊 圖。參考圖1，該半導體記憶體裝置包括定址登綠器丨丨，時 間登錄器12，程式登錄器13，輸入緩衝控制電路14，多個 貝料輸入緩衝電路15一〇至15_11，晶片選擇電路16，及故障 偵測及修復電路17。 定址登綠器11自外界接受定址Add輸入並隨後將此定址 冬 本紙張尺度適用中國國家標準(CNS) A4^(2i〇 χ撕公爱)

裝 訂

線 550585 五 A7 B7 、發明説明（4 ) ADD輸出至程式登錄器13。時間登錄器12自外界接受指令 CM輸入並隨後將此指令CMD輸出至程式登錄器1 3。 程式登錄器13係回應來自定址登錄器u的定址ADD輸出 及來自時間登錄器12的指令CMD輸出而啟動輸出訊號MRSi 。可將一般用在半導體記憶體裝置中的模式登錄器用於程 式登錄器1 3。 •輸入緩衝控制電路14係回應程式登錄器13的輸出訊號 MRSi而啟動輸出訊號如忖-〇11並隨後將輸出訊號仙以一〇11傳 遞土各貝料輸入緩衝電路1 5_〇至15—η。當經由啟動之資料 輸入緩衝電路15一〇至15一η自外界輸入的資料DATA—〇至 DATA一η的其中至少一個是在第一邏輯狀態下時，也就是說 資料輸入緩衝電路15-0至15 一η之輸出訊號〇utput — 〇至 Outpiit-n的其中至少一個是在第一邏輯狀態下時，則晶片 選擇電路1 6啟動晶片選擇訊號CMSS使故障偵測及修復電路 17啟動。 故障偵測及修復電路17可為修復電路，測時縮短電路， 或用於偵測或修復半導體記憶體裝置各式特徵的電路。 為能啟動資料輸入緩衝電路丨5—〇至丨5—n以回應控制訊 唬NORM，故輸入緩衝控制電路η將輸出訊號Buff—〇n啟動， 該控制訊號NORM係通知半導體記憶體裝置的正常1桑作部分 ，該半導體記憶體裝置是在正常的操作狀態下。 圖2為圖1中所π輸入緩衝控制電路具體實施例之電路 圖。參考圖2’輸入緩衝控制電路14包括Ν〇Ι^32ι。此n〇r 閘21係回應程式登錄器13的輸出訊號MRS丨產生一輸出訊號 本紙張尺度適用中國國家摞準(CNS) A4規格(21〇χ297公爱)

550585 A7 B7 五、發明説明（5 )

Buff-〇n’而控制訊號N〇RM係通知半導體記憶體裝置為正常 操作。右將程式登錄器13的輸出訊號MRSi及控制訊號NORM 任-個設定至第一邏輯狀態，也就是”高，，，輸出訊號 Buff-〇n设定至第二邏輯狀態，也就是”低”，可因此啟動圖 1所示之資料輸入緩衝電路15_0至15_n。 圖3為圖1中所示晶片選擇電路具體實施例之電路圖。參 考圖3 ’晶片選擇電路16包含31及反相器33，其組合 完成了 0R閘的操作。N〇r閘3 1接收圖1中所示資料輸入緩衝 電路15-0至15-n的輸出訊號Output一0至Output—η。而反相 器33使來自N0R閘31的訊號輸出反轉至晶片選擇訊號 CMSS。 因此’若輸入緩衝電路15-0至15_n的輸出訊號Output—0 至Output 一η的其中至少一個是在第一邏輯狀態下，也就是 π高π時’晶片選擇訊號CMSS是設定在邏輯”高，，時，則能將 圖1中所示之故障偵測及修復電路丨7啟動。 圖4為根據本發明如圖1所示具有半導體記憶體裝置之 系統圖。參考圖4，多個記憶體裝置4〇-1至40-n共用一條定 址匯流線5 0-1以傳遞定址ADD及指令匯流線50-2以傳遞指 令CMD。用於傳遞資料j)ata一〇至Data__3n + 2的資料匯流線 50-3至50-η係指定給各記憶體裝置40-丨至40-η。也就是說 第-記憶體裝置40-1是指定給資料匯流線5〇-3以傳遞資料 Data-Ο至Data一η，第二記憶體裝置40-2係指定給資料匯流 線50-4以傳遞資料Data-n+1至Data一 2η + 1 ,而第以固記憶體 裝置40-η係指定給資料匯流線50-η以傳遞資料Data 2η + 2 -8- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公爱) 550585 A7 _________B7____ 五、發明説明（6 ) 至Data_3n + 2 〇 圖5為根據本發明如圖4所示半導體記憶體裝置操作具 體實施例之時間圖。於本文後根據本發明如圖1所示之半導 體記憶體裝置操作和產生晶片選擇訊號的方法，將參考圖4 所示系統及圖5所示時間圖來說明。 假設故障是產生在圖4所示系統中的第一記憶體裝置 40-1内。若用於第一記憶體裝置40-1的定址ADD經由定址匯 流線5 0-1及指令CMD被輸入至第一記憶體裝置40_1内，以使 第-記憶體裝置40-1中的程式登錄器13能設定經由指令匯 流線50-2輸入至第一記憶體裝置内時，於第一記憶體裝置 40-1中的程式登錄器13的輸出訊號MRSi則被啟動至邏輯 ”高"。因此，輸入緩衝控制電路14的輸出訊號Buff_on被啟 動至邏輯''低π，以使所有的資料輸入緩衝電路15_〇至丨5_n 啟動。於此處若資料Data一 0至Data—η其中至少一個是在邏 輯’’高π時（也就是資料輸入緩衝電路15__0至15—η的輸出訊 號Output—0至Output一η其中至少一個是在邏輯”高”），該等 資料經由資料匯流線50-3輸入至第一記憶體裝置4〇-1中， 則晶片選擇訊號CMSS被啟動至邏輯”高，，。當第一記憶體裝 置40-1的晶片選擇訊號CMSS被啟動至邏輯，，高，，時，則故障 偵測及修復電路17被啟動。因此，系統使用者可將具有缺 陷之第一記憶體裝置40-1中的故障偵測及修復電路丨7啟動 以分析其故障原因並作故障排除。如上所述，根據本發明 之半導體記憶體裝置和產生晶片選擇訊號的方法中，系統 使用者能自具有許多記憶體裝置的系統中僅選择故障的記 冬 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) ---- 550585 A7 B7 五 發明説明（7 ) 憶體裝置以分析故障原因並作故障排除。 雖本發明之較佳具體實施例是經參考附圖說明，不應將 本發明範圍解釋僅限於具體實施例。具體實施例之提供係 為能使本發明對該等熟習此項技藝者做更完整之解釋。因 此，能修正所述具體實施例而未脫離本發明範圍的精神， 對普通熟習此項技藝者而言將是明顯的。因此，本發明之 技術保護範圍應決定於附帶申請專利範圍。 •10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

1. 5 8 05 5 5 A BCD 六、申請專利範圍 i.-種具有多個資料輸入緩衝電路之半導體記憶體裝置 ，該半導體記憶體裝置包括： 一程式登錄器，用於啟動一輸出訊號之，以回應來自 外界之定址及指令輸入； 一輸入緩衝控制電路，用於啟動多個資料輸入緩衝電 路，以回應程式登錄器之輸出訊號；及 一晶片選擇電路，其用於當多個資料輸入缓衝電路的 至少一個輸出訊號是在第一邏輯狀態下時啟動一預定 電路。 2·如申請專利範圍第1項之半導體記憶體裝置，其中該預 定電路為一故障偵測及修復電路。 3. 如申請專利範圍第1項之半導體記憶體裝置，其中該輸 入緩衝控制電路係啟動多個資料輸入緩衝電路以回應 指示半導體記憶體裝置正常操作的控制訊號。 4. 如申請專利範圍第1項之半導體記憶體裝置，其中該第 -邏輯狀態為邏輯π高·’。 5. 如申請專利範圍第1項之半導體記憶體裝置，其中該輸 入緩衝控制電路包括一反或（NOR)閘，用於接收程式登 錄器之輸出訊號及一指示該半導體記憶體裝置正常操 作的控亲，J訊號，以及產生一輸出訊號，並將該輸出訊號 外加至辕等多個資料輸入緩衝電路。 6·如申請車利範圍第1項之半導體記憶體裝置，其中該晶 片選擇電路包括一反或（NOR)閘，用於接受多個資料輸 入緩衝電路之輸出訊號，產生一輸出訊號，並將該輸出 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 550585 A B c D 々、申請專利範圍 訊號外加至該預定電路。 7· -種產至晶片選擇訊號之方法，該訊號用於啟動具有多 個資料緩衝電路之半導體記憶體裝置中的預定電路，該 方法包相τ : 產生一第一控制訊號，以回應來自半導體記憶體裝置 外界之定址及指令輸入； 產生一用於啟動多個資料輸入緩衝電路之第二控制 訊號，以回應第一控制訊號；以及 當多個資料輸入緩衝電路的至少一個輸出訊號是在 第一邏輯狀態下時，產生一用於啟動預定電路之晶片選 擇訊號。 8·如申請專利範圍第7項之方法，其中該預定電路是一故 障偵測及修復電路。 9·如申請專利範圍第7項之方法，其中該第一邏輯狀態為 邏輯π高”。 10. -種半導體記憶體裝置，其包括： 一產生輸出訊號之程式登錄器，以回應至少一個輸入； 一產生緩衝啟動訊號之輸入緩衝控制電路，以回應程 式登錄器之輸出訊號； 多個接受緩衝啟動訊號之資料輸入緩衝電路，該緩衝 啟動訊號係選擇至少一個資料輸入緩衝電路以產生緩 衝輸出訊號； 一晶片選擇電路，當至少一個緩衝輸出訊號是在第一 邏輯狀態下時以啟動故障偵測及修復電路。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

   A BCD 550585 六、申請專利範圍 11.如申請專利範圍第1項之半導體記憶體裝置，其中該輸 入緩衝控制電路係產生緩衝啟動訊號以回應指示半導 體記憶體裝置正常操作的控制訊號。 1 2·如申請專利範圍第1項之半導體記憶體裝置，其中該第 -邏輯狀態為邏輯”高π。 13. 如申請專利範圍第1項之半導體記憶體裝置，其中該輸 入緩衝控制電路含有一反或（N0R)閘以： 接受㊂亥輸出訊號及' 指不半導體記憶體裝置之正常 操作的控制訊號； 產生一緩衝啟動訊號；以及 施加該緩衝啟動訊號至該等多個資料輸入緩衝電路。 14. 如申請專利範圍第1項之半導體記憶體裝置，其中晶片 選擇電路含有一反或（N0R)閘以： 接受緩衝輸出訊號； 產生"一晶片選擇輸出訊號；以及 施加該晶片選擇輸出訊號至該預定電路。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)