JP4111730B2 - 半導体メモリ装置及びチップ選択信号発生方法 - Google Patents
半導体メモリ装置及びチップ選択信号発生方法 Download PDFInfo
- Publication number
- JP4111730B2 JP4111730B2 JP2002081587A JP2002081587A JP4111730B2 JP 4111730 B2 JP4111730 B2 JP 4111730B2 JP 2002081587 A JP2002081587 A JP 2002081587A JP 2002081587 A JP2002081587 A JP 2002081587A JP 4111730 B2 JP4111730 B2 JP 4111730B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- input buffer
- semiconductor memory
- data input
- buffer circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特にチップ選択回路を具備する半導体メモリ装置及びチップ選択信号発生方法に関する。
【０００２】
【従来の技術】
近来マルチメディア装置が一般化しており、大容量のデータを処理するためにマルチメディア装置のような各種電子システムは多くのメモリ装置を使用する。通常一つのシステムには数個から数万個のメモリ装置が装着されるが、これによりシステムで生じる不良原因のうちメモリ装置による不良が占める比率が増加している。
【０００３】
【発明が解決しようとする課題】
ところが、多くのメモリ装置が装着されているシステムでメモリによる不良が生じた場合、不良が生じたメモリ装置を探してこれを改善することはそんなに容易ではない。さらに、たとえ不良が生じたメモリ装置を探したとしても不良を改善させるためにはシステム全体の稼動を中止させねばならない問題がある。
【０００４】
したがって本発明は、多くのメモリ装置を装着しているシステムでシステム使用者が不良メモリ装置のような特定メモリ装置だけを選択して直接不良メモリ装置の不良原因を分析したり改善できるようにするスキームを持つ半導体メモリ装置を提供することを目的とする。
【０００５】
さらに本発明は、多くのメモリ装置を装着しているシステムでシステム使用者が不良メモリ装置のような特定メモリ装置だけを選択して直接不良メモリ装置の不良原因を分析したり改善できるようにするチップ選択信号発生方法を提供することを他の目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体メモリ装置は、半導体メモリ装置の外部から入力されるアドレスと命令の組合わせに応答して自身の出力信号を活性化させるプログラミングレジスタと、このプログラミングレジスタの出力信号の活性化に応答して複数のデータ入力バッファ回路を活性化させる入力バッファ制御回路と、前記複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、所定の回路を活性化させるチップ選択回路とを具備することを特徴とする。
【０００７】
前記所定の回路はリペア回路またはテストタイム短縮回路のような不良検証及び改善回路に該当する。前記入力バッファ制御回路は正常動作区間では前記半導体メモリ装置の正常動作を知らせる制御信号の活性化に応答して前記複数のデータ入力バッファ回路を活性化させる。
【０００８】
望ましい形態によれば、前記入力バッファ制御回路は、前記プログラミングレジスタの出力信号と前記半導体メモリ装置の正常動作を知らせる制御信号を受信し、出力信号を前記複数のデータ入力バッファ回路に印加するＮＯＲゲートを具備する。前記チップ選択回路は、前記複数のデータ入力バッファ回路の出力信号を受信し、自身の出力信号を前記所定の回路に印加するＯＲゲートを具備する。
【０００９】
本発明によるチップ選択信号発生方法は、半導体メモリ装置の外部から入力されるアドレスと命令の組合わせに応答して第１制御信号を生じさせる段階と、前記第１制御信号の活性化に応答して複数のデータ入力バッファ回路を活性化させる第２制御信号を生じさせる段階と、前記複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、所定の回路を活性化させるチップ選択信号を生じさせる段階とを具備することを特徴とする。
【００１０】
前記所定の回路はリペア回路またはテストタイム短縮回路のような不良検証及び改善回路に該当する。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００１２】
図１は本発明の一実施形態による半導体メモリ装置のブロック図である。
図１を参照すれば、本発明の一実施形態による半導体メモリ装置は、アドレスレジスタ１１、タイミングレジスタ１２、プログラミングレジスタ１３、入力バッファ制御回路１４、複数のデータ入力バッファ回路１５＿０ないし１５＿ｎ、チップ選択回路１６、及び不良検証及び改善回路１７を具備する。
【００１３】
アドレスレジスタ１１は半導体メモリ装置の外部から入力されるアドレスＡＤＤを受信し、受信されたアドレスをプログラミングレジスタ１３に出力する。タイミングレジスタ１２は半導体メモリ装置の外部から入力される命令ＣＭＤを受信し、受信された命令をプログラミングレジスタ１３に出力する。
【００１４】
プログラミングレジスタ１３はアドレスレジスタ１１から出力されるアドレスとタイミングレジスタ１２から出力される命令の組合わせに応答して自身の出力信号ＭＲＳｉを活性化させる。半導体メモリ装置で一般的に使われるモードレジスタがプログラミングレジスタ１３として利用されうる。
【００１５】
入力バッファ制御回路１４はプログラミングレジスタ１３の出力信号ＭＲＳｉの活性化に応答して自身の出力信号Ｂｕｆｆ＿ｏｎを活性化させてデータ入力バッファ回路１５＿０ないし１５＿ｎを活性化させる。チップ選択回路１６は活性化されたデータ入力バッファ回路１５＿０ないし１５＿ｎを通じて半導体メモリ装置の外部から入力されるデータＤａｔａ＿０ないしＤａｔａ＿ｎのうち少なくとも一つが第１論理状態の時、すなわち、データ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎのうち少なくとも一つが第１論理状態の時、チップ選択信号ＣＭＳＳを活性化させて不良検証及び改善回路１７を活性化させる。
【００１６】
不良検証及び改善回路１７はリペア回路またはテストタイム短縮回路でもあり、それ以外にも多様な形態の特性を検証したり改善するための回路でもありうる。
【００１７】
入力バッファ制御回路１４は半導体メモリ装置の正常動作区間では半導体メモリ装置の正常動作を知らせる制御信号ＮＯＲＭの活性化に応答して自身の出力信号Ｂｕｆｆ＿ｏｎを活性化させてデータ入力バッファ回路１５＿０ないし１５＿ｎを活性化させる。
【００１８】
図２は、図１に示した入力バッファ制御回路１４の回路図である。
図２を参照すれば、入力バッファ制御回路１４はＮＯＲゲート２１を含んで構成される。ＮＯＲゲート２１は図１に示したプログラミングレジスタ１３の出力信号ＭＲＳｉと半導体メモリ装置の正常動作を知らせる制御信号ＮＯＲＭを受信し、出力信号Ｂｕｆｆ＿ｏｎを生じる。
したがって、プログラミングレジスタ１３の出力信号ＭＲＳｉと制御信号ＮＯＲＭのうちいずれか一つが第１論理状態、すなわち、論理“ハイ”に活性化される時、出力信号Ｂｕｆｆ＿ｏｎが第２論理状態、すなわち、論理“ロー”に活性化される。出力信号Ｂｕｆｆ＿ｏｎが論理“ロー”に活性化されれば図１に示したデータ入力バッファ回路１５＿０ないし１５＿ｎが活性化される。
【００１９】
図３は、図１に示したチップ選択回路１６の回路図である。
図３を参照すれば、チップ選択回路１６はＮＯＲゲート３１及びインバータ３３を含んで構成され、したがってＯＲゲート動作を行う。ＮＯＲゲート３１は図１に示したデータ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎを受信し、インバータ３３はＮＯＲゲート３１の出力信号を反転させてチップ選択信号ＣＭＳＳを生じる。
したがって、データ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎのうち少なくとも一つが第１論理状態、すなわち、論理“ハイ”の時、チップ選択信号ＣＭＳＳが論理“ハイ”に活性化される。選択信号ＣＭＳＳが論理“ハイ”に活性化されれば図１に示した不良検証及び改善回路１７が活性化される。
【００２０】
図４は、図１に示した本発明による半導体メモリ装置を装着するシステムの例を示す図である。
図４を参照すれば、アドレスＡＤＤを伝達するアドレスバスライン５０ １及び命令ＣＭＤを伝達する命令バスライン５０ ２は多数のメモリ装置４０ １ないし４０ ｎに共有され、データＤａｔａ＿０ないしＤａｔａ＿３ｎ＋２を伝達するデータバスラインは各々のメモリ装置に独立的に割当てられる。
第１メモリ装置４０ １にはデータＤａｔａ＿０ないしＤａｔａ＿ｎを伝達するデータバスライン５０ ３が割当てられ、第２メモリ装置４０ ２にはデータＤａｔａ＿ｎ＋１ないしＤａｔａ＿２ｎ＋１を伝達するデータバスライン５０ ４が割当てられ、第ｎメモリ装置４０ ｎにはデータＤａｔａ＿２ｎ＋２ないしＤａｔａ＿３ｎ＋２を伝達するデータバスライン５０ ５が割当てられる。
【００２１】
図５は、図１に示した本発明による半導体メモリ装置の動作タイミング図である。以下、図４に示したシステムの例と図５に示したタイミング図を参照して図１に示した本発明による半導体メモリ装置の動作とチップ選択信号の発生方法をさらに説明する。
【００２２】
図４に示したシステムで第１メモリ装置４０ １に不良が生じたと仮定する。第１メモリ装置４０ １を指定するアドレスＡＤＤがアドレスバスライン５０ １を通じて第１メモリ装置４０ １に入力され、第１メモリ装置４０ １内部のプログラミングレジスタ１３をセッティングしろという命令ＣＭＤが命令バスライン５０ ２を通じて第１メモリ装置４０ １に入力されれば、第１メモリ装置４０ １内部のプログラミングレジスタ１３の出力信号ＭＲＳｉが論理“ハイ”に活性化される。
【００２３】
これにより入力バッファ制御回路１４の出力信号Ｂｕｆｆ＿ｏｎが論理“ロー”に活性化されてデータ入力バッファ回路１５＿０ないし１５＿ｎが全て活性化される。この時、データバスライン５０ ３を通じて第１メモリ装置４０ １に入力されるデータＤａｔａ＿０ないしＤａｔａ＿ｎのうち少なくとも一つが論理“ハイ”状態の時、すなわち、データ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎのうち少なくとも一つが論理“ハイ”状態の時、チップ選択信号ＣＭＳＳが論理“ハイ”に活性化される。第１メモリ装置４０ １のチップ選択信号ＣＭＳＳが論理“ハイ”に活性化されれば第１メモリ装置４０ １内部の不良検証及び改善回路１７が活性化される。
【００２４】
したがってシステム使用者は前記のような方法により不良メモリ装置の第１メモリ装置４０ １内部の不良検証及び改善回路を活性化させて直接第１メモリ装置４０ １の不良原因を分析したり改善できる。
【００２５】
以上、最適な実施の形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって当業者であればこれより多様な変形及び均等な他の実施の形態が可能であるということを理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。
【００２６】
【発明の効果】
以上のように本発明による半導体メモリ装置及びチップ選択信号発生方法は、多くのメモリ装置を装着しているシステムでシステム使用者が不良メモリ装置のような特定のメモリ装置だけを選択して直接不良メモリ装置の不良原因を分析したり、改善できるようにする長所がある。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体メモリ装置のブロック図である。
【図２】図１に示した入力バッファ制御回路の回路図である。
【図３】図１に示したチップ選択回路の回路図である。
【図４】図１に示した本発明による半導体メモリ装置を装着するシステムの例を示す図である。
【図５】図１に示した本発明による半導体メモリ装置の動作タイミング図である。
【符号の説明】
１１ アドレスレジスタ
１２ タイミングレジスタ
１３ プログラミングレジスタ
１４ 入力バッファ制御回路
１５＿０ないし１５＿ｎ データ入力バッファ回路
１６ チップ選択回路
１７ 不良検証及び改善回路
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特にチップ選択回路を具備する半導体メモリ装置及びチップ選択信号発生方法に関する。
【０００２】
【従来の技術】
近来マルチメディア装置が一般化しており、大容量のデータを処理するためにマルチメディア装置のような各種電子システムは多くのメモリ装置を使用する。通常一つのシステムには数個から数万個のメモリ装置が装着されるが、これによりシステムで生じる不良原因のうちメモリ装置による不良が占める比率が増加している。
【０００３】
【発明が解決しようとする課題】
ところが、多くのメモリ装置が装着されているシステムでメモリによる不良が生じた場合、不良が生じたメモリ装置を探してこれを改善することはそんなに容易ではない。さらに、たとえ不良が生じたメモリ装置を探したとしても不良を改善させるためにはシステム全体の稼動を中止させねばならない問題がある。
【０００４】
したがって本発明は、多くのメモリ装置を装着しているシステムでシステム使用者が不良メモリ装置のような特定メモリ装置だけを選択して直接不良メモリ装置の不良原因を分析したり改善できるようにするスキームを持つ半導体メモリ装置を提供することを目的とする。
【０００５】
さらに本発明は、多くのメモリ装置を装着しているシステムでシステム使用者が不良メモリ装置のような特定メモリ装置だけを選択して直接不良メモリ装置の不良原因を分析したり改善できるようにするチップ選択信号発生方法を提供することを他の目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体メモリ装置は、半導体メモリ装置の外部から入力されるアドレスと命令の組合わせに応答して自身の出力信号を活性化させるプログラミングレジスタと、このプログラミングレジスタの出力信号の活性化に応答して複数のデータ入力バッファ回路を活性化させる入力バッファ制御回路と、前記複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、所定の回路を活性化させるチップ選択回路とを具備することを特徴とする。
【０００７】
前記所定の回路はリペア回路またはテストタイム短縮回路のような不良検証及び改善回路に該当する。前記入力バッファ制御回路は正常動作区間では前記半導体メモリ装置の正常動作を知らせる制御信号の活性化に応答して前記複数のデータ入力バッファ回路を活性化させる。
【０００８】
望ましい形態によれば、前記入力バッファ制御回路は、前記プログラミングレジスタの出力信号と前記半導体メモリ装置の正常動作を知らせる制御信号を受信し、出力信号を前記複数のデータ入力バッファ回路に印加するＮＯＲゲートを具備する。前記チップ選択回路は、前記複数のデータ入力バッファ回路の出力信号を受信し、自身の出力信号を前記所定の回路に印加するＯＲゲートを具備する。
【０００９】
本発明によるチップ選択信号発生方法は、半導体メモリ装置の外部から入力されるアドレスと命令の組合わせに応答して第１制御信号を生じさせる段階と、前記第１制御信号の活性化に応答して複数のデータ入力バッファ回路を活性化させる第２制御信号を生じさせる段階と、前記複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、所定の回路を活性化させるチップ選択信号を生じさせる段階とを具備することを特徴とする。
【００１０】
前記所定の回路はリペア回路またはテストタイム短縮回路のような不良検証及び改善回路に該当する。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００１２】
図１は本発明の一実施形態による半導体メモリ装置のブロック図である。
図１を参照すれば、本発明の一実施形態による半導体メモリ装置は、アドレスレジスタ１１、タイミングレジスタ１２、プログラミングレジスタ１３、入力バッファ制御回路１４、複数のデータ入力バッファ回路１５＿０ないし１５＿ｎ、チップ選択回路１６、及び不良検証及び改善回路１７を具備する。
【００１３】
アドレスレジスタ１１は半導体メモリ装置の外部から入力されるアドレスＡＤＤを受信し、受信されたアドレスをプログラミングレジスタ１３に出力する。タイミングレジスタ１２は半導体メモリ装置の外部から入力される命令ＣＭＤを受信し、受信された命令をプログラミングレジスタ１３に出力する。
【００１４】
プログラミングレジスタ１３はアドレスレジスタ１１から出力されるアドレスとタイミングレジスタ１２から出力される命令の組合わせに応答して自身の出力信号ＭＲＳｉを活性化させる。半導体メモリ装置で一般的に使われるモードレジスタがプログラミングレジスタ１３として利用されうる。
【００１５】
入力バッファ制御回路１４はプログラミングレジスタ１３の出力信号ＭＲＳｉの活性化に応答して自身の出力信号Ｂｕｆｆ＿ｏｎを活性化させてデータ入力バッファ回路１５＿０ないし１５＿ｎを活性化させる。チップ選択回路１６は活性化されたデータ入力バッファ回路１５＿０ないし１５＿ｎを通じて半導体メモリ装置の外部から入力されるデータＤａｔａ＿０ないしＤａｔａ＿ｎのうち少なくとも一つが第１論理状態の時、すなわち、データ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎのうち少なくとも一つが第１論理状態の時、チップ選択信号ＣＭＳＳを活性化させて不良検証及び改善回路１７を活性化させる。
【００１６】
不良検証及び改善回路１７はリペア回路またはテストタイム短縮回路でもあり、それ以外にも多様な形態の特性を検証したり改善するための回路でもありうる。
【００１７】
入力バッファ制御回路１４は半導体メモリ装置の正常動作区間では半導体メモリ装置の正常動作を知らせる制御信号ＮＯＲＭの活性化に応答して自身の出力信号Ｂｕｆｆ＿ｏｎを活性化させてデータ入力バッファ回路１５＿０ないし１５＿ｎを活性化させる。
【００１８】
図２は、図１に示した入力バッファ制御回路１４の回路図である。
図２を参照すれば、入力バッファ制御回路１４はＮＯＲゲート２１を含んで構成される。ＮＯＲゲート２１は図１に示したプログラミングレジスタ１３の出力信号ＭＲＳｉと半導体メモリ装置の正常動作を知らせる制御信号ＮＯＲＭを受信し、出力信号Ｂｕｆｆ＿ｏｎを生じる。
したがって、プログラミングレジスタ１３の出力信号ＭＲＳｉと制御信号ＮＯＲＭのうちいずれか一つが第１論理状態、すなわち、論理“ハイ”に活性化される時、出力信号Ｂｕｆｆ＿ｏｎが第２論理状態、すなわち、論理“ロー”に活性化される。出力信号Ｂｕｆｆ＿ｏｎが論理“ロー”に活性化されれば図１に示したデータ入力バッファ回路１５＿０ないし１５＿ｎが活性化される。
【００１９】
図３は、図１に示したチップ選択回路１６の回路図である。
図３を参照すれば、チップ選択回路１６はＮＯＲゲート３１及びインバータ３３を含んで構成され、したがってＯＲゲート動作を行う。ＮＯＲゲート３１は図１に示したデータ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎを受信し、インバータ３３はＮＯＲゲート３１の出力信号を反転させてチップ選択信号ＣＭＳＳを生じる。
したがって、データ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎのうち少なくとも一つが第１論理状態、すなわち、論理“ハイ”の時、チップ選択信号ＣＭＳＳが論理“ハイ”に活性化される。選択信号ＣＭＳＳが論理“ハイ”に活性化されれば図１に示した不良検証及び改善回路１７が活性化される。
【００２０】
図４は、図１に示した本発明による半導体メモリ装置を装着するシステムの例を示す図である。
図４を参照すれば、アドレスＡＤＤを伝達するアドレスバスライン５０ １及び命令ＣＭＤを伝達する命令バスライン５０ ２は多数のメモリ装置４０ １ないし４０ ｎに共有され、データＤａｔａ＿０ないしＤａｔａ＿３ｎ＋２を伝達するデータバスラインは各々のメモリ装置に独立的に割当てられる。
第１メモリ装置４０ １にはデータＤａｔａ＿０ないしＤａｔａ＿ｎを伝達するデータバスライン５０ ３が割当てられ、第２メモリ装置４０ ２にはデータＤａｔａ＿ｎ＋１ないしＤａｔａ＿２ｎ＋１を伝達するデータバスライン５０ ４が割当てられ、第ｎメモリ装置４０ ｎにはデータＤａｔａ＿２ｎ＋２ないしＤａｔａ＿３ｎ＋２を伝達するデータバスライン５０ ５が割当てられる。
【００２１】
図５は、図１に示した本発明による半導体メモリ装置の動作タイミング図である。以下、図４に示したシステムの例と図５に示したタイミング図を参照して図１に示した本発明による半導体メモリ装置の動作とチップ選択信号の発生方法をさらに説明する。
【００２２】
図４に示したシステムで第１メモリ装置４０ １に不良が生じたと仮定する。第１メモリ装置４０ １を指定するアドレスＡＤＤがアドレスバスライン５０ １を通じて第１メモリ装置４０ １に入力され、第１メモリ装置４０ １内部のプログラミングレジスタ１３をセッティングしろという命令ＣＭＤが命令バスライン５０ ２を通じて第１メモリ装置４０ １に入力されれば、第１メモリ装置４０ １内部のプログラミングレジスタ１３の出力信号ＭＲＳｉが論理“ハイ”に活性化される。
【００２３】
これにより入力バッファ制御回路１４の出力信号Ｂｕｆｆ＿ｏｎが論理“ロー”に活性化されてデータ入力バッファ回路１５＿０ないし１５＿ｎが全て活性化される。この時、データバスライン５０ ３を通じて第１メモリ装置４０ １に入力されるデータＤａｔａ＿０ないしＤａｔａ＿ｎのうち少なくとも一つが論理“ハイ”状態の時、すなわち、データ入力バッファ回路１５＿０ないし１５＿ｎの出力信号Ｏｕｔｐｕｔ＿０ないしＯｕｔｐｕｔ＿ｎのうち少なくとも一つが論理“ハイ”状態の時、チップ選択信号ＣＭＳＳが論理“ハイ”に活性化される。第１メモリ装置４０ １のチップ選択信号ＣＭＳＳが論理“ハイ”に活性化されれば第１メモリ装置４０ １内部の不良検証及び改善回路１７が活性化される。
【００２４】
したがってシステム使用者は前記のような方法により不良メモリ装置の第１メモリ装置４０ １内部の不良検証及び改善回路を活性化させて直接第１メモリ装置４０ １の不良原因を分析したり改善できる。
【００２５】
以上、最適な実施の形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって当業者であればこれより多様な変形及び均等な他の実施の形態が可能であるということを理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。
【００２６】
【発明の効果】
以上のように本発明による半導体メモリ装置及びチップ選択信号発生方法は、多くのメモリ装置を装着しているシステムでシステム使用者が不良メモリ装置のような特定のメモリ装置だけを選択して直接不良メモリ装置の不良原因を分析したり、改善できるようにする長所がある。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体メモリ装置のブロック図である。
【図２】図１に示した入力バッファ制御回路の回路図である。
【図３】図１に示したチップ選択回路の回路図である。
【図４】図１に示した本発明による半導体メモリ装置を装着するシステムの例を示す図である。
【図５】図１に示した本発明による半導体メモリ装置の動作タイミング図である。
【符号の説明】
１１ アドレスレジスタ
１２ タイミングレジスタ
１３ プログラミングレジスタ
１４ 入力バッファ制御回路
１５＿０ないし１５＿ｎ データ入力バッファ回路
１６ チップ選択回路
１７ 不良検証及び改善回路
Claims (7)
- 複数のデータ入力バッファ回路を具備する半導体メモリ装置において、
前記半導体メモリ装置の外部から入力されるアドレスと命令の組合わせに応答して自身の出力信号を活性化させるプログラミングレジスタと、
このプログラミングレジスタの出力信号の活性化に応答して前記複数のデータ入力バッファ回路を活性化させる入力バッファ制御回路と、
活性化された前記複数のデータ入力バッファ回路に入力される複数のデータのうち少なくとも一つが活性化状態で、前記複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが活性化状態の時、不良検証及び改善回路を活性化させるチップ選択回路とを具備することを特徴とする半導体メモリ装置。 - 前記入力バッファ制御回路は前記半導体メモリ装置の正常動作区間では前記半導体メモリ装置の正常動作を知らせる制御信号の活性化に応答して前記複数のデータ入力バッファ回路を活性化させることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記活性化状態は論理“ハイ”であることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記入力バッファ制御回路は、
前記プログラミングレジスタの出力信号と前記半導体メモリ装置の正常動作を知らせる制御信号を受信し、出力信号を前記複数のデータ入力バッファ回路に印加するＮＯＲゲートを具備することを特徴とする請求項１に記載の半導体メモリ装置。 - 前記チップ選択回路は、
前記複数のデータ入力バッファ回路の出力信号を受信し、自身の出力信号を前記不良検証及び改善回路に印加するＯＲゲートを具備することを特徴とする請求項１に記載の半導体メモリ装置。 - 複数のデータ入力バッファ回路を具備する半導体メモリ装置で不良検証及び改善回路を活性化させるチップ選択信号を生じさせる方法において、
前記半導体メモリ装置の外部から入力されるアドレスと命令の組合わせに応答して第１制御信号を生じさせる段階と、
前記第１制御信号の活性化に応答して前記複数のデータ入力バッファ回路を活性化させる第２制御信号を生じさせる段階と、
前記第２制御信号により活性化された前記複数のデータ入力バッファ回路に入力される複数のデータのうち少なくとも一つが活性化状態で、前記複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが活性化状態の時、前記不良検証及び改善回路を活性化させる前記チップ選択信号を生じさせる段階とを具備することを特徴とするチップ選択信号発生方法。 - 前記活性化状態は論理“ハイ”であることを特徴とする請求項６に記載のチップ選択信号発生方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-016017 | 2001-03-27 | ||
| KR10-2001-0016017A KR100425444B1 (ko) | 2001-03-27 | 2001-03-27 | 칩 선택회로를 구비하는 반도체 메모리장치 및 칩선택신호 발생 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002373500A JP2002373500A (ja) | 2002-12-26 |
| JP4111730B2 true JP4111730B2 (ja) | 2008-07-02 |
Family
ID=19707493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002081587A Expired - Fee Related JP4111730B2 (ja) | 2001-03-27 | 2002-03-22 | 半導体メモリ装置及びチップ選択信号発生方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6643191B2 (ja) |
| JP (1) | JP4111730B2 (ja) |
| KR (1) | KR100425444B1 (ja) |
| TW (1) | TW550585B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723774B1 (ko) * | 2005-12-28 | 2007-05-30 | 주식회사 하이닉스반도체 | 소비 전력을 감소시키는 버퍼 제어 회로 및 이를 포함하는반도체 메모리 장치 |
| KR100762206B1 (ko) * | 2006-06-08 | 2007-10-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 칩 선택 신호 발생방법 |
| KR101028901B1 (ko) * | 2009-02-05 | 2011-04-12 | (주)인디링스 | 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 |
| KR20110119087A (ko) | 2010-04-26 | 2011-11-02 | 삼성전자주식회사 | 스택형 반도체 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384745A (en) * | 1992-04-27 | 1995-01-24 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
| JP3774500B2 (ja) * | 1995-05-12 | 2006-05-17 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JPH0991998A (ja) * | 1995-09-20 | 1997-04-04 | Nittetsu Semiconductor Kk | 半導体記憶装置 |
| JPH09128998A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | テスト回路 |
| JP3893167B2 (ja) * | 1996-04-26 | 2007-03-14 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
| EP1008992A4 (en) * | 1996-07-29 | 2001-01-10 | Mitsubishi Electric Corp | SEMICONDUCTOR STORAGE DEVICE |
| KR19990057745A (ko) * | 1997-12-30 | 1999-07-15 | 윤종용 | 반도체 메모리 장치의 테스트 모드 제어 회로 |
| JP2002343081A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2001
- 2001-03-27 KR KR10-2001-0016017A patent/KR100425444B1/ko not_active IP Right Cessation
-
2002
- 2002-03-19 US US10/102,308 patent/US6643191B2/en not_active Expired - Lifetime
- 2002-03-22 JP JP2002081587A patent/JP4111730B2/ja not_active Expired - Fee Related
- 2002-03-27 TW TW091106001A patent/TW550585B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020076048A (ko) | 2002-10-09 |
| US20020141247A1 (en) | 2002-10-03 |
| JP2002373500A (ja) | 2002-12-26 |
| TW550585B (en) | 2003-09-01 |
| KR100425444B1 (ko) | 2004-03-30 |
| US6643191B2 (en) | 2003-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7484141B2 (en) | Semiconductor device capable of performing test at actual operating frequency | |
| KR100328357B1 (ko) | 개선된자동메모리테스터용용장성분석기 | |
| US8756486B2 (en) | Method and apparatus for repairing high capacity/high bandwidth memory devices | |
| US6560740B1 (en) | Apparatus and method for programmable built-in self-test and self-repair of embedded memory | |
| KR100319887B1 (ko) | 프로그래머블 출력핀 지정 수단을 구비하는 반도체 메모리장치 및 이의 테스트 모드시의 독출방법 | |
| KR20030057299A (ko) | 반도체 메모리 장치의 포스트 리페어 회로 및 방법 | |
| US6331958B2 (en) | Semiconductor memory device having data parallel/serial conversion function and capable of efficiently performing operational test | |
| US7240255B2 (en) | Area efficient BIST system for memories | |
| US5659549A (en) | Memory test system having a pattern generator for a multi-bit test | |
| KR100474985B1 (ko) | 메모리로직복합반도체장치 | |
| JP4111730B2 (ja) | 半導体メモリ装置及びチップ選択信号発生方法 | |
| US6301171B2 (en) | Semiconductor memory device capable of reducing data test time in pipeline | |
| US8176370B2 (en) | Method and system for direct access memory testing of an integrated circuit | |
| US7318182B2 (en) | Memory array manufacturing defect detection system and method | |
| US7181643B2 (en) | Method for comparing the address of a memory access with an already known address of a faulty memory cell | |
| KR100524925B1 (ko) | 테스트 시간을 줄일 수 있는 병렬 비트 테스트를 구현하는 반도체 메모리 장치 및 이를 이용한 병렬 비트 테스트 방법 | |
| JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
| JP2002063078A (ja) | Ｆ／ｗアクセス処理装置 | |
| JP4985462B2 (ja) | 集積回路、集積回路の動作試験方法および動作試験プログラム | |
| JPH04113580A (ja) | 半導体集積回路装置 | |
| JPH11265321A (ja) | 障害復旧方法、中央処理装置及び中央処理システム | |
| JPH03176710A (ja) | 情報処理装置の初期化制御方式 | |
| JPH02132537A (ja) | メモリバンクビジーチェック方式 | |
| JPS62127956A (ja) | チエツク回路付記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071024 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |