JP2885420B2 - 誤り検出機能の検査方式 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は誤り検出機能の検査方式に関し、特にコン
ピュータシステム内に設けられ互いにバス接続されてい
る各装置の誤り検出機能を検査するための検査方式に関
する。

（従来の技術） 近年のコンピュータシステムにおいては、信頼性の向
上のために、そのシステムを構成する各装置に各種誤り
検出機能が設けられている。例えば、バスを介して各装
置間を接続するインターフェースにおいてはバスパリテ
ィ検出機能が設けられ、またメモリ装置等においてはエ
ラー訂正機能が設けられている。

ところが、従来のコンピュータシステムには、このよ
うな誤り検出機能自体を検査する機能は何等設けられて
おらず、誤り検出機能が正常に作動するか否かを検査す
ることができなかった。このため、従来ではシステム動
作にエラーが発生した場合にしか誤り検出機能の動作を
検査することができず、システム動作にエラーが発生し
ない限り誤り検出機能を検査せずにそのシステムが製品
としてそのまま出荷されてしまう欠点があった。

（発明が解決しようとする課題） 従来では、コンピュータシステムを構成する各装置の
誤り検出機能を検査することが困難であり、その機能に
不良があっても製品出荷されてしまう欠点があった。

この発明はこのような点に鑑みなされたもので、各装
置の誤り検出機能を容易に検査することができる誤り検
出機能の検査方式を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、コンピュータシステム内に設けられ互い
にバス接続されている各装置の誤り検出機能を検査する
ための検査方式であって、前記誤り検出機能を検査する
ためのテストモードを指定するテストモード指定手段
と、このテストモード指定手段によって指定されたテス
トモードに応じて前記バスに出力するデータを切換える
バスデータ切換え手段とを具備し、バスアクセスの際に
前記装置間のインターフェースに各種エラー状態を発生
させるようなデータ入出力を行なうことによって前記誤
り検出機能を検査することを特徴とする。

（作 用） この誤り検出機能の検査方式にあっては、テストモー
ド指定手段によって指定されたテストモードに応じてバ
スに出力されるデータが切換えられ、これによって各種
エラー状態を発生させるようなデータ入出力が行なわれ
る。このため、バス接続された各装置に対して各種誤り
検出を実行せさることができ、その誤り検出機能の検査
を行なうことができる。

（実施例） 以下、図面を参照してこの発明の実施例を説明する。

第１図にこの発明の一実施例に係わる検査方式を実現
するバスインターフェース部の構成を示す。このバスイ
ンターフェース部は、コンピュータシステムを構成する
各装置内に設けられるものであて、アドレスイネーブル
信号▲▼、データイネーブル信号▲▼、お
よび応答イネーブル信号▲▼を１ビットの制御信
号ラインL1を介して相手装置と授受する共に、アドレス
およびデータを32ビットのアドレス／データバスライン
L2を介して、またアドレスおよびデータに対するパリテ
ィデータを４ビットのパリティデータバスラインL3を介
してそれぞれ相手装置と授受する構成である。

このインターフェース部において、テストレジスタ11
は自装置内の誤り検出機能を検査するためのテストモー
ドを指定するものであり、例えば第２図に示すような０
〜７の８ビット構成になっている。つまり、０〜３ビッ
トにテストデータが格納され、第４ビットのデータによ
ってアドレスフェーズにおけるパリティーエラーテスト
を指定し、第５ビットのデータによるデータフェーズに
おけるパリティーエラーテストを指定し、第６ビットの
データによりダイアログエラーテストを指定し、さらに
第７ビットのデータによりパリティエラー検出機能のテ
ストを指定する。これらテストモード指定信号およびテ
ストデータは、バスコントローラ12に送られる。

バスコントローラ12は、ドライバ30aおよびレシーバ3
0bを介してラインL1に対する制御信号▲▼，▲
▼，▲▼の送受信を行なうと共に、テストレ
ジスタ11から供給されるテストモード指定信号に応じて
マルチプレクサ14、EXORゲート16,17をそれぞれ制御す
る。

コマンド／アドレス／データレジスタ13は、データ書
込みコマンド、データ読出しコマンド、書込みアドレ
ス、読出しアドレス、書込みデータ、応答データ等を自
装置のデータ転送フェーズに応じて選択的に出力する。

マルチプレクサ14はバスコントローラ12によって制御
され、ダイアログテストモードにおいてコマンド／アド
レス／データレジスタ13から出力されるコマンドの代わ
りにバスコントローラ12を介して供給されるテストデー
タを選択してドライバ31aに供給する。

パリティデータ発生回路15は、送信データにパリティ
データを付加した全データの内の論理１のビットの数を
奇数に設定するために、ドライバ31aを介してラインL2
に送出するデータの８ビット毎にパリティデータを発生
するものである。このパリティデータはEXORゲート16に
供給される。

EXORゲート16は、バスコントローラ12からの制御信号
とパリティデータとを受信し、その論理出力をドライバ
32aを介してパリティデータラインL3に出力する。アド
レスフェーズおよびデータフェーズのパリティエラーテ
ストモードでは、バスコントローラ12からの制御信号は
論理０であるので、EXORゲート16からはパリティデータ
の反転データが出力される。

EXORゲート17は、バスコントローラ12からの制御信号
とレシーバ32bを介して相手装置から供給されるパリテ
ィデータを受信し、その論理出力をパリティチェック回
路18に供給する。アドレスフェーズおよびデータフェー
ズのパリティエラーテストモードではバスコントローラ
12からの制御信号は論理０であるので、EXORゲート16か
らはパリティデータの反転データが出力される。

パリティエラーチェック回路18は、パリティエラーを
チェックするために、レシーバ32bによって受信した相
手装置からのデータにEXORゲート17からの反転パリティ
データを付加し、その全データ内で論理１のビットの数
が奇数か否かを検出するものであり、これによって相手
装置からのパリティデータを８ビット単位でチェックす
る。

パリティエラーレジスタ19は、パリティエラーチェッ
ク回路18の出力を格納するためのものであり、このレジ
スタ19に格納された内容を参照することによってパリテ
ィエラー検出が正常に実行されたか否かを検査すること
ができる。

バスエラーレジスタ20は、応答フェーズにおいて相手
装置からアドレス／データバスラインL2を介して転送さ
れるエラー検出データを格納するものであり、このレジ
スタ21に格納された内容を参照することによって相手装
置のエラー検出機能を検査することができる。

受信データレジスタ21は、相手装置からアドレス／デ
ータバスラインL2を介して転送されるデータを格納する
ものである。

次に、第３図のタイミングチャートを参照してこのイ
ンターフェース部のデータ転送モードについて説明す
る。第３図（Ａ）にはメインメモリ（相手装置）に対す
る16バイトのデータ読出し動作のタイミングが示されて
おり、また第３図（Ｂ）にはメインメモリに対する16バ
イトのデータ書込み動作のタイミングが示されている。

まず、アドレスフェーズにおいては、書込み時におい
て書込みコマンドとメインメモリのアドレスがアドレス
／データバスラインL2に送出されると共に、アドレスイ
ネーブル信号▲▼がラインL1に送出される。同様
に、読出し時にも、読出しコマンドとメインメモリのア
ドレスがアドレス／データバスラインL2に送出されると
共に、アドレスイネーブル信号▲▼がラインL1に
送出される。

データフェーズにおいては、８バイトデータの書込み
を行なう場合、アドレスフェーズに続いてまずメモリに
対する書込みデータ４バイトがアドレス／データバスラ
インL2に送出されると共に、データイネーブル信号▲
▼がラインL1に送出される。続いて、次の書込みデ
ータ４バイトがアドレス／データバスラインL2に送出さ
れると共に、データイネーブル信号▲▼がライン
L1に送出される。８バイトのデータ読出しを行なう場合
には、アドレスフェーズを受取ったメインメモリが読出
しデータを容易し、その読出しデータ４バイトがまずア
ドレス／データバスラインL2にメインメモリから送出さ
れると共に、データイネーブル信号▲▼がライン
L1に送出される。続いて、次の読出しデータ４バイトと
データイネーブル信号▲▼がメインメモリから送
出される。尚、４バイトのデータの書込み／読出しを行
なう場合には、データフェーズは１回だけになる。

応答フェーズにおいては、メインメモリが書込み処理
および読出し処理を終了した時点で、その処理における
エラー情報（バスエラー、メモリエラー等）と応答イネ
ーブル信号▲▼が出力される。

次に、これら各データ転送モードにおける誤り検出機
能の検査動作について説明する。まず、アドレスフェー
ズにおけるパリティーエラーテストについて説明する。
このテストモードがテストレジスタ11によって指定され
てバスアクセスが開始されると、書込みコマンドまたは
読出しコマンド、およびアドレスがラインL2に送出され
ると共に、ラインL1にアドレスイネーブル信号▲
▼が送出される。さらに、ラインL2に送出する情報に応
じたパリティデータがパリティデータ発生回路15によっ
て生成され、そのデータがEXORゲート16によって反転さ
れてラインL3に送出される。この場合、書込みコマンド
の時はデータフェーズに移るが、メインメモリは反転さ
れたパリティデータを受信しているのでエラー検出状態
となり何等動作しない。バスコントロール部12は、バス
タイマーを起動してメモリからの応答を待つが、応答が
無いためバスタイムアウトエラーとなる。つまり、この
モードにおいては、バスタイマ監視機能の検査を実行で
きる。さらに、メインメモリのパリティチェック機能の
検査も同時に実行したことになる。

次に、データフェーズにおけるパリティーエラーテス
トの動作を説明する。このテストモードが指定されて、
バスに書込みコマンドが送出されると、アドレスフェー
ズ後のデータフェーズにおいて、書込みデータがライン
L2に送出されると共に、ラインL1にデータイネーブル信
号▲▼が送出される。さらに、ラインL2に送出す
る書込みデータに応じたパリティデータがパリティデー
タ発生回路15によって生成され、そのデータがEXORゲー
ト16によって反転されてラインL3に送出される。これに
よって、アドレスフェーズにより起動されたメインメモ
リはデータフェーズにおけるパリティエラーを検出し、
書込み動作は実行しない。そして、そのメモリからは、
応答フェーズに於いてそのエラー情報および応答イネー
ブル信号▲▼が送出される。エラー情報はバスエ
ラーレジスタ20に格納され、そのバスエラーレジスタ20
の内容を参照することによってメモリのデータフェーズ
におけるバスパリティエラー検出機能をチェックするこ
とができる。

次に、ダイアログエラーテストについて説明する。こ
のテストモードが指定されると、アドレスフェーズにお
いてテストレジスタ11のテストデータがマルチプレクサ
14によって選択される。このため、例えばそのテストデ
ータとして書込みコマンドをセットしておき、この状態
で読出しアクセスを実行すると、自装置が読出しアクセ
スを実行しているのに対し、メモリは書込みコマンド
（テストデータ）によって書込み動作状態となる。この
結果、メモリは一定時間だけ書込みデータを待つが、書
込みデータが供給されないため応答フェーズにおいてそ
のエラー情報（ダイアログエラー）を返送する。自装置
のバスコントローラ12は、メモリからのデータがないま
ま応答フェーズが返送されることによって、ダイアログ
エラーを検出する。つまり、このモードでは、自装置お
よびメモリの双方におけるダイアログ−エラーのテスト
が実行できる。

次に、パリティエラー検出テストについて説明する。
このテストモードが指定された状態で、アドレスフェー
ズで読出しコマンドを送出すると、データフェーズにお
いてラインL2に読出しデータがメモリから返送されると
共に、その読出しデータに対応するパリティデータがメ
モリからラインL3に送出される。そのパリティデータ
は、EXORゲート17によって反転された後にパリティエラ
ーチェック回路18に供給されるため、そのチェック回路
18によってパリティエラーが検出される。つまり、この
テストモードでは、自装置のパリティエラー検出機能の
検査を行なうことができる。

以上のように、これらテスト機能を各装置の自己診断
テストまたはテストプログラムに盛込めば、各種バスエ
ラー検出機能を容易に検査することができる。

［発明の効果］ 以上のように、この発明によれば、各種エラー状態を
発生できるので、コンピュータシステムを構成する各装
置の誤り検出機能を容易に検査することが可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる検査方式を実現す
るインターフェース部の構成を示すブロック図、第２図
は第１図に示したインターフェース部に設けられている
テストレジスタの具体的な構成を示す図、第３図は第１
図に示したインターフェース部のデータ転送モードを説
明するタイミングチャートである。 11……テストレジスタ、12……バスコントローラ、13…
…コマンド／アドレス／データレジスタ、14……マルチ
プレクサ、15……パリティデータ発生回路、16,17……E
XORゲート、18……パリティエラーチェック回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】バスコントローラと、 バスを介して前記バスコントローラと接続された装置
   と、 前記バスコントローラ側に設けられた第１の誤り検出回
   路と、 前記装置側に設けられた第２の誤り検出回路と、 前記第１および第２の誤り検出回路の誤り検出機能を検
   査するためのテストモードを指定するテストモード指定
   手段と、 このテストモード指定手段によって指定されたテストモ
   ードに応じて前記バスに出力するデータを切り替えるバ
   スデータ切り替え手段とを具備し、 バスアクセスの際に前記装置間のインターフェースに各
   種エラー状態を発生させるようなデータ入出力を行うこ
   とによって前記第１および第２の誤り検出回路を検査す
   ることを特徴とする誤り検出機能の検査方式。