JP4985462B2 - 集積回路、集積回路の動作試験方法および動作試験プログラム - Google Patents
集積回路、集積回路の動作試験方法および動作試験プログラム Download PDFInfo
- Publication number
- JP4985462B2 JP4985462B2 JP2008043045A JP2008043045A JP4985462B2 JP 4985462 B2 JP4985462 B2 JP 4985462B2 JP 2008043045 A JP2008043045 A JP 2008043045A JP 2008043045 A JP2008043045 A JP 2008043045A JP 4985462 B2 JP4985462 B2 JP 4985462B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- write
- register
- control circuit
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
2 入力回路
3 BIST回路
4 リクエスト選択回路
5 チェックビット生成回路
6 メモリ制御回路
7 出力回路
8 双方向回路
9 半導体メモリ素子
10 リードデータ選択回路
11 ECC回路
12 出力回路
13 OR回路
21 ライトデータ制御回路
22 リードデータ制御回路
31 レジスタ
32 AND回路
100 半導体記憶装置
300 LSI内機能試験パターン
301 ライトリクエスト
302 リードリクエスト
303 ダミーデータ
Claims (11)
- 外部からテストモードに設定されることにより単体で自身の動作試験を行うことが可能な集積回路であって、
外部から起動信号を与えられるとダミーデータを含むライトリクエストを生成するBIST(Built-In Self-Test)回路と、前記ライトリクエストに反応して前記ダミーデータをライトデータとして出力するメモリ制御回路と、前記ライトデータを前記メモリ制御回路にループバックするリードデータ選択回路とを有し、
前記メモリ制御回路が、前記リードデータ選択回路によってループバックされてきた前記ライトデータを保持するレジスタを含み、前記メモリ制御回路自らの通常動作に関する障害の検出を行って第1の障害検出信号を出力することを特徴とする集積回路。 - 前記BIST回路が前記ライトリクエストの後にリードリクエストを生成し、
前記メモリ制御回路が前記リードリクエストに反応して前記レジスタに保持された前記ライトデータを出力することを特徴とする、請求項1に記載の集積回路。 - 前記メモリ制御回路が前記リードリクエストに反応して出力した前記ライトデータに対してエラーの検出を行い、第2の障害検出信号を出力するECC回路を有することを特徴とする、請求項2に記載の集積回路。
- 前記第1の障害検出信号および前記第2の障害検出信号をOR演算して判定用信号を出力するOR回路を有することを特徴とする、請求項3に記載の集積回路。
- 前記メモリ制御回路が、リードタイミング信号が有効になった時点で前記レジスタに保持された前記ライトデータを出力するAND回路を有することを特徴とする、請求項2に記載の集積回路。
- レジスタを有し、外部からテストモードに設定されることにより単体で自身の動作試験を行うことが可能なメモリ制御回路を有する集積回路にあって、
外部からの起動信号に反応してダミーデータを含むライトリクエストを生成するライトリクエスト生成工程と、
前記ライトリクエストに反応して前記ダミーデータをライトデータとして出力するライトデータ出力工程と、
前記ライトデータをループバックして前記レジスタに保持するレジスタ保持工程と、
前記メモリ制御回路自らの通常動作に関する障害の検出を行って第1の障害検出信号を出力する第1のエラー検出工程とを有することを特徴とする動作試験方法。 - 前記ライトリクエストの後にリードリクエストを生成するリードリクエスト生成工程と、
前記リードリクエストに反応して前記レジスタに保持された前記ライトデータを出力するレジスタ出力工程とを有することを特徴とする、請求項6に記載の動作試験方法。 - 前記レジスタから出力された前記ライトデータに対してエラーの検出を行い、第2の障害検出信号を出力する第2のエラー検出工程を有することを特徴とする、請求項7に記載の動作試験方法。
- 前記第1の障害検出信号および前記第2の障害検出信号をOR演算して判定用信号を出力する判定用信号出力工程を有することを特徴とする、請求項8に記載の動作試験方法。
- レジスタを有し、外部からテストモードに設定されることにより単体で自身の動作試験を行うことが可能なメモリ制御回路を有する集積回路にあって、前記集積回路を構成するコンピュータに、
外部からの起動信号に反応してダミーデータを含むライトリクエストを生成するライトリクエスト生成処理と、
前記ライトリクエストに反応して前記ダミーデータをライトデータとして出力するライトデータ出力処理と、
前記ライトデータを前記メモリ制御回路にループバックして前記レジスタに保持するレジスタ保持処理と、
前記メモリ制御回路自らの通常動作に関する障害の検出を行って障害検出信号を出力するエラー検出処理とを実行させることを特徴とする動作試験プログラム。 - 前記ライトリクエストの後にリードリクエストを生成するリードリクエスト生成処理と、
前記リードリクエストに反応して前記レジスタに保持された前記ライトデータを出力するレジスタ出力処理とを実行させることを特徴とする、請求項10に記載の動作試験プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008043045A JP4985462B2 (ja) | 2008-02-25 | 2008-02-25 | 集積回路、集積回路の動作試験方法および動作試験プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008043045A JP4985462B2 (ja) | 2008-02-25 | 2008-02-25 | 集積回路、集積回路の動作試験方法および動作試験プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009199703A JP2009199703A (ja) | 2009-09-03 |
JP4985462B2 true JP4985462B2 (ja) | 2012-07-25 |
Family
ID=41143040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008043045A Expired - Fee Related JP4985462B2 (ja) | 2008-02-25 | 2008-02-25 | 集積回路、集積回路の動作試験方法および動作試験プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985462B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11281712A (ja) * | 1998-03-31 | 1999-10-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US7308621B2 (en) * | 2002-04-30 | 2007-12-11 | International Business Machines Corporation | Testing of ECC memories |
JP2004279348A (ja) * | 2003-03-18 | 2004-10-07 | Matsushita Electric Ind Co Ltd | テスト容易化回路、および検査方法 |
JP3935149B2 (ja) * | 2004-01-16 | 2007-06-20 | 株式会社東芝 | 半導体集積回路 |
JP2006286030A (ja) * | 2005-03-31 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4682077B2 (ja) * | 2006-03-30 | 2011-05-11 | 株式会社リコー | 半導体集積回路 |
-
2008
- 2008-02-25 JP JP2008043045A patent/JP4985462B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009199703A (ja) | 2009-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7508724B2 (en) | Circuit and method for testing multi-device systems | |
JP3940713B2 (ja) | 半導体装置 | |
JP5194890B2 (ja) | 半導体集積回路 | |
US20080094890A1 (en) | Semiconductor memory device and data write and read method thereof | |
JP2010123159A (ja) | 半導体集積回路 | |
US7512001B2 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
KR20010083784A (ko) | 메모리 모듈 | |
JP2005203042A (ja) | 半導体集積回路 | |
JP2008176828A (ja) | エラー検出訂正回路のテスト回路およびテスト方法 | |
JP4985462B2 (ja) | 集積回路、集積回路の動作試験方法および動作試験プログラム | |
US10134484B2 (en) | Semiconductor devices, semiconductor systems including the same, methods of testing the same | |
KR101917165B1 (ko) | 반도체 메모리 장치 | |
US11640843B2 (en) | Semiconductor memory device and operating method thereof | |
KR100728979B1 (ko) | 반도체 메모리 장치의 데이터 경로 불량 테스트 회로 | |
KR20120080352A (ko) | 반도체 메모리 장치 및 이를 위한 병렬 테스트 검증 회로 | |
JP4757196B2 (ja) | メモリシステム、およびその試験方法 | |
JP6133386B2 (ja) | 半導体メモリ装置 | |
US8782476B2 (en) | Memory and test method for memory | |
US8549371B1 (en) | Semiconductor memory device | |
CN116670768A (zh) | 一种测试电路、集成芯片及测试方法 | |
JP2006227674A (ja) | 信号検出装置 | |
JP2010113741A (ja) | 半導体記憶装置、および、パリティビット発生回路の故障検出方法 | |
JP2011118972A (ja) | 半導体集積回路のテスト方法及び半導体集積回路 | |
KR20070031556A (ko) | 동기식 디디알 메모리 소자의 병렬 비트 테스트 방법 | |
JP2005203085A (ja) | 内蔵メモリのフェイルを検出するための半導体テスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |