TW502305B - Method of producing semiconductor member - Google Patents

Method of producing semiconductor member Download PDF

Info

Publication number
TW502305B
TW502305B TW089105607A TW89105607A TW502305B TW 502305 B TW502305 B TW 502305B TW 089105607 A TW089105607 A TW 089105607A TW 89105607 A TW89105607 A TW 89105607A TW 502305 B TW502305 B TW 502305B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
semiconductor
manufacturing
patent application
Prior art date
Application number
TW089105607A
Other languages
English (en)
Inventor
Kazuaki Ohmi
Tetsuya Shimada
Kunio Watanabe
Takao Yonehara
Kiyofumi Sakaguchi
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW502305B publication Critical patent/TW502305B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

502305 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) 發明領域 本發明係關於一種半導體構件之製法和其使用方法。 特別的，本發明係關於一種半導體晶圓之製法，該半導體 晶圓使用以製造如微處理器，記億體，邏輯電路，系統 L S I ,太陽能電池，影像感應器，發光元件，顯示元件 等半導體裝置，或監視器晶圓，以使用於膜形成時之膜厚 度監視，在蝕刻時之蝕刻深度監視，使用於偵測異物顆粒 以及數目量測之顆粒監視等，虛擬晶圓設置在處理裝置中 以形成如膜形成，熱處理，摻雜，蝕刻等之各種良好處理 條件；和使用此晶圓之方法。再者，本發明亦關於製造兩 種半導體晶圓之系統，控制半導體晶圓製造之方法，和使 用沉積膜形成裝置之方法。 相關技藝之說明 半導體晶圓包括具有各種半導體材料，如S i , G a A s , InP, GaN之層之晶圓。在這些材料中， S 0 I晶圓，其具有一半導體層在具有一絕緣表面之支持 基底上，特別引起注意，因爲此種晶圓適於製造可以低能 量耗損而高速操作之半導體裝置。/ S〇I晶圓包括已知之S I Μ Ο X晶圓，其受到氧離 子植入步驟和熱處理步驟；結合晶圓，其受到氫離子植入 步驟和剝離步驟，如日本專利5 — 2 1 1 1 2 8 (美國專 利第5，374，564)和日本專利10 — 200080 (美國專利第5，966，620)所述； -IlIILIIIrn — (請先閱讀背面之注意事0 裝--- 填寫本頁) 言· %· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- 5Q^Q5 第89105607號專利申請案 厂一-- 中文說明書修正頁民國1〇年7月修正 A7 妒”哪曰修正
五、發明説明（2 ) … —_:"™-J 和結合晶圓，其使用電漿蝕刻如國際專利申請案第ψ 〇 9 8 / 5 2 2 1 6所述。此外，關於良好s 〇 I晶圓之製 (請先閱讀背面之注意事項再填寫本頁) 造方面，傳送磊晶層至另一支持基底材料之方法以揭示於 曰本專利申請案2608351 (美國專利第5，371 ，0 3 7 )中。 再者，傳送磊晶層之改良方法揭示於日本專利第7 - 302889 (美國專利第5，856，229 )中。此 方法亦特別說明於下。圖1 9 Α至1 9 Ε爲日本專利第7 一 3 0 2 8 8 9號案之傳送磊晶層之方法之示意圖。 首先，如圖19A所示，準備矽晶圓1當成第一晶圓 (其有時稱爲原晶圓，結合晶圓，裝置晶圓，種晶圓，施 體晶圓等），和一表面層受到陽極化以製成多孔以形成一 多孔層4 〇 其次，如圖19B所示，應用一CVD法以磊晶成長 非多孔單晶半導體層5在多孔層4上。 經濟部智慧財產局員工消費合作社印製 再者，如圖1 9 C所示，非多孔單晶半導體層5之表 面氧化以形成絕緣層6。絕緣層6結合至分離準備之第二 晶圓2 (矽晶圓或矽石玻璃）之表面。因此，可獲得內部 具有非多孔單晶半導體層5之多層構造1 0 0。 如圖19 D所示，當一楔形物置入多層構造1〇〇之 側表面或當外力或內部應力應用以分離多層構造時，多層 構造1 0 0在多孔部份上分割（參考數字4 1和4 2表示 分離多孔層）。 留在非多孔單晶半導體層5上之多孔層4 2 ,亦即， -5- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 502305 Α7 Β7
五、發明説明（3 ) 傳送至上述第二晶圓2 (在一些例中參考操控晶圓或基礎 晶圓）之磊晶層受到以氟酸和過氧化氫溶液之混合溶液濕 蝕刻而移除。 此外，如圖19 E所示，藉由氫退火使磊晶層之曝露 表面平坦以完成一 S 0 I晶圓。 另一*方面，由於分離砂晶圓1保持其晶圓之形狀，留 在其分離表面上之多孔層以上述混合液體蝕刻，和拋光， 和此分離晶圓可使用以製造另一 s 0 I晶圓以再度當成如 圖1 9 A所示之第一晶圓。 替代的，分離晶圓亦可使用當成如圖19B所示之第 二晶圓2，以製造另一 S Ο I晶圓。 如上所述，上述日本專利第7 — 3 0 2 8 8 9號案揭 示剝離矽晶圓1使用當成如圖1 9 A所示之第一晶圓1或 如圖1 9 B所示之第二晶圓2。 但是，上述之方法具有潛在數個問題亟需解決。 亦即，所需的是，使用儘可能少數之晶圓片以製造多 數之S 0 I晶圓，而在S 0 I晶圓製造步驟中受到多次使 用之一晶圓則受到丟棄。但是在未來當期望降低廢棄物之 產生和影響到使用資源時，此種方式需要受到調整。 此外，當矽晶圓當成第一晶圓重覆使用多次時，因爲 使晶圓多孔之步驟和在分離後移去多孔層之步驟，每次再 使用時，會喪失第一晶圓之膜厚度。因此，當晶圓重覆使 用數次時，在重覆使用後之晶圓和未使用之晶圓間之厚度 Μ異相當顯著。當晶圓再度受到根據晶圓厚度之處理步驟 本紙張尺度適用中國國家標準（CNS > Α4規格（210Χ297公釐〉 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -6- 502305 A7 B7_ 五、發明說明（4 ) 如同在使晶圓多孔之步驟中時，相關晶圓之顯著厚度差異 會使設定或調整各種處理調整相當費時。 此外，當形成多層構造時，第一晶圓之厚度會明顯的 影響在一些例中之多層構造之翹曲。 再者，因爲重覆的分離步驟而逆向影響使晶圓多孔之 後續步驟會造成損害，因此，難以獲得具有所需特性之 s〇I晶圓。 亦即，在習知再使用方法中，其只考量由S Ο I晶圓 製造步驟而獲得之可再使用第一晶圓可重覆使用在相同 SOI晶圓製造步驟中，且因此亦需考量上述之問題。· 發明槪要 本發明之目的乃在提供一種具有晶圓之有效且經濟應 用模式之半導體晶圓之製法。 此外，本發明之另一目的乃在v提供·一種半導體晶圓製 造系統，其可達成半導體晶圓之有效和經濟應用。 經濟部智慧財產局員工消費合作社印製 依照本發明之半導體晶圓之製法，包含：第一步驟， 形成具有非多孔層之第一構件在一半導體基底上；和第二 步驟，從第一構件分離非多孔層和傳送非多孔層至第二構 件，其中在第二步驟中與非多孔層分離且當成在第一步驟 中之構成材料之半導體基底之使用進行（η — 1 )次（η 爲不小於2之自然數），第〃步驟和第二步驟重複η次， 半導體基底在第二步驟中在第η次使用中分離，和分離之 半導體基底使用於非第一和第二步驟之使用。第一構件可 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 502305 A7 __ B7 ___ 一 五、發明說明（5 ) 經由一分離層形成非多孔層在半導體基底上。 依照本發明之半導體構件之製法，包含：第一步驟， 準備具有非多孔層之第一構件在一半導體基底上；和第二 步驟，從第一構件傳送非多孔層至第二構件， 其中在第二步驟中與非多孔層分離且當成在第一步驟 中之構成材料之半導體基底之使用進行（η — 1、）次（η 爲不小於2之自然數），第一步驟和第二步驟重複η次， 半導體基底在第二步驟中在第η次使用中分離，和分離之 半導體基底使用於非第一和第二步驟之使用。 特別的，在本發明中，第一構件具有非多孔層經由一 分離層在半導體基底上，和第二步驟包括互相結合第一和 第二構件而定位非多孔層內側以形成一多層構造和在分離 層上分離多層構造之步驟。 在本發明中，非第一和第二步驟之目的可爲在第三步 驟中在第η次使用中分離之半導體基底之銷售，和製造使 用半導體基底之磊晶晶圓並銷售。 上述之分離層爲以陽極化形成之層，或以離子植入如 氫離子入一層而形成之離子植入層。 在本發明之方法中，準備第一構件之步驟包括··形成 第一磊晶半導體層在半導體基底上之步驟；使至少一部份 的第一磊晶半導體層成爲多孔層之步驟；和在多孔層上形 成非多孔層之步驟.，藉以準備第一構件。 在本發明之方法中，準備第一構件之步驟包括：在半 導體基底上依序形成第一半導體層和第二半導體層之步驟 請 先 Μ 讀 背 之 注 意 事 項i 再V f L f裝 本 · 頁 訂 籬 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 8 - 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（6 ) ，第一半導體層爲一磊晶層，和第二半導體層之雜質濃度 和/或導電型式輿第一半導體層不同；使至少一部份之第 一和第二半導體層多孔以形成多孔層之步驟；和形成非多 孔層在多孔層上之步驟，藉以準備第一構件。 在本發明之方法中，半導體基底爲P型半導體基底， 和其中第一半導體層具有一雜質濃度以控制P型導電率小 於半導體基底者，和第二半導體層具有一雜質濃度以控制 p型導電率大於第一半導體層者。 在本發明之方法中，準備第一構件之步驟包括：形成 第一磊晶半導體層在半導體基底上之步驟；和形成離子植 入層在第一磊晶半導體層內側之步驟，藉以準備第一構件 ο β 在本發明之方法中，準備第一構件之步驟包括··在半 導體基底上依序形成第一半導體層和第二半導體層之步驟 ，第一半導體層爲一磊晶層，和第二半導體層之雜質濃度 和/或導電型式與第一半導體層不同；和在第一半導體層 和/或第二半導體層內側形成離子植入層之步驟，藉以準 備第一構件。 第二構件之表面上可具有一絕緣層。 第二步驟可包含使從在第二步驟之第一構件分離非多 孔層而得之半導體基底表面平坦之步驟。 此平坦步驟藉由表面拋光，蝕刻，和熱處理半導體基 底而進行。 本發明之方法進一步包含一檢査步驟，以在半導體基 --------I--裝--- (請先閱讀背面之注意事項再填寫本頁) 幻· 聲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 9 - 502305 A7 __Β7_ 五、發明說明（7 ) 底之表面平坦化處理使用η次於半導體構件之製造後，進 行至少表面異物顆粒密度檢查，厚度分佈，缺陷密度檢查 ,表面形狀檢查，或緣檢查之一。 在本發明之方法中，η値可由使從第二步驟之第一構 件分離非多孔層而得之半導體基底受到至少表面顆粒檢查 ，厚度分佈，缺陷密度檢查，表面形狀檢查，或緣檢查之 檢查步驟而決定。 在本發明之方法中，半導體構件可爲SOI晶圓，和 其中在半導體基底使用在第一和第二步驟兩次或多次後， 半導體基底使用以製造使用於非半導體構件之製法之磊晶 晶圓。 在本發明之方法中，於非第一和第二步驟之使用乃進 行以製造磊晶晶圓，和其中η乃藉由記錄在一電腦中之磊 晶晶圓之訂購片數而定。 依照本發明之半導體基底之使用方法，包含應用使用 多次在結合S 0 I晶圓之製造步驟之半導體基底至非結合 SOI晶圓之製造步驟之使用。 非結合S 0 I晶圓之製造步驟之使用包括使用多次之 半導體基底之銷售。 非結合S 0 I晶圓之製造步驟之使用包括藉由使用使 用多次之半導體基底之磊晶晶圓之製造和磊晶晶圓之銷售 依照本發明之製造兩種半導體構件之系統，包含使用 利用在SO I基底製造步驟中之結合方法η次（n^2) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10 - 請 先 閲 讀 背 面 之 注 意 事 項^ 訂 籬 經濟部智慧財產局員工消費合作社印製 502305 經濟部智慧財產局員工消費合作社印製 A7 ___B7_五、發明說明（8 ) 之SOI基底製造步驟而得之半導體構件之步驟，和藉由 使用使用多次之半導體構件而使用於非S 0 I基底製造步 驟以製造一磊晶晶圓之步驟。 依照本發明之用以控制半導體構件之製法，包含使用 半導體基底在結合SO I晶圓製造步驟中η次（n^2 ) 以製造η片S 0 I晶圓，利用半導體基底當成一磊晶晶圓 以使用於非結合S 0 I製造步驟，和控制使用次數η以調 整S 0 I晶圓和磊晶晶圓之製造量。 依照本發明之沉積膜形成裝置之使用方法，包含一般 使用沉積膜形成裝置以形成在半導體基底上具有一磊晶層 之一磊晶晶圓，以使用於多片結合S O I晶圓之製造步驟 中，和一沉積膜形成裝置以形成一磊晶晶圓，其中半導體 基底應用至非S 0 I晶圓之製造步驟之使用。 本發明之半導體構件之製法，進一步包含在氧化氣體 中熱處理多層構造之步驟。 圖式簡單說明 圖1爲依照本發明之基本實施例之半導體構件之製法 之流程圖； 圖2爲依照本發明之基本實施例之半導體構件之製造 步驟之示意橫截面圖； 圖3 A和3 B爲依照本發明之基本實施例之半導體構 件之製造步驟之示意橫截面圖； 圖4爲依照本發明之基本實施例之半導體構件之製造 先 閲 讀 背 面 之 注 意 事
頁I 訂 籬 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 502305 A7 _____B7_ 五、發明說明（9 ) 步驟之示意橫截面圖； 圖5爲依照本發明之基本實施例之半導體構件之製造 步驟之示意橫截面圖； 圖6爲依照本發明之基本實施例之半導體構件之製造 步驟之示意橫截面圖； 圖7爲依照本發明之基本實施例之製造系統之例之說 明圖； 圖8爲依照本發明之製造系統之例之說明圖； 圖9爲依照本發明之檢查步驟之流程圖； 圖1 0爲依照本發明之基本實施例之半導體構件之製 法之流程圖； 圖1 1爲依照本發明之基本實施例之半導體構件之製 法之流程圖； 圖1 2爲依照本發明之基本實施例之半導體構件之製 法之流程圖； 圖1 3爲依照本發明之基本實施例之半導體構件之製 造步驟之示意橫截面圖； 圖1 4爲依照本發明之基本實施例之半導體構件之製 造步驟之示意橫截面圖； 圖15爲依照本發明之基本實施例之製造系統之例之 說明圖； 圖1 6爲依照本發明之製造系統之例之說明圖； 圖1 7爲依照本發明之檢査步驟之流程圖； 圖18A, 18B,和18C爲說明依照本發明之太 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） -12 - 請 先 Μ 讀 背 面 之 注 意 事 m Η 頁應 訂 經濟部智慧財產局員工消費合作社印製 502305 A7 __B7_五、發明說明（10 ) 陽能電池之示意橫截面圖；和 圖 19A, 19B, 1 9 C , 19D,和 19E 爲說 明習知傳送磊晶層之方法之示意橫截面圖。 元件對照表 經濟部智慧財產局員工消費合作社印製 1 矽 晶 圓 4 * 多 孔 層 5 非 多 孔單 晶 矽 半導體層 6 絕 緣 層 2 第 二 晶圓 1 0 0 多 層 構造 4 1 多 孔 層 4 2 多 孔 層 1 0 非 多 孔層 7 嘉 晶 暦 1 4 分 離 層 1 4 1 殘 餘 部份 1 4 2 殘 餘 部份 5 1 處 理 裝置 群 5 2 結 合 裝置 群 5 3 分 離 裝置 群 5 4 表 面 平滑 裝 置 群 2 0 S 〇 I晶 圓 2 1 嘉 晶 晶圓 (請先閱讀背面之注意事^^填寫本頁) 裝 释 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13 - 502305 A7 B7 __ 五、發明說明（11 ) 5 5 磊晶群 56 檢查分析裝置群 5 7 包裝運送裝置群 5 8 維護區域 5 9 淸潔區域 3 1 磊晶層 3 2 嘉晶層 8 0 透明絕緣膜 8 1 接線 8 2 導電線 8 3 透明基底 8 4 透明黏著劑 8 5 金屬電極 較佳實施例之詳細說明 圖1爲依照本發明之基本實施例之半導體晶圓之製法 之流程圖。 首先，在圖1之步驟S1中準備一半導體晶圓當成第 一晶圓。關於半導體晶圓方面，可使用S 0 I晶圓以及非 S 0 I晶圓而不會有任何問題，且特別的，最好使用之非 S Ο I晶圓如C Z晶圓，M C Z晶圓，F Z晶圓，磊晶晶 圓，以氫退火處理之晶圓，和本徵收集（ I G )晶圓等。 其次，在步驟S2中，在半導體晶圓中形成一分離層 ,和經由在半導體基底上之分離層而形成具有單晶半導體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱^ -14- (請先閱讀背面之注意事 β填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 _ 五、發明說明（12 ) 層之第一構件。 形成分離層之方法大致分爲兩種，其一是形成多孔層 而後形成非多孔層在表面上之方法。非多孔層之形成乃藉 由磊晶成長在多孔層上進行之方法和多孔層之表面在含氫 大氣下熱處理之方法。 另一分離層形成方法爲一方法，其中包括有藉由植入 異元素如氫離子，稀有氣體離子，和氮離子等至第一層而 產生之微空腔之層或包括可由後續熱處理產生微空腔之潛 在微空腔之層乃形成在距離第一晶圓表面預定深度位置上 〇 在任一例中，在分離層形成前，具有預定厚度之單晶 半導體層可形成在半導體晶圓表面上，因此分離層形成在 半導體層內側。 在分離層上之層選自單晶半導體層，多晶半導體層， 或非晶半導體層。特別的，可包括S i，G e , S i G e ,SiC, C, GaAs, GaN, AlGaAs, 經濟部智慧財產局員工消費合作社印製 I n G a A s , InP,和InAs等。再者，這些半導 體層之表面可受到熱氧化，CVD,和濺鍍等，以形成氧 化矽，氮化矽，和氧化氮矽之絕緣層。 附帶的，在未事先形成分離層之例中，如後所述，在 ; 多層構造形成且在適當位置切割後，會形成產生應力之邊 界面而升高應力和在邊界面上進行分離。亦即，步驟進行 之流程爲步驟S 1 — S 3 — S4。 而後，在步驟S3中，作用當成支持基礎構件之部份 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) -15- 經濟部智慧財產局員工消费合作社印製 502305 A7 B7 五、發明說明（13) 形成在半導體晶圓中，其中形成分離層以獲得多層構造。 形成作用當成支持基礎構件之部份之方法大致分成兩 種，其一爲例如分離準備之第一晶圓之基礎構件結合至形 成有分離層之第一晶圓。 另一方法爲藉由更厚的沉積如多晶矽或非晶矽之材料 在第一晶圓上而形成支持基礎構件之方法。 關於第二晶圓方面，可使用如同第一晶圓之構造之 CZ晶圓，MCZ晶圓，FZ晶圓，嘉晶晶圓，以氯退火 處理之晶圓等。 此外，第一晶圓可直接結合至這些晶圓之半導體表面 ,或可在介於第一層和支持基礎構件間有絕緣層和/或黏 著層下結合。 除了第二晶圓外，可使用之絕緣傳送基礎材料，如石 英玻璃和塑膠等，以彈性膜製成之導電基礎材料，如鋁， 不鏽鋼等金屬，和陶瓷等。第一晶圓可直接結合或經由絕 緣層和/或黏著層結合。當然，在步驟S2中，當形成在 第一晶圓上之單晶半導體層可剝離時，則不需要支持基礎 構件。' 其次，在步驟S 4中，在分離層中，分離多層構造。 分離之方法大致分成兩種。其一爲多層構造從外側加熱或 以光照射以吸收光之方法，藉此，可在多層構造內產生分 離之能量。 . 特別的，包括微空腔之層或包括藉由植入氫離子，稀 有氣體離子，氮離子等至第一層之預定深度位置而形成潛 (請先閱讀背面之注意事項再填寫本頁) · 纛. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16- 502305 A7 B7 .止補充 經濟部智慧財產局員工消費合作杜印製 五、發明説明（14 ) 在微空腔之層會接收熱能，因此，微空腔變大和分離層之 密度降低。如此會造成多層構造之剝離現象。此爲產生一 能量以在多層構造內分離之方法。此外，此一方法可進行 以使分離層和/或其附近受熱處理，以使一側表面受到氧 化以藉由使用由氧化膜成長所產生之應力分離多層構造。 另一方法爲用於分離之能量直接從外側提供至多層構 造。特別的，此分離方法包括將楔形物***多層構造之側 表面之方法，以液體和/或氣體製成之流體噴至多層構造 之側表面以分離之方法，在互相相反方法之張力應用至多 層構造之前表面以及後表面以分離之方法，在互相相反方 向之推力應用在多層構造之前表面和後表面以破壞分離層 而分離之方法，剪力應用在多層構造之側表面以破壞分離 層而分離之方法，使用內側周邊刀和一線鋸以切割之方法 ，和提供超音波以破壞分離層之方法等。水和氮氣使用當 成欲噴射之流體。附帶的，楔形物***之位置或流體噴射 之位置在多層構造之側表面上，且最好在分離層附近。 當然，上述之分離方法亦可結合使用。附帶的，流體 噴射之部份主要爲以陽極化或植入氫離子而形成之分離層 之側表面，但是並不限制在此部份。 所獲得之晶圓會變成S 0 I晶圓，其爲具有極高附加 價値之晶圓（步驟S 5 )，且可使用以產生一半導體裝置 。所製造之半導體裝置會變成極優良之半導體裝置，其可 以高速低能量耗損操作。 另一方面，分離之第一晶圓（半導體基底）再度使用 (請先閲讀背面之注意事項再填寫本頁) %· 、1Τ
本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -17- 502305 A7 _B7 _ 五、發明說明（15 ) 當成在上述步驟中之第一晶圓或第二晶圓。 此循環進行（η - 1 )次（η爲不小於2之自然數） 。因此，SOI晶圓之製造步驟進行η次，且可製產生η 片SOI晶圓。此外，用於第η次使用在分離步驟S4中 分離之第一晶圓在上述步驟中未再度使用當成第一晶圓或 第二晶圓，但是如果有需要，其表面可平坦化，且此晶圓 可使用當成非SOI晶圓，而其使用以產生一正常半導體 裝置。 再者，此晶圓可分成磊晶晶圓，監視晶圓，或虛擬晶 圓（步驟S 6 )。在此例中，監視晶圓包括一晶圓以控制 在每一處理步驟中檢査品質水準之步驟。虛擬晶圓包括用 以保持在開始時和裝置特性之均勻性。此外，藉由使用如 曰本專利第8 - 2 1 3645號案，日本專利第10 — 233352號案，和日本專利第1〇 — 270361號 案所揭示之處理，晶圓可轉換以產生一太陽能電池。亦即 ，用於第η次使用在分離步驟s 4中分離之第一晶圓可轉 換成使用於非S 〇 I產生方法之處理之晶圓。 經濟部智慧財產局員工消費合作社印製 在SOI製造處理中，第一晶圓之使用次數，亦即， 上述之η可根據下述之標準（1 )至（3)決定。附帶的 ，爲了降低SO I晶圓之製造成本，必須建立一製造系統 以使可從第一晶圓獲得兩或更多S 0 I晶圓。亦即，需要 η 2 2 〇 . 產生之調整 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·18 - '一 502305 A7 __ B7__ 五、發明說明（16 ) 當訂購許多SO I晶圓時，藉由在SO I製造處理中 分離而得第一晶圓之重複使用次數增加。另一方面，當更 需要轉換時，在較早階段進行轉換（步驟s 6 )。 步驟控制 在SO I製造處理中，在分離步驟後（步驟S4)而 得之第一晶圓之重複度用次數事先設定，且當重複使用次 數達到所設定之次數時，晶圓即轉換（步驟S 6 ) ° 以檢查分類 晶圓之使用目的地以檢査分類。例如，當第一晶圓從 表面品質和晶圓形狀判斷而爲在S 0 I製造處理中耐用時 ，可重複在S 0 I製造處理中使用。當晶圓受判斷不再 S〇I製造處理中耐用時，則進行轉換（步驟S 6 )。於 此，在SO I製造處理中不再耐用表示所製造之SO I晶 圓無法滿足所需之規格。 附帶的，此處所謂的檢查包括光點缺陷，表面粗糙度 等之量測，如圖9所示。 當然，η可依照SOI晶圓所需之規格（SOI層表 面平坦性，S 0 I層之晶格缺陷密度等）而決定，或η亦 可依照消費者所欲負擔之價格而定。 此外，在SOI製造處理包括製造系統之例中，其中 一矽晶圓使用多次（η次）當成第一晶圓，且而後晶圓轉 換成磊晶晶圓，上述之η.可依照市場上之S 0 I晶圓和磊 晶晶圓之需求而定。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 |裝 頁 訂 經濟部智慧財產局員工消費合作社印製 -19 502305 第89105607號專利申請案 中文說明書修正頁民國90年8月修正 Λ7 B7 ㈣月 五、發明説明（17 ) 亦即，η可侬照所訂購S〇I晶圓之數目和從消費者 所訂購β慕晶晶圓之數目而定。 例如，當cr s。，^ 3 α。i ,其中a s。！爲訂購 S Ο I之數目和α。爲在一期間所訂購磊晶晶圓之數目 ，則決定η = 3 ^ 較佳的是，所訂購片之數目記錄在電腦中，且η根據 所記錄內容而定。 在步驟S 6中進行之轉換步驟最好使形成磊晶晶圓。 關於製造磊晶晶圓方面，可適當的使用大氣壓力 C V D系統，低壓C V D系統，電漿增強C V D系統，或 輔助C V D系統等。 ‘ ‘ ·* " 在本發明中，使用在結合S 0 I晶圓產生步驟中之第 一晶圓可使用以產生使用於非S 0 I晶圓生產步驟之磊晶 晶圓。 根據成長方法之磊晶成長之適當溫度約不低於5 0 0 °C旦不高於構成晶圓之材料之熔點。在溫度應用至單晶矽 之晶圓之例中，溫度之最低限爲6 0 0 °C，且最好爲 8 0 0 °C ,而溫度之高限爲矽之熔點，或最好爲1 4 0 0 °C，且更好爲1 2 0 0它。 在磊晶成長以c V D法或濺鍍法進行之例中，適當的 氣壓可爲大氣壓力或低壓，但是不超過大氣壓力且不小於 3 . 9 X 1 0 4 P a，且最好不超過大氣壓力且不小於 1 . 3 P a。 • 提供於磊晶成長之氣壓之氣體爲選自如S i Η 4 , (請先閱讀背面之注意事項再 H- - -1- H 本頁) 訂 經濟部背¾財凌馬Hx-;/if合作α印％ 未紙悵尺度通爪中國國家樣準（CNSM4規格（2丨0X297公t ) . 20 - 502305 A7 B7 ：7月^/曰 修正補充 五、發明説明（18) S i C 1 3 H , S i C 1 2 Η 2 , S i C 1 4 , S i 2 H e , S i Fi等之矽烷之氣體。爲了摻雜雜質之目的，可摻雜包 含如B2H6, B F 3 , BBr3等之受體之氣體和包含如 PH3,AsH3等之施體之氣體。 再者，除上述外，亦可摻雜氫氟酸，氯，氫，或稀有 氣體。一般而言，使用氫氣當成載送氣體。 附帶的，當S 0 I晶圓使用P +晶圓當成第一晶圓重複 製造和第一晶圓在分離後轉換時，磊晶層會成長在第一晶 圓之表面上，因此可生產較ί圭的磊晶晶_丨所朱牵吝f晶 晶圓可適於生產如記憶體，邏輯電路，類比訊號處理電路 ，和類比數位混合電路之積體電路，或生產如C C D和太 陽能電池之半導體功能性元件。 此外，在一序列生產步驟中，多數S 0 I晶圓和磊晶 晶圓兩者皆可製造，如此可降低相當的材料成本。 以下說明磊晶晶圓。 在”Low power consumption’high-speed LSI technology”第3·3·2節， Analogue-digital consolidated substrate separation technology (Realize Corporation)中，討論F磊晶層/P+磊晶層當成一基底構造以降低數位雜訊。 此外，依照”Silicon science”，第 5 章，第 1 節（由Realize
Corporation所出版，由 USC Senucibdyctir Substrate Technology ι^. _
Research Institute所編輯），當Μ 0 S L S I以磊晶晶圓製造時， 它們大部份使用具有P型磊晶層在P+基底上之基底構造（以下 稱爲” P型磊晶/ P +基底）。使用磊晶晶圓之最大因素爲可改善 1 軟性錯誤和閂鎖。此外，在第5章，第4節中，P型磊晶/P +基 (請先閲讀背面之注意事項再填寫本頁)
,ιτ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 21 502305 經濟部智慧財產局員工消費合作社印製 A7 B7 ___五、發明說明（19 ) 底之磊晶晶圓在MO S構造之氧化膜介電崩潰特性中之 TDDB特性中對CZ塊矽晶圓相當優良，且在基底之硼 高濃度區域中顯示具有強的聚集效果。 再者，同節亦說明磊晶晶圓之價格，和說明當直徑變 大時，介於磊晶晶圓和C Z晶圓間之價格差異會變小。此 外，其亦說明如果在十億位元世紀時需要超高品質矽晶體 時，C Z晶體之價格率（相對於磊晶晶圓之價格）會依照 直徑之變大增加，且因此，大量使用磊晶晶圓之世紀即將 到來。 因此，從建構用以生產半導體之經濟方法以及改善晶 圓之使用效率而言，第一晶圓使用多次於生產SO I晶圓 之處理，而後磊晶晶圓使用第一晶圓製造是相當經濟的。 附帶的，較佳的是，在藉由使用第一晶圓製造SOI 晶圓後，且在使用第一晶圓進行轉換步驟（S 6 )前，第 一晶圓表面受到平坦/平滑步驟處理。 關於表面平坦/平滑目的而言，分離之第一晶圓可受 到至少拋光，蝕刻，熱處理之一之處理。 在這些處理中，在含氫還原氣體下熱處理分離第一晶 圓之方法（氫退火）是最好的方法，因爲其可使表面平滑 且防止晶圓厚度降低，且同時，在分離後，包含在晶圓表 面層中之雜質，如硼，可向外擴散，因此可降低雜質密度 〇 · 適於氫退火之溫度不小於3 0 0 °C且不大於構成晶圓 之材料之熔點，但是當應用至單晶矽晶圓時，溫度之下限 (請先閱讀背面之注意事項再填寫本頁) 裝 =0 瓢. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22 - 502305 A7 __B7^__ 五、發明說明（20 ) 爲8 0 0 °C,或更好爲1 0 0 0 °C,和溫度之上限爲矽之 熔點，或更好爲1400 °C,且最好爲1 200 °C。 適於氫退火之還原氣體可爲任何高壓，大氣壓力，和 低壓，但是不要超過大氣壓力，且不小於3 . 9xl0_4 Pa,且最好不超過大氣壓力且不小於1 · 3Pa。 氫退火之處理時間依照所需之特性而適當選擇，且因 此，無任何特別限制，而在一分鐘至1 〇小時皆是合理範 圍。 . 關於提供含氫還原氣體之氣體方面，可使用100% 氫氣或氫氣和惰性氣體之混合氣體。 由此氫退火在剝離後而得之第一晶圓和在市場上以氫 退火處理之晶圓落入相同的標準，且變成適於生產如 L S I之半導體裝置。 以拋光而平滑是良好的方法，和化學和機械拋光（ CMP )皆是良好的方法。如果表面發生異常時，幾乎可 以拋光完全移除。此種處理可以如同在拋光正常矽晶圓相 同的方法進行，且優於大量生產。附帶的，表面異常意即 由晶圓表面觀察而偵測到之缺陷或顆粒。 經濟部智慧財產局員工消費合作社印製 •丨—丨丨丨丨丨丨裝·丨丨 (請先閲讀背面之注意事項再填寫本頁) 附帶的，在本發明中，當特別高濃度P型半導體晶圓 較佳的使用當成第一晶圓，因此，如圖1 0所示，第一半 導體晶圓，如SOI晶圓等，形成在第η次使用中之分離 步驟S4中（步驟S5),和在第η次分離步驟中分離之 高濃度Ρ型半導體晶圓依照需要而平坦化，因此，Ρ_層， 或Ν層等最好磊晶成長（步驟S 7 )。因此，可生產一磊 本紙張尺度適用中國國家標準（CNS)A4規格(210><297公釐) -23 - 502305 經濟部智慧財產局員工消費合作社印製 A7 砂日修正 ’ Ξ_;__L 五、發明説明（21 ) ^ 晶晶圓，其中P +層或N層形成在高濃度P型半導體晶圓上 (步驟S 6 )。如上所述，在現今使用之晶圓中，P -磊晶 / P +基底模式是最常使用者。附帶的，在剝離後之第一晶 圓表面可在平坦一次後受到磊晶成長處理，但是在只淸潔 一次而在剝離後，無拋光，蝕刻，或熱處理後，可受到磊 晶成長處理。 此外，當第一晶圓以形成磊晶半導體層（P _層或N層 )在高濃度P型半導體晶圓上_，分離步聲§ S Ο I晶圓（步驟S 5 )，和P ~層或N層形成在分離高濃 度P型半導體晶圓上，且因此，無新的磊晶成長，可生產 一磊晶晶圓（步驟S 6 )。亦即，當磊晶半導體層已在步 驟S 1中形成時，無需在步驟S 7中準備新的磊晶半導體 層，如圖1 0所示。 多孔層之形成可以N型半導體依照狀況而進行，但是 最好使用P型半導體。Unagami等人硏究在陽極化中之矽之 溶解反應，且確認陽極反應需要在H F溶液中之正離子（ T. Unagami, J. Electrochem. Soc., vol. 127, 476 (1980 ) )。最好使甩高濃度P型半導體以進行多孔層之形成，和 雜質濃度範圍一般爲5·〇xl016/cm3至5·Ox 102°/〇：1113,最好爲1.〇父1〇17/〇：1113至 2 · 0 X 1 0 2 ° / c m 3 ,且更好爲 5 · 0 X 1 0 1 7 / cm3 至 1 · 〇xl〇20/cm3、 關於第一晶圓，可使用高濃度P +晶圓，和可重複進行 1 生產SO I之處理，而後，分離之高濃度P+晶圓（半導體 ^紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 7^4 - * ~ (請先聞讀背面之注意事項再填寫本頁)
訂 f 502305 A7 B7__丨 五、發明說明（22 ) 基底）轉換成用於P-磊晶之基底而未拋棄P +晶圓，藉此 ，可製造S 0 I晶圓和磊晶晶圓。 (請先閱讀背面之注意事項再填寫本頁) 如上述，因爲磊晶晶圓之大量耗損，必須建構商業有 益的半導體生產系統。 附帶的，在P _晶圓使用當成第一晶圓時，此晶圓只藉 由使晶圓表面平滑即可變成適於生產上述積體電路或半導 體功能元件之晶谓，而無需進行磊晶處理。 當然，當需要較高品質層當成用以生產積體電路或半 導體功能元件之層诗，磊晶層可進一步形成在平滑表面。 分離第一晶圓（半導體基底）受使用和轉換，而後其可以· 和原始晶圓約相同或較便宜的價格再銷售，和進一步增加 附加價値（例如，生產磊晶晶圓），此晶圓可以較高的價 格再銷售，如此可建立商業有益之半導體生產系統。 此外，如圖1 1所示，於此可進行此種製造多片 S〇I晶圓和一片嘉晶晶圓。 如圖1 1之步驟S 1所示，準備第一晶圓。 上述半導體晶圓適當使用當成第一晶圓。 經濟部智慧財產局員工消費合作社印製 其次，如步驟S 2所示，一分離層形成在半導體晶圓 中，和形成具有經由分離層形成在半導體基底上之單晶半 導體層之第一構件。關於分離層之形成方法，可採用形成 多孔層而後在表面形成非多孔層之方法。非多孔層可藉由 在多孔層上進行磊晶成長之方法或在含氫氣體下熱處理多 孔層表面之方法。 在此例中，具有預定厚度之單晶半導體層在分離層形 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐) -25- 502305 A7 ____B7 _ 五、發明說明（23 ) 成前形成在半導體晶圓上，和分離層形成在半導體層內側 〇 於此，單晶半導體層由至少具有不同雜質濃度之兩層 所組成。例如，在從半導體晶圓側形成在半導體晶圓上有 第一單晶半導體層和雜質濃度高於第一單晶半導體層之第 二半導體層。當單晶半導體層爲多孔時，低雜質濃度區域 具有比高雜質濃度區域高的多孔性而變成易受損壞的。因 此，分離位置需更嚴格界定。 附帶的，執行多孔層之形成以留下具有低濃度雜質區 域。 附帶的，亦可藉由植入如後述氫或氮離子而實施分離 層。 而後，在步驟S 3中，變成支持基底之部份（第二構 件）形成在半導體晶圓中，其中形成有分離層，藉以形成 一多層構造。形成變成支持基底之部份之方法如上所述。 而後，在步驟S 4中，多層構造在分離層上分離。關 於分離方法方面，可採用上述之方法。 因此所獲得之晶圓變成具有極高附加價値之晶圓，如 一 S 0 I晶圓，且藉由使用此一晶圓，可形成半導體裝置 (步驟S 5 )。所生產之半導體裝置可以低能量耗損而以 高速操作。 另一方面，分離之第一晶圓再度使用當成在上述步驟 中之第一晶圓或第二晶圓。依照需要，一磊晶層（如P +磊 晶層）形成在分離第一晶圓上（步驟S 8 )。附帶的，如 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 h !裝 頁 訂 黻 經濟部智慧財產局員工消費合作社印製 26- 502305 A7 _______ _ B7 五、發明說明（24 ) 前所述，由於執行多孔層之形成，因此留下具有低濃度雜 質之區域，磊晶·層留在半導體晶圓上，和當此磊晶層可提 供S 0 I晶圓以所需之品質和磊晶層之充分厚度時，在步 驟S 8不需要形成磊晶層。 當此晶圓導入當成第一晶圓時，可在磊晶層中形成上 述分離層。附帶的，較佳的是，在剝離後之第一晶圓表面 再度平滑，而後受到磊晶成長（圖1 2之步驟S 7 )。當 然，在未進行拋光，蝕刻，和熱處理時，晶圓可在剝離後 只藉由淸潔而受到磊晶成長處理（步驟S 8)。 上述第一晶圓之回收發生（η - 1 )次（η爲不小於 2之自然數）。因此，SOI晶圓之製造處理執行η次， 且可生產η片SOI晶圓。此外，在第η次使用中，在分 離步驟S 4中分離之第一晶圓未再度使用當成在上述步驟 中之第一晶圓或第二晶圓，但是，依照需要，其表面受到 平坦化，且此晶圓使用當成一非S 0 I晶圓（例如，在高 濃度Ρ型半導體晶圓使用當成第一晶圓之例中，Ρ —層設置 在高濃度Ρ型半導體晶圓上之磊晶晶圓）（步驟S6)。 此晶圓亦可轉換成一監視晶圓或一虛擬晶圓。此外， 藉由使用如日本專利第8—213645號案，曰本專利 第10 - 233352號案，和日本專利第10 — 270 3 6 1號案所揭示之方法，晶圓可轉換以生產太陽能電池 。上述η可使用已述之標準決定。 以下參考圖式進一步詳細說明本發明之實施例。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -!丨丨1丨— 裝— (請先閲讀背面之注意事項再填寫本頁) 訂： 峰 經濟部智慧財產局員工消費合作社印製 -27- 502305 經濟部智慧財產局員工消费合作社印製 Λ7 B7__ 五、發明說明（25 ) (第一實施例） 圖2爲依照本發明之第一實施例之生產晶圓之方法之 步驟之流程圖。 首先，在步驟S11中，準備以CZ晶圓，FZ晶圓 ，磊晶矽晶圓，或以氫退火處理之矽晶圓製成之第一晶圓 1和變成第二構件之第二晶圓2。其中，第一晶圓1表面 陽極化和製成多孔以形成多孔層4。第二晶圓2可爲半導 體從其中曝露之一晶圓或絕緣膜形成在表面上之晶圓，或 一絕緣光透射基底如一石英矽石亦可使用以替代第二晶圓 〇 而後，在步驟S 1 2中，非多孔層5形成在多孔層4 上，以形成第一構件。關於非多孔層5之形成方法方面， 有一方法，其中多孔層4之孔以氫退火封閉，以在表面層 中增加非多孔構造，或一方法，其中非多孔單晶矽層以磊 晶成長形成。 用於磊晶成長之適當溫度爲根據成長方法且約不低於 5 0 0 °C和不高於構成晶圓材料之熔點。當一溫度施加至 單晶矽晶圓時，溫度之最下限爲6 0 0 °C,或最好爲 800t,和溫度之上限爲矽之熔點，或最好爲1400 t：，且更好爲1200°C。 此外，依照需要，非多孔層5之表面氧化，因此，絕 緣層6形成在非多孔層5上。除了氧化外，絕緣層6亦可 藉由CVD和濺鍍法形成。附帶的，在本實施例中，多孔 層4變成一分離層。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28 - (請先閲讀背面之注意事項再填寫本頁) 裝 訂·· 龜 502305 附件一：篦89105007號專利申請案 中文說明書修正頁 A7民國翌年丘弓 B7 五、發明説明（灰 4物)月％修上1 =21^ 在步驟S 1 3中，多層構造1 0 0藉由結合第一晶圓 1之絕緣層6之表面和第二晶圓2之表面而形成。當然， 一絕緣層可形成在第二晶圓上，因此，分別在第一晶圓和 第二晶圓上之絕緣層結合在一起。再者，一絕緣層可只形 成在第二晶圓上，而無絕緣層形成在第一晶圓1上，因此 ，絕緣層和非多孔層可結合。在結合時，兩晶圓可在室溫 下接觸，而後，熱處理以增加結合密度，或可以陽極結合 而結合。此外，此接觸可配合熱處理。再者，在結合步驟 中，可執行熱處理，而兩晶圓設置在高壓下，以緊密接觸 。熱處理最好在氧化氣體或惰性氣體（N 2，A r )下執行 此外，較佳的是，任何一對結合 矽，氫氣，稀有氣體（Ar，Ne) 電漿處理，因此，結合表面事先受到 表面以氧氣，氮氣， ，胺，水蒸氣等進行 致動。 再者，結合亦可藉由位移一黏著層以介於其間而發生 用環氧樹脂和聚醯亞 (請先聞讀背面之注意事項再填寫本頁} • ml n an m- nn nn—e"Jm mammlM I a 經濟部智慧財產局員工消費合作社印製 。關於形成黏著層之黏劑方面，可使 胺。 此外，在步驟S 1 4中，在分離 多層構造以前述方法分離（參考數字 )。剝離或分離第一晶圓之之非多孔 且在某些例中，存在有在分離表面上 4 1。另一方面，非多孔層5和絕緣 至第二晶圓2，和使多孔層之殘餘部 ，因此，當多層構造在多孔層4之上 層（多孔層4 )上， 4 2表示分離多孔層 部份保持晶圓形狀， 之多孔層之殘餘部份 層6從第一晶圓傳送 份4 2在其分離表面 或下介面分離時，殘 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐） 29- 經濟部智慧財產局員工消費合作社印製 502305 A7 B7_ 五、發明說明（27 ) 餘部份不會留在非多孔層5或第一晶圓上。 在步驟S 1 5中，多孔層.之殘餘部份4 2依照需要而 移除。當殘餘部份4 2之厚度相當厚時，殘餘部份4 2進 行濕蝕刻以使用氟酸，過氧化氫，和/或乙醇之混合液體 當成蝕刻劑而選擇性蝕刻，而後以氫退火使表面平滑。 當殘餘部份4 2之厚度是薄的時，此部份可進行氫退 火以在移去殘餘部份42同時進行平滑處理，而未進行濕 蝕刻。因此，可獲得高附加價値晶圓。當然，爲了移去殘 餘部份4 2 ,亦可使用如R I E等之乾蝕刻（徑向乾蝕刻 )。在步驟S 1 6中，在剝離後，在晶圓1上之殘餘部份 4 1以拋光，濕蝕刻，氫退火等移除，而後平滑。 因此，可獲得一塊晶圓。此塊晶圓使用當成在步驟 5 1 1中之第一晶圓，而後再度執行在步驟S 1 1至 S 1 5中生產SO I晶圓之處理。在步驟S 1 6中所獲得 之塊晶圓之再導入發生（η— 1)次，且步驟S 1 1至 S 1 5重複η次，以獲得η片SO I晶圓。重複之次數根 據如前述生產之調整，步驟控制，晶圓表面狀況等標準而 定。當然，在步驟S 1 6中獲得之塊晶圓可使用當成在步 驟S 1 1中之第二晶圓。 在第η次使用之步驟S 16中，在剝離後在晶圓1 ( 半導體基底）上之殘餘部份4 1以拋光，濕蝕刻，氫退火 移除，且平滑以獲得一塊晶圓。所獲得之塊晶圓使用在生 產非S 0 I之處理中。此晶圓可使用於形成裝置之晶圓以 及虛擬晶圓等。附帶的，表面可只受到殘餘部份4 1之移 -----------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公紫h - 30 - 502305 A7 B7 五、發明說明（28 ) 除，而無需進行平滑。此乃因爲發生在步驟S17中之嘉 晶成長可配合表面平滑至某一特定程度。 再者，依照需要，如圖S 1 7所示，在剝離後之晶圓 1之表面可進行磊晶成長處理以使形成以非多孔P型單晶 半導體製成之磊晶層7。因此，可獲得一磊晶晶圓。在圖 2中，磊晶晶圓在步驟S 1 7中.範例化，但是其並不限於 此。 附帶的，如上所述，高濃度P型半導體晶圓使用當成 第一晶圓，其適於提升至多孔構造，和在步驟S17中獲 得之磊晶晶圓變成磊晶層形成在P +晶圓上之晶圓。如果此 晶圓提供有P—嘉晶層時，其可變成適當的嘉晶晶圓。 當第一晶圓1表面陽極化且製成多孔時，現有密度或 陽極化溶液可改變以使具有互相不同孔性之兩或多個多孔 層。 於此，多孔層4最好包含，從非多孔層5之側起，依 序具有第一孔性之第一多孔層，和具有第二孔性大於第一 孔性之第二多孔層。此種構造可形成具有最少缺陷之非多 孔層（如非多孔單晶矽層）在第一多孔層上。此外，第二 多孔層可作用當成用於分離之層。 第一多孔層之第一孔性最好爲10%至30%,且更 好爲15%至25%。 此外，第二多孔層之第二孔性最好爲3 5%至70% ，且更好爲4 0 %至6 0 %。 關於陽極化之溶液方面，可使用含氫氟酸之溶液，含 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 • 31 _ 經濟部智慧財產局員工消費合作社印製 502305 A7 ___B7___ 五、發明說明（29 ) 氫氟酸和乙醇之溶液，含氫氟酸和異丙醇之溶液，含氫氟 酸和過氧化氫之溶液，含氫氟酸和螯形化合物之溶液，和 含氫氟酸和表面活性劑之溶液等。 於此，在形成非多孔層5在多孔層4上前，至少可添 加下述步驟（1 )至（4)之一。可執行一序列步驟如（ 1)— (2),較好爲（1)4(2)4(3)或（1) —(2)-(4),和最好爲（1) — (2) — (3) — (4 ) 〇 形成保護膜在具有孔之壁上之步驟 如氧化膜或氮化膜之保護膜可提供在具有孔之多孔層 之壁上，因此，可防止因爲熱處理使孔粗糙。例如，熱處 理（在200 t至700 °C)在氧化氣體下執行。在此狀 況下，形成在多孔層表面上之氧化膜可受到移除（例如， 藉由將表面曝光至含HF溶液中）。 氫烘烤步驟 多孔層在含氫還原氣體中在8 0 0°C至1 2 0 0°C下 進行熱處理，因此，存在於多孔.層之表面層上之孔受密封 至某一程度。 極少量原始材料供應步驟 當上述氫烘烤步驟未能完全密封時，非多孔層5之原 始材料以極少量供應，以使在層表面上之孔密封至進一步 程度。 特別的，原始材料供應受控制以使成長率變成不超過 本^張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐〉 - 32· -----------裝·-- (請先閲讀背面之注意事項再填寫本頁) 上0· 502305 A7 B7 五、發明說明（3G) 2 0 nm/分鐘，且較佳的不超過2 nm/分鐘。 高溫烘烤步驟 熱處理乃在高於前述氫烘烤步驟和/或極少量原始材 料供應步驟之處理溫度和含氫還原氣體上執行。 如此可使多孔層表面進行充分的密封和平滑。 關於分離多層構造之方法方面，可應用包括拉伸力， 壓縮力，或剪力之方法和噴射流體等。 關於所使用之流體方面，可使用如已醇之有機溶液， 如氟酸和硝酸之酸，如氫氧化鉀之鹼，和其中包括操作以 執行選擇性蝕刻分離區域之流體等。亦可使用具有低溫之 冷卻流體，極冷液體，s光子束，或電子束等。 . 再者，關於流體方面，可使用如空氣，氮氣，氧氣， 二氧化碳，和稀有氣體等氣體。亦可使用操作以蝕刻在分 離區域上之氣體和電漿。當水比噴射流型式使用時，可使 用如純水或超純水之高純度純水，其中已移除雜質金屬或 顆粒。 此外，藉由完成低溫處理而執行分離步驟，因此在以 水噴射分離後，附著至晶圓之顆粒可藉由淸潔而充分移除 〇 當然，上述之各種分離方法亦可結合使用。 當多孔層之殘餘部份41和42需要移除時，此移除 可藉由拋光，硏磨，蝕刻，或其結合而執行。
關於拋光方法方面，最好使用化學機械拋光（CMP (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -33 - 502305 A7 作1芝正 ___ B7 補无 ^ 1 - ί-， 丨丨丨_丨丨丨丨丨 1:SSSSBS8BS8SBB#^ 五、發明説明（31 ) )° (請先閲讀背面之注意事項再填寫本頁) 在執行CMP時之拋光劑方面，可使用如硼矽酸鹽玻 璃，二氧化鈦，氮化鈦，氧化鋁，硝酸鐵，二氧化硒，膠 態矽石，氮化矽，碳化矽，石墨，和鑽石等，或藉由混合 這些分級顆粒和如Η 2 0 2 , K I 0 3之氧化劑，和如N a 〇 Η，Κ Ο Η等之鹼性溶液而得之分級顆粒液體。 附帶的，在結合前，晶圓在氧化氣體下進行熱處理， 因此，絕緣層6形成在非多孔層5之表面上，而後，如圖 3 Α所示，氧化膜6可形成在第一晶圓之背面以及側面。 此外，經由多層構造形成步驟和分離步驟而得之第一 晶圓（在圖3B中）在用於生產SO I之處理中重複使用 當成第一晶圓，氧化膜6可逐漸形成變厚。 附帶的，在以陽極化形成分離層之例中，氧化膜剝離 一次。即使在此例中，氧化膜可在用於生產S Ο I之處理 中再度形成。 經濟部智慧財產局—工消費合作社印製 此外，一塊晶圓，其可由製造η片S 0 I晶圓同時獲 得，乃具有氧化膜在其側和/或表面上，且因此，可使用 當成在用於C Μ 0 S裝置處理中之具有背密封之塊晶圓。 背密封乃用於防止在晶圓中之雜質因此在裝置形成入 晶圓時之熱處理而引起之向外擴散。 當然，在某些例中，在一次SOI製造處理上形成在 第一晶圓之側表面或背表面上之背密封已是充分的，但是 ,其最好使用於兩次或多次之S 0 I製造步驟中。 因此，爲了決定重複次數η,對於決定形成在第一晶 -34- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 502305 A7 B7__ 五、發明說明（32 ) 圓之側表面或背表面上之背密封之厚度是否爲所需厚度可 受到標準化。在以離子植入形成分離層之例中，由於不需 要移去已形成在晶圓表面上之氧化膜，背密封之厚度變成 如上述η之大。 附帶的，在本實施例中之詳細說明當然亦可應用至第 二實施例中。' (第二實施例）. 圖4爲依照本發明之第二實施例之生產晶圓之處理步 驛之流程圖。 首先，在步驟S 2 0中，準備包含如C Ζ矽晶圓和 F Ζ矽晶圓之塊晶圓之第一晶圓1 ,和第一晶圓之前面層 進行擴散方法或離子植入方法，因此可形成添加有摻雜劑 之單晶半導體層3。關於單晶半導體層方面，Ρ+層最好具 有硼密度約爲1 X 1 017cmi至1 X 1 02°cm — 3。 在步驟S 2 1中，準備以如C Z矽晶圓，F Z矽晶圓 等之塊晶圓製成之第二晶圓2以變成第二構件。 第二晶圓2可爲半導體從其中曝露之一晶圓或絕緣膜 形成在表面上之晶圓，或一絕緣光透射基底如一石英矽石 亦可使用以替代第二晶圓。 此外，單晶半導體層3之第一晶圓1表面進行陽極化 ，和製成多孔以形成多孔層4。此時，只有單晶半導體層 3之表面層最好製成多孔，因此，在多孔層4上留下約 1 0 0 nm至2 0/im之非多孔層1 0。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X297公爱^ -35- ' β— 1 I» eel n 1 1· ϋ ϋ ·1 (請先閱讀背面之注意事項再填寫本頁) 裝 訂· 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（33 ) 而後，在步驟S22中，非多孔層5形成在多孔層4 上，以形成第一構件。關於非多孔層5之形成方法方面， 有一方法，其中多孔層4之孔以氫退火封閉，以使表面層 形成非多孔構造，或一方法，其中非多孔單晶矽層以磊晶 成長形成。 此外，依照需要，非多孔層5之表面氧化，因此，絕 緣層6形成在非多孔層5上。除了熱氧化外，絕緣層6亦 可藉由CVD和濺鍍法形成。在本實施例中，多孔層4變 成一分離層。 在步驟S 2 3中，多層構造1 〇 〇藉由結合第一晶圓 1之絕緣層6之表面和第二晶圓2之表面而形成。在結合 時，兩晶圓可在室溫下接觸，而後，進行熱處理以增加結 合強度，或亦可以陽極結合而結合。此外，熱處理亦可在 接觸發生時執行。再次，在結合步驟中，可執行熱處理， 而兩.晶圓設置在高壓下，以緊密接觸。 此外，較隹的是，至少一對結合表面以氧氣，氮氣， 矽，氫氣，稀有氣體等進行電漿處理，因此，結合表面事 先受到致動。再者，結合亦可藉由安插一黏著層以介於其 間而發生。 此外，在步驟S 24中，在分離層（多孔層4)上， 多層構造1 0 0以前述方法分離。剝離第一晶圓之之非多 孔部份保持晶圓形狀，且在某些例中，存在有在分離表面 上之多孔層之殘餘部份4 1。另一方面，非多孔層5和絕 緣層6從第一晶圓傳送至第二晶圓2,和在某些例中，第 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公_ - 36 _ ^ * 丨丨丨 t (請先閲讀背面之注意事項再 -裝·！ 填寫本頁) 纛. 經濟部智慧財產局員工消費合作社印製 502305 A7 B7____. 五、發明說明（34 ) 二晶圓表面具有多孔層之殘餘部份4 2。 在步驟S25中，多孔層之殘餘部份42依照需要而 移除。當殘餘部份42之厚度相當厚時，殘餘部份42進 行濕蝕刻以使用氟酸，過氧化氫，和/或乙醇之混合液體 當成蝕刻劑而選擇性蝕刻，而後以氫退火使表面平滑。當 殘餘部份42之厚度是薄的時，典部份可進行氫退火以在 移去殘餘部份42同時進行平滑處理，而未進行濕蝕刻。 因此，可獲得高附加價値S 0 I晶圓。當然，當實際無任 何殘餘部份時，可省略移去殘餘部份4 2之步驟。 在步驟S 2 6中，在剝離後，在晶圓1 (半導體基底 )上之殘餘部份4 1以拋光，濕蝕刻，氫退火等移除，而 後平滑。此時，非多孔層1 0留在晶圓1上。隨後執行步 驟 S20 至 S24。 此外，移除具有此非多孔層1 〇之晶圓1之非多孔層 1 0 (步驟S 2 8 )以提升至一塊晶圓，和塊晶圓之晶圓 1使用當成步驟S 2 0之第一晶圓1 ,和再度執行在步驟 S 2 0至S 2 5之生產SO I晶圓之處理。 經濟部智慧財產局員工消费合作社印製 在步驟S 2 6或S 2 8中所獲得之晶圓之再導入發生 (n—l)次，且步驟S20至S25重複η次，以獲得 η片S 0 I晶圓。 在第η次使用之步驟S 2 6中，在剝離後在晶圓1 ( 半導體基底）上之殘餘部份41以拋光，濕鈾刻，氫退火 移除，且平滑以獲得具有非多孔層1 0之一晶圓。再者， 如果非多孔層1 0移除，則可獲得如同在第一例中相同的 本^張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) -37 - 502305 A7 — ___ B7 _ 五、發明說明（35 ) 塊晶圓（步驟S 2 8 )。 再者，依照需要，如步驟S 2 7所示，在剝離後之晶 圓1之表面可進行磊晶成長處理以使形成以非多孔p型單 晶半導體製成·之磊晶層7。因此，可獲得一嘉晶晶圓。 (第三實施例） 以下，參考圖4說明依照本發明之第三二實施例之生 產晶圓之處理。 首先，在步驟S20中，準備包含如CZ矽晶圓和 F Z矽晶圓之塊晶圓之第一晶圓1 ,和其表面層受到磊晶 成長以使單晶半導體層3形成在其上。此單晶半導體層3 最好爲P+層，其具有硼密度約爲lxl〇17Cm_3至1 X 1 0 2 0 c m - 3。 在步驟S 2 1中，準備以如C Z矽晶圓，F Z矽晶圓 ，以氫退火處理之晶圓等之塊晶圓製成之第二晶圓2以變 成第二構件。 第二晶圓可爲半導體從其中曝露之一晶圓或絕緣膜形 成在表面上之晶圓，或一絕緣光透射基底如一石英矽石亦 可使用以替代第二晶圓。 此外，第一晶圓之磊晶層3表面進行陽極化，和製成 多孔以形成多孔層4。此時，只有磊晶層3之表面層最好 製成多孔，因此，在多孔層4上留下約100nm至20 之磊晶層1 〇。當然，所有磊晶層3可製成多孔或磊 晶層可在不小於磊晶層之厚度之深度中製成多孔。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閲 讀 背 面 之 注 意 I !裝 頁 訂 m 經濟部智慧財產局員工消費合作社印製 -38 - 502305 A7 B7 五、發明說明（36 ) -----------裝--- (請先閱讀背面之注意事項再填寫本頁) 而後，在步驟S22中，非多孔層5形成在多孔層4 上，以形成第一構件。關於非多孔層5之形成方法方面， 有一方法，其中多孔層4之孔以氫退火封閉，以使表面層 形成非多孔構造，或一方法，其中非多孔單晶矽層以磊晶 成長形成。 此外，依照需要，非多孔層5之表面氧化，因此，絕 緣層6形成在非多孔層5上。除了熱氧化外，絕緣層6亦 可藉由CVD和濺鍍法形成。在本實施例中，多孔層4變 成一分離層。 . Μ 在步驟S23中，多層構造1〇〇藉由結合第一晶圓 1之絕緣層6之表面和第二晶圓2之表面而形成。在結合 時，兩晶圓可在室溫下接觸，而後，進行熱處理以增加結 合強度，或亦可以陽極結合而結合。此外，熱處理亦可在 接觸發生時執行。再者，在結合步驟中，可執行熱處理， 而兩晶圓設置在局壓下，以緊密接觸。 經濟部智慧財產局員工消費合作社印製 此外，較佳的是，任一對結合表面以氧氣，氮氣，矽 ，氫氣，稀有氣體等進行電漿處理，因此，結合表面事先 受到致動。再者，結合亦可藉由安插一黏著層以介於其間 而發生。 此外，在步驟S24中，在分離層（多孔層4)上， 多層構造1 0 0以前述方法分離。剝離第一晶圓之之非多 孔部份保持晶圓形狀，且在某些例中，存在有在分離表面 上之多孔層之殘餘部份41。另一方面，非多孔層5和絕 緣層6從第一晶圓傳送至第二晶圓2,和在某些例中，第 -39- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 502305 A7 ____________ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（37) 二晶圓表面具有多孔層之殘餘部份4 2。 在步驟S25中，多孔層之殘餘部份42依照需要而 移除。當殘餘部份42之厚度相當厚時，殘餘部份42進 行濕蝕刻以使用氟酸，過氧化氫，和/或乙醇之混合液體 當成蝕刻劑而選擇性蝕刻，而後以氫退火使表面平滑。當 殘餘部份42之厚度是薄的時，此部份可進行氫退火以在 移去殘餘部份4 2同時進行平滑處理，而未進行濕蝕刻。 因此，可獲得高附加價値S 0 I晶圓。 在步驟S 2 6中，在剝離後，在晶圓1 (半導體基底 )上之殘餘部份4 1以拋光，濕蝕刻，氫退火等移除，而 後平滑。此時，磊晶層1 0留在晶圓1上。此外，具有此 磊晶層1 0之晶圓1或移除磊晶層1 0 (步驟S 2 8 )以 提升至一塊晶圓之晶圓1使用當成步驟S 2 0之第一晶圓 1或第二晶圓2，和再度執行步驟S 2 0至S 2 5之生產 SO I晶圓之處理。在步驟S 2 6或S 2 8中所獲得之晶 圓之再導入發生（η — 1)次，且步驟S20至S25重 複η次，以獲得η片S 0 I晶圓。 在第η次使用之步驟S 2 6中，在剝離後在晶圓1 ( 半導體基底）上之殘餘部份41以拋光，濕蝕刻，氫退火 移除，且平滑以獲得具有磊晶層1 0之一晶圓。在此狀況 下，晶圓進行氫退火，因此，其表面平滑且包含於此之硼 濃度因爲向外擴散而降低，和層1 0變成Ρ-型單晶半導體 層。此即爲具有和所謂Ρ ~型磊晶晶圓相同品質之晶圓。如 果不需要主動的向外擴散時，藉由拋光或短時間之氫退火 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公-40- (請先閲讀背面之注意事項再填寫本頁) .· -裝 # 502305 A7 B7 五、發明說明（38) 之表面平滑會提升晶圓使具有和P +磊晶晶圓相同之品質^ 此外，當磊晶層10移除時，可獲得和第一例中相同 的塊晶圓（步驟S28)。 再者，依照需要，如步驟S 2 7所示，在剝離後之晶 圓1之表面可進行磊晶成長處理以使形成以非多孔P型單 晶半導體製成之磊晶層7。因此，可獲得一磊晶晶圓。磊 晶層包括P_磊晶層，N磊晶層等。 (第四實施例） 圖5爲依照本發明之第四實施例之生產晶圓之處理步 驟之流程圖。 首先，在步驟S3 1中，準備包含如CZ矽晶圓和 F Z矽晶圓之塊晶圓之第一晶圓1，變成第二構件之第二 晶圓2 〇 在此內容中，絕緣層6藉由氧化第一晶圓表面而形成 。第二晶圓可爲半導體從其中曝露之一晶圓或絕緣膜形成 在表面上之晶圓，或一絕緣光透射基底如一石英矽石亦可 使用以替代第二晶圓。亦可使用藍寶石基底，或S i C或 金鋼石薄膜。 而後，在步驟S32中，植入選自氫氣，氮氣，如 He, Ar等之稀有氣體，水蒸氣，甲烷，氫化合物等之 離子，以使包括一電位微空腔當成分離層之層14形成在 預定深度位置上。因此，單晶半導體之非多孔層5留在分 離層1 4上。因此，可形成第一構件。一離子植入層表示 本紙張尺度適用中國國家標準（CNS)A4規格（210><297公釐） -41 - — — — —— — — — II · I I (請先閲讀背面之注意事項再填寫本頁) 訂： •纛 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（39 ) 因爲集合形成微空腔之層。使用離子植入層之分離如美國 專利第5，3 7 4，5 6 4號案所述。 在步驟S3 3中，多層構造10 0藉由結合第一晶圓 1之絕緣層6之表面和第二晶圓2之表面而形成。在結合 時，兩晶圓在整個處理下可在室溫下接觸，或在室溫下首 先接觸，而後進行熱處理以增加結合強度，或亦可以陽極 結合而結合。此外，熱處理亦可在接觸發生時執行。再者 ，在結合步驟中，可執行熱處理，而兩晶圓設置在高壓下 ，以緊密接觸。此外，結合亦可藉由安插於其間一黏著層 而發生。此外，較佳的是，任一對結合表面以氧氣，氮氣 ，砂，氫氣，稀有氣體（Ar, Ne)，氨，水蒸氣等進 行電漿處理，因此，結合表面事先受到致動。 此外，在步驟S3 4中，在分離層14上，多層構造 以前述方法分離。在本實施例之方法中，在步驟S 3 3中 ，在.熱處理時之溫度不小於5 0 0 t下，分離現象可和結 合同時發生。 剝離第一晶圓之之非多孔部份保持晶圓形狀，且在某 些例中，存在有在分離表面上之分離層14之殘餘部份 1 4 1。另一方面，非多孔層5和絕緣層6從第一晶圓傳 送至第二晶圓2,和在某些例中，分離表面上有分離層 Γ 4之殘餘部份1 4 2。 在步驟S35中，移除殘餘部份142。此時，可以 低拋光率進行拋光，而後發生氫退火。此部份可進行氫退 火，而無需用於平滑處理之拋光，且同時，可移除殘餘部 本紙張尺度適用中國國家標準（CNS)A4規梅（210 X 297公釐） -42- (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（40 ) 份1 4 2。因此，可獲得高附加價値S Ο I晶圓。 此塊晶圓使用當成在步驟S 3 1之第一晶圓1或第二 晶圓2，和再度執行在步驟S3 1至S35之生產SOI 晶圓之處理。在步驟S 3 6中所獲得之用以生產塊晶圓之 SOI晶圓之處理之再導入發生（η — 1)次，且步驟 S31至S35重複η次，以獲得η片S〇I晶圓。 在第η次使用之步驟S 3 6中，在剝離後在晶圓1 ( 半導體基底）上之殘餘部份1 4 1以拋光，濕蝕刻，氫退 火移除，且平滑以獲得一塊晶圓。 再者，依照需要，如步驟S 3 7所示，在剝離後之晶 圓1之表面可進行磊晶成長處理以使形成以非多孔Ρ型單 晶半導體製成之磊晶層7。因此，可獲得一磊晶晶圓。 高濃度Ρ型晶圓使用當成第一晶圓，和Ρ _單晶矽層使 用當成磊晶層7,因此，Ρ- /磊晶Ρ +基底在步驟S3 7 中形成，和在步驟S3 5中進行氫退火，而後高濃度Ρ+層 5因爲向外擴散而較少集中，以形成一 S 0 I晶圓（Ρ ~層 )° 以下詳細說明分離層1 4之形成。 可使用光束線離子植入裝置和電漿浸入離子植入（ Ρ I I I )方法執行離子植入。電漿浸入離子植入（ PI I I)方法揭示於國際申請案第W98/52216 ，W〇99/06110, ζ發表在1998,十月之
Proceedings 1998 IEEE國際 S 0 I 會議。 關於植入之離子種方面，可使用氫氣，水蒸氣，甲烷 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -43麵 i. (請先閱讀背面之注意事項再填寫本頁) 訂！ 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明説明（洳 關於植入之離子種方面，可使用氫氣，水蒸氣，甲烷 ，氫化合物，和如He， Ar， Kr， Xe等稀有氣體。 當使用氫氣之例中，除了 Η +外，亦可使用Η 2 +和 Η3+。亦可使用正離子以及如Η —之負離子。此外，亦可 結合使用。 植入之劑量不小於1 〇 1 5但不大於1 〇 1 8 atoms/ c m 2，且最好爲不小於1 0 1 6但不大於1 0 1 7 atoms/ cm2。 可使用範圍在1 KeV至1 MeV之植入能量。 此植入可發生在一 2 0 0 °C至6 0 0 °C之溫度範圍內 ，但是溫度最好爲低於4 0 0 °C之低溫，以防止發生水泡 (因爲在結合步驟前之微空腔而發生在晶圓表面上之突起 ，或晶圓表面之剝離碎片）。 因此，在形成多層構造1 0 0之例中，熱處理溫度最 好不超過4 0 0 °C。 在多層構造進行分離之熱處理中，熱處理發生在不小 於4 0 0 °C且不大於1 0 0 0 °C之範圍內，且最好不小於 4 0 0 °C且不大於6 0 0 °C。 此外，多層構造可以已述之流體噴射，或流體噴射和 熱處理之結合分離。 關於流體噴射方面，可使用之流體如高壓水等，氣體 如氮氣等，和已述之流體。 在如氮氣之流體噴射至分離層附近時，即使在室溫下 亦可發生分離。 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇x297公釐） 瞧44- I--------裝-- (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（42 ) (第五實施例） 圖6爲依照本發明之第五實施例之生產晶圓之處理步 驟之流程圖。 首先，在步驟S 4 0中，準備包含如CZ矽晶圓和 F Z矽晶圓之塊晶圓之第一晶圓1 ,和其表面層進行磊晶 成長處理以在其上形成單晶半導體層3。 、 在步驟S 4 1中，準備以如C Z矽晶圓，F Z矽晶圓 等之塊晶圓製成之第二晶圓2以變成第二構件。 第二晶圓2可爲半導體從其中曝露之一晶圓或絕緣膜 形成在表面上之晶圓，或一絕緣光透射基底如一石英矽石 亦可使用以替代第二晶圓。 此外，磊晶層3表面依需要而熱氧化，以形成一絕緣 層6。而後，植入選自氫，氮，或稀有氣體之離子，因此 ，包括有變成分離層之微空腔之層14形成在預定深度位 置。因此，單晶半導體之非多孔層5留在分離層1 4上。 如此可形成第一構件。附帶的，爲了形成分離層14,可 使用在第四實施例所述之方法。 此時，離子最好植入磊晶層3中，因此，約10 nm 至2 0 // m之非多孔磊晶層1 0留在分離層1 4下方。 在步驟S43中，多層構造100藉由結合第一晶圓 1之絕緣層6之表面和第二晶圓2之表面而形成。在結合 時，兩晶圓在整個處理時可在室溫下接觸，或首先在室溫 下接觸，而後，進行熱處理以增加結合強度，或亦可以陽 極結合而結合。此外，熱處理亦可在接觸發生時執行。再 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -45 - ----------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂： 纛 經濟部智慧財產局員工消費合作社印製 502305 A7 ____. B7 五、發明說明（43) 者，在結合步驟中，可執行熱處理，而兩晶圓設置在高壓 下，以緊密接觸。再者，結合亦可藉由安插一黏著層以介 於第一晶圓和第二晶圓間而發生。 此外，較佳的是，任一對結合表面以氧氣，氮氣，矽 ，氫氣，稀有氣體等進行電漿處理，因此，結合表面事先 受到致動。 此外，在步驟S44中，在分離層14上，多層構造 以前述方法分離。在本實施例之方法中，在步驟S 3 3中 之熱處理時之溫度不小於5 0 0 °C之溫度下，分離現象可 和結合同時發生。 剝離之第一晶圓1保持晶圓形狀，而未降低厚度，且 具有分離層1 4之殘餘部份1 4 1在分離表面上。另一方 面，非多孔層5和絕緣層6從第一晶圓傳送至第二晶圓2 ，和在分離表面上具有分離層1 4之殘餘部份1 4 2。 在步驟S45中，移除殘餘部份142。 此時，可以低拋光率進行拋光，而後進行氫退火。另 —方面，此部份亦可和殘餘部份1 4 2移除同時進行用於 平滑處理之氫退火，而未使用拋光。因此，可獲得高附加 價値S 0 I晶圓。 在步驟S46中，在剝離後，在晶圓1(半導體基底 )上之殘餘部份141以拋光，濕飩刻，氫退火等移除， 而後平滑。此時，磊晶層1 0留在晶圓1上。此外，具有 此嘉晶層10之晶圓1或移除嘉晶層1〇 (步驟S 4 8) 以提升至一塊晶圓之晶圓1使用當成步驟S 4 0之第一晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) i -裝 經濟部智慧財產局員工消費合作社印製 -46- 502305
經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（44) 圓1 ,和再度執行步驟s 4 0至S 4 5之生產s 〇 I晶圓 之處理。在步驟S 4 6或S 4 8中所獲得之晶圓之再導入 發生（η — 1)次，且步驟S40至S45重複η次，以 獲得η片S〇I晶圓。 在第π次使用之步驟S 4 6中，在剝離後在晶圓1 ( 半導體基底）上之殘餘部份1 4 1以拋光，濕蝕刻，氫退 火移除，且平滑以獲得具有磊晶層1 〇之一晶圓。 在此狀況下，晶圓進行氫退火，因此，其表面平滑， 且如果硼濃度是高的，包含於此之硼濃度因爲向外擴散而 降低，和層1 0變成Ρ —型單晶半導體層。 此外，當磊晶層1 〇移除時，可獲得和第一例中相同 的塊晶圓（步驟s 4 8 )。 再者，依照需要，如步驟S 4 7所示，在剝離後之晶 圓1之表面可進行磊晶成長處理以使形成以非多孔Ρ型單 晶半導體製成之磊晶層7。因此，可獲得一磊晶晶圓。 高濃度Ρ型晶圓使用當成第一晶圓，和Ρ —單晶矽層使 用當成磊晶層7,因此，Ρ — /磊晶Ρ +基底在步驟S 4 7 中形成，和在步驟S 4 5中進行氫退火，而後高濃度Ρ +層 5因爲硼之向外擴散而降低硼濃度，以提升至一 S Ο I晶 圓（Ρ —層）。附帶的，在本發明中，高濃度Ρ型半導體晶 圓具有〇 · 00 1- 0 · 5Ω(：ιη之電阻率（特有電阻） ，和不小於1 X 1 0 1 7 c m — 3且不大於1 X 1 〇 2 〇 c m — 3之硼濃度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁}
-47- 502305 A7 B7 五、發明說明（45 ) (第六實施例） 關於第一基底，準備如矽晶圓之半導體基底。包含進 之半導體層藉由如c VD法或分 導體基底上。此半導體爲 行異磊晶成長之非半導體 子束磊晶成長法形成在半 S i G e 或 G e 〇 另一方面，關於第二 化膜之一絕緣膜形成在至 表面之一上。 第一基底 在所獲得 即，介於第一 構造構成以易 因此，提 離，和半導體 少許.震動，且 在分離之第一 乃重複數次， 晶圓。 和第二基底 之多層構造 基底和半導 於在此表面 供於上述分 層傳送至第 依照需要進 基底上，因 且於後，第 基底方面，準備一矽晶圓。如氧 少半導體層表面和/或第二基底 結合以獲得一多層構造。 中，應力集中在異表面間上，亦 體層間之表面間，且因此，多層 間進行剝離。 離所需之能量觸發多層構造之分 二基底上。附帶的，分離表面可 行平坦化。此異磊晶層再度成長 此，異磊晶層之傳送在第二基底 一基底轉換成一塊晶圓或一磊晶 請 先 閲 讀 背 S) 之 注
填 · 至裝 頁 訂 鲁 經濟部智慧財產局員工消費合作社印製 (製造系統） 以下說明適於實施本發明之生產晶圓之方法之製造系 統（製造工廠）。 圖7爲製造系統之實施例之示意圖。如圖7所示，第 一基底（一晶圓）1傳送至一處理裝置群5 1，包含陽極 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -48- 502305 A7 B7 和年，月，丫丨气;，補充 經濟部智慧財產局員工消費合作社印製 五、發明説明（46 ) 化裝置，磊晶成長裝置，離子植入裝置，和氧化裝置等， 以進行前述步驟S 2。 形成有分離層之第一基底1傳送至結合裝置群5 2， 和進行和第二基底（一晶圓）之結合，以獲得一多層構造 〇 此多層構造傳送至分離裝置群5 3，包括水噴射裝置 ，熱處理裝置，和楔形物***裝置等，以於此分離。 在分離後之第二基底傳送至分離層移除和表面平滑裝 置群5 4 ,包括蝕刻裝置，拋光裝置，和熱處理裝置等， 且受到處理以完成一 S Ο I晶圓2 0。 另一方面，分離之第一基底以裝置群54進行平滑處 理，而後，變成一塊晶圓，或再度當成第一基底，且傳送 至處理裝置群5 1。 因此，S Ο I晶圓之製造執行所需之次數（η次）， 以製造η片S Ο I晶圓。 在弟II次分離後，分離之弟一^基底以裝置群5 4進行 平滑處理，且傳送至塊晶圓或磊晶裝置5 5，以進行磊晶 成長處理，因此，可完成一嘉晶晶圓21。 附帶的，當磊晶成長處理完成時，磊晶裝置5 5之操 作可配合在處理裝置群5 1中之磊晶裝置之操作，因此， 可改善磊晶裝置之操作效率。 S Ο I晶圓2 0和磊晶晶圓2 1 (或塊晶圓）傳送至 檢查分析裝置群5 6 ,以進行膜厚度分佈量測，異物顆粒 密度量測，缺陷密度量測等，而後，以包裝運送裝置群 本紙張尺度適用不國國家標準（ CNS ) A4規格（2丨0X297公釐) :49: (請先閱讀背面之注意事項再填寫本頁)
502305 A7 B7 五、發明說明（47) 5 7包裝在一盒中，以進行運送。參考數字5 8表示一維 護區域，和5 9表示用於欲傳送之晶圓之淸潔區域。 圖8爲圖7之系統中部份改變之系統，因此，所獲得 之S Ο I晶圓2 0和磊晶晶圓2 1 (或塊晶圓）分別進行 檢查和包裝成盒。 圖9爲在第η次分離後（亦即，一晶圓受到s Ο I製 造步驟之η次使用後），決定第一晶圓之轉換目的地之檢 查步驟之流程圖。 如圖9所示，首先，在第η次分離後，第一晶圓進行 表面異物量測（步驟S 5 0 )。如果在晶圓表面量測無光 點缺陷（例如，顆粒）或不超過一參考値時，根據第一標 準（下限標準）執行下一表面粗糙度量測（步驟s 5 1 ) 〇 當表面粗糙度之第一標準達成時，根據第二標準（高 於第一標準之較高標準）執行表面粗糙度量測（步驟 S 5 2 ) ° 當達成第二標準之表面粗糙度時，執行在邊緣部份上 之判斷（步驟S 5 3 )。如果相關於邊緣部份無問題時， 晶圚乃輸出當成使用於裝置晶圓，磊晶晶圓，高品質虛擬 晶Η寺晶圓產品（步驟S 5 4 )。 當在步驟S 5 0中，表面異物超過一參考値，或在步 驟S 5 1中，表面粗糙度無法達到第一標準時，則執行包 括再淸潔和再拋光等表面再處理（步驟S 5 5)。 在表面再處理後，依照需要，再度執行在步驟S 5 0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 50 - (請先閱讀背面之注意事一 裝— ί填寫本頁) ¾. 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（48) 至S 5 4進行之晶圓檢查，或使用當成虛擬晶圓（步驟 S 5 6 ) ° 此外，當在步驟S52中，表面粗糙度未能達到第二 標準時，此晶圓使用當成虛擬晶圓（步驟S56)。 如果在步驟S 5 3中，相關於邊緣判斷有任何問題時 ，則執行包括邊緣拋光等之邊緣再處理（步驟S 5 7 )。 當在邊緣上之規格無關時，晶圓輸出當成一產品線，且可 使用當成裝置晶圓，磊晶晶圓，和高品質虛擬晶圓（步驟 S 5 4 )。 以下參考圖式，進一步詳細說明本發明之實施例。 (第七實施例） 圖1 3爲依照本發明之第七實施例之生產晶圓之處理 步驟之流程圖。 首先，在步驟S 8 0中，準備以高濃度P型矽晶圓製 成之第一晶圓1，和進行嘉晶成長以形成第一嘉晶層3 1 和第—嘉晶層3 2，第二嘉晶層3 2具有比第一嘉晶層 3 1更高的雜質密度。 在本實施例中，高濃度P型矽晶圓使用當成第一晶圓 ，但是，其當然不限於此。如果可執行下述步驟，則可使 用N型矽晶圓。 如果磊晶層32之雜質密度局於嘉晶層31,且特別 的，第一嘉晶層3 1之電阻率在0 · 〇2至10000 Qcm之範圍，且最特別在〇 · 1至i〇〇Qcm,和第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -51 - (請先閱讀背面之注意事 i 裝--- 『填寫本頁) •線- Φ 經濟部智慧財產局員工消費合作社印製 502305 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明說明（49 ) 二磊晶層32之電阻率在0 · 001至0 · lDcm之範 圍，且最特別在·0 . 005至0 . 〇2Qcm，因此第二 磊晶層3 2之電阻率低於第一磊晶層3 1之電阻率時，是 較佳的。特別根據雜質密度而言，1 · 3 X 1 0 1 2 c m — 3 至3 · 2 X 1 018cm — 3之雜質密度特定第一磊晶層之型 式，和 2 · 5xl017cm — 3至 1 · 2xl02°cm — 3 之雜質密度特定第二磊晶層之型式。 在步驟S 8 1中，準備以例如C Z矽晶圓或F Z矽晶 圓檔之塊晶圓製成欲變成第二構件之第二晶圓2。第二晶 圓可爲半導體由其中曝露之晶圓或其表面形成有絕緣層之 晶圓，或亦可使用如石英玻璃之絕緣透光基底以取代第二 晶圓。 此外，第一晶圓1之磊晶半導體層3 2和磊晶層3 1 之一部份進行陽極化，且製成多孔以形成多孔層4。雖然 在陽極化時電流是固定的，在雜質密度互相不同之磊晶層 3 1和3 2可形成具有不同孔性之多孔層。 在多孔層4中，第一磊晶半導體層31具有比第二磊 晶半導體層3 2更高孔性之部份變成較易受到損壞。此時 ，多孔性處理亦可較佳的執行，以使約1 〇 〇 n m至2 0 //m之非多孔層1 0留在多孔層4下方。 以下進一步說明以不同雜質密度形成磊晶層。 一磊晶成長層以兩或多層構成，而至少磊晶成長層之 組成，雜質密度，和種類之一改變（在本實施例中改變雜 質密度），因此，形成在磊晶成長層中之多孔層具有在孔 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -52 - (請先閱讀背面之注意事 填寫本頁： 裝 訂： •4· 502305 A7 _ B7 _ 五、發明說明（5G ) •裝--- (請先閱讀背面之注意事 填寫本頁) 性上互相不同之兩或多層之構造。因此，如果在多孔層中 之孔性受到控制，在後述結合後，可在分離步驟中特定在 多孔層中之分離位置。 所需的是，多孔層構造包含具有低孔性之層設置在表 面側和高孔性之多孔層設置在內側。在表面側中之低孔性 層需要用於後續形成之非多孔單晶矽層之晶體特性之進一 步改善。位於內側具有高孔性之層，其易受到機械損壞， 爲具有高孔性之層內側進行分離之層，或在分離步驟中在 具有高孔性之層附近之層之介面中進行分離之層。 此外，第一半導體本身可分割成兩層且製成多孔，因 此，形成一層受操作當成一分離層，和另一未製成多孔之 層留在第一基底上。在此例中，此種形成藉由改變陽極化 電流，和陽極化溶液之組成和濃度而進行。 .¾. 當多數第一基底設置在陽極化溶液中以形成多孔層時 ，在某些例中，矽晶圓設置在陽極側當成一遮蔽晶圓。此 乃爲了防止金屬離子從接附在第一基底後表面之陽極溶出 。當兩或多個多孔層以不同電流密度形成時，在某些例中 ，在遮蔽晶圓之表面上形成相似的構造。 經濟部智慧財產局員工消費合作社印製 如果遮蔽晶圓使用m次，在遮蔽晶圓中會形成2m個 多孔層，和此多孔層變成極不穩定。例如，在第（m + 1 )次使用上，形成在遮蔽晶圓中之多孔層會剝離以散佈在 容器中，如果會造成問題。. 特別的，在與具有相同厚度之多孔層在確定陽極化條 件下形成之例比較，當具有低孔性之層和具有高孔性之層 表紙張尺度適用中國國家標準(CNS)A4規格（210X297公釐) - 53: ο 3 2 A7 _ B7___ 五、發明說明（51 ) 交替形成時，機械強度會顯著的降低。亦即，遮蔽晶圓之 使用次數受到限制。 在多孔層形成前，具有不同組成，不同雜質密度，和 不同種類之層形成在磊晶成長層中，且因此，在多孔層形 成時，在陽極化根據目的而改變下，可形成上述至少如具 有低孔性之層和具有高孔性之層，而無形成條例（如電流 密度）。 依照本發明，第一基底之第二和上多孔層之構造乃由 事先形成在第一基底表面上之磊晶成長層之構造所決定， 且因此，可固定應用至遮蔽晶圓之電流密度，且可延伸遮 蔽晶圓之壽命。 例如，從第一晶圓之側觀之，具有第一孔性之第一多 孔層，設置在第一多孔層上且具有第二孔性比第一孔性大 之第二多孔層，和設置在第二多孔層上且具有第三孔性比 第二孔性小之第三多孔層依此順序形成。亦即，在三個多 孔層中，在中間多孔層（第二多孔層）之孔性最大。 在此例中，分離表面可特定在第二多孔層內側或其附 近，因此，可防止缺陷進行非多孔層5和第一晶圓1。在 形成有三層或更多層多孔構造之例中，具有不同組成，雜 質密度，和種類以匹配多孔層之層必須形成且準備以使用 〇 而後，在步驟S 8 2中，.非多孔層5形成在多孔層4 上，因此形成第一構件。關於非多孔層5之形成方法方面 ，有一方法爲其中多孔層4之孔以氫退火封閉，以使表面 (請先閱讀背面之注意事一 裝--- ί填寫本頁) •4 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -54- 502305 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明說明（52 ) 層爲非多孔，或另一方法爲其中非多孔單晶層以磊晶成長 形成。 此外，依照需要，非多孔層5之表面氧化，因此，絕 緣層6形成在非多孔層5上。除了熱氧化外，絕緣層6亦 可以CVD或濺鍍法形成。在本實施例中，磊晶半導體層 3 1之多孔部份會變成分離層。 在步驟S83中，多層構造100藉由結合第一晶圓 1之絕緣層6之表面和第二晶圓2之表面而形成。在結合 時，兩晶圓可在室溫下接觸，而後，進行熱處理以增加結 合強度，或亦可以陽極結合而結合。或者，接觸亦可配合 熱處理而進行。再者，在結合步驟中，亦可執行熱處理等 ，而兩晶圓設置在高壓下，以互相緊密接觸。熱處理最好 在氧化氣體或惰性氣體（N 2 ,或A r等）下執行。 此外，較佳的是，任一對結合表面以氧氣，氮氣，矽 ，氫氣，稀有氣體等進行電漿處理，因此，結合表面事先 受到致動。再者，可藉由將一黏著層***其間以發生結合 〇 此外，在步驟S 8 4中，在分離層（磊晶半導體層 3 1之多孔部份）上，多層構造1 〇 〇以前述方法分離。 剝離之第一晶圓之非多孔部份保持一晶圓形狀，和在某些 例中，在分離表面上有多孔層之殘餘部份4 1 (嘉晶半導 體層3 1之多孔部份之一部份）。另一方面，非多孔層5 和絕緣層6從第一晶圓傳送至第二晶圓2 ,和在某些例中 ，在其表面上有多孔層之殘餘部份42(磊晶半導體層 (請先閱讀背面 之注意事m填寫本頁) 裝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -55- 502305 A7 B7 五、發明說明（53) 3 1之多孔部份之一部份）。 在步驟S 8 5中，移除殘餘部份4 2。在殘餘部份 42之厚度相當厚時，殘餘部份42以氟酸，過氧化氫， 和乙醇之混合液體當成蝕刻劑而進行濕蝕刻，而後以氫退 火使其表面平滑。 在殘餘部份42之厚度是薄之例中，此部份可與殘餘 部份4 2之移除同時進行用於平滑處理之氫退火，而未進 行濕蝕刻。因此，可獲得高附加價値之S 0 I晶圓。 在步驟S 8 6中，在剝離後，在晶圓1 (半導體基底 )上之殘餘部份4 1以拋光，濕蝕刻，氫退火等移除，而 後平滑。此時，低濃度P型磊晶層1 0留在晶圓1上。具 有此磊晶層1 0之晶圓1導入步驟S 8 0 (在低濃度P型 磊晶層已依照需要而形成後）和形成高濃度磊晶層3 2。 而後，再度執行在步驟S 8 0至S 8 5中之生產SOI晶 圓之方法。在步驟S 8 6中可獲得之晶圓之再導入發生（ η - 1)次，和步驟S80至S85重複η次，以獲得η 片S 0 I晶圓。 在第η次使用之步驟S 8 6中，在剝離後在晶圓1 ( 半導體基底）上之殘餘部份41以拋光，濕蝕刻，氫退火 移除，且平滑以獲得具有低濃度Ρ型磊晶層1 0之一磊晶 晶圓。 特別的，如果高濃度Ρ型矽晶圓使用當成第一晶圓， 和磊晶層3 1具有雜質控制Ρ型導電率之濃度低於第一晶 圓時，在步驟S 8 6中，在所謂的Ρ+基底上會增加Ρ -磊 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ""-56- (請先閱讀背面之注意事一 裝丨— ί填寫本頁) ¾. 經濟部智慧財產局員工消費合作社印製 502305 A7 _-____ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（54) 晶層。附帶的，高濃度P型半導體晶圓具有〇 · 00 1 一 0 · 5Qcm之電阻率，和約ixi〇i7crn - 3至lx 102°cm — 3之硼濃度。 (第八實施例） 圖14爲依照本發明之第八實施例之生產晶圓之處理 步驟之流程圖。 首先，在步驟S 9 0中，準備以高濃度P型矽晶圓製 成之第一晶圓1 ,和表面進行磊晶成長處理以形成具有第 一導電型和第一電阻率（例如P -)之磊晶層3 1和具有第 二導電型和第二電阻率（例如η )之磊晶層3 2。在本實 施例中，磊晶層3 2會變成在S Ο I晶圓之側上之主動層 ，和磊晶層3 1會變成在磊晶晶圓側上之主動層。相關的 主動層可在一序列步驟中以磊晶成長生產。如果磊晶層 3 1和磊晶層3 2之雜質密度互相不同時，它們可具有相 同的導電型式（Ρ型或Ν型）。 在步驟S 9 1中，準備以例如C Ζ矽晶圓或F Ζ矽晶 圓檔之塊晶圓製成欲變成第二構件之第二晶圓2。第二晶 圓可爲半導體由其中曝露之晶圓或其表面形成有絕緣層之 晶圓，或亦可使用如石英玻璃之絕緣透光基底以取代第二 晶圓。 此外，第一晶圓之磊晶層3 2之表面受到熱氧化，以 形成一絕緣層6。而後，植入選自氫，氮，或稀有氣體等 離子，因此，包括欲變成分離層之微空腔之層14形成在 (請先閱讀背面之注意事一 裝--- ί填寫本頁) 訂： ¾. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -57 - 502305 A7 --- B7 五、發明說明（55) 預定深度位置。因此，單晶半導體之非多孔層5形成在分 離層1 4上。如·此可形成第一構件。 ---------*--裝--- <請先閲讀背面之注意事βι填寫本頁) 此時，離子最好植入磊晶層3 1和/或磊晶層3 2中 ，因此，約l〇nm至20//m之非多孔磊晶層(磊 晶層31之一部份）留在分離層14下方。 於此，形成分離層1 4以使介於磊晶層3 1和3 2間 之介面存在於分離層1 4中（亦即，分離層形成在介於磊 晶層3 1和3 2間之介面附近）。 %· 經濟部智慧財產局員工消費合作社印製 在步驟S93中，多層構造1〇〇藉由結合第一晶圓 1之絕緣層6之表面和第二晶圓2之表面而形成。在結合 時，兩晶圓在整個處理時可在室溫下接觸，或首先在室溫 下接觸，而後，進行熱處理以增加結合強度，或亦可以陽 極結合而結合。此外，熱處理亦可在接觸發生時執行。再 者，在結合步驟中，可執行熱處理，而兩晶圓設置在高壓 下，以緊密接觸。再者，結合亦可藉由安插一黏著層以介 於第一晶圓和第二晶圓間而發生。此外，較佳的是，任一 對結合表面以氧氣，氮氣，矽，氫氣，稀有氣體等進行電 漿處理，因此，結合表面事先受到致動。 此外，在步驟S94中，在分離層14上，多層構造 1 0 0以前述方法分離。在步驟S 9 3中之熱處理時之溫 度不小於5 0 0 °C之溫度下，分離現象可和結合同時發生 〇 剝離之第一晶圓1保持晶圓形狀，而未降低厚度。在 某些例中，在分離表面上有分離層1 4之殘餘部份1 4 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -58 - 502305 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明說明（56 ) 。另一方面，在某些例中，非多孔層5和絕緣層6從第一 晶圓傳送至第二晶圓2，和在分離表面上具有分離層1 4 之殘餘部份1 4 2。移除殘餘部份1 4 2，以獲得S Ο I 晶圓。 在步驟S 9 6中，在剝離後，在晶圓1 (半導體基底 )上之殘餘部份1 4 1以拋光，濕蝕刻，氫退火等移除， 而後平滑。此時，留下在步驟S90中形成之磊晶層10 。具有此磊晶層1 〇之晶圓1導入步驟S 9 0 (在低濃度 P型磊晶層依照需要形成後），且形成磊晶層3 2。再度 執行步驟S 9 0至S 9 5之生產SO I晶圓之處理。在步 驟S 9 6中所獲得之晶圓之再導入發生（η — 1 )次，且 步驟S90至S95重複η次，以獲得η片SOI晶圓。 在第η次使用之步驟S 9 6中，在剝離後在晶圓1 ( 半導體基底）上之殘餘部份141以拋光，濕蝕刻，氫退 火移除，且平滑以獲得具有低濃度Ρ型磊晶層1 0之一磊 晶晶圓。 (製造系統） 以下說明適於實施本發明之生產晶圓之方法之製造系 統（製造工廠）。 圖1 5爲製造系統之實施例之示意圖。如圖1 5所示 ，在兩或多個磊晶層形成在第一基底（一晶圓）1上後， 第一基底1傳送至一處理裝置群5 1，包含陽極化裝置， 磊晶成長裝置，離子植入裝置，和氧化裝置等，以進行前 -I ·篇 I (請先閱讀背面之注意事 'W填寫本頁) 士0· ¾. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -59- 502305 Α7 Β7
五、發明説明（57) 述步驟。 形成有分離層之第一基底1傳送至結合裝置群5 2 , 和進行和第二基底（一晶圓）2之結合，以獲得一多層構 as ° 此多層構造傳送至分離裝置群5 3 ,包括水噴射裝置 ，熱處理裝置，和楔形物***裝置等，以於此分離。 在分離後之第二基底傳送至分離層移除和表面平滑裝 置群5 4 ,包括蝕刻裝置，拋光裝置，和熱處理裝置等， 且受到處理以完成一*SOI晶圓20。 另一方面，分離之第一基底在裝置群54中進行平滑 處理，而後，在磊晶層形成在磊晶裝置中後，再度當成第 一基底之一塊晶圓傳送至處理裝置群5 1。如此製造之 S Ο I晶圓執行所需之次數（n次），以製造n片S 〇 I 晶圓。 在第η次分離後，分離之第一基底以裝置群54進行 平滑處理，且完成一磊晶晶圓2 1 (於此無需新的執行磊 晶成長）。 S〇I晶圓2 0和磊晶晶圓2 1傳送至檢查分析裝置 群5 6，以進行膜厚度分佈量測，異物顆粒密度量測，缺 陷密度量測等，而後，以包裝運送裝置群5 7包裝在一盒 中，以進行運送。參考數字58表示一維護區域，和59 表示用於欲傳送之晶圓之淸潔區域。 圖1 6爲圖1 5之系統中部份改變之系統，因此，所 獲得之S Ο I晶圓2 0和磊晶晶圓2 1分別進行檢查和包 本紙張尺度適用中國國家榡準（CNS ) Α4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -60- 502305 A7 _____ B7 五、發明說明（58) 裝成盒。 * I I I I B1 i_i If Rs Mml. Βϋ mmmmm n I 1 ah; (請先閱讀背面之注意事fil填寫本頁) 圖17爲在分離後，決定第一晶圓之轉換目的地之檢 查步驟之流程圖。 如圖1 7所示，首先，在分離後，第一晶圓進行表面 異物量測（步驟S 5 0 )。如果量測無表面異物或不超過 一參考値時，根據第一標準（下限標準）執行下一表面粗 糙度量測（步驟S 5 1 )。當表面粗糙度之第一標準達成 時，根據第二標準（高於第一標準之較高標準）執行表面 粗糙度量測（步驟S 5 2)。當達成第二標準之表面粗糙 度時，執行在邊緣部份上之判斷（步驟S 5 3)。如果相 關於邊緣部份無問題時，晶圓乃輸出當成產品和第一晶圓 使用當成裝置晶圓，磊晶晶圓，高品質虛擬晶圓等晶圓產 品（步驟S 5 4 )。 經濟部智慧財產局員工消費合作社印製 當在步驟S50中，表面異物超過一參考値，或在步 驟S 5 1中，表面粗糙度無法達到第一標準時，則執行包 括再淸潔和再拋光等表面再處理（步驟S 5 5)。在表面 再處理後，依照需要，再度執行在步驟S50至S54進 行之晶圓檢查，或將晶圓使用當成虛擬晶圓（步驟S 5 6 )。此外，當在步驟S52中，表面粗糙度未能達到第二 標準時，此晶圓使用當成虛擬晶圓（步驟S 5 6 )。 如果在.驟S 5 3中，相關於邊緣判斷有任何問題時 ，則執行包括邊緣拋光等之邊緣再處理（步驟S 5 7 )。 當在邊緣上之規格無關時，晶圓輸出當成一產品線，且可 使用當成裝置晶圓，磊晶晶圓，和高品質虛擬晶圓（步驟 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐） -61 - 502305 A7 B7 五、發明說明（59) S 5 4 ) ° 附帶的，在前述實施例中，一裝置（如MOS裝置， 電容，和電阻等）可形成在圖2之步驟S12之分離層4 上之非多孔層5上（或在圖4之步驟S 3 2之分離層1 4 上之非多孔層5上）。亦即，一裝置形成層可傳送至第二 晶圓。較佳的是，在絕緣層形成在裝置形成層後，傳送裝 置形成層至第二晶圓上。 以下說明本發明之範例。 (範例1 ) 具有0 · 0 1至0 · 02Dcm電阻率之P型第一單 晶矽基底在H F溶液中受到陽極化。 陽極化條件如下： 電流密度： 7(mA.cm — 2) 陽極化溶液： H F : Η 2〇： C2H5〇H=l:l:l 時間： 1 1 (分鐘） 經濟部智慧財產局員工消費合作社印製 多孔政厚度： 12(/zm) 多孔矽進一步使用當成一分離層，以形式高品質磊晶 矽層，且因此，由一層共用相關的功能。附帶的，多孔矽 層之厚度可從約0·1微米至600微米範圍適當的選擇 〇 此基底在4 0 0°C下在氧氣中氧化1小時。此氧化使 多孔矽之孔內壁受覆蓋以氧化膜。單晶矽磊晶成長0 · 3 -62- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 502305 A7 B7 修正補充 五、發明説明（6〇 ) // m厚在多孔砂上 成長條件如下 源氣體： 氣體流率： 氣體壓力： 溫度： 成長率：
Si 0 · 8 0 9 5 0 . / Η 2 5/1 8 〇升/分鐘 T 〇 r r 0 °C 1 5 β m /分鐘 可執行已述Z ( 2 )氫 應步驟，和（4 )高溫 Η 2 C 1 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 附帶的，在磊晶成長前，當然 烘烤步驟，（3 )微量原始材料供 烘烤步驟。 此可應用至其它例進行陽極化。 再者，此磊晶矽層表面受熱氧化以形成1 〇 〇 n m之 二氧化矽層。 此外，此晶圓以相同直徑和另 移除一自然氧化膜，和進行用於結 構造。 以堅硬體製成之楔形物***多層構造之側表面以將第 一基底剝離多層構造。在剝離後，一磊晶層傳送至第二基 底。 在磊晶層上之殘餘多孔層以濕蝕刻移除，和磊晶層以 氫退火處理以獲得一 S 0 I晶圓。 另一方面，剝離之第一基底之剝離表面受到蝕刻和/ 或拋光以移除殘餘多孔層，和獲得一塊晶圓。使用此塊晶 _當成第一單晶矽基底，再度執行用於生產S 0 I晶圓之 矽晶圓接觸，而其中 合之熱處理以形成多層 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） -63- 502305 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（61) 處理。因此，用於生產SOI晶圓之處理重複5次，而可 獲得5個S〇I晶圓。例如，藉由使用此S 0 I晶圓，可 生產全空乏型薄膜MO S電晶體。 在第五次剝離後，第一基底（半導體基底）之剝離袠 面受拋光以移除殘餘多孔層和可獲得一塊晶圓。例如，籍 由使用塊晶圚，可生產CMOS邏輯電路。 當然，在未形成一裝置下，除了銷售所生產之SOI 晶圓外，亦可進行上述塊晶圓之銷售。再者，亦可銷售根 據塊晶圓所生產之磊晶晶圓。下述之其它例亦有相同之應 用。 (範例2 ) 具有0 · 01至0 · 02Qcm電阻率之P型第一單 晶矽基底在H F溶液中受到陽極化。 陽極化條件（1 )和（2 )如下= (1 ): 電流密度： 陽極化溶液 時間= 多孔矽厚度 (2 )： 電流密度： 陽極化溶液 1本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 64 · 7 ( m A · c m — ” HF:H2〇：C2H5〇H = 1:1 = 1 5 (分鐘） 5 . 5 ( // m ) 3 0 ( m A . cm'2) H F : H 2 0 : n I .1 I · n I Γ请先閱讀背面之注意事m填寫本頁) 0 mt a— 1 Mml· 0 狐· 502305 A7 B7 五、發明說明（62 ) C2H5〇H=1:1:1 時間： 10 (秒） 多孔矽厚度： 0.2 ( // m ) 雖然此多孔矽層具有兩層構造，首先以低電流（.1 ) 進行陽極化之在表面層中之多孔矽使用以形成高品質磊晶 矽層，而後，以高電流（2 )進行陽極化之在下層中之多 孔矽使用當成分離層，因此，它們的功能.分離。 附帶的，低電流多孔矽層之厚度並不限於此，且可使 用約600//m至0 · l//m之厚度。此外，在第二多孔 矽層形成後，可事先形成第三層。 此基底在4 0 0°C下在氧氣中氧化1小時。此氧化使 多孔矽之孔內壁受覆蓋以氧化膜。單晶矽以C V D法磊晶 成長0 · 2 //m厚在多孔砂上。 成長條件如下： 源氣體： SiH2Cl2/H2 氣體流率： 0 · 5 / 1 8 0升/分鐘 氣體壓力： 8 0 T 〇 r r
溫度： · 9 5 0 °C 成長率： 分鐘 再者，磊晶矽層表面進行熱氧化，以形成200nm 之二氧化砂層。 此外，此層以相同直徑和矽晶圓接觸，而其中移除自 然氧化膜，和在用於結合之氧化氣體下進行熱處理以形成 多層構造。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 65 - (請先閱讀背面之注意· -1· n I I · mmm mmmmm -事填寫本頁) 訂·- 經濟部智慧財產局員工消費合作社印製 502305
A7 B7 五、發明説明（63 ) (讀先閲讀背面之注意事項再填寫本頁) 使用水噴射裝置將高壓水噴射入多層構造之表面側， 因此，水可如以流體製成之楔形物般的***多層構造中， 和桌一基底從多層構造中剝離。 在剝離後，磊晶層傳送至第二基底。 嘉晶層進行濕蝕刻以移除其上之殘餘多孔層，和磊晶 層以氫退火處理以獲得一 S 0 I晶圓。 另一方面，移除已分離之留在第一基底之分離表面上 之殘餘多孔層，以獲得一塊晶圓。使用此塊晶圓當成第一 單晶矽基底或矽晶圓當成用以結合之對應部份，再度執行 用於生產S 0 I晶圓之處理。因此，用於生產S 0 I晶圓 之處理重複1 〇次，而可獲得1 〇個S 0 I晶圓。藉由使 用此S 0 I晶圓，可生產全空乏型薄膜電晶體。 在第十次剝離後，第一基底（半導體基底）之分離表 面上留下之殘餘多孔層受到移除，以獲得一塊晶圓。再者 ，可執行磊晶成長以獲得磊晶晶圓。 附帶的，在磊晶晶圓使用以生產一裝置之例中，用於 * 經濟部智慧財產局員工消費合作社印製 背遮蔽之背表面氧化膜一般形成在抵住磊晶層側之相對面 和在其側面上，因此，可防止雜質從晶圓擴散至外側。 在本實施例中，當從多層構造發生分離時，背遮蔽已 形成在磊晶晶圓之背表面和側表面上，因此，可省略在裝 置處理時形成背密封之步驟。其理由爲在結合步驟前之磊 晶層表面之氧化步驟和結合時之熱處理步驟會形成背遮蔽 在晶圓之背表面和側表面上。關於其它例，亦可相似的獲 得相似的背遮蔽效果。 -66 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 502305 A7 _______ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（64) 使用此嘉晶晶圓，可生產一'CMOS邏輯電路。 附帶的，在分離步驟後，在多孔矽上之和在第一基底 上之嘉晶成長可以相同CVD裝置執行，因此，可改善極 昂貴C V D裝置之操作效率。 (範例3 ) 具有0·015Ωcm電阻率之P型單晶矽基底以 CVD法磊晶成長1 5 //m厚在第一單晶矽基底上。基底 之表面並在H F溶液中進行陽極化。 陽極化條件如下： (1 ): 電流密度： 陽極化溶液 時間： 多孔矽厚度 (2 ) ·· 電流密度： 陽極化溶液 時間： 多孔矽厚度 雖然此多孔矽層具有兩層構造，首先以低電流（1 ) 進行陽極化之在表面層中之多孔矽使用以形成高品質磊晶 7 (mA . cm'2) H F : Η 2 〇·· C2H5〇H=1:1:1 1 1 (分鐘）12 ( β m ) 22 (mA . cm"2) HF:H2〇：C2H5〇H = 1:1:1 2 (分鐘） 3 ( μ m ) 本紙張尺度適用中國國家標準（CNS)A4規槔（210 X 297公釐） (請先閱讀背面之注意事 1 -裝i I 1填寫本頁) 上0· 502305 經濟部智慧財產局員工消費合作杜印製 和年/奶/日丨丨多-王補充 A7 B7 五、發明説明（65 ) 矽層，而後，以高電流（2 )進行陽極化之在下層中之多 孔矽使用當成分離層，因此，它們的功能分離。此基底在 4 0 0 °C下在氧氣中氧化1小時。此氧化使多孔矽之孔內 壁受覆蓋以氧化膜。單晶矽以C V D法磊晶成長〇 · 3 // m厚在多孔矽上。 成長條件如下： 源氣體： SiH2Cl2/H2 氣體流率： 0 · 5 / 1 8 0升/分鐘 氣體壓力： 8〇Torr 溫度： 9 5 0 °C 成長率： 0 · 3 μ m/分鐘 再者，磊晶矽層表面進行熱氧化，以形成2 0 0 n m 之二氧化矽層。 此外，此層以相同直徑和矽晶圓接觸，而其中移除自 然氧化膜，和在用於結合之氧化氣體下進行熱處理以形成 多層構造。 使用水噴射裝置將高壓水噴射入多層構造之表面側， 因此，水可如以流體製成之楔形物般的***多層構造中， 和第一基底從多層構造中剝離。 在剝離後，磊晶層傳送至第二基底。 磊晶層進行濕蝕刻以移除其上之殘餘多孔層，和磊晶 層以氫退火處理以獲得一 S 0 I晶圓。 另一方面，移除已分離之留在第一基底之分離表面上 ! 之殘餘多孔層，並執行氫退火，以獲得一塊晶圓。使用此 (請先閲讀背面之注意事項再填寫本頁) t 訂 本紙張尺度適用中國國家標準（CMS ) A4規格（2丨0X297公釐） -68 - 502305 A7 B7 五、發明說明（66) 塊晶圓當成第一單晶矽基底或矽晶圓當成用以結合之對應 部份，再度執行用於生產SOI晶圓之處理。因此，用於 生產SO I晶圓之處理重複2 〇次，而可獲得2 0個S〇 I晶圓。藉由使用此S 0 I晶圓，可生產部份空乏型薄膜 電晶體。 在第二十次剝離後，第一基底（半導體基底）之分離 表面上留下之殘餘多孔層受到移除，和執行氫退火，以獲 得一塊晶圓。 使用所獲得之塊晶圓，亦可形成一太陽能電池。首先 ，如圖1 8 A之實施例所示，以陽極化形成多孔層4 ,而 後，使成長磊晶層5。 此半導體膜5之磊晶成長執行如下。在大氣壓力矽磊 晶成長裝置中，使用S i H4氣體和B2H6氣體進行磊晶 成長3分鐘，則可形成具有P + S i之摻雜有1 〇19原子 /cm3之硼（B)之第一半導體層5 0 3。 其次，以交替B2H6氣體流率之矽磊晶成長執行十分 鐘，因此，可形成具有P-S i之摻雜有1 〇i6原子/ cm3之硼（B)之第二半導體層5 0 2。 再者，供應P Η 3氣體以取代B 2 Η 6氣體，執行磊晶 成長四分中，因此，可形〜成具有n + S i之高密度摻雜有 1 019原子/cm3之磷之第三半導體層5 〇 1在p —磊晶 半導體層5〇έ上。 如此可形成包含有第一至第三磊晶半導體層5 0 1至 5 0 3之Ρ+/ ρ / η +構造之半導體膜5。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -69 - (請先閱讀背面之注意事 1 裝— α填寫本頁) •έ· 經濟部智慧財產局員工消費合作社印製 Φ ο 3 02 5 A7 __ B7 _ 五、發明說明（67 ) 其次，在此例中，二氧化矽膜，亦即，一透明絕緣摩 80以表面熱氧化形成在半導體膜5上，和以光石印圖樣 蝕刻乃執行以使執行與電極或接線8 1之接觸。接線8 1 保持所需之間隔，且以延伸條紋平行安排形成在垂直於圖 式之紙張表面之方向。 形成此電極或接線8 1之金屬膜可以由例如3 0 nm 厚之Ti膜，5〇nm厚之Pd膜，和隨後蒸發之100 nm厚之Ag,並鍍上Ag之多層構造構成。而後，在 4 0 〇°C下執行退火2 0至3 0分鐘。 其次，關於條形電極或接線8 1方面，金屬線沿著它 們連接當成一導電線8 2，而透明基底8 3於此結合一透 明黏劑8 4。導電線8 2和電極或接線8 1之接合亦可以 焊接取代。再者，導電線82之一端或另一端分別從欲引 導至外側之電極或接線8 1延伸出。 而後，提供外力至塊晶圓1和透明基底8 3以使它們 互相分開。如此可獲得一薄膜電晶體8 6，其由多孔層4 分離，且具有一磊晶半導體膜5接合至透明基底83 (圖 1 8 B )。 在此例中，多孔層41留在背表面上，和在其上塗抹 銀膏，且結合一金屬板以形成另一背電極8 5。因此，可 形成具有ρ+/ρ-/η +構造之薄膜半導體8 6在透明基 底8 3上之太陽能電池（圖18C)。此金屬電極8 5亦 作用當成用於太陽能電池之背表面之元件保護膜。 附帶的，多孔層4亦可爲具有不同孔性之已述層。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - 70^ • — — — — «rlll· — — — — — · I I (請先閱讀背面之注意事填寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 502305 A7 經濟部智慧財產局員工消費合作社印製 B7______五、發明說明（68 ) (範例4 ) 具有0·015Qcm電阻率之P型單晶矽基底以 CVD法磊晶成長1 6 /zm厚在第一單晶矽基底上。此基 底之表面在H F溶液中進行陽極化。 陽極化條件如下： (1 ) · 電流密度： 陽極化溶液 時間= 多孔矽厚度 (2 )： 電流密度： 陽極化溶液 時間： 多孔矽厚度 雖然此多孔矽層具有兩層構造，首先以低電流（1 ) 進行陽極化之在表面層中之多孔矽使用以形成高品質磊晶 矽層，而後，以高電流（2 )進行陽極化之在下層中之多 孔矽使用當成分離層，因此，·它們的功能分離。 此基底在4 0 0°C下在氧氣中氧化1小時。此氧化使 多孔矽之孔內壁受覆蓋以氧化膜。單晶矽以C V D法磊晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' (請先閱讀背面之注意· 7 ( m A . cm"2) H F : Η 2 〇： C2HsOH = 1 ·· 1 ··] 1 1 (分鐘） 12 ( β m ) 2 2 (mA. cm'2) H F ： H 2 0 ： C 2 H 5 Ο H = 1:1:1 2 (分鐘） 3 ( β m ) I I I I · I I -事填寫本頁) 訂·· 502305 A7 B7
五、發明説明（的） 成長0 · 厚在多孔砂上。 成長條件如下·· (請先閲讀背面之注意事項再填寫本頁) 源氣體： SiHsCls/Hz 氣體流率： 0 · 5 /1 8 0升/分Μ 氣體壓力： 8〇Torr
溫度： 9 5 0 °C 成長率·· 0 · 3 // m /分鐘 再者，磊晶矽層表面進行熱氧化，以形成2 0 0 n m 之二氧化矽層。 此外，此層以相同直徑和矽晶圓接觸，而其中移除自 然氧化膜，和在用於結合之氧化氣體下進行熱處理以形成 多層構造。 使用水噴射裝置將高壓水噴射入多層構造之表面側， 因此，水可如以流體製成之楔形物般的***多層構造中， 和第一基底從多層構造中剝離。在剝離後，磊晶層傳送至 第~基底。 經濟部智慧財產局員工消費合作社印製 磊晶層進行濕蝕刻以移除其上之殘餘多孔層，和磊晶 層以氫退火處理以獲得一 S 0 I晶圓。 另一方面，由於有留下之磊晶層未製成多孔和多孔層 之一殘餘部份在剝離之第一基底上，殘餘多孔層受移除和 執行氫退火，因此，其表面受到平坦化。使用此塊晶圓當 成第一單晶矽基底或矽晶圓當成用以結合之對應部份，再 度執行用於生產S Ο I晶圓之處理。由於仍存在有1 // m 之磊晶層，在晶圓使用當成第一基底之例中，以CVD法 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -72 - 502305 A7 經濟部智慧財產局員工消費合作社印製 B7 _五、發明說明（70 ) 之0 · 015Qcm之磊晶厚度可爲15//m°因此，用 於生產SO I晶圓之處理重複2 0次，而可獲得2 0個 SOI晶圓。藉由使用此SOI晶圓，可生產全空乏型薄 膜電晶體。 在第二十次剝離後，第一基底（半導體基底）之分離 表面上留下之殘餘多孔層受到移除，並執行氫退火，因此 ，在一微米之殘餘磊晶層中之硼向外擴散，而可獲得之塊 晶圓顯示如同一嘉晶晶圓相同之效能。 使用此塊晶圓，可生產一CMOS邏輯電路。 (範例5 ) 第一單晶矽基底受到熱氧化，和形成2 0 0 n m厚之 二氧化砍層。 於此，從第一基底表面以40keV執行5x1〇16 cm-2之H+之植入，因此，離子之突起範圍覆蓋矽基底 。因此，當成分離層操作之層形成在突起範圍之深度上當 成微空腔層或爲植入離子高濃度層之應變層。 此外，此層以相同直徑和矽晶圓接觸，而其中移除自 然氧化膜，和在5 0 0 °C下執行用於結合之熱處理以形成 多層構造，和同時，分離第一基底和第二基底。 單晶半導體層傳送至第二基底。 傳送至第二基底之單晶半導體層表面上之殘餘分離層 進行氫退火以移除並進行平滑，因此，可獲得—s 〇 i晶 圓。另一方面，由於在剝離第一基底上有分離層之殘餘部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐)"""----— (請先閱讀背面之注意事Wr填寫本頁) •裝 訂： %· 502305 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（71 ) 份，因此，此晶圓進行氫退火處理以將其移除，和進行平 滑化，因此，可獲得一塊晶圓。使用此塊晶圓當成第一單 晶矽基底或矽晶圓當成用以結合之對應部份，再度執行用 於生產SOI晶圓之處理。因此，用於生產SOI晶圓之 處理重複10次，而可獲得10個SOI晶圓。藉由使用 此S 0 I晶圓，可生產部份空乏型薄膜電晶體。 在第十次剝離後，由於第一基底（半導體基底）之分 離表面上留下之殘餘部份，此晶圓進行氫退火以將其移除 和進行平滑化，以獲得一塊晶圓。 使用此塊晶圓，可生產一CMOS邏輯電路。 (範例6 ) 單晶砂以C V D法嘉晶成長1 // ni厚在第一^單晶砂基 底上。 成長條件如下： 源氣體： SiH2Cl2/H2 氣體流率： 0 · 5 / 1 8 〇升/分鐘 氣體壓力： 80 T 〇 r r 溫度： 9 5 0 °C 成長率： 分鐘 再者，磊晶矽層表面進行熱氧化，以形成2 0 0 nm 之二氧化矽層。 ' 於此，從第一基底表面以4〇keV執行5X1011 cm-2之H +之植入，因此，離子之突起範圍覆蓋磊晶層 (請先閱讀背面之注意. 事 -裝—— 填寫本頁) 訂_ 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公爱） -74- 502305 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明說明（72 ) 。因此，當成分離層操作之層形成在突起範圍之深度上當 成微空腔層或爲植入離子高濃度層之應變層。 此外，在形成有氧化膜之表面上具有相同直徑之矽晶 圓（第二基底）之結合表面進行氮電漿處理，和第一和第 二基底互相接觸而結合，以形成一多層構造。此外，水噴 射流注入多層構造之側表面，因此，第一基底和第二基底 從側表面分離至中央。 單晶半導體層傳送至第二基底。 傳送至第二基底之磊晶層表面上之殘餘分離層進行氫 退火處理以移除並進行平滑，因此，可獲得一 S 0 I晶圓 〇 另一方面，由於在剝離第一基底中，有磊晶層和在磊 晶層上之分離層之殘餘部份，因此，此晶圓進行氫退火處 理以將其移除，和進行平滑化，因此，可獲得一塊晶圓。 使用此塊晶圓當成第一單晶矽基底或矽晶圓當成用以結合 之對應部份，再度執行用於生產S 0 I晶圓之處理。因此 ，用於生產SOI晶圓之處理重複2 0次，而可獲得2 0 個SOI晶圓。藉由使用此SOI晶圓，可生產全空乏型 薄膜電晶體。 在第二十次剝離後，由於第一基底（半導體基底）上 有磊晶層和在磊晶層上之分離層之殘餘部份，此晶圓進行 氫退火以將其移除和進行平滑化，以獲得一塊晶圓。此塊 晶圓表面具有以氫退火處理之磊晶層，且因此，可展現如 磊晶晶圓般的效能。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -75- (請先閱讀背面之注意事 1 裝—— ^填寫本頁) 訂： ¾ 502305 A7 —___________ B7 五、發明說明（73) 使用此塊晶圓，可生產一CMOS邏輯電路。 (範例7 ) 第一單晶矽基底受到熱氧化，和形成丨〇 〇 nm之二 氧化矽層。 於此，從第一基底表面以3 0 k e V執行5 X 1 〇 16 cm — 2之H +之植入，因此，離子之突起範圍覆蓋矽基底 。因此，當成分離層操作之層形成在突起範圍之深度上當 成微空腔層或爲植入離子高濃度層之應變層。 而後，表面氧化膜受到移除且在單晶矽表面上以 CVD法或偏壓濺鑛法等成長〇 · 30// m厚之非晶或多 晶矽或非晶矽。 成長條件如下： 源氣體： S i Η 4 氣體壓力： 760Torr 溫度： 4 0 0 t： ' 而後，以CVD法沉積200nm厚之二氧化矽層在 其表面。 此外，此層以相同直徑和矽晶圓接觸，而其中移除自 然氧化膜，和在6 0 0 °C下執行用於結合之熱處理以形成 多層構造，而後，分離第一基底和第二基底。 當成磊晶成長結果之單晶或多晶半導體層傳送至第二 基底。 傳送至第二基底之單晶半導體層表面上之殘餘分離層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -76 - ----------------裝 (請先閱讀背面之注意事 填 寫本頁) 訂： 經濟部智慧財產局員工消費合作社印製 502305 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（74) 進行氫退火處理以移除並進行平滑，因此，可獲得一 S〇I晶圓。 另一方面，由於在剝離第一基底中，有分離層之殘餘 部份，因此，此晶圓進行氫退火處理以將其移除，和進行 平滑化，因此，可獲得一塊晶圓。當然，在本發明中，在 氫退火之前，殘餘部份之一部份或全部可進行拋光或飩刻 以移除。使用此塊晶圓當成第一單晶矽基底或矽晶圓當成 用以結合之對應部份，再度執行用於生產S 0 I晶圓之處 理。因此，用於生產SOI晶圓之處理重複10次，而可 獲得10個SOI晶圓。藉由使用此SOI晶圓，可生產 全空乏型薄膜電晶體。 在第十次剝離後，由於第一基底（半導體基底）.上有 分離層之殘餘部份，此晶圓進行氫退火以將其移除和進行 平滑化，以獲得一塊晶圓。當然，在本發明中，在氫退火 之前，殘餘部份之一部份或全部可進行拋光或蝕刻以移除 〇 使用此塊晶圓，可生產一CMOS邏輯電路。 (範例8 ) 具有0 · 0 1至0 · 02Qcm電阻率之P型第一單 晶砍基底在HF溶液中受到陽極化。 陽極化條件如下： 電流密度： 7 ( m A · c m — 2 ) 陽極化溶液： H F : Η 2 0 : (請先閱讀背面之注意事3填寫本頁) 裝 il· ¾. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -77- 502305 A7 B7
五、發明説明（75 ) C 2 Η 5 Ο Η = 1 ： 時間： 11 (分鐘） 多孔矽厚度： 12 ( β m ) 此基底在4 0 〇 °C下在氧氣中氧化1小時。此氧化使 多孔矽之孔內壁受覆蓋以氧化膜。 於此，從第一基底表面執行離子植入，因此，離子之 突起範圍覆蓋多孔矽層（或亦可爲多孔矽/基底介面）。 因此，當成分離層操作之層形成在突起範圍之深度上當成 微空腔層或爲植入離子高濃度層之應變層。 單晶砂以CVD法嘉晶成長0 · 厚在多孔矽上 成長條件如下： 源氣體： 氣體流率： 氣體壓力= 溫度： 成長率： S i Η 2 C 1 2 / Η 2 0.5/180升/分鐘 8 0 T 〇 r r
9 5 0 °C 0 · 3 μ m /分鐘 再者，此磊晶矽層表面受熱氧化以形成2 0 0 n m之 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 二氧化砂層。 此外，此晶圓以相同直徑和另一矽晶圓接觸，而其中 移除一自然氧化膜，和進行用於結合之熱處理以形成多層 構造。 使用水噴射裝置將高壓水噴射入多層構造之表面側， 因此，水可如以流體製成之楔形物般的***多層構造中， 本紙張尺度適用中®國家標準（CNS ) A4規格（2丨〇Χ297公釐） 78- 502305 經濟部智慧財產局員工消費合作社印製 A7 B7___五、發明說明（76 ) 和第一基底從多層構造中剝離。 在剝離後，磊晶層傳送至第二基底。 磊晶層進行濕蝕刻以移除其上之殘餘多孔層，和磊晶 層以氫退火處理以獲得一 S 0 I晶圓。 另一方面，剝離之第一基底之剝離表面之殘餘多孔層 受到移除，以獲得一塊晶圓。使用此塊晶圓當成第一單晶 矽基底或當成用於結合之矽晶圓之對應部份，再度執行用 於生產S 0 I晶圓之處理。因此，用於生產S 0 I晶圓之 處理重複5次，而可獲得5個SOI晶圓。藉由使用此 S〇I晶圓，可生產全空乏型薄膜電晶體。 在第五次剝離後，第一基底（半導體基底）之剝離表 面進行磊晶成長以獲得一塊晶圓。在此例中，可在殘餘多 孔層一旦移除後，執行磊晶成長。使用此磊晶晶圓，可生 產CMOS邏輯電路。 (範例9 ) 具有0 · 0 1 Ω cm電阻率之P型第一單晶矽基底在 H F溶液中受到陽極化。 陽極化條件如下： 電流密度： 7 ( m A · c m — 2 ) 陽極化溶液： HF:H2〇:C2H5〇H . = 1:1:1 時間： 12 (分鐘） 多孔矽厚度： 11 ( ^ m ) 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公爱1 - 79 - (請先閱讀背面之注意. 事 填寫本頁) 裝 訂： 502305 A7 ____B7 _ 五、發明說明（77 ) 此基底在4 0 0°C下在氧氣中氧化1小時。此氧化使 多孔矽之孔內壁受覆蓋以熱氧化膜。單晶矽以C V D法磊 晶成長0 · 2 v m厚在多孔矽上。 成長條件如下： 源氣體： SiH2Cl2/H2 氣體流率： 0.5/180升/分鐘 氣體壓力： 8 0 T 〇 r r 溫度： 9 5 0 t： 成長率： 0.3//m /分鐘 再者，此磊晶矽層表面受熱氧化以形成200nm之 二氧化砂層。 於此，從第一基底表面執行離子植入，因此，離子之 突起範圍覆蓋磊晶層/多孔矽介面（或亦可爲多孔矽/基 底介面或多孔矽層內側）。因此，當成分離層操作之層形 成在突起範圍之深度上當成微空腔層或爲植入離子高濃度 層之應變層。 此外，此晶圓以相同直徑和另一矽晶圓接觸，而其中 移除一自然氧化膜，和進行1 0 0 0°C用於結合之熱處理 以形成多層構造，而後分離此多層構造。 在剝離後，磊晶層傳送至第二基底。 由於有極少多孔層留在磊晶層上，此晶圓並未進行濕 蝕刻，而只進行氫退火處理，.以獲得一 S 0 I晶圓。 另一方面，剝離之第一基底之剝離表面受到拋光，以 獲得一塊晶圓。使用此塊晶圓當成第一單晶矽基底或當成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -80 - (請先閱讀背面之注意事一 --裝 i — ▼ ^填寫本頁) ¾. 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（78 ) 用於結合之矽晶圓之對應部份，再度執行用於生產S〇ί 晶圓之處理。因此，用於生產so I晶圓之處理重複1 ο 次，而可獲得10個SOI晶圓。藉由使用此SOI晶圓 ，可生產全空乏型薄膜電晶體。 在第十次剝離後，第一基底（半導體基底）之剝離袠 面進行拋光以獲得一塊晶圓。使用此塊晶圓，可生產 CMO S邏輯電路。 在上述例中，除了結合第二基底外，以例如CVD之 沉積法之約2 0 0微米至8 0 0微米多晶矽亦可形成在第 一基底之最外表面上。除了上述範例外，逼積體電路電路 亦可分割成多數構件，其可受到轉換，和使分別作用當成 獨特之晶圚。 (範例1 0 ) 具有1 8 Ω c m電阻率之P —型單晶矽以c V D法磊晶 成長1/im厚在基底在具有〇 · 01至〇 · 〇2Qcm電 阻率之所謂P +型第一單晶矽基底上。 成長條件如下： 源氣體： S i Η 2 C 1 2 / Η 2 氣體流率： 〇 · 5 / 1 8 0升/分鐘 氣體壓力： 80Tor r 溫度： 9 5 0 °C 、 成長率： 0.30/zm /分鐘 再者，此磊晶矽層表面受熱氧化以形成200nm之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -81 - Γ 请先閱讀背面之注意事1 --裝·！ I V填寫本頁) 經濟部智慧財產局員工消費合作社印製 502305 A7 B7 五、發明說明（79 ) 二氧化砂層。 於此，從第一基底表面 cm — 2之H+之植入，因此 。因此，當成分離層操作之 成微空腔層或爲植入離子高 此外，在形成有氧化膜 圓（第二基底）之結合表面 二基底互相接觸而結合，以 射流注入多層構造之側表面 從側表面分離至中央。 單晶半導體層傳送至第 在約400 t：至600 °C進 傳送至第二基底之磊晶 退火處理以將其移除，和進 以40keV執行5X1016 ,離子之突起範圍覆蓋磊晶層 層形成在突起範圍之深度上當 濃度層之應變層。 之表面上具有相同直徑之矽晶 進行氮電漿處理，和第一和第 形成一多層構造。此外，水噴 ，因此，第一基底和第二基底 二基底。附帶的，結合基底可 行熱處理，且受到分離。 層表面上之殘餘分離層進行氫 行平滑，以獲得一 S 0 I晶圓 閱 讀 背 面 之 注 意 填 I裝 頁 訂 另一方面，由於在 經濟部智慧財產局員工消費合作社印製 晶層上之分離 理以將其移除 塊晶圓。使用 用以結合之對 理。因此，用 獲得2 0個S 全空乏型薄膜 基底亦可使用
層之殘餘 ，和第一 此塊晶圓 應部份， 於生產S 〇 I晶圓 電晶體。 在生產S 剝離第一基底上，有磊晶層和在磊 部份，因此，此晶圓進行氫退火處 基底進行平滑化，因此，可獲得一 當成第一單晶矽基底或矽晶圓當成 再度執行用於生產s 0 I晶圓之處 〇I晶圓之處理重複2 0次，而可 。藉由使用此SOI晶圓，可生產 因此，藉由上述離子植入方法，P+ 〇I基底之例中。 -82- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 502305 五、發明說明（80 ) --裝 i — (請先閱讀背面之注意事I填寫本頁) 在第二十次剝離後，由於第一基底（半導體基底）上 有磊晶層和在磊晶層上之分離層之殘餘部份，此晶圓進行 氫退火處理以將其移除和進行平滑化，以獲得一塊晶圓。 此塊晶圓表面具有以氫退火處理之磊晶層，且因此，可展 現如磊晶晶圓般的效能。 (範例1 1 ) 在P型單晶矽基底表面上，以CVD法形成3 //m厚 之磊晶成長層。此時，添加當成摻雜劑之硼乙烷之密度爲 可變的，和具有電阻率爲0 · 0 1 5Qcm之p++S i層 形成2 μ m在表面側，和立即在其下方形成具有電阻率爲 0 · 5Qcm 之 p + S i 層。 形成有磊晶層之層在H F溶液和乙醇之混合溶液中受 到陽極化。 ¾. 陽極化條件如下= 電流密度： 7 ( m A · c m — 2 ) 陽極化溶液： H F : Η 2 0 : C 2 Η 5〇Η = 1:1:1 經濟部智慧財產局員工消費合作社印製 時間： 3 (分鐘） 以具有高解析能力之掃瞄型電子顯微鏡做截面觀察確 認在相關於P + S i層之層中，此陽極化用以形成具有從表 面起2 // m深度中約2 0 %低孔性之多孔層，和從表面起 0 · 5/im深度中約5 0%之多孔性且構造上易於損壞之 多孔薄層。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -83 - 502305 B7 補充 經濟部智慧財產局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 五、發明説明（81 ) 此晶圓在4 0 〇 °C下在 1 · 2 5 %之H F溶液中3 上之極薄矽膜，和此晶圓傳 晶砂以C V D法嘉晶成長〇 成長條件如下： 源氣體： 氣體流率· 氣體壓力： 溫度： 成長率· 附帶的，在磊晶成長前 烘烤步驟，（3 )微小量原 溫烘烤步驟。 再者，此磊晶矽層表面 之二氧化矽層。 二氧化砂層表面重疊分 ),因此，它們互相接觸， 5分鐘，藉此可強化結合。 當結合晶圓分離時，分 包括應用如按壓，張力，剪 ，應用超音波之方法，應用 張多孔矽以應用內部壓力至 方法，和以脈衝型式加熱以 法等。這些方法皆可形成分 氧氣中處理1小時，而後浸入 0秒，而後，移除形成在表面 送至磊晶成長裝置，因此，單 • 3 // m 厚。
S i Η 2 C 1 2 / Η 2 0.2/180升/分鐘 7 6 0 T 〇 r r 1 0 6 0 °C 0 · 1 5 μ m /分鐘 ，當然可執行已述之（2 )氫 始材料供應步驟，和（4 )高 進行熱氧化以形成2 0 0 n m 離準備砂基底表面（支持基底 而後在1 1 8 0 °C下進行退火 離發生在高多孔層。分離方法 力，楔形物之外部壓力之方法 熱之方法，藉由從周緣氧化擴 多孔矽內側之方法，噴射水之 應用熱應力或提升柔軟度之方 離。而後，支持基底側浸入Η -84- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐〉 502305 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（82 ) F，過氧化氫，和水之混合溶液中，在基底表面上之多孔 矽層在約6 0分鐘移除，以形成一 SOI晶圓。 再者，在氫氣中，在1 1 0 0°C下執行熱處理4小時 〇 以原子力顯微鏡評估表面粗糙度，在5 0 //m方形區 域中之均方根粗糙度爲0·2nm,其等於一般市場上之 矽晶圓之粗糙度。相似的，量測晶體缺陷密度，和堆疊錯 誤密度爲5 0 cm2。 亦即，可在矽氧化膜上形成低缺陷密度單晶矽。 當氧化膜未形成在磊晶層表面，而是在第二基底表面 或在兩者上時，可獲得相同的結果。 在第一基底側上之殘餘多孔層浸入H F ,過氧化氫， 和水之混合溶液中，且在約3 0分鐘移除，如此可獲得具 有未製成多孔之磊晶層之第一基底。在此基底上，依照需 要，在P + S i層形成後，可形成p++S i層。而後，再 度執行生產SOI晶圓之處理。因此，生產SOI晶圓之 處理重複2 0次，以獲得2 0個S 0 I晶圓。 在第二十次剝離後，留在第一基底（半導體基底）之 剝離表面上之殘餘多孔層受到移除，以獲得一磊晶晶圓。 使用此磊晶晶圓，可生產一C0MS邏輯電路。 (範例1 2 ) 單晶矽以C V D法磊晶成長1 // m厚在第一單晶矽基 底上。 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） -85 - (請先閱 讀背面之注意事m 裝i — 填寫本頁) %· 502305 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（83 ) 成長條件如下： 源氣體： S i Η 2 C 1 2 / Η 2 氣體流率： 0 · 5/180升/分鐘 氣體壓力： 80 Τ 〇 r r 溫度： 9 5 0 °C 成長率： 〇·30#ηι /分鐘 1 Ω cm之Ρ—層以Β2Η6當成摻雜劑在初始時形成 〇 · 5微米厚，和IQcm之Ν —層以ΡΗ3當成摻雜劑形 成0 · 5微米厚在表面側。 再者，磊晶矽層表面進行熱氧化，因此，可形成 2 0 0 nm厚之二氧化砂層。 於此，從第一基底表面以7〇keV執行5X1016 cm — 2之Η +之植入，因此，離子之突起範圍覆蓋磊晶層 。因此，當成分離層操作之層形成在突起範圍之深度上， 在此例中，在Ρ—/Ν™間表面附近，當成微空腔層或爲植 入離子高濃度層之應變層。 / 此外，在形成有氧化膜之表面上具有相同直徑之矽晶 圓（第二基底）之結合表面進行氮電漿處理，和第一和第 二基底互相接觸而結合，以形成一多層構造。於此，在約 2 0 0°C上執行熱處理。 此外，水噴射流注入多層構造之側表面，因此，第一 基底和第二基底從側表面分離至中央。 關於分離方法方面，即使使用在5 0 0 °C之熱處理， 因爲晶體再安排操作或在微空腔內之壓力操作，亦會發生 f請先閱讀背面之注意* ’事 •裝· — 1 填寫本頁} · %· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -86 - 502305 Α7 Β7 五、發明說明（84) 分離。 N —單晶半導體層傳送至第二基底。 傳送至第二基底之磊晶層表面上之殘餘分離層進行氫 退火處理以將其移除，和進行平滑，以獲得一 S 0 I晶圓 。除了氫退火外，接觸拋光亦可產生相似的S 0 I晶圓。 使用此S 0 I晶圓，可生產部份空乏型薄膜電晶體。 另一方面由於在剝離第一基底上，有P —磊晶層和在 Ρ —磊晶層表面上之分離層之殘餘部份，因此，此晶需移除 殘餘分離層，和再度磊晶成長Ν -層，和執行生產s Ο I晶 圓之處理。因此，用於生產S Ο I晶圓之處理重複5次， 經濟部智慧財產局員工消費合作社印製 而可獲得5個S Ο I晶圓。在第五次分離後，由於第一單 晶矽基底之分離表面上之殘餘分離層受到移除，因此可獲 得具有Ρ -磊晶層之磊晶晶圓。雖然以氫退火移除表面粗縫 度，表面受到平滑化，以獲得一磊晶晶圓。除了氫退火外 ，接觸拋光亦可提供相似的磊晶晶圓。由於此塊晶圓表面 具有以氫退火處理之磊晶層，其可展現如磊晶晶圓般的效 能。使用此磊晶晶圓，可形成D R A Μ等，且可確認在品 質，良率，和可靠度上之改善。於此，Ρ+基底使用當成第 一矽晶圓，此產品會變成廣泛使用之磊晶晶圓，如同Ρ —嘉 晶/Ρ+嘉晶層。使用此嘉晶晶圓，可生產一 CMOS邏輯 電路。 (範例1 3 ) 第一單晶矽基底表面在H F溶液中受到陽極化。 -87- • — — — — — — — 111· I I (請先閱讀背面之注意事m填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 502305 A7 B7 五、發明說明（85 ) 陽極化條件如下： 首先爲生產第一多孔層之頂表面層之形成條件 電流密度： 陽極化溶液 時間： 多孔矽厚度 1 ( m A . c m H F ： Η 2 Ο ： C 2 Η 5 Ο Η = 1 0 · 1 (分鐘） 0 · 2 ( μ m ) 其次爲生產第二多孔層之形成條件： (請先閱讀背面之注意事一 經濟部智慧財產局員工消費合作社印製 電流密度： 陽極化溶液： 時間： 多孔矽厚度： 再其次爲生產第 電流密度： 陽極化镕液： 時.間： 多孔矽厚度： 5 0 ( m A . c H F ·· Η 2 〇： C 2 Η 5 Ο Η = 1 1 5 (分鐘） 0 . 3 ( πι ) 多孔層之形成條件= 7 ( m A . cm H F : H 2 〇： C 2 H 5 Ο H = 1 1 (分鐘） 1 ( ^ m ) 藉由上述之陽極化，比第一多孔層厚之第二多孔 之孔性大於其它多孔矽層之孔性，且構造上易於° 此基底在4 0 0°C下在氧氣中氧化1小時。此氧彳匕使 多孔矽之孔內壁受覆蓋以氧化膜。在晶圓設置在嘉晶裝® 之氫氣中時，此晶圓在1 0 4 0°C下烘烤5分鐘°此熱處 裝· ί :填寫本頁)
LS 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -88 - 502305 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（86 ) 理（烘烤）用以充塡多孔矽之表面空腔。再者，頂表面層 ，亦即，在1mA · cm — 2電流密度下形成之第一多孔矽 層因爲矽原子之移入而變成非多孔。 而後，在具有非多孔表面之多孔矽上，以CVD法磊 晶成長0 . 3 μ m厚之單晶矽。成長條件如下。附帶的， 在單晶矽成長前，亦可執行已述之氫烘烤步驟，微小量原 始材料供應步驟，和高溫烘烤步驟。 源氣體： SiH2Cl2/H2 氣Μ流率： 0.0083/3L/S (0 . 5/180 升/分鐘） 氣體壓力： 1.07xl04Pa(80 T 〇 r r ) 溫度： 9 5 0 °C 成長率： 0.30#πι /分鐘 附帶的，可省略在上述條件下進行之磊晶成長。 再者，此磊晶矽層表面進行熱氧化以形成2 0 0 n m 之二氧化矽層。 二氧化矽層表面重疊分離準備矽基底表面（第二基底 )，因此，它們互相接觸，而後在1 180 °C下進行熱處 理5分鐘，藉此可強化結合。 應用外力在結合基底上以分離，具有較大孔性之第 二多孔層崩潰，且分離發生在介於非多孔層和多孔層間之 介面上。 結果，具有〇 · 2#m厚之單晶矽層之SO I基底可 (請先閱讀背面之注意篆 填· 寫本頁) 裝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -89- 502305 A7 ___B7__ 五、發明說明（87 ) 形成在第二基底之矽氧化膜上。如上所述，當省略磊晶成 長步驟時，單晶層之厚度變成0 . l//m或更小。無任何 多孔矽留在單晶矽層之表面（分離表面）上。因此，在介 面上之非多孔層和多孔層之分離可省略各種步驟，以獲得 具有平滑表面之SOI層。 由於應力集中在介面附近，因此可發生介面分離。此 外，在異磊晶膜，如S i G e等在矽上之例中，應力可集 中在介面附近。 留在第一基底上之多孔矽以4 9%氟酸和3 0%過氧 化氫經攪拌後之混合溶液選擇性蝕刻。此塊晶圓重複使用 三次當成第一單晶矽基底。因此，可獲得四個S〇I晶圓 和一塊晶圓。 磊晶層形成在此塊晶圓上和使用當成一磊晶晶圓。 (範例1 4 ) 具有0· 0 1至0 · 02Qcm電阻率之P型第一單 晶矽基底在H F溶液中受到陽極化。 陽極化條件如下： (請先閲讀背面之注意事一 裝i I r :填寫本頁) · · . 經濟部智慧財產局員工消費合作社印製 電流密度： 7 (m A . c m ' 2 ) 陽極化溶液： Η F ： H 2 0 ： C 2 Η 5 0 H = 1 :1 : :1 時間： 1 1 (分鐘） 多孔矽厚度： 1 2 (β m ) 多孔矽進一步使用以使除了形成高品質磊晶矽層之功 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） -90 - 502305 A7 B7 lf.iL補充 五、發明説明（88) (請先聞讀背面之注意事項再填寫本頁) 能外，可具有分離層之功能，且因此，相關的功_ @ 一層 所共有。附帶的，多孔矽層之厚度可從0 · 1微米至約 6 0 〇微米範圍適當的選擇。 、 此基底在4 0 0 °C下在氧氣中氧化1小時。此氧化1使 多孔矽之孔內壁受覆蓋以熱氧化膜。單晶矽磊晶$ ^ 0 . 3 // m厚在多孔矽上。成長條件如下： 源氣體： S i Η 2 C 1 2 / Η 2 氣體流率： 0.5/180升/分鐘 氣體壓力： 8〇Torr
溫度： 9 5 0 °C 成長率： 〇·15μπι /分鐘 附帶的，在磊晶成長前，當然可執行已述之（2 )氫 烘烤步驟，（3 )微小量原始材料供應步驟，和（4 )高 溫烘烤步驟。 此亦可應用至其它例以進行陽極化。 再者，此磊晶矽層表面進行熱氧化以形成1 〇 〇 n m 之二氧化砂層。 經濟部智慧財產局員工消費合作社印製 此外，此晶圓以相同直徑和另一矽晶圓接觸，而其中 移除一自然氧化膜，和進行用於結合之熱處理以形成多層 構造。 堅固體製成之楔形物***多層構造之表面側，以將第 --基底從多層構造中剝離。在剝離後，磊晶層傳送至第二 基底。 磊晶層進行濕蝕刻以移除其上之殘餘多孔層，和磊晶 -91 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 502305 A7 B7 五、發明說明（89 ) 層以氫退火處理以獲得一 S 0 I晶圓。 另一方面，剝離之第一基底之剝離表面受拋光以移除 殘餘多孔層，以獲得一塊晶圓。使用此塊晶圓當成第一單 晶矽基底，再度執行用於生產S 0 I晶圓之處理。因此， 用於生產SOI晶圓之處理重複5次，而可獲得5個 S〇I晶圓。 在第五次剝離後，第一基底（半導體基底）之剝離表 面受到拋光以移除殘餘多孔層，以獲得一塊晶圓。例如， 藉由使用此塊晶圓，可生產一磊晶晶圓。 附帶的，在磊晶晶圓之需求快速增加之例中，上述之 重複次數設定爲兩倍，和磊晶晶圓之生產量可受到調整以 增加生產量。 如上所述，本發明使半導體晶圓可更有效且更經濟實 際的使用。 (請先閱讀背面之注意事填寫本頁) 經濟部智慧財產局員工消費合作社印製 -92- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 502305 y年μ月廣!修正 補充 六、申請專利範圍 附件二 第89105607號專利申請案 中文申請專利範圍修正本 (請先聞讀背面之注意事項再填寫本頁) 民國90年12月修正 1 . 一種半導體構件之製法，包含： 第一步驟，準備具有非多孔層之第一構件在一半導體 基底上；和 第二步驟，從第一構件傳送非多孔層至第二構件， 其中在第二步驟中與非多孔層分離且當成在第一步驟 中之構成材料之半導體基底之使用進行（η - 1 )次（η 爲不小於2之自然數），第一步驟和第二步驟重複η次， 半導體基底在第二步驟中在第η次使用中分離，和分離之 半導體基底使用於非第一和第二步驟之使用。 2 .如申請專利範圍第1項之半導體構件之製法，其 中第一構件具有非多孔層經由一分離層在半導體基底上，-和第二步驟包括互相結合第一和第二構件而定位非多孔層 內側以形成一多層構造和在分離層上分離多層構造之步驟 〇 經濟部智慧財產局員工消費合作社印製 3 .如申請專利範圍第1項之半導體構件之製法，其 中非第一和第二步驟之使用爲在第二步驟中在第η次使用 中分離之半導體基底之銷售。 4 ·如申請專利範圍第1或2項之半導體構件之製法 ，其中半導體基底選自由C Ζ晶圓，M C Ζ晶圓，F Ζ晶 圓，磊晶晶圓，以氫退火處理之晶圓，和本徵收集晶圓所 組成之群。 本i張尺度適用中國國家標準（CNS ) Λ4規格（ 210X297公釐） ~ 502305 A8 B8 C8 D8 補充 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 5 .如申請專利範圍第1或2項之半導體構件之製法 ，其中半導體基底爲高濃度p型矽晶圓。 6 .如申請專利範圍第5項之半導體構件之製法，其 中高濃度P型矽晶圓具有0.001Ω·cm至〇.5Ω .c m之電阻率。 7 ·如申請專利範圍第5項之半導體構件之製法，其 中高濃度P型矽晶圓之硼濃度爲1 X 1 0 1 7 c m — 3至1 X 1 〇 2 〇 C m _ 3。 8 .如申請專利範圍第1或2項之半導體構件之製法 ，其中半導體基底之表面上具有磊晶層。 9 ·如申請專利範圍第8項之半導體構件之製法，其 中半導體基底與磊晶層具有不同的電阻率。 1 〇 .如申請專利範圍第1或2項之半導體構件之製 法，其中半導體基底之表面上由半導體基底側依序具有第 一裔晶層和第—^裔晶層。 1 1 ·如申請專利範圍第1或2項之半導體構件之製 法，其中半導體基底具有一半導體層，其表面摻雜以摻雜 劑。 1 2 .如申請專利範圍第1 1項之半導體構件之製法 ，其中半導體層以擴散或離子植入形成。 1 3 .如申請專利範圍第2項之半導體構件之製法， 其中分離層爲以陽極化非多孔區域形成之多孔層，或以離 子植入非多孔層形成之離子植入層。 1 4 .如申請專利範圍第1或2項之半導體構件之製 裝-- (請先聞讀背面之注意事項再填寫本頁) 訂 β 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 2 - 502305
    Α8 Β8 C8 D8 六、申請專利範圍 法，其中非多孔層爲非多孔單晶矽層。 (請先聞讀背面之注意事項再填寫本頁) 1 5 ·如申請專利範圍第1或2項之半導體構件之製 法，其中非多孔層爲具有氧化矽層形成在表面之非多孔單 晶矽層。 1 6 ·如申請專利範圍第1 3項之半導體構件之製法 ，其中第一構件藉由形成非多孔層在.多孔層上而準備，和 其中準備第一構件之步驟包括保護膜形成步驟，用以在形 成非多孔層之前，形成保護膜在多孔層之孔壁上。 1 7 .如申請專利範圍第1 3之半導體構件之製法， 其中第一構件藉由形成非多孔層在多孔層上而準備，和其 中準備第一構件之步驟包括氫氣烘烤步驟，用以在形成非 多孔層之前，在含氫之還原氣體中，熱處理多孔層。 1 8 .如申請專利範圍第1 3之半導體構件之製法， 其中第一構件藉由形成非多孔層在多孔層上而準備，和其 中準備第一構件之步驟包括低速率成長步驟，用以在形成 非多孔層時，以2 0 nm/m i η或更低之速率成長非多 孔層。 經濟部智慧財產局員工消費合作社印製 1 9 ·如申請專利範圍第1 7或1 8項之半導體構件 之製法，進一步包含以比在氫氣烘烤步驟中更高的處理溫 度熱處理之步驟和/或在含氫還原氣體中之低速率成長步 驟。 2 0 ·如申請專利範圍第2項之半導體構件之製法， 其中在形成一絕緣層在非多孔層上後，絕緣層和第二構件 互相結合以形成多層構造。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 502305 A8 B8 C8 D8 χ _補充 -------— II (請先聞讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 2 1 .如申請專利範圍第 法，其中一裝置形成在非多孔 件。 2 2 .如申請專利範圍第 法，其中非多孔層包含多數層 2 3 .如申請專利範圍第 法，其中非多孔層爲一異質磊 2 4 .如申請專利範圍第 其中構成半導體基底和非多孔 2 5 .如申請專利範圍第 其中分離層爲多孔層。 2 6 .如申請專利範圍第 ，其中多孔層以陽極化形成。 2 7 .如申請專利範圍第 其中分離層爲以離子植入形成 2 8 .如申請專利範圍第 ，其中離子植入層爲具有以集 2 9 .如申請專利範圍第 ，其中離子植入層以至少一氫 離子植入形成。 3 〇 .如申請專利範圍第 ，其中離子植入以離子植入裝 3 1 .如申請專利範圍第 ，其中離子植入藉由使用電漿 1或2項之半導體構件之製 層上和該裝置傳送至第二構 1或2項之半導體構件之製 〇 1或2項之半導體構件之製 晶成長層。 1項之半導體構件之製法， 層之材料爲石夕。 2項之半導體構件之製法， 2 5項之半導體構件之製法 2項之半導體構件之製法， 之離子植入層。 2 7項之半導體構件之製法 合形成之微空腔之層。 2 7項之半導體構件之製法 ，氮，或稀有氣體之離子而 2 7項之半導體構件之製法 置進行。 2 7項之半導體構件之製法 浸入離子植入處理進行。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 502305 A8 Βδ C8 D8 .補充 ........... ^ -- ' 六、申請專利範圍 (請先閎讀背面之注意事項再填寫本頁) 3 2 ·如申請專利範圍第1或2項之半導體構件之製 法，其中準備第一構件之步驟包括：形成第一晶晶半導體 層在半導體基底上之步驟；使至少一部份的第一磊晶半導 體層成爲多孔層之步驟；和在多孔層上形成非多孔層之步 驟，藉以準備第一構件。 3 3 .如申請專利範圍第3 2項之半導體構件之製法 ，其中多孔層形成以使在第一磊晶半導體層中之未形成多 孔之部份之厚度爲1 0 0 nm至2 0 /zm。 3 4 .如申請專利範圍第3 2項之半導體構件之製法 ，其中半導體基底爲高濃度P型半導體基底。 3 5 .如申請專利範圍第3 2項之半導體構件之製法 ，其中第一磊晶半導體層具有之硼濃度爲lx 1 0 17 cm-3 至 lx 1 020cm- 3。 3 6 .如申請專利範圍第1或2項之半導體構件之製 經濟部智慧財產务員工消費合作社印製 法，其中準備第一構件之步驟包括：在半導體基底上依序 形成第一半導體層和第二半導體層之步驟，第一半導體層 爲一磊晶層，和第二半導體層之雜質濃度和/或導電型式 與第一半導體層不同；使至少一部份之第一和第二半導體 層多孔以形成多孔層之步驟；和形成非多孔層在多孔層上 之步驟，藉以準備第一構件。 3 7 ·如申請專利範圍第3 6項之半導體構件之製法 ，其中半導體基底爲P型半導體基底，和其中第一半導體 層具有一雜質濃度以控制p型導電率小於半導體基底者， 和第二半導體層具有一雜質濃度以控制P型導電率大於第 -5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 502305 經濟部智慧財產局員工消費合作社印製 积年㈣辦❻正補充 一半導體層者。 3 8 ·如申請專利範圍第3 7項之半導體構件之製法 ，其中半導體基底爲高濃度P型半導體基底。 3 9 ·如申請專利範圍第3 6項之半導體構件之製法 ，其中多孔層包含具有不同多孔性之多數層。 4 〇 .如申請專利範圍第1或2項之半導體構件之製 法，其中準備第一構件之步驟包括：形成第一磊晶半導體 層在半導體基底上之步驟；和形成離子植入層在第一磊晶 半導體層內側之步驟，藉以準備第一構件。 ‘ 4 1 .如申請專利範圍第4 0項之半導體構件之製法 ，其中離子植入層爲爲具有以集合形成之微空腔之層。 4 2 .如申請專利範圍第4 0項之半導體構件之製法 ，其中離子植入層以至少一氫，氮，或稀有氣體之離子而 離子植入形成。 4 3 .如申請專利範圍第4 0項之半導體構件之製法 ，其中離子植入層之一部份受決定爲在離開在第一磊晶半 導體層內側之半導體基底側1 〇 〇 n m至2 0 // m之位置 〇 4 4 .如申請專利範圍第4 0項之半導體構件之製法 ，其中半導體基底爲高濃度P型半導體基底。 4 5 .如申請專利範圍第4 0項之半導體構件之製法 ，其中第一磊晶半導體層具有之硼濃度爲1 X 1 〇 1 7 cm - 3至 lx 1 020cm-3。 4 6 .如申請專利範圍第1或2項之半導體構件之製 申請專利範圍 A8 B8 C8 D8 (請先閲讀背面之注意事項再填寫本頁) 琴 訂. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） e . 502305 A8 B8 C8 和年/>月顺 D8 _ 補无 六、申請專利範圍 法，其中準備第一構件之步驟包括：在半導體基底上依序 形成第一半導體層和第二半導體層之步驟，第一半導體層 爲一磊晶層，和第二半導體層之雜質濃度和/或導電型式 與第一半導體層不同；和在第一半導體層和/或第二半導 體層內側形成離子植入層之步驟，藉以準備第一構件。 4 7 .如申請專利範圍第4 6項之半導體構件之製法 ，其中半導體基底爲P型半導體基底，和其中第一半導體 層具有一雜質濃度以控制P型導電率小於半導體基底者， 和第二半導體層具有一雜質濃度以控制p型導電率大於'第 一半導體層者。 4 8 ·如申請專利範圍第1或2項之半導體構件之製 法，其中第二構件選自由C Z晶圓，M C Z晶圓，F Z晶 圓，嘉晶晶圓，以氣退火處理之晶圓，本徵收集晶圓，石 英玻璃，塑膠，金屬，陶瓷，和一彈性膜所組成之群。 4 9 .如申請專利範圍第1或2項之半導體構件之製 法，其中第二構件之表面具有一絕緣層。 5 〇 .如申請專利範圍第1或2項之半導體構件之製 法，其中第二步驟包括結合非多孔層至第二構件和從第一 構件分離非多孔層之步驟。 5 1 ·如申請專利範圍第2項之半導體構件之製法， 其中第二步驟使用熱處理多層構造之方法或氧化分離層之 側表面和/或其附近之方法以進行。 5 2 .如申請專利範圍第2項之半導體構件之製法， 其中第二步驟使用至少將一楔形物從多層構造之緣附近插 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) _ I I I I I 訂— — I I · 經濟部智慧財產局員工消費合作社印製 502305 A8 B8 C8 D8 Ψ年MX1/日& 補充 夂、申請專利範圍 入分離層之方法，將一流體噴至多孔層之緣附近或分離層 之方法，應用一張力，壓縮力，或剪力至分離層之方法， 切ί片分離層之方法，或應用超音波震動至分離層之方法之 一^以進行。 5 3 ·如申請專利範圍第1或2項之半導體構件之製 法，其中第二步驟包括在4 0 0°C至6 0 Ot：之範圍中熱 處理多層構造之步驟。 5 4 .如申請專利範圍第2項之半導體構件之製法， 其中在第二步驟中，流體，其爲氣體或液體，注入分離層 之緣附近。 5 5 ·如申請專利範圍第5 4項之半導體構件之製法 ，其中氣體選自空氣，氮氣，二氧化碳氣體，或稀有氣體 〇 5 6 .如申請專利範圍第5 4項之半導體構件之製法 ，其中液體選自有機溶劑，鹼性溶液，或酸性溶液。 5 7 _如申請專利範圍第1或2項之半導體構件之製 法，其中第二步驟包含使從在第二步驟中之第一構件分離 非多孔層而得之半導體基底之表面平坦和/或平滑之步驟 〇 5 8 .如申請專利範圍第5 7項之半導體構件之製法 ，其中該平坦和/或平滑步驟乃藉由表面拋光，蝕刻，和 熱處理半導體基底而進行。 5 9 .如申請專利範圍第5 8項之半導體構件之製法 ，其中該熱處理爲氫退火。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） ▼裝— (請先聞讀背面之注意事項再填寫本貢) 訂 經濟部智慧財產局員工消費合作社印製 502305 A8 B8 C8 D8 申請專利範圍 6 0 ·如申請專利範圍第5 9項之半導體構件之製法 ，其中氫退火之溫度不低於8 0 0 °C，但不高於構成半導 體基底之材料之熔點。 6 1 .如申請專利範圍第5 7項之半導體構件之製法 ，進一步包含在平坦半導體基底上形成一磊晶層之步驟。 6 2 ·如申請專利範圍第1或2項之 法，其中在半導體構件之表面平坦和/或 次於半導體構件之製造後，進一步包含檢 至少表面顆粒檢查，厚度分佈，缺陷密度 檢查，或緣檢查之一。 半導體構件之製 平滑處理使用η 查步驟，以進行 檢查，表面形狀 6 3 ·如申請專利範圍第6 2項之半導體構件之製法 ，其中在該檢查步驟中，半導體基底受選擇使用於一虛擬 --------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 晶圓，一監視晶圓，一原始晶圓，或一磊 6 4 .如申請專利範圍第1項之半導 其中η値由使從第二步驟之第一構件分離 半導體基底受到至少表面顆粒檢查，厚度 檢查，表面形狀檢查，或緣檢查之檢查步 6 5 .如申請專利範圍第6 4項之半 ，其中半導體構件爲S〇I晶圓，和其中 用在第一和第二步驟兩次或多次後，半導 造使用於非半導體構件之製法之磊晶晶圓 6 6 ·如申請專利範圍第1項之半導 其中於非第一和第二步驟之使用乃進行以 晶晶圓。 體構件之製法， 非多孔層而得之 分佈，缺陷密度 驟而決定。 導體構件之製法 在半導體基底使 體基底使用以製 〇 體構.件之製法， 製造嘉晶晶圓， 和其中η乃藉由記錄在一電腦中之嘉晶晶圓之訂購片數而 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ g晴 502305 B8 I '1 ___ D8_丨調尤j 六、申請專利範圍 定。 (請先閎讀背面之注意事項再填寫本頁) 6 7 .如申請專利範圍第6 6項之半導體構件之製法 ，其中磊晶晶圓具有一磊晶層，其具有一雜質濃度以控制 p型導電率小於在高濃度P型半導體基底上之半導體基底 者。 6 8 .如申請專利範圍第1項之半導體構件之製法， 其中半導體基底爲高濃度p型半導體基底，和其中非第一 和第二步驟之使用爲一磊晶晶圓。 6 9 .如申請專利範圍第6 8項之半導體構件之製法 ，其中磊晶晶圓具有一磊晶層，其具有一雜質濃度以控制 ρ型導電率小於在高濃度P型半導體基底上之半導體基底 者。 7 0 .如申請專利範圍第1項之半導體構件之製法， 其中非第一和第二步驟之使用爲一虛擬晶圓，一監視晶圓 ，或用於製造一裝置之晶圓。 7 1 .如申請專利範圍第1項之半導體構件之製法， 其中非第一和第二步驟之使用爲製造一太陽能電池。 經濟部智慧財產局員工消費合作社印製 72.—種半導體基底之使用方法，包含應用使用多 次在結合S〇I晶圓之製造步驟之半導體基底至非結合 S〇I晶圓之製造步驟之使用。 7 3 ·如申請專利範圍第7 2項之半導體基底之使用 方法，其中非結合S 0 I晶圓之製造步驟之使用包括使用 多次之半導體基底之銷售。 7 4 .如申請專利範圍第7 2項之半導體基底之使用 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ ln _ 502305 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 方法，其中非結合S 0 I晶圓之製造步驟之使用包括藉由 使用使用多次之半導體基底之嘉晶晶圓之製造和嘉晶晶圓 之銷售。 7 5 · —種製造兩種半導體構件之方法.，包含使用 利用在S〇I基底製造步驟中之結合方法η次（η 2 2 ) 之SOI基底製造步驟而得之半導體構件之步驟，和藉由 使用使用多次之半導體構件而使用於非S 〇 I基底製造步 驟以製造一磊晶晶圓之步驟。 7 6 · —種用以控制半導體構件之製法，包含使用半 導體基底在結合S〇I晶圓製造步驟中η次（η 2 2 )以 製造η片S〇I晶圓，利用半導體基底當成一磊晶晶圓以 使用於非結合S 0 I製造步驟，和控制使用次數η以調整 S 0 I晶圓和磊晶晶圓之製造量。 7 7 . —種沉積膜形成裝置之使用方法，包含一般使 用沉積膜形成裝置以形成在半導體基底上具有一磊晶層之 .一磊晶晶圓，以使用於多片結合S 0 I晶圓之製造步驟中 ，和一沉積膜形成裝置以形成一磊晶晶圓，其中半導體基 底應用至非S 0 I晶圓之製造步驟之使用。 7 8 .如申請專利範圍第2項之半導體構件之製法， 進一步包含在氧化氣體中熱處理多層構造之步驟。 (請先聞讀背面之注意事項再填寫本頁) 訂 .0# 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）
TW089105607A 1999-03-26 2000-03-27 Method of producing semiconductor member TW502305B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8464699 1999-03-26
JP8461399 1999-03-26
JP2000085019A JP2000349266A (ja) 1999-03-26 2000-03-24 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法

Publications (1)

Publication Number Publication Date
TW502305B true TW502305B (en) 2002-09-11

Family

ID=27304603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105607A TW502305B (en) 1999-03-26 2000-03-27 Method of producing semiconductor member

Country Status (6)

Country Link
US (1) US6468923B1 (zh)
EP (1) EP1039513A3 (zh)
JP (1) JP2000349266A (zh)
KR (1) KR100448423B1 (zh)
CN (1) CN1269599A (zh)
TW (1) TW502305B (zh)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP3990575B2 (ja) * 2001-03-05 2007-10-17 三井造船株式会社 膜厚測定用モニタウェハ
US6537846B2 (en) * 2001-03-30 2003-03-25 Hewlett-Packard Development Company, L.P. Substrate bonding using a selenidation reaction
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2003069652A2 (en) * 2002-02-13 2003-08-21 The Regents Of The University Of California A multilayer structure to form an active matrix display having single crystalline drivers over a transmissive substrate
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
CN100557785C (zh) 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
FR2843827B1 (fr) * 2002-08-26 2005-05-27 Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
FR2843826B1 (fr) * 2002-08-26 2006-12-22 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
EP1532677B1 (en) * 2002-08-26 2011-08-03 S.O.I.Tec Silicon on Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP2006520088A (ja) * 2002-12-04 2006-08-31 ズス・マイクロテック・リソグラフィ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 接着される基板を前処理するための方法および装置
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
WO2004061943A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP2005064188A (ja) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
JP4438049B2 (ja) * 2003-08-11 2010-03-24 キヤノン株式会社 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法
WO2005024917A1 (ja) 2003-09-08 2005-03-17 Sumco Corporation 貼り合わせウェーハの製造方法
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
JP4959552B2 (ja) * 2004-04-28 2012-06-27 アイユーシーエフ‐エイチワイユー 可撓性単結晶フィルム及びその製造方法
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP5101287B2 (ja) * 2004-09-21 2012-12-19 ソイテック 接合されるべき面の処理を伴う転写方法
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
FR2886051B1 (fr) * 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
JP2007059704A (ja) 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
FR2898430B1 (fr) * 2006-03-13 2008-06-06 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
CN101652867B (zh) * 2007-04-06 2012-08-08 株式会社半导体能源研究所 光伏器件及其制造方法
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
EP2143146A1 (en) * 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
WO2008132895A1 (en) 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
KR20100029126A (ko) * 2007-06-15 2010-03-15 나노그램 코포레이션 무기물 포일의 반응성 유동 증착 및 합성
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5388500B2 (ja) 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5255801B2 (ja) * 2007-09-07 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5325404B2 (ja) 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5527956B2 (ja) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
TWI452703B (zh) * 2007-11-16 2014-09-11 Semiconductor Energy Lab 光電轉換裝置及其製造方法
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
WO2009091502A1 (en) * 2008-01-15 2009-07-23 First Solar, Inc. Plasma-treated photovoltaic devices
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US20090223628A1 (en) * 2008-03-07 2009-09-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
DE102008014923A1 (de) * 2008-03-19 2009-09-24 Epcos Ag Foliensensor und Verfahren zur Herstellung eines Foliensensors
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
JP5289816B2 (ja) * 2008-04-25 2013-09-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP4666189B2 (ja) * 2008-08-28 2011-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
SG159484A1 (en) 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101752455B (zh) * 2008-12-15 2011-12-07 中芯国际集成电路制造(上海)有限公司 太阳能电池的制造方法
JP5413456B2 (ja) * 2009-04-20 2014-02-12 日立化成株式会社 半導体基板用研磨液及び半導体基板の研磨方法
SG166060A1 (en) 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
US8334191B2 (en) * 2009-12-11 2012-12-18 Twin Creeks Technology, Inc. Two-chamber system and method for serial bonding and exfoliation of multiple workpieces
US8207047B2 (en) * 2009-12-11 2012-06-26 Twin Creeks Technologies, Inc. Apparatus and method for simultaneous treatment of multiple workpieces
US8377799B2 (en) 2010-03-31 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
US9356172B2 (en) 2010-09-16 2016-05-31 Lg Innotek Co., Ltd. Solar cell and method for manufacturing same
KR101091375B1 (ko) * 2010-09-16 2011-12-07 엘지이노텍 주식회사 태양 전지 및 이의 제조 방법
US8196546B1 (en) * 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
US8960657B2 (en) 2011-10-05 2015-02-24 Sunedison, Inc. Systems and methods for connecting an ingot to a wire saw
US20150243548A1 (en) * 2014-02-27 2015-08-27 Peregrine Semiconductor Corporation Control of FET Back-Channel Interface Characteristics
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
KR102301501B1 (ko) * 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
CN106409649B (zh) * 2015-07-30 2019-03-15 沈阳硅基科技有限公司 一种多层soi材料及其制备方法
CN106960793A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 鳍部的形成方法和鳍式场效应管的形成方法
US9905532B2 (en) * 2016-03-09 2018-02-27 Toyota Motor Engineering & Manufacturing North America, Inc. Methods and apparatuses for high temperature bonding and bonded substrates having variable porosity distribution formed therefrom
CN108493334B (zh) * 2018-03-15 2020-06-30 中国科学院上海微***与信息技术研究所 一种薄膜异质结构的制备方法
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
CN110534474B (zh) * 2019-09-03 2020-11-24 中国科学院上海微***与信息技术研究所 衬底上薄膜的制备方法
DE102020119953A1 (de) * 2020-07-29 2022-02-03 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
WO2022059473A1 (ja) * 2020-09-17 2022-03-24 ローム株式会社 半導体装置の製造方法およびウエハ構造物
FR3121275A1 (fr) * 2021-03-24 2022-09-30 Soitec Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133004T2 (de) 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5458755A (en) 1992-11-09 1995-10-17 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
JPH06338631A (ja) 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
CA2220600C (en) * 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3257624B2 (ja) 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
JP3962465B2 (ja) 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
JP2001525991A (ja) 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
US6321134B1 (en) 1997-07-29 2001-11-20 Silicon Genesis Corporation Clustertool system software using plasma immersion ion implantation

Also Published As

Publication number Publication date
EP1039513A2 (en) 2000-09-27
KR20000076966A (ko) 2000-12-26
CN1269599A (zh) 2000-10-11
JP2000349266A (ja) 2000-12-15
EP1039513A3 (en) 2008-11-26
US6468923B1 (en) 2002-10-22
KR100448423B1 (ko) 2004-09-13

Similar Documents

Publication Publication Date Title
TW502305B (en) Method of producing semiconductor member
US6656271B2 (en) Method of manufacturing semiconductor wafer method of using and utilizing the same
US6569748B1 (en) Substrate and production method thereof
TW404061B (en) Semiconductor substrate and method of manufacturing the same
TW468278B (en) Semiconductor substrate and manufacturing method of semiconductor substrate
EP0849788B1 (en) Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
US10424484B2 (en) Method for manufacturing a bonded SOI wafer
TWI310962B (zh)
EP0961312A2 (en) SOI Substrate formed by bonding
AU742371B2 (en) Semiconductor substrate and process for producing same
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
TW201703204A (zh) 製造絕緣體上半導體之方法
JP2009027124A (ja) Ｓｏｉウェーハの製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
TW201709333A (zh) 製造絕緣體覆矽鍺之方法
KR20070007018A (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP4655797B2 (ja) 直接接合ウエーハの製造方法
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
JP2007109961A (ja) 多層ｓｏｉウエーハの製造方法及び多層ｓｏｉウエーハ
JP2007095951A (ja) 半導体基板およびその製造方法
JPH10321548A (ja) 半導体基板の製造方法
JPH10326883A (ja) 基板及びその作製方法
JP2006165062A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees