JP4959552B2 - 可撓性単結晶フィルム及びその製造方法 - Google Patents
可撓性単結晶フィルム及びその製造方法 Download PDFInfo
- Publication number
- JP4959552B2 JP4959552B2 JP2007510601A JP2007510601A JP4959552B2 JP 4959552 B2 JP4959552 B2 JP 4959552B2 JP 2007510601 A JP2007510601 A JP 2007510601A JP 2007510601 A JP2007510601 A JP 2007510601A JP 4959552 B2 JP4959552 B2 JP 4959552B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- base wafer
- single crystal
- insulating layers
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims description 152
- 238000004519 manufacturing process Methods 0.000 title claims description 88
- 238000005530 etching Methods 0.000 claims description 65
- 230000001681 protective effect Effects 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 44
- 238000005498 polishing Methods 0.000 claims description 42
- 238000001039 wet etching Methods 0.000 claims description 33
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 9
- -1 hydrogen ions Chemical class 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 249
- 239000010410 layer Substances 0.000 description 161
- 239000010408 film Substances 0.000 description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 49
- 229910052710 silicon Inorganic materials 0.000 description 49
- 239000010703 silicon Substances 0.000 description 49
- 239000000243 solution Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 15
- 239000000126 substance Substances 0.000 description 6
- 238000007599 discharging Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Description
Claims (36)
- ベースウェーハ及び貼合せウェーハを用意するステップと、
前記ベースウェーハに1以上の埋め込み絶縁層を形成するステップと、
前記貼合せウェーハに水素イオンを注入するステップと、
前記ベースウェーハと貼合せウェーハを貼り合わせるステップと、
前記貼合せウェーハを割るステップと、
前記貼合せウェーハの劈開面をエッチングすることにより、ベースウェーハの埋め込み絶縁層の上に単結晶層が形成されたSOIウェーハを製造するステップと、
前記単結晶層の上に酸化膜および窒化膜を積層形成して1以上の保護絶縁層を形成するステップと、
前記ベースウェーハを湿式エッチングして除去するステップと、
HFを用いた湿式エッチング方法により1以上の絶縁層を除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - 前記ベースウェーハの上に1以上の埋め込み絶縁層を形成するステップは、
前記ベースウェーハの上に窒化膜を形成するステップと、
前記窒化膜の上に酸化膜を形成するステップと、を更に含むことを特徴とする請求項1記載の可撓性フィルムの製造方法。 - 前記ベースウェーハと貼合せウェーハを貼り合わせる前に、洗浄を行うステップを更に含むことを特徴とする請求項1又は2記載の可撓性フィルムの製造方法。
- 前記ベースウェーハを湿式エッチングするときにKOHを用いることを特徴とする請求項1記載の可撓性フィルムの製造方法。
- ベースウェーハ及び貼合せウェーハを用意するステップと、
前記ベースウェーハに1以上の埋め込み絶縁層を形成するステップと、
前記貼合せウェーハに水素イオンを注入するステップと、
前記ベースウェーハと貼合せウェーハを貼り合わせるステップと、
前記貼合せウェーハを割るステップと、
前記貼合せウェーハの劈開面をエッチングすることにより、ベースウェーハの埋め込み絶縁層の上に単結晶層が形成されたSOIウェーハを製造するステップと、
前記単結晶層の上に酸化膜および窒化膜を積層形成して1以上の保護絶縁層を形成するステップと、
前記ベースウェーハを湿式エッチングして除去するステップと、
HFを用いた湿式エッチング方法により単結晶層の上に形成された前記1以上の埋め込み絶縁層又は前記1以上の保護絶縁層のうちいずれか一方を除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ及び貼合せウェーハを用意するステップと、
前記ベースウェーハに1以上の埋め込み絶縁層を形成するステップと、
前記貼合せウェーハに水素イオンを注入するステップと、
前記ベースウェーハと貼合せウェーハを貼り合わせるステップと、
前記貼合せウェーハを割るステップと、
前記貼合せウェーハの劈開面をエッチングすることにより、ベースウェーハの埋め込み絶縁層の上に単結晶層が形成されたSOIウェーハを製造するステップと、
前記単結晶層の上に酸化膜および窒化膜を積層形成して1以上の保護絶縁層を形成するステップと、
前記ベースウェーハを所望の厚さに研磨するステップと、
ベースウェーハを湿式エッチングして研磨した後、ベースウェーハの残留物を除去するステップと、
HFを用いた湿式エッチング方法により1以上の絶縁層を除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - 前記ベースウェーハを湿式エッチングするときにKOHを用いることを特徴とする請求項6記載の可撓性フィルムの製造方法。
- 前記ベースウェーハを除去するステップは、
前記ベースウェーハを研磨する前に、保護絶縁層の上にワックスを塗布して前記SOIウェーハと支持ウェーハを貼り合わせるステップと、
前記ベースウェーハを研磨した後、前記支持ウェーハを除去するステップと、を含むことを特徴とする請求項6記載の可撓性フィルムの製造方法。 - 前記1以上の絶縁層を除去するステップは、HFを用いた湿式エッチング方法により保護及び埋め込み絶縁層を共に除去するステップを含むことを特徴とする請求項6記載の可撓性フィルムの製造方法。
- 前記1以上の絶縁層を除去するステップは、HFを用いた湿式エッチング方法により単結晶層の上に形成された前記1以上の埋め込み絶縁層又は前記1以上の保護絶縁層のうちいずれか一方を除去するステップを含むことを特徴とする請求項6記載の可撓性フィルムの製造方法。
- ベースウェーハ、前記ベースウェーハの上に形成された1以上の絶縁層、前記1以上の絶縁層の上に形成された単結晶層と、を有するSOIウェーハを用意するステップと、
前記SOIウェーハのエッジを治具により保持して前記ベースウェーハの下面の全体が露出されるようにSOIウェーハを保持するステップと、
前記ベースウェーハをエッチングして除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ、前記ベースウェーハの上に形成された1以上の絶縁層、前記1以上の絶縁層の上に形成された単結晶層と、を有するSOIウェーハを用意するステップと、
前記SOIウェーハの周縁部を治具により保持してベースウェーハの下面の一部が露出されるようにSOIウェーハを保持するステップと、
前記ベースウェーハをエッチングして除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - 前記ベースウェーハを除去するステップは、治具により保持していた周縁部を切断するステップを含むことを特徴とする請求項12記載の可撓性フィルムの製造方法。
- 前記ベースウェーハを除去するステップは、ベースウェーハを湿式エッチングするステップを含むことを特徴とする請求項11ないし13いずれか1項に記載の可撓性フィルムの製造方法。
- 前記ベースウェーハを湿式エッチングするときにKOHを用いることを特徴とする請求項14記載の可撓性フィルムの製造方法。
- HFを用いて湿式エッチングを行うことで1以上の絶縁層を除去するステップを更に含むことを特徴とする請求項14記載の可撓性フィルムの製造方法。
- HFを用いて湿式エッチングを行うことで1以上の絶縁層を除去するステップは、治具を緩めてSOIウェーハをエッチング液に浸漬するステップを含むことを特徴とする請求項16記載の可撓性フィルムの製造方法。
- ベースウェーハ、前記ベースウェーハの上に形成された1以上の埋め込み絶縁層、前記1以上の埋め込み絶縁層の上に形成された単結晶層と、を有するSOIウェーハを用意するステップと、
前記SOIウェーハの単結晶層と支持ウェーハを貼り合わせるステップと、
前記ベースウェーハ及び前記支持ウェーハを除去するステップと、を含み、
前記ベースウェーハを除去するステップは、
所定の厚さまで前記ベースウェーハを研磨するステップと、
前記支持ウェーハを除去するステップと、
研磨後にベースウェーハの残留物の下部面が露出されるように治具によりSOIウェーハを保持するステップと、
湿式エッチングによりベースウェーハの残留物を除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ、前記ベースウェーハの上に形成された1以上の埋め込み絶縁層、前記1以上の埋め込み絶縁層の上に形成された単結晶層と、を有するSOIウェーハを用意するステップと、
前記SOIウェーハの単結晶層と支持ウェーハを貼り合わせるステップと、
前記ベースウェーハ及び前記支持ウェーハを除去するステップと、
を含み、
前記ベースウェーハを除去するステップは、
所定の厚さまで前記ベースウェーハを研磨するステップと、
研磨後にベースウェーハの残留物の下部面が露出されるように治具によりSOIウェーハを保持するステップと、
湿式エッチングによりベースウェーハの残留物を除去するステップと、
前記支持ウェーハを除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ、前記ベースウェーハの上に形成された1以上の埋め込み絶縁層、前記1以上の埋め込み絶縁層の上に形成された単結晶層と、を有するSOIウェーハを用意するステップと、
前記単結晶層の上に1以上の保護絶縁層を形成するステップと、
前記ベースウェーハを所定の厚さに研磨するステップと、
研磨後に、前記SOIウェーハのエッジを治具により保持して前記ベースウェーハの残留物の下面の全体が露出されるようにSOIウェーハを保持するステップと、
ベースウェーハの残留物を湿式エッチングして除去するステップと、
前記1以上の埋め込み絶縁層及び/又は前記1以上の保護絶縁層を除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ、前記ベースウェーハの上に形成された1以上の埋め込み絶縁層、前記1以上の埋め込み絶縁層の上に形成された単結晶層と、を有するSOIウェーハを用意するステップと、
前記単結晶層の上に1以上の保護絶縁層を形成するステップと、
前記ベースウェーハを所定の厚さに研磨するステップと、
研磨後に前記SOIウェーハの周縁部を治具により保持して前記ベースウェーハの下面の一部が露出されるようにSOIウェーハを保持するステップと、 前記ベースウェーハの残留物を湿式エッチングして除去した後、治具により保持していた周縁部を切断するステップと、
前記1以上の埋め込み絶縁層及び/又は前記1以上の保護絶縁層を除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - 前記ベースウェーハを除去した後に、前記1以上の埋め込み絶縁層を除去するステップを更に含むことを特徴とする請求項18ないし20いずれか1項に記載の可撓性フィルムの製造方法。
- 前記SOIウェーハの前記単結晶層に支持ウェーハを貼り付ける前に、前記単結晶層の上に1以上の保護絶縁層を形成するステップを更に含むことを特徴とする請求項18ないし20いずれか1項に記載の可撓性フィルムの製造方法。
- 前記SOIウェーハの単結晶層に支持ウェーハを貼り付けるステップは、
前記SOIウェーハの前記単結晶層の上にワックスを塗布するステップと、
前記SOIウェーハの前記単結晶層と支持ウェーハを貼り合わせるステップと、を含むことを特徴とする請求項18ないし20いずれか1項に記載の可撓性フィルムの製造方法。 - 前記SOIウェーハの前記単結晶層に支持ウェーハを貼り付けるステップは、
前記ベースウェーハを研磨する前に、保護絶縁層の上にワックスを塗布するステップと、
SOIウェーハと支持ウェーハを貼り合わせるステップと、を含み、
前記ベースウェーハ及び支持ウェーハを除去した後には、1以上の埋め込み絶縁膜及び1以上の保護絶縁層を除去するステップを更に含むことを特徴とする請求項23記載の可撓性フィルムの製造方法。 - 前記ベースウェーハを湿式エッチングするときにKOHを用いることを特徴とする請求項18ないし20いずれか1項に記載の可撓性フィルムの製造方法。
- ベースウェーハ、前記ベースウェーハの上に形成された1以上の絶縁層、及び前記1以上の絶縁層の上に形成された単結晶層を有するSOIウェーハを用意するステップと、
前記単結晶層の上に電子素子を組み付けて1以上の素子層を形成するステップと、
前記素子層の上に素子保護膜を形成するステップと、
前記ベースウェーハを湿式エッチングして除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ、前記ベースウェーハの上に形成された1以上の絶縁層、及び前記1以上の絶縁層の上に形成された単結晶層を有するSOIウェーハを用意するステップと、
前記単結晶層の上に電子素子を組み付けて1以上の素子層を形成するステップと、
前記素子層の上に素子保護膜を形成するステップと、
所定の厚さまでベースウェーハを研磨するステップと、
湿式エッチングにより研磨後、ベースウェーハの残留物を除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ、前記ベースウェーハの上に形成された1以上の絶縁層、及び前記1以上の絶縁層の上に形成された単結晶層を有するSOIウェーハを用意するステップと、
前記単結晶層の上に電子素子を組み付けて1以上の素子層を形成するステップと、
前記素子層の上に素子保護膜を形成するステップと、
前記ベースウェーハの下面が露出されるように治具によりSOIウェーハを保持するステップと、
ベースウェーハを湿式エッチングして除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - ベースウェーハ、前記ベースウェーハの上に形成された1以上の絶縁層、及び前記1以上の絶縁層の上に形成された単結晶層を有するSOIウェーハを用意するステップと、
前記単結晶層の上に電子素子を組み付けて1以上の素子層を形成するステップと、
前記素子層の上に素子保護膜を形成するステップと、
所定の厚さにベースウェーハを研磨するステップと、
前記ベースウェーハの下面が露出されるように治具によりSOIウェーハを保持するステップと、
前記ベースウェーハを湿式エッチングして除去するステップと、
を含むことを特徴とする可撓性フィルムの製造方法。 - 前記ベースウェーハを湿式エッチングするときにKOHを用いることを特徴とする請求項27ないし30いずれか1項に記載の可撓性フィルムの製造方法。
- HFを用いて湿式エッチングを行うことで1以上の絶縁層を除去するステップを更に含むことを特徴とする請求項27ないし30いずれか1項に記載の可撓性フィルムの製造方法。
- 前記単結晶層の上に電子素子を組み付けて素子層を形成するステップは、半導体の製造工程を用いるステップを含むことを特徴とする請求項27ないし30いずれか1項に記載の可撓性フィルムの製造方法。
- 下部プレートと、
1以上の貫通ホールを有する上部プレートと、
前記下部及び上部プレートを組み合わせるための固定手段と、を備え、
基板が前記下部プレートと前記上部プレートとの間に位置するとき、基板のエッチング処理されるべき部分が前記1以上の貫通ホールに露出されるように構成され、前記基板と1以上の貫通ホールは密封され、1以上の前記貫通ホールを介してエッチング溶液が供給されることを特徴とするエッチング用の治具。 - 前記上部プレートには、エッチング溶液を入れるための容器を備え、前記容器は、前記1以上の貫通ホールと連通することを特徴とする請求項34記載のエッチング用の治具。
- 前記容器には、ヒーターと温度計が設けられていることを特徴とする請求項35記載のエッチング用の治具。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/833,050 US7592239B2 (en) | 2003-04-30 | 2004-04-28 | Flexible single-crystal film and method of manufacturing the same |
US10/833,050 | 2004-04-28 | ||
PCT/KR2004/002286 WO2005106933A1 (en) | 2004-04-28 | 2004-09-09 | Flexible single-crystal film and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007535809A JP2007535809A (ja) | 2007-12-06 |
JP4959552B2 true JP4959552B2 (ja) | 2012-06-27 |
Family
ID=35241924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007510601A Active JP4959552B2 (ja) | 2004-04-28 | 2004-09-09 | 可撓性単結晶フィルム及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1751788B1 (ja) |
JP (1) | JP4959552B2 (ja) |
CN (1) | CN100481328C (ja) |
WO (1) | WO2005106933A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101286551B1 (ko) | 2009-09-16 | 2013-07-17 | 엘지디스플레이 주식회사 | 플렉서블 기판 및 이를 가지는 플렉서블 표시 장치의 제조 방법 |
CN107146830B (zh) * | 2017-06-07 | 2019-04-02 | 浙江大学 | 一种制备柔性透明的石墨烯/硅金属-半导体-金属光电探测器的方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2857456B2 (ja) * | 1990-01-19 | 1999-02-17 | 株式会社リコー | 半導体膜の製造方法 |
JP3250673B2 (ja) * | 1992-01-31 | 2002-01-28 | キヤノン株式会社 | 半導体素子基体とその作製方法 |
ATE261612T1 (de) | 1996-12-18 | 2004-03-15 | Canon Kk | Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht |
KR200174717Y1 (ko) * | 1996-12-24 | 2000-04-01 | 신현준 | 실리콘 식각용 지그 |
EP1039513A3 (en) * | 1999-03-26 | 2008-11-26 | Canon Kabushiki Kaisha | Method of producing a SOI wafer |
US6452091B1 (en) | 1999-07-14 | 2002-09-17 | Canon Kabushiki Kaisha | Method of producing thin-film single-crystal device, solar cell module and method of producing the same |
JP2001185528A (ja) * | 1999-12-27 | 2001-07-06 | Minolta Co Ltd | エッチング用治具及びエッチング装置並びにエッチング方法 |
JP2003218330A (ja) * | 2002-01-21 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 半導体薄膜、薄膜半導体装置、及びそれらの製造方法 |
US6864118B2 (en) * | 2002-01-28 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Electronic devices containing organic semiconductor materials |
JP4003546B2 (ja) * | 2002-06-10 | 2007-11-07 | ソニー株式会社 | Soi基板の製造方法および半導体素子の製造方法 |
KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
KR100583429B1 (ko) * | 2003-04-30 | 2006-05-24 | 한양대학교 산학협력단 | 가요성 단결정 필름 및 그 제조 방법 |
KR100547237B1 (ko) * | 2003-05-23 | 2006-01-26 | 한양대학교 산학협력단 | 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치 |
-
2004
- 2004-09-09 WO PCT/KR2004/002286 patent/WO2005106933A1/en active Application Filing
- 2004-09-09 JP JP2007510601A patent/JP4959552B2/ja active Active
- 2004-09-09 EP EP04774545.0A patent/EP1751788B1/en not_active Not-in-force
- 2004-09-09 CN CNB200480043169XA patent/CN100481328C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100481328C (zh) | 2009-04-22 |
WO2005106933A1 (en) | 2005-11-10 |
CN1957445A (zh) | 2007-05-02 |
EP1751788A1 (en) | 2007-02-14 |
EP1751788A4 (en) | 2010-01-13 |
JP2007535809A (ja) | 2007-12-06 |
EP1751788B1 (en) | 2018-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459375B2 (en) | Transfer method for forming a silicon-on-plastic wafer | |
US8241996B2 (en) | Substrate stiffness method and resulting devices for layer transfer process | |
US7659582B2 (en) | Active silicon device on a cleaved silicon-on-insulator substrate | |
EP2375443B1 (en) | Method for preparing and assembling substrates | |
US8383489B2 (en) | SOI wafer and method for forming the same | |
JP2009516929A (ja) | ガラス絶縁体上の大面積半導体 | |
JP2001196566A (ja) | 半導体基板およびその製造方法 | |
JPH08505010A (ja) | 石英基板上の単結晶シリコン・アイランド作製方法 | |
US7592239B2 (en) | Flexible single-crystal film and method of manufacturing the same | |
CN108231646A (zh) | 一种半导体器件的制造方法 | |
US6391744B1 (en) | Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same | |
TWI787565B (zh) | 用於移轉表面層至凹穴上之方法 | |
JP4959552B2 (ja) | 可撓性単結晶フィルム及びその製造方法 | |
JP4566626B2 (ja) | 半導体基板の分断方法および半導体チップの選択転写方法 | |
US11939214B2 (en) | Method for manufacturing a device comprising a membrane extending over a cavity | |
KR100583429B1 (ko) | 가요성 단결정 필름 및 그 제조 방법 | |
JP2006012914A (ja) | 集積回路チップの製造方法及び半導体装置 | |
JP4468107B2 (ja) | 半導体装置の製造方法、半導体装置及び半導体回路基板 | |
US7531240B2 (en) | Substrate with locally integrated single crystalline silicon layer and method of fabricating the same | |
JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4959552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |