TW499759B - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW499759B
TW499759B TW090106741A TW90106741A TW499759B TW 499759 B TW499759 B TW 499759B TW 090106741 A TW090106741 A TW 090106741A TW 90106741 A TW90106741 A TW 90106741A TW 499759 B TW499759 B TW 499759B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
region
semiconductor
nitride semiconductor
Prior art date
Application number
TW090106741A
Other languages
English (en)
Inventor
Katsunori Nishii
Kaoru Inoue
Toshinobu Matsuno
Yoshito Ikeda
Hiroyuki Masato
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW499759B publication Critical patent/TW499759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Description

A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 發明背景 本發明是有關於一種半導體裝晋^ 導體，其通削匕學式爲ΙηχΑΐΓ裝置，W第111族氮化物半 ^ 1，〇 s x.y S ”，尤其是y ::yN(其中0 SxU’OSy 將第III族氮化物半導體氧化於—㈣導體裝置，包括 製造該半導體裝置的方法。f形成的氧化層，以及-種 材料，比如LED與半導^勒^ 疋光發射裝置的有用 轉換是直接轉換，而其；；！：f體，因爲電子的能帶間 内變動。 、此帶疋在1.95 ev與6 eV間的廣範圍 理=:: = =2較高密度與較高集積度的資訊處 備很而要發展出能輸出藍_紫色區域波長光線的半導 H既然—具有較高崩潰區，較高熱 口 、及較回％子飽合速度，所以對於高頻功率裝置來説 疋種有用的材料。尤其，包括氮化銘鎵（AlGaN)與氮化鎵 (GaN)的異資接面結構，在高達〗X ι〇5 v/咖的高電場下， /、有倍太砷化鎵（GaAs)的電子速度，用以實現尺寸縮小 ，因此是所期望的高頻操作裝置。 既然第πι族氮化物半導體在摻雜^型雜質時有型特性 匕括如矽（S丨）與錯（G e )的第IV族元素，所以給場效電晶 體（FET)的應用目前已經在發展。而且既然第ιπ族氮化物 半導體在摻雜卜型雜質時會有ρ-型特性，包括如鎂（Mg)， 鎖（B a)與躬（Ca)的第II]t族元素，所以應用到LED以及包括 -4 _ 本紙張尺度適用中國國家標準格(210 χ 297ϋΤ -----f ill---------- (請先閱讀背面之注意事項再填寫本頁) 訂------丨丨 499759 經濟部智慧財產局員工消費合作社印製 A7 "" —- ——...................................... B7 .. 五、發明說明（2 ) P -型半導體與η-型半導體之接面結構的半導體雷射二極體 ’目前已經在發展中。當作有用的電子裝置，包括如A1GaN 與GaN異質接面的高電子游動率電晶體（HEMT)，已經被廣 疋的檢視過’而且藉具高電子傳輸特性的第ΠΙ族氮化物半 導體來實現。 現在’將參閱圖式來説明傳統AiGaN/ GaN基底的ηεμΤ。 圖23A與23B顯示出傳統AlGaN/GaN基底的HEMT，其中圖 23八是平面結構而圖233是圖2 3八中割、線又乂1113_\乂1116的 剖面結構。如圖23A與23B所示，第一 HEMT 1 00 A與第二 HEMT 100B是在碳化矽（siC)的基底101上形成，以便用 切到線1 1 0分隔開，該切割線j j 〇是用來將基底1 〇丨分割成 數個晶片，而每個晶片都包含一電晶體。 每個第一 HEMT 100A與第二HEMT 100B都包括在基底 1 0 1上成長的GaN緩衝層1〇2上的，該主動區1〇3是對異質 接面層的AlGaN/GaN進行高臺餘刻而形成的。 在每個主動區103上，形成與主動區1〇3做蕭特基接觸的 閘極1 0 4，以及與主動區1 〇 3做歐姆接觸的歐姆極1 〇 5，都 •是安置在與侧邊邊緣具有間距處，而且是沿著閘極長度的 方向上。 在包括閘極104與歐姆極105的主動區103之上以及周圍 的某一區域，是完全被絕緣層1 〇 6所覆蓋，並且在每個絕 緣層1 0 6上形成墊電極1 〇 7，分別以電氣方式連接到閘極 1 0 4與歐姆極1 〇 5。絕緣層1 0 6是被表面鈍化層1 〇 8覆蓋， 該表面純化層1 〇 8具有曝露的墊電極1 0 7。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ii-----續--------訂---------線, <請先閱讀背面之注意事項再填寫本頁) 499759 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（3) 覆盍主動區1 0 3的絕緣層1 〇 6 —般是由氧化矽或類似材料 形成，以便保護主動區i 03的表面，並能利用拉脱方法而 很容易的形成閘極104。 如圖2 3 A所示，既然必須提供連接到墊電極丨〇 7的延伸區 104a給閘極104，所以閘極104不只是在主動區ι〇3上形成 ’而且還在被高臺蝕刻所曝露的GaN緩衝層1〇2上形成。 然而傳統AlGAN/GaN基底的HEMT中，延伸區i〇4a與緩衝 層1 〇2之間的接觸是金屬與半導體間的接觸，亦即所謂的 蕭特基接觸，因此有一問題是，容易因高臺蝕刻對半導體 表面所造成的損壞而發生漏電流。該漏電流大大的影響到 電晶體的夾止特性，造成電晶體特性變差。 此外，既然GaN緩衝層102與氧化矽絕緣層1〇6之間的黏 著力不足，所以另一問題是，將絕緣層1〇6上所形成的墊 電極107進行接線連接時，絕緣層ι〇6會剝離掉。 此外，SiC基底1 〇 1與GaN基底的半導體都具有很高的硬 度’因此與使用S1以及GaAs的情形做比較，很難進行將基 底分割成晶片分割製程。因此在分割製程中，會因發生到 •達主動區103的斷裂而降低良率，或者因分割線11()附近表 面鈍化層1 0 8或絕緣層i 〇 6的剝離而降低可靠度。 在具有由多層的第ΙΠ族氮化物半導體所構成之雷射結構 的半導體雷射二極體中，一般是使用藍寶石的基底。使用 藍寶石當作基底時，很難利用***的方式來形成空腔結構 ，因爲藍寶石與在藍寶石上形成之雷射結構間的結晶軸有 差距，因此空腔結構常常是利用乾式蝕刻形成。然而當該 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） -4 I I ..II I I I I I i I — I I I ! ·Ι··ΙΙ 里 — . (請先閱讀背面之注意事項再填寫本頁) 499759
五、發明說明（4 ) 經濟部智慧財產局員工消費合作社印製 空腔是利用乾式蝕刻形成時，蛴拟士、、 /风啤，所形成心空腔表面會產生 有的缺陷，形成非冷光中心。姓罢？丨 , 70τ ^〜果引起操作電流（臨界電流 )增加或可靠度降低的問題。 發明摘要 本發明是用來克服上述的傳統問題，而且本發明的目的 是形成對第III族氮化物半導體具有高黏著力的絕緣層，且 具有良好的電氣特性，或良好的光學特性。 爲了達成該目的，包括本發明第⑴族氮化物半導體的半 導體裝置’具有直接氧化掉由第ΙΠ族氮化物半導體本身所 形成的氧化層。 特別的是，本發明的第一半導體裝置包括在基底上用第 III族氮化物半導體形成的主動區；以及氧化掉第m族氮化 物半導體，而在基底上主動區周邊區内㈣的絕緣氧化物 第III族氮化物半導體與第ΙΠ族氮化物半導體上形成之氧 化層間的鍵結強度，例如大約是第111族氮化物半導體與氧 化石夕層之間鍵結強度的三倍大。因此第一半導體裝置^， 絕緣層與基底之間或絕緣層與主動區之間的黏著力很高， 以便保護絕緣層以及類似的結構不會剝離開。 在第一半導體裝置中，閘極，以及夾住閘極的源極與汲 極最好是在主動區上形成。以這種方式，可以得到第ΠΙ族 氮化物半導體的場效電晶體。 此時，閘極最好是從主動區延伸到絕緣層。以這種方式 ，即使位於絕緣層上的閘極區域是用作閘椏延件區，該延 -|> I--I I I I I - HIIIH ^« — 1--I i I . (請先閱讀背面之注意事項再填寫本頁) _ -
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 499759 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 伸區不是與氧化掉第III族氮化物半導體所形成的絕緣層做 蕭特基接觸。因此，可以保護漏電流，以免流到延伸區内 ，因而改善該裝置的可靠度。 本發明的第二半導體裝置是複數個的形式，包括在複數 個裝置形成區内所形成的第111族氮化物半導體，每個裝置 形成區都被以晶圓形態之基底上的分割區所包園；以及包 括保護氧化層，是將第ΙΠ族氮化物半導體氧化掉，而在基 底上的分割區周邊區域上形成。 . 、第二半導體裝置中，當分割開晶圓上所形成的複數個半 導體裝置成晶片時，覆蓋裝置形成區的絕緣層可以受到保 護而不會剝離開，並且可以避免裝置形成區發生斷裂，因 而改善該裝置的良率與可靠度。 本發明的第三半導體裝置包括在基底上所形成的墊電極 ;以及包括絕緣氧化物膜，是將第111族氮化物半導體氧化 掉，而在基底與墊電極之間形成。 既然第III族氮化物半導體與由第1]；1族氮化物半導體所形 成的絕緣氧化物膜之間的鍵結強度，是大於第ΠΙ族氮化物 半導體與氧化矽層或類似材料之間的键結強度。因此，可 、避免土私極彳< 第二半導體裝置内的基底剝離開·，因而改 善該裝置的良率與可靠度。 本發月的第四半導體裝置包括在基底上形成的雷射結構 ’且孩雷射結構具有空腔’該空腔包括複數個第m族氮化 物半導體；以及包括在該雷射結構側面上形成的保護氧化 層，薇雷射結構側面包括將第ΠΙ族氮化物半導體氧化掉的 --------^— (請先閱讀背面之注意事項再填寫本頁)
499759 經濟部智慧財產局員工消費合作社印製 A7 --—- _B7___ 五、發明說明（6 ) 空腔表面。 第四半導體裝置中，空腔鏡的鏡面不是蝕刻面，而是由 蝕刻面與保護氧化層之間的界面所形成，因此該鏡面不會 受蚀刻造成的缺陷所影響。此外，第III族氮化物半導體是 直接被氧化掉，因此可以避免掉由缺陷面塗佈層所導致的 漏電流，因而達成較高的可靠度。 本發明製造半導體裝置的第一方法包括半導體層形成步 驟，在基底上形成第ΠΙ族氮化物半導.體層；保護層形成步 驟，在第III族氮化物半導體上形成保護層，覆蓋住第ΠΙ族 氮化物半導體層的主動區；氧化層形成步驟，利用保護層 當作光罩而將第HI族氮化物半導體層氧化掉，並在基底上 的區域内形成絕緣氧化物膜；以及主動區曝露步驟，去除 掉保護層而曝露出主動區。 製造本發明半導體裝置的第一方法中，絕緣氧化物膜是 在基底上的區域上，利用保護層當作光罩而將第III族氮化 物半導體層氧化掉，而排除掉主動區。因此，可以精確的 製造本發明的第_半導體裝置。 ，/1發明製造半導體裝置的第一方法，在主動區曝露步驟 後最好是進一步包括歐姆極形成步驟，在主動區上形成歐 姆極，以及閘極形成步驟，在主動區上，閘極延伸到絕緣 氧化物膜内。 本發明製造半導體裝置的第一方法，在半導體層形成步 驟與保濩層形成步驟之間進一步包括氨處理步驟，將第ΠΙ 族氮化物半導體雷射曝露到氨下。以這種方式，將當作主 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） IIL-1 — ^IIIII - Ii — 1 — II ^«1 —------ (請先閱讀背面之注意事項再填寫本頁) 499759 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（7 ) 動區用之裝置形成區表面上所殘留的氧化物或類似材料， 利用氨去除掉並清洗，因此主動區的接觸電阻比可以降低 。結果，可以改善該裝置的電氣特性。 此時，氨處理步驟最好是包括將氨改變成電漿的次步驟。 本發明製造半導體裝置的第二方法包括半導體層形成步 驟，是在晶圓狀態的基底上形成第Ιπ族氮化物半導體層，· 區域設定步驟，在第III族氮化物半導體層内，設定複數個 裝置形成區，其中將在第ΠΙ.氮化物泮導體層上形成裝置 ，以及用來將基底分割成數個晶片的分割區，該晶片都分 別包括裝置形成區；保護層形成步驟，在分割區上，保護 層覆盍住分割區；以及氧化層形成區，利用保護層當作光 罩而將第III族氮化物半導體層氧化掉，而在基底上分割區 側邊上的區域内形成保護氧化層。 製造半導體裝置的第二方法中，既然保護氧化層是在基 底上分割區側邊上形成，所以可以精確製造出本發明的第 一半導粗裝置，其中覆盍裝置形成區的絕緣層可以避免被 剝離掉，而且可以避免在裝置形成區内發生斷裂。 製造半導體裝置的第一與第二方法中，保護層最好是由 矽，氧化矽或氮化矽構成。 本發明製造半導體裝置的第三方法，包括半導體層形成 步驟，在基底上形成第ΠΙ族氮化物半導體層；區域設定步 驟，在第III族氮化物半導體層内，設定裝置形成區以及墊 電極形成區，其中在第ΙΠ族氮化物半導體層上將形成裝置 ，而墊電極形成區是用來外部連接到裝置形成區内所形成 本紙張尺度適財咖家標準（CNS)A4規格⑽χ 297公爱）---—- ---i! (請先閱讀背面之注意事項再填寫本頁)
499759 五、發明說明（8 ) 的裝置；保護層形成步驟，形成覆蓋住第Ιπ族氮化物半導 體層上區域的保護層，排除掉墊電極形成區；氧化層形成 區’利用保護層當作光罩而將第⑴族氮化物半導體層氧化 掉，而在基底上的墊電極形成區内形成絕緣氧化物膜；以 及在絕緣氧化物膜上形成蟄電極的步驟。 本發明製造半導體裝置的第三方法中，是利用保護層當 作光罩而I第III族氮化物半I體層氧化#，在基底上的墊 電極形成區内形成絕緣氧化物膜。因，此，可以精確的製ς 出本發明的第三半導體裝置。 製造半導體裝置的第一至第三方法中的任何方法中，氧 =層形成步驟最好是包括對第ΙΠ族氮化物半導體層在氧氣 環境下進行熱處理的次步驟。 製造半導體裝置的第一至第三方法中的任何方法中，氧 化層形成步驟最好是包括利用離子佈植的氧離子，對第πι 族氮化物半導體層進行熱處理的次步驟。 本發明μ造半導體裝置的第四方法包括雷射結構形成步 驟，在基底上形成雷射結構，該雷射結構包括空腔，以及 包括利用形成複數個第111族氮化物半導體層的複數個第ιπ 族氮化物半導體層；曝露出雷射結構中空腔表面的步驟； ，及氧化層形成步驟’將包括表面之雷射結構的侧邊表面 氧化掉，而在表面上形成保護氧化層。 製造半導體裝置的第四方法中，保護氧化層是將第ιπ族 氮化物半導體層氧化掉，而在包括空腔表面之雷射結構的 雙面上形成。因此，可以精確的製造出本發明的第四半導 !卜 --------------I --------^9— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -11 - A7 A7
五、發明說明（9 ) 月a裝置而且’既然可以省略掉形成切面塗佈層的步驟， 因此可以簡化製程。 (請先閱讀背面之注意事項再填寫本頁) 製造半導體裝置的第四方法中，氧化層形成步驟最好是 包括對第III族氮化物半導體層在氧氣環境下進行熱處理的 次步驟。 圖式的簡單説明 圖1A與1B是依據本發明實施例1 GaN基底氧化絕緣 HEMT的圖式，其中圖ία是平視圖，.而圖1B是圖1A在割 線IB-IB的剖示圖； 圖2是實施例1氧化絕緣HEMT内絕緣氧化物膜上蕭特基極 與主動區上歐姆極之間電壓電流特性的曲線圖； 圖3是實施例1氧化絕緣HEMT以及傳統高臺絕緣HEMT中 閘極電壓對汲極電流的曲線圖； 圖4 A，4 B與4 C是顯示出製造實施例1氧化絕緣HEMT方 法中處理步驟的剖示圖； 圖5 A，5 B與5 C是顯示出製造實施例1氧化絕緣！^]^!^ 法中其它處理步驟的剖示圖； 圖6是實施例1氧化絕緣HEMT中GaN基底半導體多層結構 的剖不圖； 經濟部智慧財產局員工消費合作社印製 圖7是實施例1氧化絕緣HEMT中絕緣氧化物膜厚度與熱處 理時間之間關係的曲線圖； 圖8是實施例1氧化絕緣HEMT中絕緣氧化物膜厚度與單元 間漏電流關係的曲線圖； 圖9A，9B與9C是實施例1氧化絕緣HEMT中基底深度方 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 499759 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1〇 向上的AE S原子分佈，其中圖9A是進行熱處理以及去除掉 保護層後所得到的絕緣氧化物膜曲線圖，圖9B是用保護層 當作光罩的主動區曲線圖，而圖9C是不受熱處理影響之多 層結構的比較曲線圖； 圖1 〇是使用硝酸/氫氟酸之濕式蝕刻，對實施例1氧化絕 緣HEMT中的保護層與絕緣氧化物膜進行熱處理後，蚀刻量 對時間關係的曲線圖； 圖1 1是實施例1氧化絕緣HEMT中電‘極間距與使用或不使 用氨處理時之歐姆極接觸電阻的關係曲線圖； 圖1 2是依據本發明實施例2晶圓狀態中G aN基底半導體裝 置的分割區剖示圖； 圖1 3是本發明實施例2晶圓狀態以及傳統晶圓狀態的半導 體裝置中’分割時缺陷比與分割區寬度之間的關係曲線圖； 圖14是依據實施例2之修改後晶圓狀態中GaN基底半導體 裝置的分割區剖示圖； 圖15A，15B與15C是製造實施例2半導體裝置之方法中處 理步驟的剖示圖； 圖16A與16B是製造實施例2半導體裝置之方法中其它處理 步驟的剖示圖； 圖1 7是依據本發明實施例3GaN基底半導體裝置的墊電極 部分剖示圖； 圖18A，18B與18C是製造實施例3半導體裝置之方法中 處理步驟的剖示圖； 圖19A與19B是製造實施例3半導體裝置之方法中其它處理 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ——r-----丨I裝 i丨丨！丨訂-----11 — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 499759 A7 B7 五、發明說明（ι〇 步驟的剖示圖； 圖20A與20B是依據本發明實施例4之第III族氮化物半導 體雷射二極體，其中圖20A是透視圖，而圖20B是圖20A中 割，線XXB-XXB的剖示圖； 圖21A，21B與21C是製造實施例4半導體雷射二極體之方 法，其中圖21 A是磊晶成長後的剖示圖，圖21B是圖21A中 割線XXIB-XXIB的剖示圖，而圖21C是雷射結構的前視圖； 圖22A，22B，22C與22D是製造實施例4半導體雷射二極 體方法中其它處理步驟的剖示圖； 圖23A與23B是傳統晶圓狀態中GaN基底半導體裝置，其 中圖23A是平視圖，而圖23B是圖23A中割線XXIIIB-XXIIIB 的剖示圖； 圖2 4是模擬傳統高臺絕緣HEMT之假設性裝置的剖示圖； 以及 圖2 5是在圖2 4假設性裝置之主動區上所形.成之蕭特基極 與歐姆極之間的電壓電流特性曲線圖。 發明詳細説明 .實施例1 將參閱相關圖式説明本發明的實施例1。 圖1A與1B顯示包括第III族氮化物半導體的HEMT，尤其 是氧化絕緣HEMT，其中依據本發明實施例1，用GaN基底 氧化層將數個裝置絕緣開，而圖1 A是平視圖，圖1 B是圖 1 A中割線IB -IB的剖示圖。如圖1 A與1 B所示，該實施例 的HEMT包括在基底11上成長之GaN基底半導體的主動區 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---r I —i丨丨—丨丨•丨—丨丨丨丨丨訂-丨丨丨丨丨丨丨 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 499759 A7 B7 五、發明說明（12) 1 2 A，例如碳化矽（SiC)，以及包括將GaN基底半導體氧化 掉而在主動區12A周邊所形成之絕緣氧化物膜12B。 在主動區12A上，形成與主動區12A做蕭特基接觸的閘極 1 3，以便延伸到絕緣氧化物膜12B内，並在絕緣氧化物膜 1 2B上具有延伸區13a，且分別當作源極與汲極的歐姆極14 ，是與沿著閘極1 3之閘極長度方向的側邊邊緣，間隔一段 間距而形成的。 現在，將比較傳統的高臺絕緣HEMT與該實施例的氧化絕 緣HEMT中，蕭特基極與歐姆極之間的電屡電流特性。圖 24顯示模擬傳統高臺絕緣HEMT之假設性裝置的剖面結構 。特別的是，在SiC基底1 2 1上形成GalS[基底半導體的主動 層122，主動層122上之島型歐姆極123，以及與主動層 122保持間隔且與基底做蕭特基接觸的蕭特基極124。此時 ，蕭特基極124對應到圖23 A的延伸區104a。假設性裝置具 有如圖2 5所示的整流特性，雖然反向崩潰電壓很大，但是 漏電流會有微安培數量級（A A)。以這種方式，在圖2 3 A與 23B中的傳統高臺絕緣HEMT中，閘極104的延伸區104a以 .及缓衝層102是蕭特基接觸，使得漏電流可以輕易流過。 另一方面，在本實施例的氧化絕緣HEMT中，圖2爲絕緣 氧化物膜12B上蕭特基極以及主動區12A上歐姆極之間的電 壓電流特性。因此，即使100V或更高的電壓加在這些電極 之間，也只有奈米安培（η A)數量級的電流。 圖3是本實施例氧化絕緣HEMT以及傳統高臺絕緣HEMT中 閘極電壓對汲極電流的關係，且都具有100 A m閘極寬度。 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---r 11 ----丨 ---I--丨-訂--------- (請先閱讀背面之注意事項再填寫本頁) 499759 A7 B7 五、發明說明（13) (請先閱讀背面之注意事項再填寫本頁) 雖然在閘極電壓很高而使得有大的汲極電流流過的區域内 ，沒有特別的差異，但是在有小汲極電流流過的夾止區域 附近卻有很大的差異。因此要了解的是，傳統高臺絕緣 HEMT的夾止特性會因閘極1 04延伸區104a中的漏電流而變 差。 以這種方式，在本實施例的氧化絕緣HEMT中，與傳統高 臺絕緣HEMT不同的是，可以避免漏電流流過閘極的延伸區 13a，使得該HEMT能達到良好的夾止特性。 此外，在本實施例的氧化絕緣HEMT中，絕緣氧化物膜 12B是將給形成主動區12A用之第III族氮化物半導體（GaN) 氧化掉而形成，所以類似高臺絕緣HEMT的高度差是不會在 主動區1 2 A的側邊區與絕緣氧化物膜12B之間的邊緣内發生 ，但是該邊緣是平滑的。在傳統HEMT的閘極1 0 4中，會有 所謂的高度脱離的危險，閘極104會脱離是因爲主動區103 側邊與緩衝層1 02頂面之間的高度差異，例如在製造時。 相反的，本實施例因爲平滑的邊緣而沒有高度脱離的危險 ，而達到很高的可靠度。 經濟部智慧財產局員工消費合作社印製 . 雖然本實施例説明HEMT，但是相同的效應可以在任何需 要絕緣的裝置中達到，比如場效電晶體（MESFET)以及異質 雙載子電晶體（HBT)。 雖然碳化矽（SiC)基底是用在本實施例的HEMT中，但是 在任何可以磊晶成長出第III族氮化物半導體之主動區的基 底上都可以使用，比如藍寶石基底。 現在，將參閱相關圖式説明具上述結構之。 •16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 499759 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14) 圖4A至4C以及圖5八至5〇：都是顯示出氧化絕緣hemt之 製造方法的處理步骤剖示圖。 首先如圖4八所示，0心/八1(}必的多層結構12是在以〇的基 底11上形成，例如利用電子束磊晶（MBE)。稍後將説明多 層結構1 2的詳細結構。 接著如圖4B所示，矽（si)的保護形成層是在多層結構12 的整個表面上形成，例如利用化學氣相沉積（CVD)或mbe 。藉此，以微影方法對保護形成層，在保護層2丨中定義出 圖案，Μ保護層21覆蓋住多層結構12上的島型主動形成區 20 〇 然後如圖4C所示·，利用多層結構12上的保護層21，進行 約1小時氮氣下約90(TC的熱處理。所以除主動區12Α外的多 層結構12區域是被氧化到絕緣主動層12Β内。 結果如圖5 Α所示，利用硝酸/氫氟酸去除掉保護層2 j， 以便曝露出主動區1 2 A。藉此，如圖5 B所示，利用沉積與 微影製程，在主動區12A上，選擇性的形成鈦（Ti)/鋁（A1) 歐姆極1 4。 接著如圖5C所示，例如鈀（Pd)/鈦（Ti)/金（Au)的閘極13 疋利用沉積與微影製程，而選擇性的在主動區丨上形成 ，以便由歐姆極14以具有間距的方式夾住，並延伸到絕緣 氧化物膜1 2 B内。藉此，雖然圖式中未顯示出來，但是如 氧化石夕層的保護絕緣層是在包括閘極1 3與歐姆極1 4的主動 區12A之上以及附近形成。然後，如鈦（Ti)/金（Au)的墊電 極分別以電氣方式連接到閘極〗3與歐姆極1 4，並在保護絕 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —l· —；------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 499759 A7 -—_________ B7 五、發明說明（15 ) 緣層上形成。 以這種方式，在本實施例的HEMT中，絕緣作用是由直接 氧化掉用來形成主動區12A的第in族氮化物半導體所提供 。接著’將驗證上述形成之主動區丨2 A與絕緣氧化物膜 1 2B間的絕緣特性，以及對於hemT操作特性很重要的主動 區1 2 A基底特性。 圖6是做驗證用之多層結構J 2的剖示圖。多層結構1 2包 括依序在基底1 1上所形成的以下各層：厚度約1〇〇 氮 化銘（Α1Ν)缓衝層31 ;厚度約3 " m的本H化鎵（GaN)主 動層3 2 ;厚度約2 nm的本質氮化鋁鎵（A1GaN)第一阻障層 3 3 ;厚度約2 5 nm的本質氮化鋁鎵（AlGaN)第二阻障層3 4 ;以及厚度約3 nm的本質氮化鋁鎵（AlGaN)第三阻障層35。 圖7是熱處理時間以及將多層結構丨2進行氧氣下9〇(rc熱 處理所形成之絕緣氧化物膜i 2B厚度之間的關係。如圖7所 示’進行1小時之熱處理會形成厚度約1 〇〇 nm的絕緣氧化物 膜，而進行4小時之熱處理會形成厚度約20〇 nm的絕緣氧化 物膜。既然HEMT中阻障層3 3至3 5的總厚度約爲如圖6所 .示的3 0 nm ’所以厚度約1〇〇 nm的絕緣氧化物膜12B便已足 夠。 圖8顯示厚度約200 nm的絕緣氧化物膜厚度以及流過被該 絕緣氧化物膜所絕緣開之裝置間的漏電流關係。由圖8可以 了解到’當絕緣氧化物膜12B具有80 nm或更大的厚度時， 是可以達到令人滿意的絕緣特性。因此如圖7與8所示，當 熱處理在900°C下進行時，可以直接進行約小時熱處理而充 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨丨丨丨-----·丨丨丨丨丨丨丨訂------I--- (請先閱讀背面之注意事項再填寫本頁) 499759 五、發明說明（16 分的絕緣開該數個裝置。 形成絕緣氧化物膜12B時，可以進行氧離子的熱處理，而 非在氧氣中，將氧離子佈植到多層結構12中。 接著，將驗證基底特性。 主動區1 2 A的基底特性在經過熱處理後不應變差。因此 ，局了避免王動區12A在經過熱處理後被氧化掉，本實施 例中的保護層21是由矽（Si)形成。 且 省 深 圖9A至9C是沿著本實施例取町基底的深度方向，利用 Auger電子光譜（AES)分析所得到的原子分佈。圖9a是進行 9 0 0 C 1小時熱處理並去除掉保護層2 i後所得絕緣（絕緣氧化 物膜12B)分佈，圖9B是用厚度約1〇〇nm保護層21當作光 罩的主動區12A分佈，而圖9C顯示出爲了做比較用的未熱 處理過之多層結構12分佈。在這些圖式中，"^ "是指嫁原 子分佈，"N"是指氮原子分佈，"〇"是指氧原子分佈。而 ，既然注意力是集中在多層結構12的氧原子分佈，所以 略掉少量的銘原子。這些圖式中，橫轴是從樣品表面的 度，而縱軸是相對値（峰値對峰値）。 如圖9A所示，在熱處理之前將多層結構12的結構在絕緣 内大幅的被破壞掉，以便讓氧原子從頂部表面捧散到主動 部 智 慧 員 工 消 費 層32 ’形成絕緣氧化物膜咖。此時，絕緣氧化物膜i2B具 有約100 nm的厚度。 ' 區 此外如圖9B所示，在以Si保護層21當光罩用的主動】 以内，雖然保護層21的上部區被氧化#，但是保護層 與主動區12A之間的界面上並沒有反應。因此在熱處理^前 社 印 -19 本紙張尺度適財關家標準（CNS)A4規格（21G X 297公釐)~ 499759 A7 B7 五、發明說明（1〇 ，多層結構12的結構不會改變，而是保持住所了解的狀態 ，要與圖9C中未經熱處理所得到之分佈做比較，。 此外，以下的表1顯示在室溫下利用霍爾量測方法的熱處 理之前與之後，多層結構1 2的載子濃度以及载子游動率。 表1 熱處理之前 熱處理之德 載子濃度（cm·3) 1.4 X 1013 1 · 5 X 1〇13 游動率（cm2/Vs) 741 、 766 載子;辰度以及載子游動率在熱處理之前與之後都沒有大 幅度的改變。要了解的是，從該結果中，主動區12A是被保 護層2 1保護，如同AES分析結果所得知。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 此外’熱處理後的保護層2 1去除步驟在本發明中也很重 要。如果保護層21無法完全去除掉，或主動區12A在去除 保護層21過程中有損壞，則電晶體特性會變差。此外，絕 緣氧化物膜12B必須在去除保護層21過程中不能被蝕刻到。 因此，S 1保護層2 1在本實施例中是利用硝酸/氫氟酸的濕 式蚀刻來去除掉。 圖1 0顯示使用硝酸/氫氟酸之濕式蚀刻，對保護層2 1與絕 緣氧化物膜12B進行熱處理後，時間與蚀刻量關係。如圖 1 0所示’雖然保護層2 1被輕易的去除掉，但是絕緣氧化物 膜1 2 B被以極小的幅度被蚀刻到。 雖然本實施例中保護層2 1是被使用硝酸/氫氟酸的濕式蚀 刻去除掉’但是可以利用另一蚀刻劑進行乾式蚀刻。 此外’雖然在本實施例中保護層2 1是由矽形成，但是也 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） -------訂--- 着丨 499759 A7 _______ B7 五、發明說明（18) 可以使用能防止主動區12A在熱處理時變差的其它材料， 比如氧化矽與氮化矽。當保護層由氧化矽形成時，包含氟 (請先閱讀背面之注意事項再填寫本頁) 酸的溶液，比如缓衝氟化氫（BHF)可以當作蚀刻劑用，而且
當保護層由氮化矽形成時，包含磷酸的溶液，比如加熱磷 酸可以當作蚀刻劑用C 將參閱相關圖式説明依據本實施例所做修改的製造半導 體裝置万法。該修改的製造方法之特徵是，包括在圖4A形 成多層結構的步驟以及圖4B形成保護.層的步驟之間的氨處 理步驟，用來將多層結構丨2的頂邵表面曝露到氨氣電漿下。 經濟部智慧財產局員工消費合作社印製 圖11顯示以傳輸線方法（TLM)所得到主動區12A上歐姆 極1 4接觸電阻的評估結果。在該評估中，歐姆極丨4寬度約 lOOym，歐姆極14間的間距約2請，仰m，6鋒或8心。 進行修改之氨處理所得到的結果是用實線表示，而沒有用 氨處理所得到的結果是用虛線表示。如圖u所示，氨處理 所得到的實線傾斜是與沒有用氨處理的相同，透露出這些 情形中的主動區12A片電阻沒有差異。相反的，當用氨處 理過的與沒有用氨處理的做比較，接觸電阻降低約3 〇 %。 .即使沒有進行氨處理，依據該曲線圖所得到的接觸電阻比 疋6 X 10 Ω cm ，是很令人滿意的値，而進行氨處理的是 低到3 X 1〇·6ω cm2。這是因爲比如出現在主動區12八上氧 化物的改變後基底被氨處理去除掉並清洗掉。 雖然氨處理在該修改中是使用氨氣電漿來進行，但是可 以將多層結構在氨溶液中煮沸來進行該氨處理。 實施例2 -21 - 本紙張尺度翻巾國國家標準（CNS)A4規格（21〇 X 297公爱） 499759 A7 B7 五、發明說明（19) 將參閱相關圖式説明本發明的實施例2。 (請先閱讀背面之注意事項再填寫本頁) 圖12顯示實施例2之GaN基底半導體裝置的分割區剖面結 構。本實施例GaN基底半導體裝置的特徵是，包括氧化掉分 割區周邊GaN基底半導體本身所形成的保護氧化層，該分割 區是用來將具有複數個半導體裝置的晶圓分割成包含相對 應半導體裝置之晶片。如圖12所示，晶圓狀態中如Sic基 底4 2的主平面被分成晶片形成區4 〇以及在晶片形成區* 〇間 的分割區4 1。 . 基底42主平面上的分割區41中，會形成給電晶體當主動 區用的GaN基底半導體多層結構43 a，或是形成晶片形成區 40中心所形成之裝置形成區（未顯示）内的類似結構。在晶 片形成區40附近主平面上分割區41的周邊區内，將多層結 構43 A氧化掉會形成保護氧化層43B，而氧化矽層或其它 當作表面保護層用的絕緣層，會在保護氧化層43B上形成。 經濟部智慧財產局員工消費合作社印製 在傳統的GaN基底半導體裝置中，分割區41的周邊區是 被氧化秒層的絕緣層4 4或是與〇aN基底半導體具有很小鍵 結強度的其它類似材料所覆蓋，因此絕緣層44在分割（分割 •成晶片）時很容易被剝離開。本實例的絕緣層4 4是在將GaN 基底半導體氧化掉所形成之保護氧化層43B上形成，該GaN 基底半導體對絕緣層4 4具有很高的鍵結強度，因此可以在 將基底42分割成晶片時，避免多層結構43A與基底42内發 生斷裂’以及避免絕緣層4 4被剝離開。 圖1 3顯示出本發明實施例晶圓狀態以及傳統晶圓狀態的 半導體裝置中，分割時缺陷比與分割區寬度之間的關係。 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（21[ϋ7公釐) 經濟部智慧財產局員工消費合作社印製 A7 --------互7 ___ 五、發明說明（2〇) 經由觀察分割區寬度100" m時的每個晶片表面，發現到在 傳統半導體晶片中，約20%的樣品會有缺陷，尤其是分判 區内多層結構的斷裂到達晶片周圍或内部時，而且裝置形 成區上的絕緣層會被剝離開。 相對的，經由觀察本實施例半導體裝置的晶片表面，發 現到在分割區41内多層結構43八的斷裂會在保護氧化層43B 邊緣上停止住，以便不會到達晶片形成區4 〇。 如圖13所了解到的，既然保護氧化層43八是將GaN基底半 導體氧化後，在分割區4 i的周邊區域内形成，所以即使分 割區4 1的寬度約小到1〇〇 ^ m，1〇〇 " m缺陷比還是低於傳統 分割區寬度150 a m的半導體裝置。結果，既然分割時的缺 P㈢比可以在本實施例中被壓低下來，所以即使是分割區4 1 的寬度很小，可以增加從基底42(晶圓）所得到的半導體裝 置數目。 雖然在本實施例中，保護氧化層MB也是在裝置形成區4〇 内形成，但是如圖1 4所示的修改，保護氧化層43C會沿著 分割區4 1邊緣形成圓形狀。此時，保護氧化層43C寬度約5 ,ju m即足夠。 雖然本實施例中的基底42是由SiC形成，但是也可以使 用以磊晶方式長出之GaN基底半導體多層結構4 3 A的任何基 底，比如藍寶石基底。 現在將參閲相關圖式説明具有上述結構的製造半導體裝 置方法。 圖15A至15C與圖16A至16B是顯示出本實施例製造半導體 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ----11 — —^· — —------ (請先閱讀背面之注意事項再填寫本頁) 499759 A7 B7 五、發明說明（21) 裝置方法中處理步驟的剖示圖。 首先如圖1 5 A所示，利用如電子束磊晶（MBE)，在Sic晶 圓型基底42上形成GaN/AlGaN多層結構43A。 接著如圖1 5 B所示，形成複數個晶片形成區4 〇以及晶片 形成區4 0間的分割區4 1。在分割區4 1内，S i保護形成層是 利用CVD或類似方法在多層結構43A上形成，而且利用微影 方法進入基底42上覆蓋分割區41的保護層21内，而對保護 層定義出圖案。 然後如圖15C所示，利用多層結構4 3 A上所形成的保護層 2 1，進行氧氣下約9 0 〇。(3的熱處理1小時。因此，分割區 4 1二側上位於晶片形成區4 〇内的多層結構43 A會被氧化成 保護氧化層43B。 可以在形成半導體裝置之前或之後形成保護氧化層43B ，比如晶片形成區4 0中心上裝置形成區（未顯示）内的電晶 體，其中最好是在形成半導體裝置之前形成，以達到量好 裝置特性，因爲熱處理是在很高溫下進行。此時，保護氧 化層43B可以在相同步驟中形成，以形成實施例1所述之圖 .4 C所示的保護層1。 結果如圖1 6A所示，保護層21是利用硝酸/氫氟酸所去除 掉，而且然後如圖16B所示，利用CVD或類似方法，在晶片 形成區40的整個表面上形成絕緣層44，比如氧化矽。然後 ，利用微影方法，選擇性蚀刻掉絕緣層44，以曝露出分割 區41内的多層結構43A。 以這種方式’既然保護乳化層43B是從本實施例GaN基底 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ί請先閱讀背面之注意事項再填寫本頁) 丨—訂·！ 經濟部智慧財產局員工消費合作社印製 A7 B7
499759 五、發明說明（22 ) 半導體多層結構43 A的氧化層所形成，所以基底4 2與絕緣 層44之間的黏著力很高。而且既然多層結構43a與保護氧 化層43B是連續在分割區4 1内形成，即使在分割基底4 2時 保護氧化層43B發生斷裂，該斷裂也可以避免到達晶片形成 區40的周邊區或内部。 雖然用來遮蔽分割區4 1内多層結構43 A用的保護層2 1是 由石夕形成’但是保護層21可以從能避免多層結構43A在熱 處理時變差的任何材料來形成，比如氧化秒與氮化石夕。 雖然保護層21是用硝酸/氫氟酸的濕式蝕刻所去除掉，但 是另一蚀刻劑也可以使用。另一方式是，可以用乾式蝕刻 來進行。 此外，也可以進行形成保護氧化層43B的熱氧化製程，而 不疋在氧氣下，將氧離子佈値到GaN基底半導體的多層結構 43A 内。 實施例3 將參閲圖式説明本發明實施例3。 圖1 7顯示墊電極的剖面結構，該墊電極是當作實施例3之 GaN基底半導體裝置的外部輸入/輸出端。如圖丨7所示，比 如SiC的晶圓型基底52之主平面，是被分成裝置形成區5〇 以及相鄰到裝置形成區50的墊電極形成區5 1。
在基底52主平面上的裝置形成區50，會形成GaN基底半 導體的多層結構53 A，當作電晶體或類似裝置的主動層，而 且在墊電極形成區5 1内，會形成利用將多層結構53 A氧化 掉所形成的絕緣氧化物膜53B以及安置在絕緣氧化物膜53B -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---l·--I I ----裝---------訂---------^9. {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7
五、發明說明（23 ) 上的飲（Ti)/金（Au)墊電極54。雖然未顯示於圖式中，不 用説墊電極54是經由接線，以電氣方式連接到裝置形成區 5〇内所形成的裝置（未顯示）上。 以這種方式’本實施例的墊電極5 4是利用氧化掉被夾住 的多層結構53 A所形成的絕緣氧化物膜53B，而在GaN基底 半導姐的夕層結構53 A上形成，因此可以改善塾電極5 4與 基底5 2間的黏著力。所以例如，可以避免墊電極5 4從以接 線鍵結到墊電極54的基底52剝離開。 底下的表2是以磊晶方式在Sic：基底上長出GaN層之許多 薄層材料的黏著力，以及氧化上部GaN層成許多薄層材料後 所形成氧化層之黏著力的定量評估結果。該評估是利用 Sebastian方法來進行。 表2 (請先閱讀背面之注意事項再填寫本頁) 裝 訂 經濟部智慧財產局員工消費合作社印製 樣品結構 拉伸負載（x9.8 N/cm3) 350 GaN層上的氧化石夕層 GaN層上的氮化碎層 320 GaN層上的GaN氧化層 1080 GaN氧化層上的Ti/Au多層結構 830 --------- GaN氧化層上的A1 GaN氧化層上的氧化秒層 —..... ............................. 920 GaN氧化層上的氮化石夕層 9〇〇 高黏著力的絕緣層只有氧 1外要了解的是，GaN氧化 從表2 了解到，對GaN層具有很 化掉GaN所形成的GaN氧化層。此 層不只是對金屬材料，而且對包含矽的絕緣層都具有很高 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） # 經濟部智慧財產局員工消費合作社印製 499759 A7 _ _________一^ B7 五、發明說明（24 ) 的黏著力。所以，需要較高黏著力的墊電極區會很有效的 在絕緣氧化物膜53B上形成，該絕緣氧化物膜53B是將GaN 基底半導體多層結構53A氧化掉所得到的。 雖然本實施例中基底5 2是由SiC構成，但是也可以使用任 何可以長出GaN基底半導體多層結構53A的基底。 現在’將參閱相關圖式説明製造出具上述結構半導體裝 置之墊電極區的方法。 圖18A至18C以及圖19A至19B是顯示本實施例中製造半導 體裝置蟄電極區方法之步驟的剖示圖。 首先如圖18八所示，〇81^/八10&>1的多層結構53八是利用如 利用電子束磊晶（MBE)，而在SiC的基底5 2上形成。 接著如圖18B所示，整.個多層結構53A的表面被分成裝置 形成區50與墊電極形成區51。結果，在裝置形成區5〇内， 利用CVD或其它類似方法，在多層結構53A上形成Si的保護 形成層。藉此，保護形成層以微影方法定義出圖案，到基 底5 2上覆盖裝置形成區5 〇的保護層2 1内。 然後如圖1 8 C所示，利用多層結構53 A上形成的保護層2工 進行氧氣下約900°C 1小時的熱處理，進而氧化掉塾電極 形成區5 1内的多層結構53 A，變成絕緣氧化物膜53B。 可以在形成半導體裝置之前或之後形成絕緣氧化物膜53b ，比如裝置形成區50的電晶體，其中最好是在形成半導體 裝置之前便形成，以便達到良好的裝置特性，因爲熱處理 是在很高的溫度下進行的。此時，絕緣氧化物膜53B是在圖 4C實施例1或是如圖15C的實施例2中形成保護層21的相同 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — I. 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 499759 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（25 ) 步驟中形成。 結果如圖19A所示，利用硝酸/氫氟酸去除掉保護層21， 然後如圖19B所示，Ti/Au的墊電極54是選擇性的在蟄電極 形成區5 1内絕緣氧化物膜53B上形成，比如利用沉積與微 影方法。 : 以這種方式，本實施例墊電極54是在將GaN基底半導體 的多層結構53A氧化掉所得到的絕緣氧化物膜53B上形成， 因此可以達到較高的黏著力。 雖然本實施例中墊電極5 4是直接在絕緣氧化物膜53B上形 成，但是如氧化矽層與氮化矽層的絕緣層可以沉積在塾電 極54與GaN基底半導體氧化物的絕緣氧化物膜53B之間形成 ，因爲包含矽的絕緣層對GaN基底半導體氧化物具有較高的 轴著力，如表2所示。 . 雖然用來保濩裝置形成區5〇内多層結構53 A的保護層2 1 ，在本實施例中是由矽構成，但是可以使用能避免多層結 構53 A在熱處理時變差的任何材料，比如氧化矽層與氮化矽 層0 雖然保護層2 1在本實施例中是利用硝酸/氫氟酸的濕式蝕 刻去除掉，但是可以使用另一蝕刻劑。另一方式是，可以 利用乾式蚀刻進行蚀刻處理。 此外，不在氧氣中，而是可以將氧離子佈値到多層結構 53A内，來形成絕緣氧化物膜53B。1 實施例4 將參閱相關圖式説明本發明的實施例4。
Ik---1-----•裝-------訂--------- (請先閱讀背面之注意事項再填寫本頁) -28-
499759 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（26 ) 謂2〇A與20B顯示依據本發明實施例4的第ΠΙ族氮化物半 導體雷射二極體，其中圖20A是透视圖，而圖20B是圖20A 中割線XXB- XXB的剖示圖。如圖20A所示，本實施例的半 導體雷射二極體包括以下依序在藍寶石基底61上形成的薄 層’而該基底61具有（0001)表面方向的主平面：η型氮化鎵 (GaN)的η型接觸層62 ; η型氮化鋁鎵（AlGaN)的η型包覆層 63 ; η型氮化鎵錮（GalnN)的η型主黔層64 ; ρ型氮化鋁鎵 (AlGaN)的p型包覆層65 ;以及p型接觸^66。以這種方式 ，該半導體雷射二極體具有雷射結構6〇A，包括雙異質接面 空腔，在該空腔内，包含In的主動層64是垂直夾在n型包 覆層63與包含A1的p型包覆層65之間。 此時如圖20A與20B所示，與雷射結構6〇a的反射面6〇b相 反的發射面60a方向’是對應到空腔内雷射束的雷射方向。 而且如圖20A所示，在p型接觸層66上形成如鎳（Ni)/金 (Au)的p側極6 7。另一方面，曝露出一部分的n型接觸層 62 ’讓如鈥（Ti)/鋁（A1)的n側極68可以在曝露的表面上形 成0 本貝施例半導體雷射二極體的特性，如沿著雷射束發射 面方向的圖20Β中剖示圖所示，利用將垂直於基底61主平 面方向上的η型包覆層63，主動層以與卩型包覆層65蝕刻 掉’形成當雷射結構60Α内空腔鏡面用的發射面6〇a與反射 面60b，而且蝕刻面被氧化掉該表面後所形成的保護氧化層 7 0所後盍。因此，本質空腔面是對應到主動層6 4與保護氧 化層7 0的界面。 -29- 本紐尺錢財目國家標準（CNS)A4規格（210 x 297公爱） I I Aw ------t·!---— I— (請先閱讀背面之注意事項再填寫本頁) 499759 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（27) 既然空腔鏡不會留下來當作蝕刻面用，而是以這種方式 被保護氧化層70所覆蓋，所以蝕刻所造成的缺陷或類似^ 壞對本實施例的半導體雷射二極體的影響會極小化。此外 ，保護氧化層70是直接將包含雷射結構6〇八的半導體層氧 化所形成，因此沒有漏電流產生，而達到很高的可靠度' 另外，既然不需要提供塗佈層到本實施例半導體雷i射二 極體的空腔面上，所以製造步驟的數目可以減少。必須調 整保護氧化層70的厚度或其它參數，來將雷射束在發射面 與反射面上的反射係數最佳化。 現在，將參閱相關圖式來説明具上述結構之半導體雷射 二極體的製造方法。 圖21A至21C以及圖22A至22D是顯示出本實施例半導體雷 射二極體之製造方法的剖示圖。在圖式中，顯示出圖2〇八上 割線XXB-XXB的剖示圖，而圖21C是前視圖。 首先如圖21A所示’η型接觸層62，η形包覆層63，主動 層64，ρ形包覆層65與ρ型接觸層66是依序在藍寶石的基 底61上成長出來，例如用金屬有機氣相暴晶（。 .接著如圖21Β剖示圖以及圖21C的前視圖所示，ρ型接觸層 66，ρ形包覆層65，主動層64與!!形包覆層63是利用被例 如電子迴旋共振（ECR)蝕刻處理所遮蔽的雷射結構形成區 60，進行蚀刻處理所形成，直到曝露出n型接觸層62爲止 。因此，會形成包含η型接觸層62，n形包覆層63，主動層 64，ρ形包覆層65與ρ型接觸層66的雷射結構6〇Α，而且在 η型接觸層6 2上形成η側極形成區68 Α。 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----------丨 裝 ----丨丨訂—--—--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 499759 Α7 ___Β7 五、發明說明（Μ ) 然後如圖22Α的剖示圖所示，選擇性的蝕刻掉矽（si)的保 濩層2 1，以便覆蓋p側極形成區67八與n侧極形成區（未顯示 )。 ’、 接著如圖22B所不，利用雷射丨结構6〇A上所形成的保護層 2 1，在約9 00 C的氧氣下進行约i小時的熱處理，進而將雷 射結構60A的相對應部分氧化掉，形成除雷射結構6〇八的？ 側極形成區6 7 A與η側極形成區外的保護氧化層7 〇。 接著如圖22C所示，利用硝酸/氟化氫去除掉保護層2工， 進而曝露出ρ型接觸層上的ρ側極形成區67Α以及η侧極形成 區0 然後如圖22D所示，ρ側極67是在ρ侧極形成區67八上形成 ，而η側極是在η側極形成區上形成。以這種方式，完成圖 20 Α的半導體雷射二極體。 ， 本實施例的製造方法中，既然包含在雷射結構6〇A内的 GaN基底的半導體層以及其蝕刻面是會被氧化掉，所以不需 要提供塗佈層到發射面60a與反射面60b上，而且該空腔鏡 是可以在保護氧化層70與雷射結構60A之間的界面上形成。 本實施例的製造方法中，主動層64是形成帶狀，或ρ形包 覆層6 5可以具有電流局限層，以便改善雷射束側向模態的 可控制性。 " 雖然遮蔽形成保護氧化層7 〇時的ρ侧極形成區6 7 A以及η 側極形成區68A在本實施例中是^矽所構成，但是可以使用 任何能避免ρ型接觸層66與η型接觸層62在熱處理時變差的 材料’比如氧化秒層與氮化秒層。 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） ΙΙΙΙΙΙΙΙΙΙΙ .Aw ·1111111 « — — — — — — I— ^_^wi (請先閱讀背面之注意事項再填寫本頁) ^9759
五、發明說明（29) 雖然保護氧化層70在本實施例中是利用硝酸/氟化氫的濕 式蝕刻所去除掉，但是可以使用另_蝕刻劑。另一方式是 ，該蚀刻處理是用乾式蚀刻來進行的。 雖然基底6 1在本實施例中是由藍寶石所構成，但是可以 使用其它能以磊晶方式長出GaN基底半導體雷射的基底，如 SiC。 —卜丨丨丨丨丨丨丨丨·—丨丨丨丨丨訂-丨丨丨丨丨丨丨 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 - 2 3 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. A8 B8 C8 D8
    申請專利範圍 2 4 6· 經濟部智慧財產局員工消費合作社印製 一種半導體裝置，包括： 一王動區，在基底上由第Ιπ族氮化物半導體形成；以及 一絕緣氧化物膜，是利用將該第ΠI族氮化物半導體氧 化掉，而在基底上該主動區的周圍區域内形成。 如申請專利範圍第丨項之半導體裝置，其中在該主動區 上形成閘極，源極以及汲極，而該閘極是夾在源極與汲 極之間。 如申請專利範圍第2項之半導體裝置，其中在該閘極是 從該主動區延伸到該絕緣氧化物膜上。 一種複數個半導體裝置，包括： 弟ΙΠ叙氮化物半導體，是在複數個裝置形成區内形 成’每個都被晶圓狀態下的基底上分割區所包圍；以及 一保護氧化層，是利用將該第π I族氮化物半導體氧化 掉，而在基底上該分割區的周圍區域内形成。 一種半導體裝置，包括： 一墊電極，在一基底上形成；以及 一絕緣氧化物膜，是利用將該第111族氮化物半導體氧 化掉，而在該基底與該墊電極之間形成。 一種半導體裝置，包括·· 一雷射結構，在一基底上形成，且具有一空腔，該空 腔包括複數個第III族氮化物半導體；以及 化掉 —種 _
    氧化物膜，:為利用將該第III族氮化物半導體氧 在包含該的該雷射結構的表面上形成。 半導體裝芳法，包括： -33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —一----——--------訂------— (請先閱讀背面之注意事項再填寫本頁) 499759 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一半導體層形成步驟，在一基底上形成第III族氮化物 半導體層； 一保護層形成步驟，在該第III族氮化物半導體層上形 成保護層，用來覆蓋該第ΙΠ族氮化物半導體的主動區； 一氧化層形成步驟，是以該保護層當作光罩層，利用 將該第III族氮化物半導體層氧化掉，而在該基底上除該 王動區外的區域内，形成絕緣氧化物膜；以及 一王動區曝露步驟，藉由去除掉該保護層，而曝露出 該主動區。 如申請專利範圍第7項之半導體裝置製造方法，進一步 在該主動區曝露步驟後包括： k姆極形成步驟，在該主動區上形成歐姆極；以及 一閘極形成步驟，在該主動區上形成延伸到該絕緣氧 化物膜上的閘極。 如申請專利範圍第7項之半導體裝置製造方法，進一步 在該半導體層形成步驟與保護層形成步驟之間包括一氨 處理步驟，將該第ΠΙ族氮化物半導體雷射曝露到氨中。 1 〇 ·如申請專利範圍第9項之半導體裝置製造方法，其中該 氨處理步驟包括一改變該氨成電漿的次步驟。 1 1 ·如申請專利範圍第7項之半導體裝置製造方法 護層是由矽，氧化矽或氮化矽所構成。 12.如申請專利範圍第7項之半導體裝置製造方法 氧化層形成步驟包括一對該第III族氮化物半導體在氧氣 下進行熱處理的次步驟 8. 9. 其中保 其中該 (請先閱讀背面之注意事項再填寫本頁) 訂---- 34- ‘紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 13. t申請專利範固第1之半導體裝置製造方法，其中該 :艎步驟包枣該第111族氮化物半導體層利用 14. 一種1¾半導體裝蠢法，包括： —fp體層形成觸，在晶圓狀態的基底上形成第m 族氮化物半導體層； A 一區域設足步驟，在該第ΙΠ族氮化物半導體層内，設 疋複數個裝置形成區，其中在該第m族氮化物半導體層 上形成複數個裝置，以及用來分割該基底成複數個分別 包括孩裝置形成區之晶片的分割區； :保護層形成步驟，在該分割區上形成保護層，用來 覆蓋该分割區；以及 一氧化層形成步驟，是以該保護層當作光罩層，利用 將該第111魏化物半導制氧化掉，而在該基底上該分 割區的側邊區域上，形成絕緣氧化物膜。 15. 如申請專利範固第14項之半導體裝置製造方法，其中該 保護層是由矽，氧化矽或氮化矽構成。 16. ，申請專利範圍第14項之半導體裝置製造方法，其中該 氧化層形成步驟包括一對該第111族氮化物半導體層在氧 氣下進行熱處理的次步驟。 17·如申請專利範圍第14項之半導體裝置製造方法，其中該 氧化層f成步驟包招該第ΠΙ族氮化物半導體層利用 氧離;植進行熱次步驟。 18· 一種g半導體裝_皮法，包括 __ --丨丨-------I -------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -35 499759 A8 B8 C8 D8 六、申請專利範圍 一半導體層形成步驟，在基底上形成第m族氮化物半 導體層； (請先閱讀背面之注意事項再填寫本頁) 一區域設定步驟，在該第！]^族氮化物半導體層内，設 定裝置形成區’其中在該第ΠΙ族氮化物半導體層上形成 裝置，以及設定墊電極形成區，向外連接到該裝置形成 區内所形成之該裝置； 一保護層形成步驟，形成覆蓋除墊電極形成區外該第 ΠΙ族氮化物半導體層的保護層； 一氧化層形成步驟，在該基底上的該墊電極形成區内 ’以該保護層當作光罩層，利用將該第ΙΠ族氮化物半導 體層氧化掉，而形成絕緣氧化物膜；以及 一在該絕緣氧化物膜上形成的墊電極步驟。 L9·如申請專利範園第18項之半導體裝置製造方法，其中該 氧化層形成步驟包括一對該第HI族氮化物半導體層在氧 氣下進行熱處理的次步驟。 2 0 ·如申請專利範圍第1 8項之半導體裝置製造方法，其中該 氧化層步驟包括$蕾該第ΠΙ族氮化物半導體層利用 氧離進行熱處次步驟。 21· 一種導體裝置^法，包括： 經濟部智慧財產局員工消費合作社印製 一 構形成步在基底上藉形成第111族氮化物 半導體層，而形成具空腔且包含複數個第ΠΙ族氮化物半 導體層的雷射結構； 一曝露該雷射結構中該空腔之表面的步驟； 一氧化層形成步驟，在該空腔之表面上，藉由將包括 -36 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 六 A8 B8 C8 D8 申請專利範圍 孩空腔之表面的雷射結構側表面氧化，而形成保護氧化 層。 22·，申請專利範圍第21項之半導體裝置製造方法，其中該 氧化層形成步驟包括一對該第111族氮化物半 氣下進行熱處理的次步驟。 "層在乳 --.--------I --------^ · I I------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 37-
TW090106741A 2000-03-22 2001-03-22 Semiconductor device and method of fabricating the same TW499759B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000080242A JP2001267555A (ja) 2000-03-22 2000-03-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW499759B true TW499759B (en) 2002-08-21

Family

ID=18597378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106741A TW499759B (en) 2000-03-22 2001-03-22 Semiconductor device and method of fabricating the same

Country Status (6)

Country Link
US (2) US7285806B2 (zh)
EP (1) EP1137072A3 (zh)
JP (1) JP2001267555A (zh)
KR (1) KR100740399B1 (zh)
CN (4) CN1287465C (zh)
TW (1) TW499759B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267555A (ja) 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100767697B1 (ko) * 2001-03-29 2007-10-17 엘지전자 주식회사 반도체 레이저 다이오드 제조방법
JP3622200B2 (ja) * 2001-07-02 2005-02-23 ソニー株式会社 窒化物半導体の製造方法および半導体素子の製造方法
US6746948B2 (en) 2001-09-17 2004-06-08 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor light-emitting device
JP2003142774A (ja) * 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd 半導体レーザ装置及びその製造方法
DE10214210B4 (de) * 2002-03-28 2011-02-10 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US6960813B2 (en) 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
US6580054B1 (en) 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6806544B2 (en) 2002-11-05 2004-10-19 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
JP4546051B2 (ja) * 2002-07-17 2010-09-15 パナソニック株式会社 半導体装置の製造方法
TWI248244B (en) 2003-02-19 2006-01-21 J P Sercel Associates Inc System and method for cutting using a variable astigmatic focal beam spot
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7091524B2 (en) 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7795630B2 (en) 2003-08-07 2010-09-14 Panasonic Corporation Semiconductor device with oxidized regions and method for fabricating the same
JP4814500B2 (ja) * 2003-08-07 2011-11-16 パナソニック株式会社 半導体装置及びその製造方法
US20050191777A1 (en) * 2003-09-22 2005-09-01 National Chung-Hsing University Method for producing light emitting diode with plated substrate
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US20050211291A1 (en) * 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
JP4642366B2 (ja) * 2004-03-26 2011-03-02 日本碍子株式会社 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
JP2006032454A (ja) * 2004-07-13 2006-02-02 Nichia Chem Ind Ltd 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
US7497907B2 (en) * 2004-07-23 2009-03-03 Memc Electronic Materials, Inc. Partially devitrified crucible
JP4630019B2 (ja) * 2004-08-25 2011-02-09 パナソニック株式会社 半導体装置の製造方法
US7098093B2 (en) * 2004-09-13 2006-08-29 Northrop Grumman Corporation HEMT device and method of making
JP4718852B2 (ja) * 2005-02-04 2011-07-06 パナソニック株式会社 窒化物半導体装置及びその製造方法
US20080121932A1 (en) 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
CN101160699A (zh) * 2005-02-18 2008-04-09 宾奥普迪克斯股份有限公司 高可靠性的蚀刻小面光子器件
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US7964895B2 (en) * 2006-10-05 2011-06-21 International Rectifier Corporation III-nitride heterojunction semiconductor device and method of fabrication
JP2008227287A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd 半導体光素子の製造方法
JP5358893B2 (ja) * 2007-04-03 2013-12-04 三菱電機株式会社 トランジスタ
EP2011763B1 (fr) * 2007-07-03 2011-09-14 EM Microelectronic-Marin SA Procédé de fabrication de pièces micromécaniques en matériau cristallin
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和***
JP2009152276A (ja) * 2007-12-19 2009-07-09 Mitsubishi Electric Corp 窒化物半導体レーザの製造方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP5223552B2 (ja) * 2008-05-02 2013-06-26 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US8253175B2 (en) * 2009-01-19 2012-08-28 Pan Zhong Sealed semiconductor device
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP2016129159A (ja) * 2013-04-22 2016-07-14 シャープ株式会社 電界効果トランジスタ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4876478A (zh) 1972-01-14 1973-10-15
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
US4325182A (en) 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
FR2514566A1 (fr) * 1982-02-02 1983-04-15 Bagratishvili Givi Dispositif emetteur de lumiere semi-conducteur a base de nitrure de gallium et procede de fabrication dudit dispositif
US5021365A (en) * 1986-06-16 1991-06-04 International Business Machines Corporation Compound semiconductor interface control using cationic ingredient oxide to prevent fermi level pinning
US5030583A (en) * 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
JPH05218011A (ja) 1992-01-30 1993-08-27 Nec Corp 化合物半導体装置の保護膜の形成方法
DE69433926T2 (de) * 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JP2704931B2 (ja) * 1993-11-19 1998-01-26 光技術研究開発株式会社 選択成長用マスクの形成方法及びその除去方法
US5604763A (en) * 1994-04-20 1997-02-18 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor laser diode and method for producing same
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
JPH09232522A (ja) 1996-02-22 1997-09-05 Sony Corp 半導体装置およびその製造方法
US6433355B1 (en) * 1996-06-05 2002-08-13 International Business Machines Corporation Non-degenerate wide bandgap semiconductors as injection layers and/or contact electrodes for organic electroluminescent devices
JPH1041502A (ja) 1996-07-22 1998-02-13 Toshiba Corp 半導体装置
US5929467A (en) 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
JPH10223901A (ja) 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH10326750A (ja) 1997-03-24 1998-12-08 Mitsubishi Electric Corp 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス
JP3423598B2 (ja) 1997-11-28 2003-07-07 古河電気工業株式会社 ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法
US6207976B1 (en) * 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
TW364204B (en) 1997-12-19 1999-07-11 Nanya Technology Corp Method for producing semiconductor capacitor of the semiconductor and its eletrode plate
US6127272A (en) * 1998-01-26 2000-10-03 Motorola, Inc. Method of electron beam lithography on very high resistivity substrates
JP2000164926A (ja) 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
US6373188B1 (en) * 1998-12-22 2002-04-16 Honeywell International Inc. Efficient solid-state light emitting device with excited phosphors for producing a visible light output
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
JP2001267555A (ja) 2001-09-28
EP1137072A3 (en) 2003-11-12
CN100438100C (zh) 2008-11-26
CN1287465C (zh) 2006-11-29
EP1137072A2 (en) 2001-09-26
US7585706B2 (en) 2009-09-08
CN101359667A (zh) 2009-02-04
CN101359667B (zh) 2010-12-01
KR100740399B1 (ko) 2007-07-16
US20080038856A1 (en) 2008-02-14
CN101902015A (zh) 2010-12-01
CN1314712A (zh) 2001-09-26
US20030205721A1 (en) 2003-11-06
US7285806B2 (en) 2007-10-23
CN1767224A (zh) 2006-05-03
KR20010100831A (ko) 2001-11-14

Similar Documents

Publication Publication Date Title
TW499759B (en) Semiconductor device and method of fabricating the same
US8698162B2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
US7875538B2 (en) Semiconductor device having schottky junction and method for manufacturing the same
US20050145851A1 (en) Gallium nitride material structures including isolation regions and methods
US20170141190A1 (en) Gan-on-si switch devices
JP2009059912A (ja) ショットキーバリアダイオード
JP7067702B2 (ja) 窒化ガリウム系の半導体装置及びその製造方法
JP2009032803A (ja) 電界効果トランジスタおよびその製造方法
US20240128353A1 (en) High electron mobility transistor and method for fabricating the same
US20070207626A1 (en) Substrate processing method, semiconductor device and method for fabricating the semiconductor device
US9564503B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20100207165A1 (en) Semiconductor device and method for fabricating the same
US20230231022A1 (en) High electron mobility transistor and method for fabricating the same
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
US6933181B2 (en) Method for fabricating semiconductor device
US11735644B2 (en) High electron mobility transistor and method for fabricating the same
US12027604B2 (en) High electron mobility transistor and method for fabricating the same
US20240234539A9 (en) High electron mobility transistor and method for fabricating the same
JP2010219384A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置、およびその製造方法
TW202329462A (zh) 高電子遷移率電晶體及其製作方法
CN118302864A (zh) 一种氮化物基半导体器件及其制造方法
JP2009016848A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees