JP2016129159A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2016129159A
JP2016129159A JP2013089566A JP2013089566A JP2016129159A JP 2016129159 A JP2016129159 A JP 2016129159A JP 2013089566 A JP2013089566 A JP 2013089566A JP 2013089566 A JP2013089566 A JP 2013089566A JP 2016129159 A JP2016129159 A JP 2016129159A
Authority
JP
Japan
Prior art keywords
basic
field effect
transistor
effect transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013089566A
Other languages
English (en)
Inventor
弘善 伊奈
Hiroyoshi Ina
弘善 伊奈
佳宏 上溪
Yoshihiro Uetani
佳宏 上溪
大佑 栗田
Daisuke Kurita
大佑 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013089566A priority Critical patent/JP2016129159A/ja
Priority to PCT/JP2014/051817 priority patent/WO2014174863A1/ja
Publication of JP2016129159A publication Critical patent/JP2016129159A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】チップ外周部分での基本トランジスタの耐絶縁性を高めることによって、素子全体での寿命を長くできる電界効果トランジスタを提供する。【解決手段】チャネル層、キャリア供給層、ソース電極(４)、ドレイン電極(２)およびゲート電極(３)で複数の基本トランジスタを形成する。上記複数の基本トランジスタのうちの点線６で囲まれた最外周の基本トランジスタは、それ以外の基本トランジスタよりも耐絶縁性を高くした構成をしている。【選択図】図１

Description

この発明は、電界効果トランジスタに関し、詳しくは、窒化ガリウム(ＧaＮ)系のヘテロ接合を有するヘテロ接合電界効果トランジスタなどに関する。
電界効果トランジスタとして用いられるＧaＮ系半導体は、バンドギャップが大きく、絶縁破壊電界が高く、電子の飽和ドリフト速度が大きいといった特性がある。また、ヘテロ接合界面に発生する２次元電子ガスを利用することが可能である。そのため、ＧaＮ系半導体は、高温動作、高速スイッチング動作、大電力動作等の点で優れる半導体素子を実現する材料として期待を集めている。
その一方で、従来用いられているＳiに比べてＧaＮ系半導体は高価であり、コストがかかることが分かっている。そのため、従来より、Ｓi基板上にＧaＮをエピタキシャル成長させることでコストを抑える取り組みがなされている。
そして、ＧaＮ系半導体を用いたヘテロ接合電界効果トランジスタの開発が行われ、高いトランジスタ特性を得るため、いろいろな工夫がなされている。
例えば、従来の第１の電界効果トランジスタとしては、ドレイン電極付近のチャネル層のｎ型不純物濃度をドレイン電極直下より低くすることで絶縁破壊しにくい構造としたものがある(例えば、特開２０１１−７１３０７号公報(特許文献１)参照)。
また、従来の第２の電界効果トランジスタとしては、バッファ層に炭素を添加することで高抵抗化することで絶縁破壊しにくい構造としたものがある(例えば、特開２００７−２５１１４４号公報(特許文献２)参照)。
特開２０１１−７１３０７号公報 特開２００７−２５１１４４号公報
こうしたＳiウェハ上にＧaＮをエピタキシャル成長させたＧaＮ-on-Ｓi基板を用いた電界効果トランジスタの開発を本発明者が鋭意行っていたところ、大電流用素子において、複数の基本トランジスタが形成された素子チップの外側に位置する基本トランジスタがオフバイアス試験に対して弱いことを見出した。
大電流用素子は、通常、基本構成となる基本トランジスタを複数並列に配置することで形成されるが、作成した素子チップを用いてオフバイアス寿命試験を実施したところ、大半の電界効果トランジスタにおいて、素子チップの外周付近に位置する部分で絶縁破壊による破壊痕が見られた。
これは、同一の基本トランジスタを並列に形成した電界効果トランジスタにおいて、破壊した外周部分はそれ以外の部分に比べ相対的に寿命が短いということである。
Ｓiウェハ上に格子定数の異なるＧaＮをエピ成長させたＧaＮ-on-Ｓi基板では、電界効果トランジスタを形成した後、Ｓiウェハをダイシングしてチップ化することで、チップ端に近い部分でＧaＮに対して応力のかかり方が変わるために、トランジスタ特性が変化して絶縁破壊に対する寿命が短くなったと考えられる。
上記特許文献１や特許文献２に係る電界効果トランジスタの構造では、チップ内の複数の基本トランジスタを均一に形成することになり、チップ端に近い部分の絶縁破壊に対する寿命が短いという問題は残ってしまう。
また、上記特許文献１においてチップ端に近い部分でも十分な寿命を確保するには、１０００℃を超える熱処理が必要となり、結晶成長時と同等の熱処理により安定したトランジスタ作製が困難になるという問題がある。
また、上記特許文献２においてチップ端に近い部分でも十分な寿命を確保するためには、不純物濃度を高めることになるが、ＧaＮの結晶性が低下するという問題がある。
そこで、この発明の課題は、チップ外周部分での基本トランジスタの耐絶縁性を高めることによって、素子全体での寿命を長くできる電界効果トランジスタを提供することにある。
上記課題を解決するため、この発明の電界効果トランジスタは、
基板と、
上記基板上に形成され、キャリアが走行するチャネル層と、
上記チャネル層上に形成され、上記チャネル層に上記キャリアを供給するキャリア供給層と、
上記キャリア供給層または上記チャネル層のうちの少なくとも上記キャリア供給層に接合されたソース電極と、
上記ソース電極に対向して配置され、上記キャリア供給層または上記チャネル層のうちの少なくとも上記キャリア供給層に接合されたドレイン電極と、
上記ソース電極と上記ドレイン電極との間に配置され、上記チャネル層の上記キャリアの走行を制御するためのゲート電極と
を備え、
上記チャネル層、上記キャリア供給層、上記ソース電極、上記ドレイン電極および上記ゲート電極で複数の基本トランジスタが形成されており、
上記複数の基本トランジスタのうちの最外周の基本トランジスタは、それ以外の基本トランジスタよりも耐絶縁性を高くした構成をしていることを特徴とする。
また、一実施形態の電界効果トランジスタでは、
上記複数の基本トランジスタのうちの最外周の基本トランジスタは、それ以外の基本トランジスタよりも上記ゲート電極と上記ドレイン電極との間の距離を長くすることにより耐絶縁性を高くしている。
また、一実施形態の電界効果トランジスタでは、
上記複数の基本トランジスタのうちの最外周の基本トランジスタは、上記ゲート電極と他の基本トランジスタのソース電極とが接続されたダイオード接続トランジスタとした。
また、一実施形態の電界効果トランジスタでは、
上記ダイオード接続トランジスタとなる上記最外周の基本トランジスタは、それ以外の基本トランジスタよりも上記ゲート電極と上記ドレイン電極との間の距離を長くすることにより耐絶縁性を高くしている。
また、一実施形態の電界効果トランジスタでは、
上記基板はＳi基板である。
また、一実施形態の電界効果トランジスタでは、
上記基本トランジスタはヘテロ接合電界効果トランジスタである。
以上より明らかなように、この発明によれば、複数の基本トランジスタのうちの最外周の基本トランジスタを、それ以外の基本トランジスタよりも耐絶縁性を高めることによって、素子全体での寿命を長くできる電界効果トランジスタを実現することができる。
図１はこの発明の第１実施形態の電界効果トランジスタの平面図である。 図２は上記電界効果トランジスタの要部の断面図である。 図３はこの発明の第２実施形態の電界効果トランジスタの平面図である。 図４は上記電界効果トランジスタの最外周の要部の断面図である。
以下、この発明の電界効果トランジスタを図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１はこの発明の第１実施形態の電界効果トランジスタ１の平面図を示している。
この第１実施形態の電界効果トランジスタ１は、図１に示すように、基板(図示せず)上に積層された窒化物半導体層(図示せず)上に、互いに略平行にかつ間隔をあけて設けられた直線状の複数のドレイン電極２と、ドレイン電極２夫々の外側を囲むように間隔をあけて設けられた複数のゲート電極３と、ゲート電極３夫々の外側を囲むように間隔をあけて設けられたソース電極４とを備える。さらに、上記電界効果トランジスタ１は、ドレイン電極２をドレインパッド２１にドレイン配線(図示せず)を介して接続し、ソース電極４をソースパッド４１にソース配線(図示せず)を介して接続している。
また、上記電界効果トランジスタ１は、点線５で囲われた部分で1つの基本トランジスタとなっており、大電流を扱えるように複数の基本トランジスタが並列に接続された構造となっている。
図２は上記電界効果トランジスタの基本トランジスタの要部の断面図を示している。
この半導体装置は、図２に示すように、Ｓi基板１０１上に、アンドープＡlＧaＮからなるバッファ層１０２と、アンドープＧaＮからなるチャネル層１０３と、アンドープＡlＧaＮからなるキャリア供給層１０４を形成している。このチャネル層１０３とキャリア供給層１０４との界面に２ＤＥＧ(２次元電子ガス)が発生する。
また、キャリア供給層１０４上に、互いに間隔をあけてソース電極４とドレイン電極２とを形成している。また、キャリア供給層１０４上に、ソース電極４とドレイン電極２との間かつソース電極４側にゲート電極３を形成している。ソース電極４とドレイン電極２はオーミック電極であり、ゲート電極３はショットキー電極である。上記ソース電極４と、ドレイン電極２と、ゲート電極３と、そのソース電極４,ドレイン電極２,ゲート電極３が形成されたチャネル層１０３,キャリア供給層１０４の活性領域でＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)を構成している。
ここで、活性領域とは、キャリア供給層１０４上のソース電極４とドレイン電極２との間に配置されたゲート電極３に印加される電圧によって、ソース電極４とドレイン電極２との間でキャリアが流れる窒化物半導体層(チャネル層１０３,キャリア供給層１０４)の領域である。
そして、ソース電極４とドレイン電極２とゲート電極３が形成された領域を除くキャリア供給層１０４上に、キャリア供給層１０４を保護するため、ＳiＯ２からなる絶縁膜１０５を形成している。
上記電界効果トランジスタでは、チャネル層１０３とキャリア供給層１０４との界面に形成された２次元電子ガス(２ＤＥＧ)が発生してチャネルが形成される。このチャネルをゲート電極３に電圧を印加することにより制御して、ソース電極４とドレイン電極２とゲート電極３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極３に負電圧が印加されているときにゲート電極３下のチャネル層１０３に空乏層が形成されてオフ状態となる一方、ゲート電極３の電圧がゼロのときにゲート電極３下のチャネル層１０３に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
上記構成の電界効果トランジスタにおいて、基本トランジスタのゲート電極３とドレイン電極２との間の距離Ｌgdを１０μｍとしている。
さらに、並列に配置された複数の基本トランジスタのうち、一番外側に位置する基本トランジスタ(点線６で囲われた部分)は、他の基本トランジスタよりもゲート電極３とドレイン電極２との間の距離Ｌgdを大きくしている(この実施の形態ではＬgd＝２０μｍ)。
上記基本トランジスタ単体について、温度１５０℃、ソース電極を０Ｖ、基板電位を０V、ドレイン電極を６００V、ゲート電極を−１０Vの条件でバイアス試験を実施した。このバイアス試験の結果は、ゲート電極３とドレイン電極２との間の距離Ｌgd＝１０μｍでは、平均寿命が４５時間５分だったところ、Ｌgd＝２０μｍでは５７３時間であった。
このようにすることで、最外周の基本トランジスタの寿命を相対的に長くなるようにすることで、早々に破壊することを防ぐことができるようになるため、寿命の長い大電流素子を実現することができる。
比較のため、従来の基本トランジスタが全て同一構造の電界効果トランジスタにおいて同様のバイアス試験を実施したところ、多くのサンプルにおいて最外周の基本トランジスタで破壊が生じた。
上記構成の電界効果トランジスタ１によれば、複数の基本トランジスタのうちの点線６で囲まれた最外周の基本トランジスタを、それ以外の基本トランジスタよりも耐絶縁性を高くした構成とすることによって、素子全体での寿命を長くできる。
また、上記最外周の基本トランジスタを、それ以外の基本トランジスタよりもゲート電極３とドレイン電極２との間の距離Ｌgdを長くすることにより絶縁距離を広げて、耐絶縁性を高めることができる。
また、Ｓiウェハ上にＧaＮをエピタキシャル成長させたＧaＮ-on-Ｓi基板を用いることでコストを抑えることができる。
また、上記チャネル層１０３とキャリア供給層１０４とのヘテロ接合界面に形成された２次元電子ガス(２ＤＥＧ)が発生することによって、電子移動度が高く高速動作が可能な電界効果トランジスタ１を実現できる。
〔第２実施形態〕
図３はこの発明の第２実施形態の電界効果トランジスタ１００の平面図を示している。
この第２実施形態の電界効果トランジスタ１００は、外側に位置する基本トランジスタを除いて第１実施形態の電界効果トランジスタ１と同一の構成をしている。
この第２実施形態の電界効果トランジスタ１００は、点線５で囲われた部分で1つの基本トランジスタとなっており、大電流を扱えるように複数の基本トランジスタが並列に接続された構造となっている。
さらに、複数の基本トランジスタのうちの一番外側に位置する基本トランジスタ(点線１０６で囲われた部分)は、ゲート電極３０が隣接する基本トランジスタのソース電極４に接続されたダイオード接続トランジスタとなっている。点線１０６で囲まれた基本トランジスタのゲート電極３０は、ＡlＧaＮ層１０４とショットキー接合するようになっており、ショットキーダイオードとなるように形成されている。なお、このゲート電極３０にはゲート電圧を印加するための配線は接続されていない。また、図３では、最外周の基本トランジスタのゲート電極３０と他の基本トランジスタのソース電極４との配線は図示していない。
また、図４は上記電界効果トランジスタの最外周の基本トランジスタの要部の断面図を示している。図４において、ゲート電極３の左側に凹部４０を設けることによって、この最外周の基本トランジスタの２次元電子ガス(２ＤＥＧ)が他の基本トランジスタのソース電極と接続されないようにしている。
このような構造をとることで、点線１０６で囲まれた最外周の基本トランジスタにおけるドレイン−ゲート間の距離Ｌgdを、点線５で囲まれた他の基本トランジスタの場合より広く取ることが可能になるため、耐圧を高くすることが可能となる。
上記構成の電界効果トランジスタ１００によれば、最外周部分(点線１０６で囲まれた最外周の基本トランジスタ)でドレイン−ゲート間の距離を相対的に長くなるようにすることで、早々に破壊することを防ぐことができるようになるため、寿命の長い大電流素子を実現することができる。また、製造プロセスの変更も小さく、フォトエッチング用マスクの変更のみで実現することができる。
さらに、ＧaＮＨＦＥＴでは、ソース電極４に高電圧が印加された場合、ドレイン電極２側に電流を流すことが可能となり、Ｓi−ＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)で見られたボディダイオードと同様の機能を持たせることが可能となる。
上記第２実施形態の電界効果トランジスタ１００は、第１実施形態の電界効果トランジスタ１と同様の効果を有する。
また、上記ダイオード接続トランジスタとなる最外周の基本トランジスタを、それ以外の基本トランジスタよりもゲート電極３とドレイン電極２との間の距離を長くすることにより絶縁距離を広げて、耐絶縁性を高くできる。
上記第１,第２実施形態では、Ｓi基板１０１上にバッファ層１０２,チャネル層１０３,キャリア供給層１０４が積層された電界効果トランジスタについて説明したが、この発明の電界効果トランジスタの基板は、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体層の第１半導体層と第１半導体層と第２半導体層との間にヘテロ改善層を形成してもよい。
また、上記第１,第２実施の形態では、オーミック電極がＧaＮ層に達するリセス構造のＨＦＥＴについて説明したが、リセスを形成せずにアンドープＡlＧaＮ層上にソース電極およびドレイン電極となるオーミック電極を形成したＨＦＥＴにこの発明を適用してもよい。また、この発明の窒化物半導体装置は、２ＤＥＧを利用するＨＦＥＴに限らず、ＭＩＳ(Metal Insulator Semiconductor)ＦＥＴ、ＭＯＳ(Metal Oxide Semiconductor)ＦＥＴ、ＭＥＳ(Metal Semiconductor)ＦＥＴ等の他の構成の電界効果トランジスタであっても同様の効果が得られる。
また、上記第１実施形態では、ゲート電極と半導体の間に絶縁膜があるＭＩＳ−ＨＦＥＴ構造でもよい。
また、上記第１,第２実施形態では、ノーマリーオンタイプのＨＦＥＴについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。
また、上記第１,第２実施形態では、アンドープＧaＮからなるチャネル層１０３と、アンドープＡlＧaＮからなるキャリア供給層１０４を用いた電界効果トランジスタについて説明したが、他の半導体材料を用いたチャネル層,キャリア供給層でもよく、例えば、ＡlxＩnyＧa１−x−yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表される窒化物半導体でもよい。
この発明の具体的な実施の形態について説明したが、この発明は上記第１,第２実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
この発明の電界効果トランジスタは、
基板１０１と、
上記基板１０１上に形成され、キャリアが走行するチャネル層１０３と、
上記チャネル層１０３上に形成され、上記チャネル層１０３に上記キャリアを供給するキャリア供給層１０４と、
上記キャリア供給層１０４または上記チャネル層１０３のうちの少なくとも上記キャリア供給層１０４に接合されたソース電極４と、
上記ソース電極４に対向して配置され、上記キャリア供給層１０４または上記チャネル層１０３のうちの少なくとも上記キャリア供給層１０４に接合されたドレイン電極２と、
上記ソース電極４と上記ドレイン電極２との間に配置され、上記チャネル層１０３の上記キャリアの走行を制御するためのゲート電極３と
を備え、
上記チャネル層１０３、上記キャリア供給層１０４、上記ソース電極４、上記ドレイン電極２および上記ゲート電極３で複数の基本トランジスタが形成されており、
上記複数の基本トランジスタのうちの最外周の基本トランジスタは、それ以外の基本トランジスタよりも耐絶縁性を高くした構成をしていることを特徴とする。
上記構成によれば、複数の基本トランジスタのうちの最外周の基本トランジスタを、それ以外の基本トランジスタよりも耐絶縁性を高くした構成とすることによって、素子全体での寿命を長くできる。
また、一実施形態の電界効果トランジスタでは、
上記複数の基本トランジスタのうちの最外周の基本トランジスタは、それ以外の基本トランジスタよりも上記ゲート電極３と上記ドレイン電極２との間の距離を長くすることにより耐絶縁性を高くしている。
上記実施形態によれば、複数の基本トランジスタのうちの最外周の基本トランジスタを、それ以外の基本トランジスタよりもゲート電極３とドレイン電極２との間の距離を長くすることにより絶縁距離を広げて、耐絶縁性を高めることができる。
また、一実施形態の電界効果トランジスタでは、
上記複数の基本トランジスタのうちの最外周の基本トランジスタは、上記ゲート電極３０と他の基本トランジスタのソース電極４とが接続されたダイオード接続トランジスタとした。
上記実施形態によれば、複数の基本トランジスタのうちの最外周の基本トランジスタを、ゲート電極３０と他の基本トランジスタのソース電極４とが接続されたダイオード接続トランジスタとすることによって、ソース電極４に高電圧が印加されたときに、ドレイン電極２側に電流を流すことができる。
また、一実施形態の電界効果トランジスタでは、
上記ダイオード接続トランジスタとなる上記最外周の基本トランジスタは、それ以外の基本トランジスタよりも上記ゲート電極３０と上記ドレイン電極２との間の距離を長くすることにより耐絶縁性を高くしている。
上記実施形態によれば、ダイオード接続トランジスタとなる最外周の基本トランジスタを、それ以外の基本トランジスタよりもゲート電極３とドレイン電極２との間の距離を長くすることにより絶縁距離を広げて、耐絶縁性を高めることができる。
また、一実施形態の電界効果トランジスタでは、
上記基板はＳi基板１０１である。
上記実施形態によれば、Ｓi基板１０１上にチャネル層１０３とキャリア供給層１０４を積層する電界効果トランジスタにおいて、例えばＳiウェハ上にＧaＮをエピタキシャル成長させたＧaＮ-on-Ｓi基板を用いることでコストを抑えることができる。
また、一実施形態の電界効果トランジスタでは、
上記基本トランジスタはヘテロ接合電界効果トランジスタである。
上記実施形態によれば、チャネル層１０３とキャリア供給層１０４とのヘテロ接合界面に形成された２次元電子ガス(２ＤＥＧ)が発生することによって、電子移動度が高く高速動作が可能な電界効果トランジスタを実現できる。
１,１００…電界効果トランジスタ
２…ドレイン電極
３,３０…ゲート電極
４…ソース電極
２１…ドレインパッド
４０…凹部
４１…ソースパッド
１０１…Ｓi基板
１０２…バッファ層
１０３…チャネル層
１０４…キャリア供給層
１０５…絶縁膜

Claims (5)

  1. 基板と、
    上記基板上に形成され、キャリアが走行するチャネル層と、
    上記チャネル層上に形成され、上記チャネル層に上記キャリアを供給するキャリア供給層と、
    上記キャリア供給層または上記チャネル層のうちの少なくとも上記キャリア供給層に接合されたソース電極と、
    上記ソース電極に対向して配置され、上記キャリア供給層または上記チャネル層のうちの少なくとも上記キャリア供給層に接合されたドレイン電極と、
    上記ソース電極と上記ドレイン電極との間に配置され、上記チャネル層の上記キャリアの走行を制御するためのゲート電極と
    を備え、
    上記チャネル層、上記キャリア供給層、上記ソース電極、上記ドレイン電極および上記ゲート電極で複数の基本トランジスタが形成されており、
    上記複数の基本トランジスタのうちの最外周の基本トランジスタは、それ以外の基本トランジスタよりも耐絶縁性を高くした構成をしていることを特徴とする電界効果トランジスタ。
  2. 請求項１に記載の電界効果トランジスタにおいて、
    上記複数の基本トランジスタのうちの最外周の基本トランジスタは、それ以外の基本トランジスタよりも上記ゲート電極と上記ドレイン電極との間の距離を長くすることにより耐絶縁性を高くしていることを特徴とする電界効果トランジスタ。
  3. 請求項１に記載の電界効果トランジスタにおいて、
    上記複数の基本トランジスタのうちの最外周の基本トランジスタは、上記ゲート電極と他の基本トランジスタのソース電極とが接続されたダイオード接続トランジスタとしたことを特徴とする電界効果トランジスタ。
  4. 請求項３に記載の電界効果トランジスタにおいて、
    上記ダイオード接続トランジスタとなる上記最外周の基本トランジスタは、それ以外の基本トランジスタよりも上記ゲート電極と上記ドレイン電極との間の距離を長くすることにより耐絶縁性を高くしていることを特徴とする電界効果トランジスタ。
  5. 請求項１から４までのいずれか１つに記載の電界効果トランジスタにおいて、
    上記基板はＳi基板であることを特徴とする電界効果トランジスタ。
JP2013089566A 2013-04-22 2013-04-22 電界効果トランジスタ Pending JP2016129159A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013089566A JP2016129159A (ja) 2013-04-22 2013-04-22 電界効果トランジスタ
PCT/JP2014/051817 WO2014174863A1 (ja) 2013-04-22 2014-01-28 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013089566A JP2016129159A (ja) 2013-04-22 2013-04-22 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2016129159A true JP2016129159A (ja) 2016-07-14

Family

ID=51791450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013089566A Pending JP2016129159A (ja) 2013-04-22 2013-04-22 電界効果トランジスタ

Country Status (2)

Country Link
JP (1) JP2016129159A (ja)
WO (1) WO2014174863A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4141958A1 (en) * 2021-08-26 2023-03-01 Infineon Technologies Austria AG Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723098B2 (ja) * 1995-12-12 1998-03-09 日本電気株式会社 電界効果トランジスタ
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7498617B2 (en) * 2005-02-02 2009-03-03 International Rectifier Corporation III-nitride integrated schottky and power device
JP4695622B2 (ja) * 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP5056883B2 (ja) * 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
JP5424128B2 (ja) * 2010-11-09 2014-02-26 次世代パワーデバイス技術研究組合 保護素子およびそれを備えた半導体装置

Also Published As

Publication number Publication date
WO2014174863A1 (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
US11699751B2 (en) Semiconductor device
JP5696083B2 (ja) 窒化物半導体素子及びその製造方法
US8895993B2 (en) Low gate-leakage structure and method for gallium nitride enhancement mode transistor
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP5589850B2 (ja) 半導体装置及びその製造方法
JP5526136B2 (ja) 窒化物半導体装置
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
KR101946009B1 (ko) 고전자이동도 트랜지스터 및 그 구동방법
US20160268410A1 (en) Semiconductor device
JP2012064900A (ja) 半導体装置
JP7195306B2 (ja) 窒化物半導体装置
JP2007180143A (ja) 窒化物半導体素子
US20160268408A1 (en) Semiconductor device
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP4815020B2 (ja) 窒化物半導体装置
JP6160216B2 (ja) 半導体装置
KR100770132B1 (ko) 질화물계 반도체 소자
JP2011142358A (ja) 窒化物半導体装置
US9331154B2 (en) High electron mobility transistor
JP2007250727A (ja) 電界効果トランジスタ
KR101018239B1 (ko) 질화물계 이종접합 전계효과 트랜지스터
WO2014174863A1 (ja) 電界効果トランジスタ
KR102135344B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
JP2009231751A (ja) ＧａＮ系化合物半導体からなる双方向スイッチング素子
KR20180027979A (ko) 질화물 반도체를 이용한 이종접합 트랜지스터 및 그 제조 방법