JP5358893B2 - トランジスタ - Google Patents
トランジスタ Download PDFInfo
- Publication number
- JP5358893B2 JP5358893B2 JP2007097441A JP2007097441A JP5358893B2 JP 5358893 B2 JP5358893 B2 JP 5358893B2 JP 2007097441 A JP2007097441 A JP 2007097441A JP 2007097441 A JP2007097441 A JP 2007097441A JP 5358893 B2 JP5358893 B2 JP 5358893B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- electrode layer
- tan
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 25
- 238000005121 nitriding Methods 0.000 claims description 17
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 206010040844 Skin exfoliation Diseases 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
窒化物半導体層と、
前記窒化物半導体層に窒化タンタルが積層されてなり、該窒化物半導体層とショットキー接合を形成するゲート電極層と、
前記窒化物半導体層に前記ゲート電極層を囲うように設けられる絶縁膜と、を備え、
前記ゲート電極層は、前記窒化物半導体層と接触する部位に比して該窒化物半導体層と接触しない部位の窒化率が低くされてなり、
前記ゲート電極層は、第1、2ゲート電極層が積層されてなり、
前記第1ゲート電極層は、前記窒化物半導体層に積層されて該窒化物半導体層とショットキー接合を形成する層であり、
前記第2ゲート電極層は、前記第1ゲート電極層よりも低窒化率の窒化タンタルが該第1電極層に積層されてなる層であり、
前記絶縁膜が、前記第2ゲート電極層に接して設けられて該第2ゲート電極層とともに該第1ゲート電極層を覆うことを特徴とする。
[実施の形態1の構成]
図1は、本発明の実施の形態1にかかるトランジスタ10の構造を説明するための図である。具体的には、図1は、窒化ガリウム(GaN)系トランジスタにおいて、ゲート電極に窒化タンタル(以下、TaNとも呼称する)を用いたショットキー接合ゲート電極を備えるトランジスタ(以下、ショットキーゲート型トランジスタとも呼称する)を示す図である。本実施形態では、トランジスタ10を、GaN系の高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)とする。
TaN層をゲート電極に用いた場合、ショットキー障壁高さΦb値や、理想係数n値が、良好な値となる。TaとNの比率(以下、単に「窒化率」とも呼称する)がある程度高くされている場合、例えば、N/Ta=1.3〜1.7程度(以下、この範囲を「高窒化率」とも呼称する)とされた場合に、それらの特性を良好な値とすることができる。
(第1変形例)
実施の形態1では、TaN層24によってTaN層22の上面を、絶縁膜16によってTaN層22の側面を、それぞれ被覆した。しかしながら、本発明はこれに限られるものではない。高窒化率に形成されるTaN層22をTaN層24と絶縁膜16によって被覆するという観点からは、例えば、TaN層22が絶縁膜16よりも厚く形成されている場合には、TaN層24によってTaN層22の上面と側面の両方を被服することとしてもよい。
実施の形態1では、TaN層22をN/Ta=1.5の層とし、TaN層24はN/Ta=1.1の層とした。しかしながら、本発明はこれに限られるものではない。TaN層22の窒化率を相対的に高く、TaN層24の窒化率を相対的に低くするとこととすればよく、それぞれの層の窒化率の値を適宜変更してもよい。
図4は、実施の形態1の第3変形例の構造を示す図である。図4のトランジスタ10は、ゲート電極20のTaN層24に、比抵抗の低い金属材料からなる低抵抗層40を備えている。本変形例では、低抵抗層40を、金(Au)を用いて形成する。これにより、ゲート電極を低抵抗とすることができる。なお、Au(比抵抗:2.1μΩ・cm)に代えて、Cu(比抵抗:1.9μΩ・cm)などの低比抵抗材料を用いても良い。
図5は、実施の形態1の第4変形例の構造を示す図である。図5のトランジスタ50では、ゲート電極を構成するTaN層22、24のうち、上層のTaN層24を、Ta層64(つまり、窒化率が零のTaN層)としている。上述したように、窒化率が低いほどTaN層の耐熱性は高まる。このため、第4変形例のように、ゲート電極60をTaN層22とTa層64から形成することで、高耐熱性のゲート電極を得ることができる。なお、第4変形例は、図2で述べた工程におけるTaN層24の形成工程を、Ta層のみを積層する工程に代えることで実現できる。
図6は、本発明の実施の形態2にかかるトランジスタの構成を示す図である。図6のトランジスタ110は、ゲート電極20に代えてゲート電極120を用いている点を除き、実施の形態1の図1のトランジスタ10と同様の構造を有している。以下の説明では、本実施形態の特徴点であるゲート電極120についてのみ説明する。
図7は、本発明の実施の形態3にかかるトランジスタ210の構成を示す図である。トランジスタ210は、ゲート電極20に代えてゲート電極220を用いている点を除き、実施の形態1の図1のトランジスタ10と同様の構造を有している。
12 GaN層
14 AlGaN層
22 TaN層(高窒化率)
24 TaN層(低窒化率)
16 絶縁膜
20、60 ゲート電極
30 レジスト膜
40 低抵抗層
64 Ta層
110 トランジスタ
120 ゲート電極
122 TaN層(高窒化率)
124 TaN層(中窒化率)
126 TaN層(低窒化率)
210 トランジスタ
220 ゲート電極
222 接触部位
224 最上部
Claims (6)
- 窒化物半導体層と、
前記窒化物半導体層に窒化タンタルが積層されてなり、該窒化物半導体層とショットキー接合を形成するゲート電極層と、
前記窒化物半導体層に前記ゲート電極層を囲うように設けられる絶縁膜と、を備え、
前記ゲート電極層は、前記窒化物半導体層と接触する部位に比して該窒化物半導体層と接触しない部位の窒化率が低くされてなり、
前記ゲート電極層は、第1、2ゲート電極層が積層されてなり、
前記第1ゲート電極層は、前記窒化物半導体層に積層されて該窒化物半導体層とショットキー接合を形成する層であり、
前記第2ゲート電極層は、前記第1ゲート電極層よりも低窒化率の窒化タンタルが該第1電極層に積層されてなる層であり、
前記絶縁膜が、前記第2ゲート電極層に接して設けられて該第2ゲート電極層とともに該第1ゲート電極層を覆うことを特徴とするトランジスタ。 - 前記第2ゲート電極層は、窒化率が実質的に零とされたタンタルにより形成されてなる層であることを特徴とする請求項1に記載のトランジスタ。
- 前記第2ゲート電極層は、前記第1ゲート電極層から離れた位置にある層ほど窒化率が低くなるように、窒化率の異なる複数の窒化タンタル層が積層されてなることを特徴とする請求項1または2に記載のトランジスタ。
- 前記絶縁膜が前記第1ゲート電極層よりも厚く形成されることを特徴とする請求項1乃至3のいずれか1項に記載のトランジスタ。
- 前記第1ゲート電極層の窒化率は、N/Ta比率がN/Ta=1.3以上であり、前記第2ゲート電極層の窒化率は、N/Ta比率がN/Ta=1.3未満であることを特徴とする請求項1乃至4のいずれか1項に記載のトランジスタ。
- 前記ゲート電極層に、該ゲート電極層よりも比抵抗の低い層がさらに積層されることを特徴とする請求項1乃至5のいずれか1項に記載のトランジスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097441A JP5358893B2 (ja) | 2007-04-03 | 2007-04-03 | トランジスタ |
TW096134462A TWI353027B (en) | 2007-04-03 | 2007-09-14 | Transistor |
US11/859,846 US7851831B2 (en) | 2007-04-03 | 2007-09-24 | Transistor |
CN2007101933006A CN101281931B (zh) | 2007-04-03 | 2007-12-03 | 晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097441A JP5358893B2 (ja) | 2007-04-03 | 2007-04-03 | トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258315A JP2008258315A (ja) | 2008-10-23 |
JP5358893B2 true JP5358893B2 (ja) | 2013-12-04 |
Family
ID=39826185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097441A Active JP5358893B2 (ja) | 2007-04-03 | 2007-04-03 | トランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7851831B2 (ja) |
JP (1) | JP5358893B2 (ja) |
CN (1) | CN101281931B (ja) |
TW (1) | TWI353027B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101402096B1 (ko) * | 2013-02-22 | 2014-06-02 | 서울대학교산학협력단 | TaN 쇼트키 접촉을 포함하는 질화물계 반도체 소자 및 그 제조 방법 |
US9236441B2 (en) | 2012-11-22 | 2016-01-12 | Seoul National University R&Db Foundation | Nitride-based semiconductor device and method for manufacturing the same |
DE102014118874A1 (de) * | 2014-12-17 | 2016-06-23 | Infineon Technologies Austria Ag | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
US10014383B2 (en) * | 2014-12-17 | 2018-07-03 | Infineon Technologies Ag | Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device |
US10096550B2 (en) | 2017-02-21 | 2018-10-09 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
US10224285B2 (en) | 2017-02-21 | 2019-03-05 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
WO2018154754A1 (ja) * | 2017-02-27 | 2018-08-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4312112A (en) * | 1978-10-23 | 1982-01-26 | Eaton Corporation | Method of making field-effect transistors with micron and submicron gate lengths |
DE3581159D1 (de) * | 1984-10-08 | 1991-02-07 | Fujitsu Ltd | Halbleiteranordnung mit integrierter schaltung. |
JPS61183961A (ja) | 1985-02-12 | 1986-08-16 | Nec Corp | 電極の製造方法 |
JPS61203672A (ja) | 1985-03-07 | 1986-09-09 | Nec Corp | 電極の形成方法 |
JPS62130567A (ja) | 1985-12-02 | 1987-06-12 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
JP2777153B2 (ja) * | 1988-11-14 | 1998-07-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
EP0531805A1 (en) | 1991-09-10 | 1993-03-17 | Motorola, Inc. | Gate electrode fabrication method |
JPH08298267A (ja) * | 1995-04-26 | 1996-11-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6413858B1 (en) * | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
JP2001267555A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6509282B1 (en) * | 2001-11-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Silicon-starved PECVD method for metal gate electrode dielectric spacer |
US20030186087A1 (en) * | 2002-03-26 | 2003-10-02 | Fu-Tai Liou | Gradient barrier layer for copper back-end-of-line technology |
US6876082B2 (en) * | 2002-08-08 | 2005-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Refractory metal nitride barrier layer with gradient nitrogen concentration |
US7473640B2 (en) * | 2003-01-15 | 2009-01-06 | Sharp Laboratories Of America, Inc. | Reactive gate electrode conductive barrier |
JP4847677B2 (ja) * | 2003-10-28 | 2011-12-28 | 富士通株式会社 | 化合物半導体装置の製造方法 |
JP2005158786A (ja) * | 2003-11-20 | 2005-06-16 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US20090029353A1 (en) * | 2003-12-08 | 2009-01-29 | Maki Wusi C | Molecular detector |
JP4759923B2 (ja) * | 2004-03-11 | 2011-08-31 | 住友電気工業株式会社 | 半導体装置 |
US7033940B1 (en) * | 2004-03-30 | 2006-04-25 | Advanced Micro Devices, Inc. | Method of forming composite barrier layers with controlled copper interface surface roughness |
US20050277292A1 (en) * | 2004-05-28 | 2005-12-15 | Chao-Hsien Peng | Method for fabricating low resistivity barrier for copper interconnect |
US7211507B2 (en) * | 2004-06-02 | 2007-05-01 | International Business Machines Corporation | PE-ALD of TaN diffusion barrier region on low-k materials |
JP2006134935A (ja) * | 2004-11-02 | 2006-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US7161194B2 (en) * | 2004-12-06 | 2007-01-09 | Cree, Inc. | High power density and/or linearity transistors |
JP4841844B2 (ja) * | 2005-01-05 | 2011-12-21 | 三菱電機株式会社 | 半導体素子 |
JP4925601B2 (ja) * | 2005-04-18 | 2012-05-09 | 三菱電機株式会社 | 半導体装置 |
-
2007
- 2007-04-03 JP JP2007097441A patent/JP5358893B2/ja active Active
- 2007-09-14 TW TW096134462A patent/TWI353027B/zh active
- 2007-09-24 US US11/859,846 patent/US7851831B2/en active Active
- 2007-12-03 CN CN2007101933006A patent/CN101281931B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW200841400A (en) | 2008-10-16 |
TWI353027B (en) | 2011-11-21 |
US20080246060A1 (en) | 2008-10-09 |
CN101281931A (zh) | 2008-10-08 |
US7851831B2 (en) | 2010-12-14 |
JP2008258315A (ja) | 2008-10-23 |
CN101281931B (zh) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5358893B2 (ja) | トランジスタ | |
JP5332113B2 (ja) | 半導体装置及びその製造方法 | |
US20160079066A1 (en) | Semiconductor device and manufacturing method thereof | |
WO2011125928A1 (ja) | 半導体装置およびその製造方法 | |
US20150021671A1 (en) | Field-effect transistor and method of manufacturing thereof | |
JP5468301B2 (ja) | 窒化物半導体装置および窒化物半導体装置製造方法 | |
JP2014045174A (ja) | 窒化物半導体装置 | |
US11348843B2 (en) | Semiconductor device | |
WO2014003047A1 (ja) | 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ | |
US9917187B2 (en) | Semiconductor device and manufacturing method | |
WO2014003058A1 (ja) | 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ | |
JP2019087740A (ja) | 半導体装置 | |
TW201901958A (zh) | 氮化鎵電晶體元件之結構及其製造方法 | |
JP5220904B2 (ja) | GaN系化合物半導体装置 | |
JP6536318B2 (ja) | 半導体装置及びその製造方法 | |
WO2018123926A1 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
JP6635400B2 (ja) | 半導体装置 | |
JP7197053B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20240105826A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5620347B2 (ja) | 化合物半導体装置 | |
JP2020120110A (ja) | 半導体装置 | |
JP2007214358A (ja) | 半導体装置及びその製造方法 | |
JP2020057642A (ja) | 半導体装置、半導体製造方法 | |
JP2007173374A (ja) | 半導体装置の配線接続構造及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5358893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |