JP4630019B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4630019B2 JP4630019B2 JP2004244674A JP2004244674A JP4630019B2 JP 4630019 B2 JP4630019 B2 JP 4630019B2 JP 2004244674 A JP2004244674 A JP 2004244674A JP 2004244674 A JP2004244674 A JP 2004244674A JP 4630019 B2 JP4630019 B2 JP 4630019B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- group iii
- modified region
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、III族窒化物半導体層を用いた半導体装置の製造方法に関する。
近年、ガリウム及び窒素を構成元素として含む窒化ガリウム系化合物半導体（ＧａＮ、ＡｌＧａＮ又はＩｎＧａＮ等）が、青色レーザー等の短波長発光素子への応用に加え、高周波又は高出力等の性能を有する電子素子への応用において注目されている。これらの素子において、微細化、高速化、及び高効率化を実現する場合、又はこれらの素子の高集積化を実現する場合、素子の周辺部、互いに隣り合う素子と素子との間、又は素子と基板との間に高抵抗領域を形成することで、素子間を電気的に分離することが必要である。
以下に、素子間を電気的に分離する構造を有する従来の半導体装置の製造方法について、図９、図１０及び図１１を参照しながら説明する。
まず最初に、第１の従来例に係る半導体装置の製造方法について、図９を用いて具体的に説明する（例えば非特許文献１及び２参照）。
図９に示すように、半導体基板１００の上に、窒化ガリウム系化合物半導体層１０１Ａ及び１０１Ｂが積層されてなる堆積層１０１を形成する。該堆積層１０１における半導体基板１００上の素子形成領域以外の領域における部分に対して、Ｈｅ又はＮｅ等のイオンをイオン注入することによって、堆積層１０１にイオンが注入されたイオン注入領域１０２を選択的に形成する。堆積層１０１におけるイオン注入領域１０２によって区画された素子形成領域に、ゲート電極１０３、ソース電極１０４及びドレイン電極１０５を形成することにより、半導体基板１００の上に、ゲート電極１０３、ソース電極１０４及びドレイン電極１０５からなるトランジスタを含む素子を形成する。このようにして、図９に示すように、半導体基板１００上の素子形成領域以外の領域に、選択イオン注入によって高抵抗領域として不活性領域を形成することで、素子間を電気的に分離する。
次に、第２の従来例に係る半導体装置の製造方法について、図１０を用いて具体的に説明する。
図１０に示すように、半導体基板２００の上に、窒化ガリウム系化合物半導体層２０１Ａ及び２０１Ｂが積層されてなる堆積層２０１を形成する。該堆積層２０１における半導体基板２００上の素子形成領域以外の領域における部分に対して、ウェットエッチング又はドライエッチング（プラズマエッチング）を行なうことによって、堆積層２０１がエッチングされたエッチング領域２０２を選択的に形成する。堆積層２０１におけるエッチング領域２０２によって区画された素子形成領域に、ゲート電極２０３、ソース電極２０４及びドレイン電極２０５を形成することにより、半導体基板２００の上に、ゲート電極２０３、ソース電極２０４及びドレイン電極２０５からなるトランジスタを含む素子を形成する。このようにして、図１０に示すように、半導体基板２００上の素子形成領域以外の領域に、エッチングによって高抵抗領域として間隙を形成することで、素子間を電気的に分離する。
次に、第３の従来例に係る半導体装置の製造方法について、図１１を用いて具体的に説明する（例えば非特許文献３参照）。
図１１に示すように、半導体基板３００の上に、窒化ガリウム系化合物半導体層３０１Ａ及び３０１Ｂが積層されてなる堆積層３０１を形成する。該堆積層３０１における半導体基板３００上の素子形成領域以外の領域における部分に対して、特定の雰囲気下における熱処理を施すことによって、堆積層３０１が酸化された酸化領域３０２を選択的に形成する。ここで、半導体基板３００上の素子形成領域を絶縁膜等で保護することによって、酸化領域３０２を選択的に形成することができる。堆積層３０１における酸化領域３０２によって区画された素子形成領域に、ゲート電極３０３、ソース電極３０４及びドレイン電極３０５を形成することにより、半導体基板３００の上に、ゲート電極３０３、ソース電極３０４及びドレイン電極３０５からなるトランジスタを含む素子を形成する。このようにして、図１１に示すように、半導体基板３００上の素子形成領域以外の領域に、熱処理によって高抵抗領域として酸化領域を形成することで、素子間を電気的に分離する。
Zolper et al, "Status of implantationdoping and isolation of III-Ｖ nitrides", ECS Proceedings volume 95-21,144 Binari et. al, "He and N implant isolation of n-type GaN",APL 78(5)3008 News Release 2000年12月13日 松下電子工業株式会社 「窒化ガリウム半導体の選択熱酸化技術を開発」
Zolper et al, "Status of implantationdoping and isolation of III-Ｖ nitrides", ECS Proceedings volume 95-21,144 Binari et. al, "He and N implant isolation of n-type GaN",APL 78(5)3008 News Release 2000年12月13日 松下電子工業株式会社 「窒化ガリウム半導体の選択熱酸化技術を開発」
しかしながら、第１〜第３の従来例に係る半導体装置の製造方法によると、以下に示すような問題が生じていた。
図９に示した第１の従来例に係る半導体装置の製造方法の場合、素子分離領域として形成されたイオン注入領域１０２は、熱的安定性に劣っている。例えば、イオン注入領域１０２形成以後の工程において、アニール等の熱処理によって引き起こされる温度上昇に伴って、イオン注入領域１０２が活性化されるので、イオン注入領域１０２における比抵抗が減少する等によって熱的安定性が劣化する。したがって、第１の従来例に係る半導体装置の製造方法によると、素子間を電気的に充分に分離することができない。
また、図１０に示した第２の従来例に係る半導体装置の製造方法の場合、窒化ガリウム系化合物半導体は元来化学的に安定であるので、窒化ガリウム系化合物半導体よりなる堆積層２０１に対して、ウェットエッチング及びドライエッチング（プラズマエッチング）を精度よく行うことは非常に困難である。また、プラズマエッチングが施された堆積層２０１の表面には、プラズマエッチングによるダメージが生じる。このため、素子分離領域として形成されたエッチング領域２０２において、リーク電流が増加する。したがって、第２の従来例に係る半導体装置の製造方法によると、素子間を電気的に充分に分離することができない。
また、図１１に示した第３の従来例に係る半導体装置の製造方法の場合、酸化物は一般的に熱的安定性に優れているので、熱処理を施すことで形成された酸化領域３０２は熱的安定性に優れている。しかしながら、熱処理によって酸化物を形成する反応は、一般的に、酸化が施される領域に存在する結晶欠陥を中心に始まる。つまり、酸化領域３０２を形成する反応は、堆積層３０１における結晶欠陥の密度に依存している。このため、堆積層３０１における結晶欠陥の密度に応じて、酸化領域３０２の形成が変化する。例えば、結晶欠陥の密度が小さい堆積層３０１の場合では、結晶欠陥の密度が大きい堆積層３０１の場合と比較すると、窒化ガリウム系化合物半導体よりなる堆積層３０１に対して、熱処理を施すことによって単に酸化を促すだけでは、酸化領域３０２を容易に形成することができない。したがって、第３の従来例に係る半導体装置の製造方法によると、素子間を電気的に充分に分離することができない。
前記に鑑み、本発明の目的は、III族窒化物半導体層を用いた半導体装置において、熱的安定性に優れ、且つリーク電流が少ない高抵抗領域を容易に形成することができる半導体装置の製造方法を提供することである。これにより、優れた素子分離構造を有すると共に、素子の微細化、高速化、高効率化及び高集積化を実現することができる半導体装置の製造方法を提供する。
前記の課題を解決するために、本発明に係る半導体装置の製造方法は、III族窒化物半導体層における素子形成領域を分離させる絶縁酸化膜を形成する半導体装置の製造方法であって、III族窒化物半導体層における素子形成領域を区画するように、III族窒化物半導体層に該III族窒化物半導体層の改質領域を形成する工程と、改質領域を酸化することにより、絶縁酸化膜を形成する工程とを備えることを特徴とする。
本発明に係る半導体装置の製造方法によると、III族窒化物半導体層の改質領域に対して酸化処理を施すため、III族窒化物半導体層の改質領域における酸化反応を促進させることができるので、絶縁酸化膜を容易に形成することができる。これにより、リーク電流を抑制できる高抵抗領域としての絶縁酸化膜を形成することができる。このため、優れた熱的安定性を有する高抵抗領域を形成することができる。したがって、高抵抗領域である絶縁酸化膜によって、素子間を電気的に分離することができる優れた素子分離構造を有する半導体装置を製造することができるので、素子の微細化、高速化、高効率化及び高集積化の実現が可能なIII族窒化物半導体層を用いた半導体装置を提供することができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層に対してダメージを与えて結晶欠陥を形成することによって改質領域を形成する工程を含むことが好ましい。
このように、結晶欠陥を有する改質領域を形成することにより、改質領域に対する酸化反応を促進させることができる。これにより、III族窒化物半導体層の改質領域に絶縁酸化膜を容易に形成することができる。すなわち、絶縁酸化膜の形成は、III族窒化物半導体層の改質領域に存在する結晶欠陥を中心に始まるので、改質領域に対する酸化反応を促進させることができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層に対してドライエッチングを行なうことによって改質領域を形成する工程を含むことが好ましい。
このようにすると、III族窒化物半導体層に、例えば結晶欠陥等を有する改質領域を容易に形成することができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層に対してイオン注入を行なうことによって改質領域を形成する工程を含むことが好ましい。
このようにすると、III族窒化物半導体層に、例えば結晶欠陥等を有する改質領域を容易に形成することができる。
本発明に係る半導体装置の製造方法において、イオン注入は、アルミニウム、ガリウム又はチタンよりなるイオンを用いて行なわれることが好ましい。
このようにすると、アルミニウム（Ａｌ）又はガリウム（Ｇａ）よりなるイオンは、III族窒化物半導体層（例えばＧａＮ、ＡｌＧａＮ又はＩｎＧａＮ等）に含まれる元素と同種の元素を含んでいるので、III族窒化物半導体層の改質領域を酸化すると、酸化されたIII族窒化物半導体層と同種の良好な絶縁酸化膜を形成することができる。また、これらのイオンは全て、優れた被酸化性を有するため、III族窒化物半導体層の改質領域を酸化した後に、金属として残存することがないので、良好な絶縁性を有する酸化膜を形成することができる。
本発明に係る半導体装置の製造方法において、イオン注入は、マグネシウム又は炭素よりなるイオンを用いて行なわれることが好ましい。
このようにすると、例えば、改質領域においてＮ空孔（Ｎの空孔子点）が支配的となり、この領域を酸化することによって形成される絶縁酸化膜がｎ- 型の不純物として作用する場合、これらのイオンはｐ- 型の不純物であるので、III族窒化物半導体層の改質領域を酸化した後に、絶縁酸化膜におけるｎ- 型の不純物を補償する作用を行なうことができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層に対してアルカリ溶液又はリン酸溶液を用いたウェットエッチングを行なうことによって改質領域を形成する工程を含むことが好ましい。
このようにすると、III族窒化物半導体層に、例えば結晶欠陥等を有する改質領域を容易に形成することができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層の表面に金属酸化膜を形成した後に、熱処理を行なうことによって改質領域を形成する工程を含むことが好ましい。
このようにすると、III族窒化物半導体層の表面に形成された金属酸化膜中の金属とIII族窒化物半導体層中の窒化物とが反応するので、III族窒化物半導体層に改質領域を形成することができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層を電解質溶液に浸して通電することによって改質領域を形成する工程を含むことが好ましい。
このようにすると、III族窒化物半導体層に、例えば結晶欠陥等を有する改質領域を容易に形成することができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、改質の程度を調整しながら改質領域を形成する工程を含むことが好ましい。
このようにすると、所望の範囲及び所望の強さで改質領域を形成するので、所望の場所及び所望の形状を有する絶縁酸化膜を形成することができる。例えば、改質領域として結晶欠陥を形成する場合、結晶欠陥が形成される密度を調整することにより、所望の領域及び所望の膜厚を有する絶縁酸化膜を容易に形成することができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層に複数の改質領域を形成する工程を含み、絶縁酸化膜を形成する工程は、複数の改質領域を酸化することにより、複数の絶縁酸化膜を形成する工程を含むことが好ましい。
このように、複数の改質領域をIII族窒化物半導体層に形成することにより、異なる膜厚を有する絶縁酸化膜を同一の工程で形成することを可能にする。このため、工程の簡素化を図ることができる。例えば、ＳｉＯ2 よりなる酸化膜を形成する場合であれば、異なる膜厚を有する酸化膜を複数の領域に形成するためには複数の工程が必要とされるが、本発明の場合であれば、改質の程度が異なる複数の領域を酸化することにより、異なる膜厚を有する絶縁酸化膜を同一の工程で形成することができる。
本発明に係る半導体装置の製造方法において、絶縁酸化膜を形成する工程は、素子形成領域をマスクして改質領域を酸化することにより、絶縁酸化膜を形成する工程を含むことが好ましい。
このようにすると、III族窒化物半導体層における改質領域のみを酸化することができるので、III族窒化物半導体層における素子形成領域以外の領域における部分に、絶縁酸化膜を容易に形成することができる。
本発明に係る半導体装置の製造方法において、改質領域を形成する工程は、III族窒化物半導体層に対してエッチングを行なうことによって改質領域を形成する工程を含み、エッチングは、III族窒化物半導体層における素子形成領域に存在する部分の表面高さと絶縁酸化膜の表面高さとが同じになるように、III族窒化物半導体層の除去を行なうことが好ましい。
このように、エッチングによってIII族窒化物半導体層の膜厚を減少させながら改質領域を形成しているので、改質領域を酸化した後に、この改質領域が酸化された領域の表面が、酸化されていない領域の表面と比較して、凸状態となることを防止することができる。このように、III族窒化物半導体層における素子形成領域に存在する部分の表面高さと絶縁酸化膜の表面高さとの差を軽減して平坦にすることができる。このため、後工程であるフォトリソグラフィー工程での高解像度化及び多層配線工程の容易化が可能となる。
本発明に係る半導体装置の製造方法によると、III族窒化物半導体層の改質領域に対して酸化処理を施すため、III族窒化物半導体層の改質領域における酸化反応を促進させることができるので、絶縁酸化膜を容易に形成することができる。これにより、リーク電流を抑制できる高抵抗領域としての絶縁酸化膜を形成することができる。このため、優れた熱的安定性を有する高抵抗領域を形成することができる。したがって、高抵抗領域である絶縁酸化膜によって、素子間を電気的に分離することができる優れた素子分離構造を有する半導体装置を製造することができるので、素子の微細化、高速化、高効率化及び高集積化の実現が可能なIII族窒化物半導体層を用いた半導体装置を提供することができる。
以下に、本発明の各実施の形態について図面を参照しながら説明する。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図１(a) 〜(c) 及び図２(a) 〜(c) を参照しながら説明する。
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図１(a) 〜(c) 及び図２(a) 〜(c) を参照しながら説明する。
図１(a) 〜(c) 及び図２(a) 〜(c) は、高抵抗領域として酸化領域を有する本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
まず、図１(a) に示すように、半導体基板１０の上に、窒化ガリウム系化合物半導体よりなる第１の領域１１Ａを形成した後に、該第１の領域１１Ａの上に、窒化ガリウム系化合物半導体よりなる第２の領域１１Ｂを形成する。このように、第１の領域１１Ａ及び第２の領域１１Ｂが積層された窒化ガリウム系化合物半導体よりなる堆積層１１を形成する。尚、半導体基板１０の材料として、例えばサファイア、ＳｉＣ、Ｓｉ又はＧａＮを用いることができる。また、第１の領域１１ＡとしてＧａＮを用いると共に第２の領域１１ＢとしてＡｌＧａＮを用いることにより、ＨＦＥＴを構成することができる。また、第１の領域１１Ａとしてｉ型のＧａＮを用いると共に第２の領域１１Ｂとしてｎ型のＧａＮを用いることにより、ＭＥＳＦＥＴを構成することができる。
次に、図１(b) に示すように、堆積層１１の上に、所望のパターンを有する選択マスク層１２を形成する。尚、選択マスク層１２の材料として、感光性レジスト、ＳｉＯ2 若しくはＳｉＮ等の絶縁膜、Ａｌ若しくはＴｉ等の金属膜、又はＳｉ等を用いることができる。
具体的に、所望のパターンを有する選択マスク層１２を形成する方法として、以下に説明するリフトオフ法又はエッチング法が挙げられる。
第１に、リフトオフ法を用いる場合には、まず最初に、堆積層１１の全面に感光性レジストを均一に塗布した後、該感光性レジストをパターニングすることによって所望のパターンを有する感光性レジストを形成する。次に、堆積層１１及び所望のパターンを有する感光性レジストの全面に選択マスク層１２を堆積する。その後、選択マスク層１２の余分な部分を除去し、さらに、感光性レジストを除去することにより、所望のパターンを有する選択マスク層１２を形成する。
このように、リフトオフ法を用いて所望のパターンを有する選択マスク層１２を形成する場合において、選択マスク層１２を堆積する方法は、選択マスク層１２に用いられる材料に応じて適宜選択される。選択マスク層１２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層１１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層１２を堆積する。一方、選択マスク層１２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層１１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層１２を堆積する。
第２に、エッチング法を用いる場合には、まず最初に、堆積層１１の全面に選択マスク層１２を堆積した後、該選択マスク層１２の全面に、感光性レジストを均一に塗布する。次に、選択マスク層１２の全面に塗布された感光性レジストに所望のパターンを形成することにより、選択マスク層１２を露出させる開口部を形成する。続いて、選択マスク層１２を露出させる開口部に対してエッチングを施して、選択マスク層１２における開口部に存在する部分を除去することにより、所望のパターンを有する選択マスク層１２を形成する。尚、本工程では、エッチングによって、選択マスク層１２における開口部に存在する部分を完全に除去せずに、残存させるようにエッチングを行なってもよい。この場合は、次工程である図１(c) に示す工程において、改質領域１３を形成する際に、選択マスク層１２の残存部分と堆積層１１とに対してダメージを与えて改質領域１３を形成すればよい。
尚、エッチングする方法として、ウェットエッチング法又はドライエッチング法等が挙げられ、ドライエッチング法を用いる場合には、選択マスク層１２を露出させる開口部に対してドライエッチングを施すことにより、選択マスク層１２における開口部に存在する部分を除去した後に、堆積層１１における選択マスク層１２で保護されていない部分に対して、過剰にドライエッチングを施すことにより、改質領域１３を形成することも可能である。
このように、エッチング法を用いて所望のパターンを有する選択マスク層１２を形成する場合において、選択マスク層１２を堆積する方法は、選択マスク層１２に用いられる材料に応じて適宜選択される。選択マスク層１２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層１１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層１２を堆積する。一方、選択マスク層１２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層１１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層１２を堆積する。
次に、図１(c) に示すように、堆積層１１における選択マスク層１２で保護されていない部分に対して、ダメージを与えて結晶欠陥を形成することにより、改質領域１３を形成する。また、ダメージを与える方法として、イオン注入、リン酸溶液若しくはアルカリ溶液を用いたウェットエッチング、電解質溶液に浸して通電する、プラズマエッチング、イオンミリング、電子ビーム、又はスパッタリング等が挙げられる。
ここで、イオン注入により改質領域１３を形成する場合、イオン注入に用いるイオンについて具体的に説明する。
注入イオンとして、アルミニウム、ガリウム又はチタンよりなるイオンを用いると良い。これは、アルミニウム（Ａｌ）又はガリウム（Ｇａ）よりなるイオンは、窒化ガリウム系化合物半導体（例えばＧａＮ、ＡｌＧａＮ又はＩｎＧａＮ等）に含まれる元素と同種の元素を含んでいるので、改質領域１３を酸化すると、酸化された窒化ガリウム系化合物半導体と同種の良好な酸化領域１４を形成することができるからである。また、これらのイオンは全て、優れた被酸化性を有するため、改質領域１３を酸化した後に、金属として残存することがないので、良好な絶縁性を有する酸化膜を形成することができるからである。
また、注入イオンとして、マグネシウム、炭素又はカルシウムよりなるイオンを用いると良い。これは、改質領域１３においてＮ空孔（Ｎの空孔子点）が支配的となり、この領域を酸化することによって形成される酸化領域１４がｎ-型の不純物として作用する場合、これらのイオンはｐ-型の不純物であるので、改質領域１３を酸化した後に、酸化領域１４におけるｎ-型の不純物を補償する作用を行なうことができるからである。
次に、イオン注入の条件について、具体的に説明する。
例えば、ＧａＮよりなる堆積層１１に対して、加速電圧を０ｋｅＶとしたイオン注入を行なうことによって改質領域１３を形成した場合に、次工程である図２(a) に示す工程で、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域１３に対して熱処理を施すことにより、膜厚が１００ｎｍである酸化領域１４を形成することができる。また、ＧａＮよりなる堆積層１１に対して、加速電圧を０ｋｅＶから１０００ｋｅＶに変えて、イオン注入を行なうことにより、改質領域１３を形成した場合に、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域１３に対して熱処理を施すことにより、膜厚が１１０ｎｍである酸化領域１４を形成することができる。
このように、イオン注入における加速電圧を調整することにより、改質の程度を調整しながら改質領域１３を形成する。これにより、所望の範囲及び所望の強さで改質領域１３を形成するので、所望の場所及び所望の形状を有する酸化領域１３を形成することができる。例えば、改質領域１３として結晶欠陥を形成する場合、結晶欠陥が形成される密度を調整することにより、所望の領域及び所望の膜厚を有する酸化領域１４を容易に形成することができる。
次に、図２(a) に示すように、堆積層１１における素子形成領域における部分を選択マスク層１２で保護して、特定の雰囲気下で改質領域１３に対して熱処理を施すことにより、改質領域１３が酸化された酸化領域１４を形成する。ここでは、酸素雰囲気中、１０００℃の雰囲気下で熱処理を行なっている。これにより、堆積層１１における改質領域１３のみを酸化することができるので、堆積層１１における素子形成領域以外の領域における部分に、酸化領域１４を容易に形成することができる。尚、前工程である図１(b) に示す工程で形成された選択マスク層１２が、本工程で施される熱処理に適さない場合、熱処理を行なう前に、選択マスク層１２を除去し、前述した方法を用いて、熱処理に適した選択マスク層を再度形成する必要がある。
次に、図２(b) に示すように、選択マスク層１２を除去した後、堆積層１１における酸化領域１４によって区画された素子形成領域に、ソース電極１５及びドレイン電極１６を形成し、熱処理を加えることによりオーミックコンタクトを得る。
次に、図２(c) に示すように、堆積層１１における酸化領域１４によって区画された素子形成領域に、ゲート電極１７を形成する。尚、本実施例において、ソース電極１５、ドレイン電極１６及びゲート電極１７を形成する方法は、通常の半導体装置の製造方法と同様に行なう。
以上のように、本発明の第１の実施形態に係る半導体装置の製造方法によると、堆積層１１に形成したIII族窒化物半導体層よりなる改質領域１３に対して酸化処理を施すため、堆積層１１の改質領域１３における酸化反応を促進させることができるので、酸化領域１４を容易に形成することができる。これにより、リーク電流を抑制できる高抵抗領域としての酸化領域１４を形成することができる。このため、優れた熱的安定性を有する高抵抗領域を形成することができる。
また、堆積層１１における素子形成領域以外の領域における部分に対して、予めダメージを与えることにより、例えば結晶欠陥等を有する改質領域１３を形成する。これにより、改質領域１３に対する酸化反応を促進させることができるので、堆積層１１の改質領域１３に酸化領域１４を容易に形成することができる。すなわち、酸化領域１４の形成は、堆積層１１の改質領域１３に存在する結晶欠陥を中心に始まるので、改質領域１３に対する酸化反応を促進させることができる。
また、図１(c) に示したように、複数の改質領域１３を堆積層１１に形成することにより、次工程である図２(a) に示す工程で、異なる膜厚を有する酸化領域１４を同一の工程で形成することを可能にする。このため、工程の簡素化を図ることができる。例えば、ＳｉＯ2 よりなる酸化膜を形成する場合であれば、異なる膜厚を有する酸化膜を複数の領域に形成するためには複数の工程が必要とされるが、本発明の場合であれば、改質の程度が異なる複数の領域を酸化することにより、異なる膜厚を有する酸化領域１４を同一の工程で形成することができる。
以上のようにして、高抵抗領域である酸化領域１４によって、素子間を電気的に分離することができる優れた素子分離構造を有する半導体装置を製造することができるので、素子の微細化、高速化、高効率化及び高集積化の実現が可能なIII族窒化物半導体層を用いた半導体装置を提供することができる。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図３(a) 〜(c) 及び図４(a) 〜(c) を参照しながら説明する。
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図３(a) 〜(c) 及び図４(a) 〜(c) を参照しながら説明する。
図３(a) 〜(c) 及び図４(a) 〜(c) は、高抵抗領域として酸化領域を有する本発明の第２の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
まず、図３(a) に示すように、半導体基板３０の上に、窒化ガリウム系化合物半導体よりなる第１の領域３１Ａを形成した後に、該第１の領域３１Ａの上に、窒化ガリウム系化合物半導体よりなる第２の領域３１Ｂを形成する。このように、第１の領域３１Ａ及び第２の領域３１Ｂが積層された窒化ガリウム系化合物半導体よりなる堆積層３１を形成する。尚、半導体基板３０の材料として、例えばサファイア、ＳｉＣ、Ｓｉ又はＧａＮを用いることができる。また、第１の領域３１ＡとしてＧａＮを用いると共に第２の領域３１ＢとしてＡｌＧａＮを用いることにより、ＨＦＥＴを構成することができる。また、第１の領域３１Ａとしてｉ型のＧａＮを用いると共に第２の領域３１Ｂとしてｎ型のＧａＮを用いることにより、ＭＥＳＦＥＴを構成することができる。
次に、図３(b) に示すように、堆積層３１の上に、所望のパターンを有する選択マスク層３２を形成する。尚、選択マスク層３２の材料として、感光性レジスト、ＳｉＯ2 若しくはＳｉＮ等の絶縁膜、Ａｌ若しくはＴｉ等の金属膜、又はＳｉ等を用いることができる。
具体的に、所望のパターンを有する選択マスク層３２を形成する方法として、以下に説明するリフトオフ法又はエッチング法が挙げられる。
第１に、リフトオフ法を用いる場合には、まず最初に、堆積層３１の全面に感光性レジストを均一に塗布した後、該感光性レジストをパターニングすることによって所望のパターンを有する感光性レジストを形成する。次に、堆積層３１及び所望のパターンを有する感光性レジストの全面に選択マスク層３２を堆積する。その後、選択マスク層３２の余分な部分を除去し、さらに、感光性レジストを除去することにより、所望のパターンを有する選択マスク層３２を形成する。
このように、リフトオフ法を用いて所望のパターンを有する選択マスク層３２を形成する場合において、選択マスク層３２を堆積する方法は、選択マスク層３２に用いられる材料に応じて適宜選択される。選択マスク層３２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層３１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層３２を堆積する。一方、選択マスク層３２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層３１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層３２を堆積する。
第２に、エッチング法を用いる場合には、まず最初に、堆積層３１の全面に選択マスク層３２を堆積した後、該選択マスク層３２の全面に、感光性レジストを均一に塗布する。次に、選択マスク層３２の全面に塗布された感光性レジストに所望のパターンを形成することにより、選択マスク層３２を露出させる開口部を形成する。続いて、選択マスク層３２を露出させる開口部に対してエッチングを施して、選択マスク層３２における開口部に存在する部分を除去することにより、所望のパターンを有する選択マスク層３２を形成する。尚、エッチングする方法として、ウェットエッチング法又はドライエッチング法等が挙げられる。
このように、エッチング法を用いて所望のパターンを有する選択マスク層３２を形成する場合において、選択マスク層３２を堆積する方法は、選択マスク層３２に用いられる材料に応じて適宜選択される。選択マスク層３２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層３１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層３２を堆積する。一方、選択マスク層３２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層３１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層３２を堆積する。
次に、図３(c) に示すように、堆積層３１における選択マスク層３２で保護されていない部分の表面に、ＴｉＯx よりなる金属酸化膜３３Ａを形成する。その後、特定の雰囲気下で金属酸化膜３３Ａに対して熱処理を施すことによって、図３(c) に示すように、堆積層３１の表面に形成された金属酸化膜３３Ａ中の金属と堆積層３１中の窒化物とが反応して、堆積層３１に改質領域３３が形成される。ここでは、窒素雰囲気中、５００℃の雰囲気下で熱処理を行っている。また、改質の程度を調整しながら改質領域３３を形成すれば、所望の範囲及び所望の強さで改質領域３３を形成できるので、次工程である図４(a) に示す工程で、所望の場所及び所望の形状を有する酸化領域３４を形成することができる。尚、本工程では、金属酸化膜３３Ａの材料として、ＴｉＯx を用いた場合について説明したが、他のＭＯx を材料としても良い。Ｍは、金属元素を示しており、具体的には、Ｔａ又はＭｏ等が挙げられる。
次に、図４(a) に示すように、堆積層３１における素子形成領域における部分を選択マスク層３２で保護して、特定の雰囲気下で改質領域３３に対して熱処理を施すことにより、改質領域３３が酸化された酸化領域３４を形成する。ここでは、酸素雰囲気中、１０００℃の雰囲気下で熱処理を行なっている。これにより、堆積層３１における改質領域３３のみを酸化することができるので、堆積層３１における素子形成領域以外の領域における部分に、酸化領域３４を容易に形成することができる。尚、前工程である図３(b) に示す工程で形成された選択マスク層３２が、本工程で施される熱処理に適さない場合、熱処理を行なう前に、選択マスク層３２を除去し、前述した方法を用いて、熱処理に適した選択マスク層を再度形成する必要がある。
次に、図４(b) に示すように、選択マスク層３２を除去した後、堆積層３１における酸化領域３４によって区画された素子形成領域に、ソース電極３５及びドレイン電極３６を形成し、熱処理を加えることによりオーミックコンタクトを得る。
次に、図４(c) に示すように、堆積層３１における酸化領域３４によって区画された素子形成領域に、ゲート電極３７を形成する。尚、本実施例において、ソース電極３５、ドレイン電極３６及びゲート電極３７を形成する方法は、通常の半導体装置の製造方法と同様に行なう。
以上のように、本発明の第２の実施形態に係る半導体装置の製造方法によると、堆積層３１に形成したIII族窒化物半導体層よりなる改質領域３３に対して酸化処理を施すため、堆積層３１の改質領域３３における酸化反応を促進させることができるので、酸化領域３４を容易に形成することができる。これにより、リーク電流を抑制できる高抵抗領域としての酸化領域３４を形成することができる。このため、優れた熱的安定性を有する高抵抗領域を形成することができる。
また、堆積層３１における素子形成領域以外の領域における部分の表面に、金属酸化膜３３Ａ中の金属と堆積層３１中の窒化物とが反応することにより、改質領域３３を形成する。これにより、改質領域３３に対する酸化反応を促進させることができるので、堆積層３１の改質領域３３に酸化領域３４を容易に形成することができる。
また、図３(c) に示したように、複数の改質領域３３を堆積層３１に形成することにより、次工程である図４(a) に示す工程で、異なる膜厚を有する酸化領域３４を同一の工程で形成することを可能にする。このため、工程の簡素化を図ることができる。例えば、ＳｉＯ2 よりなる酸化膜を形成する場合であれば、異なる膜厚を有する酸化膜を複数の領域に形成するためには複数の工程が必要とされるが、本発明の場合であれば、改質の程度が異なる複数の領域を酸化することにより、異なる膜厚を有する酸化領域３４を同一の工程で形成することができる。
以上のようにして、高抵抗領域である酸化領域３４によって、素子間を電気的に分離することができる優れた素子分離構造を有する半導体装置を製造することができるので、素子の微細化、高速化、高効率化及び高集積化の実現が可能なIII族窒化物半導体層を用いた半導体装置を提供することができる。
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について、図５(a) 〜(c) 及び図６(a) 〜(c) を参照しながら説明する。
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について、図５(a) 〜(c) 及び図６(a) 〜(c) を参照しながら説明する。
図５(a) 〜(c) 及び図６(a) 〜(c) は、高抵抗領域として酸化領域を有する本発明の第３の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
まず、図５(a) に示すように、半導体基板５０の上に、窒化ガリウム系化合物半導体よりなる第１の領域５１Ａを形成した後に、該第１の領域５１Ａの上に、窒化ガリウム系化合物半導体よりなる第２の領域５１Ｂを形成する。このように、第１の領域５１Ａ及び第２の領域５１Ｂが積層された窒化ガリウム系化合物半導体よりなる堆積層５１を形成する。尚、半導体基板５０の材料として、例えばサファイア、ＳｉＣ、Ｓｉ又はＧａＮを用いることができる。また、第１の領域５１ＡとしてＧａＮを用いると共に第２の領域５１ＢとしてＡｌＧａＮを用いることにより、ＨＦＥＴを構成することができる。また、第１の領域５１Ａとしてｉ型のＧａＮを用いると共に第２の領域５１Ｂとしてｎ型のＧａＮを用いることにより、ＭＥＳＦＥＴを構成することができる。
次に、図５(b) に示すように、堆積層５１の上に、所望のパターンを有する選択マスク層５２を形成する。尚、選択マスク層５２の材料として、感光性レジスト、ＳｉＯ2 若しくはＳｉＮ等の絶縁膜、Ａｌ若しくはＴｉ等の金属膜、又はＳｉ等を用いることができる。
具体的に、所望のパターンを有する選択マスク層５２を形成する方法として、以下に説明するリフトオフ法又はエッチング法が挙げられる。
第１に、リフトオフ法を用いる場合には、まず最初に、堆積層５１の全面に感光性レジストを均一に塗布した後、該感光性レジストをパターニングすることによって所望のパターンを有する感光性レジストを形成する。次に、堆積層５１及び所望のパターンを有する感光性レジストの全面に選択マスク層５２を堆積する。その後、選択マスク層５２の余分な部分を除去し、さらに、感光性レジストを除去することにより、所望のパターンを有する選択マスク層５２を形成する。
このように、リフトオフ法を用いて所望のパターンを有する選択マスク層５２を形成する場合において、選択マスク層５２を堆積する方法は、選択マスク層５２に用いられる材料に応じて適宜選択される。選択マスク層５２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層５１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層５２を堆積する。一方、選択マスク層５２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層５１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層５２を堆積する。
第２に、エッチング法を用いる場合には、まず最初に、堆積層５１の全面に選択マスク層５２を堆積した後、該選択マスク層５２の全面に、感光性レジストを均一に塗布する。次に、選択マスク層５２の全面に塗布された感光性レジストに所望のパターンを形成することにより、選択マスク層５２を露出させる開口部を形成する。続いて、選択マスク層５２を露出させる開口部に対してエッチングを施して、選択マスク層５２における開口部に存在する部分を除去することにより、所望のパターンを有する選択マスク層５２を形成する。尚、エッチングする方法として、ウェットエッチング法又はドライエッチング法等が挙げられ、ドライエッチング法を用いる場合には、選択マスク層５２を露出させる開口部に対してドライエッチングを施すことにより、選択マスク層５２における開口部に存在する部分を除去した後に、堆積層５１における選択マスク層５２で保護されていない部分に対して、過剰にドライエッチングを施すことにより、改質領域５３を形成することも可能である。
このように、エッチング法を用いて所望のパターンを有する選択マスク層５２を形成する場合において、選択マスク層５２を堆積する方法は、選択マスク層５２に用いられる材料に応じて適宜選択される。選択マスク層５２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層５１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層５２を堆積する。一方、選択マスク層５２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層５１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層５２を堆積する。
次に、図５(c) に示すように、堆積層５１における選択マスク層５２で保護されていない部分をドライエッチングによって除去しながら、ダメージを与えて結晶欠陥を形成することにより、改質領域５３を形成する。尚、本工程で行なわれるドライエッチングは、具体的には、プラズマエッチング、スパッタエッチング又はイオンミリング等が挙げられる。
ここで、ドライエッチングにより改質領域５３を形成する場合、ドライエッチングの条件について、具体的に説明する。
例えば、ＧａＮよりなる堆積層５１に対して、パワーを０Ｗとしたドライエッチングを行なうことによって改質領域５３を形成した場合に、後工程である図６(b) に示す工程で、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域５３に対して熱処理を施すことにより、膜厚が１００ｎｍである素子分離酸化領域５４Ａを形成することができる。また、ＧａＮよりなる堆積層５１に対して、パワーを０Ｗから１００Ｗに変えて、ドライエッチングを行なうことにより、改質領域５３を形成した場合に、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域５３に対して熱処理を施すことにより、膜厚が１０５ｎｍである素子分離酸化領域５４Ａを形成することができる。また、ＧａＮよりなる堆積層５１に対して、パワーを１００Ｗから３００Ｗに変えて、ドライエッチングを行なうことにより、改質領域５３を形成した場合に、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域５３に対して熱処理を施すことにより、膜厚が１２０ｎｍである素子分離酸化領域５４Ａを形成することができる。
このように、ドライエッチングにおけるパワーを調整することにより、改質の程度を調整しながら改質領域５３を形成する。これにより、所望の範囲及び所望の強さで改質領域５３を形成するので、所望の場所及び所望の形状を有する素子分離酸化領域５４Ａを形成することができる。例えば、改質領域５３として結晶欠陥を形成する場合、結晶欠陥が形成される密度を調整することにより、所望の領域及び所望の膜厚を有する素子分離酸化領域５４Ａを容易に形成することができる。
次に、図６(a) に示すように、堆積層５１における素子形成領域における部分のうち、ソース電極及びドレイン電極の形成領域以外の領域における部分を露出させるように、選択マスク層５２をパターニングすることによって所望のパターンを有する選択マスク層５２を形成する。尚、所望のパターンを有する選択マスク層５２の形成は、上述した方法を用いて形成することができる。
次に、堆積層５１における素子形成領域における部分のうち、ソース電極及びドレイン電極の形成領域における部分を選択マスク層５２で保護して、特定の雰囲気下で改質領域５３及び開口部における堆積層５１に対して熱処理を施すことにより、改質領域５３が酸化された素子分離酸化領域５４Ａを形成すると同時に、堆積層５１における開口部に存在する部分が酸化されたＭＯＳ酸化領域５４Ｂを形成する。ここでは、酸素雰囲気中、１０００℃の雰囲気下で熱処理を行っている。これにより、堆積層５１における改質領域５３のみを酸化することができるので、堆積層５１における素子形成領域以外の領域における部分に、素子分離酸化領域５４Ａを容易に形成することができる。尚、前工程である図５(b) に示す工程で形成された選択マスク層５２が、本工程で施される熱処理に適さない場合、熱処理を行なう前に、選択マスク層５２を除去し、前述した方法を用いて、熱処理に適した選択マスク層を再度形成する必要がある。
次に、図６(b) に示すように、選択マスク層５２を除去した後、堆積層５１における素子分離酸化領域５４Ａによって区画された素子形成領域に、ソース電極５５及びドレイン電極５６を形成し、熱処理を加えることによりオーミックコンタクトを得る。
次に、図６(c) に示すように、堆積層５１における素子分離酸化領域５４Ａによって区画された素子形成領域に、ゲート電極５７を形成する。尚、本実施例において、ソース電極５５、ドレイン電極５６及びゲート電極５７を形成する方法は、通常の半導体装置の製造方法と同様に行なう。
以上のように、本発明の第３の実施形態に係る半導体装置の製造方法によると、堆積層５１に形成したIII族窒化物半導体層よりなる改質領域５３に対して酸化処理を施すため、堆積層５１の改質領域５３における酸化反応を促進させることができるので、素子分離酸化領域５４Ａを容易に形成することができる。これにより、リーク電流を抑制できる高抵抗領域としての素子分離酸化領域５４Ａを形成することができる。このため、優れた熱的安定性を有する高抵抗領域を形成することができる。
また、堆積層５１における素子形成領域以外の領域における部分を予めドライエッチングによって除去しながら、例えば結晶欠陥等を有する改質領域５３を形成する。これにより、改質領域５３に対する酸化反応を促進させることができるので、堆積層５１の改質領域５３に素子分離酸化領域５４Ａを容易に形成することができる。すなわち、素子分離酸化領域５４Ａの形成は、堆積層５１の改質領域５３に存在する結晶欠陥を中心に始まるので、改質領域５３に対する酸化反応を促進させることができる。
また、図５(c) に示したように、堆積層５１における素子形成領域以外の領域における部分に、ドライエッチングによって堆積層５１の膜厚を減少させながら改質領域５３を形成する。これにより、改質領域５３を酸化した後に、この改質領域５３が酸化された領域の表面が、酸化されていない領域の表面と比較して、凸状態となることを防止することができる。このように、堆積層５１における素子形成領域に存在する部分の表面高さと素子分離酸化領域５４Ａの表面高さとの差を軽減して平坦にすることができる。このため、後工程であるフォトリソグラフィー工程での高解像度化及び多層配線工程の容易化が可能となる。
また、図６(a) に示したように、複数の改質領域５３を堆積層５１に形成することにより、次工程である図６(b) に示す工程で、異なる膜厚を有する素子分離酸化領域５４Ａを同一の工程で形成することを可能にする。このため、工程の簡素化を図ることができる。例えば、ＳｉＯ2 よりなる酸化膜を形成する場合であれば、異なる膜厚を有する酸化膜を複数の領域に形成するためには複数の工程が必要とされるが、本発明の場合であれば、改質の程度が異なる複数の領域を酸化することにより、異なる膜厚を有する素子分離酸化領域５４Ａを同一の工程で形成することができる。
また、図６(a) に示したように、堆積層５１には、後工程で施される熱処理によって酸化される２つの領域ある。２つの領域のうち、一方はドライエッチングにより予め堆積層５１を改質させた領域である。また、酸化されるもう１つの領域は、堆積層５１における素子形成領域における部分のうち、選択マスク層５２で保護されていない領域である。
これらの領域に対して、図６(b) に示したように、特定の雰囲気下（酸素雰囲気中、１０００℃）で熱処理を施すと、素子分離酸化領域５４Ａが形成されると共に、ＭＯＳ酸化領域５４Ｂが形成される。このように、素子分離酸化領域５４Ａは、改質領域５３を酸化することによって形成されており、一方、ＭＯＳ酸化領域５４Ｂは、堆積層５１を酸化することによって形成されている。このため、素子分離酸化領域５４Ａは、ＭＯＳ酸化領域５４Ｂと比較すると、堆積層５１の酸化が促されるので、大きい膜厚を有する酸化領域を形成することができる。このように、改質の程度が異なる複数の領域を酸化することにより、異なる膜厚を有する酸化領域を同一の工程で形成することができる。
以上のようにして、高抵抗領域である素子分離酸化領域５４Ａによって、素子間を電気的に分離することができる優れた素子分離構造を有する半導体装置を製造することができるので、素子の微細化、高速化、高効率化及び高集積化の実現が可能なIII族窒化物半導体層を用いた半導体装置を提供することができる。
（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体装置の製造方法について、図７(a) 〜(c) 及び図８(a) 〜(c) を参照しながら説明する。
以下に、本発明の第４の実施形態に係る半導体装置の製造方法について、図７(a) 〜(c) 及び図８(a) 〜(c) を参照しながら説明する。
図７(a) 〜(c) 及び図８(a) 〜(c) は、高抵抗領域として酸化領域を有する本発明の第４の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
まず、図７(a) に示すように、半導体基板７０の上に、窒化ガリウム系化合物半導体よりなる第１の領域７１Ａを形成した後に、該第１の領域７１Ａの上に、窒化ガリウム系化合物半導体よりなる第２の領域７１Ｂを形成する。このように、第１の領域７１Ａ及び第２の領域７１Ｂが積層された窒化ガリウム系化合物半導体よりなる堆積層７１を形成する。尚、半導体基板７０の材料として、例えばサファイア、ＳｉＣ、Ｓｉ又はＧａＮを用いることができる。また、第１の領域７１ＡとしてＧａＮを用いると共に第２の領域７１ＢとしてＡｌＧａＮを用いることにより、ＨＦＥＴを構成することができる。また、第１の領域７１Ａとしてｉ型のＧａＮを用いると共に第２の領域７１Ｂとしてｎ型のＧａＮを用いることにより、ＭＥＳＦＥＴを構成することができる。
次に、図７(b) に示すように、堆積層７１の上に、所望のパターンを有する選択マスク層７２を形成する。尚、選択マスク層７２の材料として、感光性レジスト、ＳｉＯ2 若しくはＳｉＮ等の絶縁膜、Ａｌ若しくはＴｉ等の金属膜、又はＳｉ等を用いることができる。
具体的に、所望のパターンを有する選択マスク層７２を形成する方法として、以下に説明するリフトオフ法又はエッチング法が挙げられる。
第１に、リフトオフ法を用いる場合には、まず最初に、堆積層７１の全面に感光性レジストを均一に塗布した後、該感光性レジストをパターニングすることによって所望のパターンを有する感光性レジストを形成する。次に、堆積層７１及び所望のパターンを有する感光性レジストの全面に選択マスク層７２を堆積する。その後、選択マスク層７２の余分な部分を除去し、さらに、感光性レジストを除去することにより、所望のパターンを有する選択マスク層７２を形成する。
このように、リフトオフ法を用いて所望のパターンを有する選択マスク層７２を形成する場合において、選択マスク層７２を堆積する方法は、選択マスク層７２に用いられる材料に応じて適宜選択される。選択マスク層７２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層７１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層７２を堆積する。一方、選択マスク層７２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層７１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層７２を堆積する。
第２に、エッチング法を用いる場合には、まず最初に、堆積層７１の全面に選択マスク層７２を堆積した後、該選択マスク層７２の全面に、感光性レジストを均一に塗布する。次に、選択マスク層７２の全面に塗布された感光性レジストに所望のパターンを形成することにより、選択マスク層７２を露出させる開口部を形成する。続いて、選択マスク層７２を露出させる開口部に対してエッチングを施して、選択マスク層７２における開口部に存在する部分を除去することにより、所望のパターンを有する選択マスク層７２を形成する。尚、エッチングする方法として、ウェットエッチング法又はドライエッチング法等が挙げられ、ドライエッチング法を用いる場合には、選択マスク層７２を露出させる開口部に対してドライエッチングを施すことにより、選択マスク層７２における開口部に存在する部分を除去した後に、堆積層７１における選択マスク層７２で保護されていない部分に対して、過剰にドライエッチングを施すことにより、改質領域７３を形成することも可能である。
このように、エッチング法を用いて所望のパターンを有する選択マスク層７２を形成する場合において、選択マスク層７２を堆積する方法は、選択マスク層７２に用いられる材料に応じて適宜選択される。選択マスク層７２の材料として、感光性レジストを用いる場合では、スピンコート法により、堆積層７１の全面に感光性レジストを均一に塗布して、感光性レジストよりなる選択マスク層７２を堆積する。一方、選択マスク層７２の材料として、絶縁膜、金属膜又はＳｉ等を用いる場合では、真空蒸着法又はプラズマＣＶＤ法等により、堆積層７１の全面に絶縁膜、金属膜又はＳｉ等よりなる選択マスク層７２を堆積する。
次に、図７(c) に示すように、堆積層７１における選択マスク層７２で保護されていない部分をドライエッチングによって除去しながら、ダメージを与えて結晶欠陥を形成することにより、改質領域７３を形成する。尚、本工程で行なわれるドライエッチングは、具体的には、プラズマエッチング、スパッタエッチング又はイオンミリング等が挙げられる。
ここで、ドライエッチングにより改質領域７３を形成する場合、ドライエッチングの条件について、具体的に説明する。
例えば、ＧａＮよりなる堆積層７１に対して、パワーを０Ｗとしたドライエッチングを行なうことによって改質領域７３を形成した場合に、次工程である図８(a) に示す工程で、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域７３に対して熱処理を施すことにより、膜厚が１００ｎｍである酸化領域７４を形成することができる。また、ＧａＮよりなる堆積層７１に対して、パワーを０Ｗから１００Ｗに変えて、ドライエッチングを行なうことにより、改質領域７３を形成した場合に、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域７３に対して熱処理を施すことにより、膜厚が１０５ｎｍである酸化領域７４を形成することができる。また、ＧａＮよりなる堆積層７１に対して、パワーを１００Ｗから３００Ｗに変えて、ドライエッチングを行なうことにより、改質領域７３を形成した場合に、特定の雰囲気下（酸素雰囲気中、１０００℃）で改質領域７３に対して熱処理を施すことにより、膜厚が１２０ｎｍである酸化領域７４を形成することができる。
このように、ドライエッチングにおけるパワーを調整することにより、改質の程度を調整しながら改質領域７３を形成する。これにより、所望の範囲及び所望の強さで改質領域７３を形成するので、所望の場所及び所望の形状を有する酸化領域７４を形成することができる。例えば、改質領域７３として結晶欠陥を形成する場合、結晶欠陥が形成される密度を調整することにより、所望の領域及び所望の膜厚を有する酸化領域７４を容易に形成することができる。
次に、図８(a) に示すように、堆積層７１における素子形成領域における部分を選択マスク層７２で保護して、特定の雰囲気下で改質領域７３に対して熱処理を施すことにより、改質領域７３が酸化された酸化領域７４を形成する。ここでは、酸素雰囲気中、１０００℃の雰囲気下で熱処理を行なっている。これにより、堆積層７１における改質領域７３のみを酸化することができるので、堆積層７１における素子形成領域以外の領域における部分に、酸化領域７４を容易に形成することができる。尚、前工程である図７(b) に示す工程で形成された選択マスク層７２が、本工程で施される熱処理に適さない場合、熱処理を行なう前に、選択マスク層７２を除去し、前述した方法を用いて、熱処理に適した選択マスク層を再度形成する必要がある。
次に、図８(b) に示すように、選択マスク層７２を除去した後、堆積層７１における酸化領域７４によって区画された素子形成領域に、ソース電極７５及びドレイン電極７６を形成し、熱処理を加えることによりオーミックコンタクトを得る。
次に、図８(c) に示すように、堆積層７１における酸化領域７４によって区画された素子形成領域に、ゲート電極７７を形成する。尚、本実施例において、ソース電極７５、ドレイン電極７６及びゲート電極７７を形成する方法は、通常の半導体装置の製造方法と同様に行なう。
以上のように、本発明の第４の実施形態に係る半導体装置の製造方法によると、堆積層７１に形成したIII族窒化物半導体層よりなる改質領域７３に対して酸化処理を施すため、堆積層７１の改質領域７３における酸化反応を促進させることができるので、酸化領域７４を容易に形成することができる。これにより、リーク電流を抑制できる高抵抗領域としての酸化領域７４を形成することができる。このため、優れた熱的安定性を有する高抵抗領域を形成することができる。
また、堆積層７１における素子形成領域以外の領域における部分を予めドライエッチングによって除去しながら、例えば結晶欠陥等を有する改質領域７３を形成する。これにより、改質領域７３に対する酸化反応を促進させることができるので、堆積層７１の改質領域７３に酸化領域７４を容易に形成することができる。すなわち、酸化領域７４の形成は、堆積層７１の改質領域７３に存在する結晶欠陥を中心に始まるので、改質領域７３に対する酸化反応を促進させることができる。
また、図７(c) に示したように、堆積層７１における素子形成領域以外の領域における部分に、ドライエッチングによって堆積層７１の膜厚を減少させながら改質領域７３を形成する。これにより、改質領域７３を酸化した後に、この改質領域７３が酸化された領域の表面が、酸化されていない領域の表面と比較して、凸状態となることを防止することができる。このように、堆積層７１における素子形成領域に存在する部分の表面高さと酸化領域７４の表面高さとの差を軽減して平坦にすることができる。このため、後工程であるフォトリソグラフィー工程での高解像度化及び多層配線工程の容易化が可能となる。
また、図７(c) に示したように、複数の改質領域７３を堆積層７１に形成することにより、次工程である図８(a) に示す工程で、異なる膜厚を有する酸化領域７４を同一の工程で形成することを可能にする。このため、工程の簡素化を図ることができる。例えば、ＳｉＯ2 よりなる酸化膜を形成する場合であれば、異なる膜厚を有する酸化膜を複数の領域に形成するためには複数の工程が必要とされるが、本発明の場合であれば、改質の程度が異なる複数の領域を酸化することにより、異なる膜厚を有する酸化領域７４を同一の工程で形成することがができる。
以上のようにして、高抵抗領域である酸化領域７４によって、素子間を電気的に分離することができる優れた素子分離構造を有する半導体装置を製造することができるので、素子の微細化、高速化、高効率化及び高集積化の実現が可能なIII族窒化物半導体層を用いた半導体装置を提供することができる。
本発明は、III族窒化物半導体層における素子形成領域を分離させる絶縁酸化膜を備えた半導体装置の製造方法に有用である。
１０、３０、５０、７０ 半導体基板
１１Ａ、３１Ａ、５１Ａ、７１Ａ 第１の領域
１１Ｂ、３１Ｂ、５１Ｂ、７１Ｂ 第２の領域
１１、３１、５１、７１ 堆積層
１２、３２、５２、７２ 選択マスク層
１３、３３、５３、７３ 改質領域
３３Ａ 金属酸化膜
１４、３４、７４ 酸化領域
５４Ａ 素子分離酸化領域
５４Ｂ ＭＯＳ酸化領域
１５、３５、５５、７５ ソース電極
１６、３６、５６、７６ ドレイン電極
１７、３７、５７、７７ ゲート電極
１００、２００、３００ 半導体基板
１０１Ａ、２０１Ａ、３０１Ａ 第１の領域（窒化ガリウム系化合物半導体層）
１０１Ｂ、２０１Ｂ、３０１Ｂ 第２の領域（窒化ガリウム系化合物半導体層）
１０２ イオン注入領域
２０２ エッチング領域
３０２ 酸化領域
１０３、２０３、３０３ ソース電極
１０４、２０４、３０４ ドレイン電極
１０５、２０５、３０５ ゲート電極
１１Ａ、３１Ａ、５１Ａ、７１Ａ 第１の領域
１１Ｂ、３１Ｂ、５１Ｂ、７１Ｂ 第２の領域
１１、３１、５１、７１ 堆積層
１２、３２、５２、７２ 選択マスク層
１３、３３、５３、７３ 改質領域
３３Ａ 金属酸化膜
１４、３４、７４ 酸化領域
５４Ａ 素子分離酸化領域
５４Ｂ ＭＯＳ酸化領域
１５、３５、５５、７５ ソース電極
１６、３６、５６、７６ ドレイン電極
１７、３７、５７、７７ ゲート電極
１００、２００、３００ 半導体基板
１０１Ａ、２０１Ａ、３０１Ａ 第１の領域（窒化ガリウム系化合物半導体層）
１０１Ｂ、２０１Ｂ、３０１Ｂ 第２の領域（窒化ガリウム系化合物半導体層）
１０２ イオン注入領域
２０２ エッチング領域
３０２ 酸化領域
１０３、２０３、３０３ ソース電極
１０４、２０４、３０４ ドレイン電極
１０５、２０５、３０５ ゲート電極
Claims (8)
- III族窒化物半導体層における素子形成領域を分離させる絶縁酸化膜を形成する半導体装置の製造方法であって、
前記III族窒化物半導体層における前記素子形成領域を区画するように、前記III族窒化物半導体層に該III族窒化物半導体層の改質領域を形成する工程と、
前記改質領域を酸化することにより、前記絶縁酸化膜を形成する工程とを備え、
前記改質領域を形成する工程は、前記III族窒化物半導体層に対してドライエッチングを過剰に行なうことによって前記改質領域を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 前記改質領域を形成する工程は、前記III族窒化物半導体層に対してダメージを与えて結晶欠陥を形成することによって前記改質領域を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- III族窒化物半導体層における素子形成領域を分離させる絶縁酸化膜を形成する半導体装置の製造方法であって、
前記III族窒化物半導体層における前記素子形成領域を区画するように、前記III族窒化物半導体層に該III族窒化物半導体層の改質領域を形成する工程と、
前記改質領域を酸化することにより、前記絶縁酸化膜を形成する工程とを備え、
前記改質領域を形成する工程は、前記III族窒化物半導体層に対してイオン注入を行なうことによって前記改質領域を形成する工程を含み、
前記イオン注入は、アルミニウム、ガリウム又はチタンよりなるイオンを用いて行なわれることを特徴とする半導体装置の製造方法。 - III族窒化物半導体層における素子形成領域を分離させる絶縁酸化膜を形成する半導体装置の製造方法であって、
前記III族窒化物半導体層における前記素子形成領域を区画するように、前記III族窒化物半導体層に該III族窒化物半導体層の改質領域を形成する工程と、
前記改質領域を酸化することにより、前記絶縁酸化膜を形成する工程とを備え、
前記改質領域を形成する工程は、前記III族窒化物半導体層の表面に金属酸化膜を形成した後に、窒素雰囲気中で熱処理を行なうことによって前記改質領域を形成する工程を含み、
前記金属酸化膜はＴｉ、Ｔａ又はＭｏの酸化膜であることを特徴とする半導体装置の製造方法。 - 前記改質領域を形成する工程は、改質の程度を調整しながら前記改質領域を形成する工程を含むことを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の製造方法。
- 前記改質領域を形成する工程は、前記III族窒化物半導体層に複数の前記改質領域を形成する工程を含み、
前記絶縁酸化膜を形成する工程は、前記複数の前記改質領域を酸化することにより、複数の前記絶縁酸化膜を形成する工程を含むことを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置の製造方法。 - 前記絶縁酸化膜を形成する工程は、前記素子形成領域をマスクして前記改質領域を酸化することにより、前記絶縁酸化膜を形成する工程を含むことを特徴とする請求項１〜６のうちいずれか１項に記載の半導体装置の製造方法。
- 前記ドライエッチングは、前記III族窒化物半導体層における前記素子形成領域に存在する部分の表面高さと前記絶縁酸化膜の表面高さとが同じになるように、前記III族窒化物半導体層の除去を行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004244674A JP4630019B2 (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004244674A JP4630019B2 (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006066480A JP2006066480A (ja) | 2006-03-09 |
| JP4630019B2 true JP4630019B2 (ja) | 2011-02-09 |
Family
ID=36112715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004244674A Expired - Fee Related JP4630019B2 (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4630019B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2011763B1 (fr) * | 2007-07-03 | 2011-09-14 | EM Microelectronic-Marin SA | Procédé de fabrication de pièces micromécaniques en matériau cristallin |
| US8003521B2 (en) | 2009-04-07 | 2011-08-23 | Micron Technology, Inc. | Semiconductor processing |
| JP6287143B2 (ja) | 2013-12-06 | 2018-03-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267555A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629615B2 (ja) * | 1994-09-30 | 1997-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1050693A (ja) * | 1996-08-01 | 1998-02-20 | Seiko Epson Corp | 半導体装置の製造方法 |
-
2004
- 2004-08-25 JP JP2004244674A patent/JP4630019B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267555A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006066480A (ja) | 2006-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4767946B2 (ja) | 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路 | |
| KR0169282B1 (ko) | 반도체장치의 제조방법 | |
| US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
| JP2011238700A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
| WO2005117091A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material | |
| US20100035420A1 (en) | Method of manufacturing semiconductor device | |
| US5966606A (en) | Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode | |
| JP2006286951A (ja) | 半導体装置の製造方法 | |
| CN115088079A (zh) | 使用溅射的镁源来扩散氮化镓材料中镁的方法和*** | |
| US8293653B2 (en) | Method of manufacturing a semiconductor device | |
| CN111312808A (zh) | 半导体装置及其制造方法 | |
| CN113889534A (zh) | 无金欧姆接触电极、半导体器件和射频器件及其制法 | |
| JP2006351762A (ja) | 半導体装置及びその製造方法 | |
| JP4630019B2 (ja) | 半導体装置の製造方法 | |
| US20050245015A1 (en) | Method for manufacturing a semiconductor device having a dual-gate structure | |
| JP2009272530A (ja) | 半導体装置とその製造方法 | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| TW559903B (en) | Semiconductor device and method for fabricating the same | |
| JP4499623B2 (ja) | 半導体素子の製造方法 | |
| US6762112B2 (en) | Method for manufacturing isolating structures | |
| JPH11274468A (ja) | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 | |
| US5998302A (en) | Method of manufacturing semiconductor device | |
| JP2009194002A (ja) | Ｉｉｉ族窒化物半導体高電子移動度トランジスタ及びその製造方法 | |
| TWI788692B (zh) | 功率半導體元件及其形成方法 | |
| JP2010045308A (ja) | 半導体装置およびその製造方法、並びにｍｏｓ型電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4630019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |