TW494146B - Process for growing a single crystal silicon ingot - Google Patents

Process for growing a single crystal silicon ingot Download PDF

Info

Publication number
TW494146B
TW494146B TW088118775A TW88118775A TW494146B TW 494146 B TW494146 B TW 494146B TW 088118775 A TW088118775 A TW 088118775A TW 88118775 A TW88118775 A TW 88118775A TW 494146 B TW494146 B TW 494146B
Authority
TW
Taiwan
Prior art keywords
patent application
item
single crystal
ingot
crystal
Prior art date
Application number
TW088118775A
Other languages
English (en)
Inventor
Robert Falster
Joseph C Holzer
Original Assignee
Memc Electronic Materials Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21918645&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW494146(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Memc Electronic Materials Spa filed Critical Memc Electronic Materials Spa
Application granted granted Critical
Publication of TW494146B publication Critical patent/TW494146B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

IH-O IH-O 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 五、發明說明（1 ) 1明背景 本發明大致係關於半導體級單晶矽之製備，用於電子組 件义製造中’特別是本發明關於單晶矽塊與晶圓，其具有 轴向對稱區，而無凝結内在點缺陷，以及關於其製備方 法。 早晶碎係大部分半導體電子組件製造過程上之啟始材 料，通常利用俗法製備，在此方法中，聚 日曰to矽（永矽）用於坩堝且加以熔化，一晶種矽接觸於熔態 矽且一單晶體以緩慢抽拉而生長。在一頸部之生成完成 後，晶體直徑即藉由減慢拉單晶速率及/或熔化溫度以擴 大，直到取得所需或目標直徑為止。具有大致固定直徑之 曰曰骨豆筒形王體隨後藉由控制拉單晶率與熔化溫度而生長， 並且補償所減少之熔化程度。接近於生長過程末尾但是在 坩堝之熔態矽用完之前，晶體直徑需逐步減小以形成一端 錐，端錐通常係因增加拉單晶率與供至坩堝之熱而形成， 當直徑變得夠小時，晶體即脫離熔態。 近年來已知單晶矽中有許多缺陷會在晶體固化冷却後形 成於晶體生長室中，此缺陷有一部分係因過量（即濃度在溶 解限度以上）之内在點缺陷存在而引起，此即習知之晶格空 位與行間充。自一熔態物生長之矽晶體—般係以過量之一 種或其他種内在點缺陷生長，即晶體格子狀之晶體空位（v) 或矽行間充（I)。可以暸解的是諸點缺陷在矽中之型能盥初 期濃度係在固化時變成固定，且係由v/G〇比率控制;^為生 長速度而G。為固化時在晶體中之瞬間軸向溫度梯度。參閱 *--------------訂—------線 (請先閱讀背面之注意事項再填寫本頁)
494146 五、發明說明（2 ) 圖1，為了增加v/Gg值，一自減低性行間充為主生長至增加 性晶格空位為主生長之過渡即發生在接近於ν/\臨界值 處，此值係依大約2·1Χ l〇-5cm2/sK處之資料而得。在臨界值 時’諸内在點缺陷之濃度係在平衡狀態。 v/Gg值超過臨界值時，晶格空位之濃度增加，同樣，當 v /Gg值在臨界值以下時，則行間充之濃度將增加。若濃度 達到系統中之一臨界超飽和度且點缺陷之移動性相當高， 則一反應或一政結現象將易於發生，碎中之凝結内在點缺 陷在複雜且高積體電路製造中嚴重衝擊到材料之生產量。 晶格空位型缺陷公認為此可見式晶體缺陷之原始，如D形 缺陷、流線形缺陷（FPDs)、閘氧化體（GOI)缺陷、晶體原始 粒子（cop)缺陷、晶體原始光點缺陷（LPDs)、以及可由紅 外線散射技術觀察到之特定級大型缺陷，如利用掃描紅外 線顯微鏡與雷射掃描攝影。過量晶格空位之區域中亦存在 核狀缺陷，成為環氧化謗發堆疊錯誤（〇ISF)。經推測，此 特殊之缺陷係因過量晶格空位存在而催化之高溫核化氧凝 結。 相關於行間充之缺陷較少研究，其通常視為行間充錯位 環或網路之密度，此缺陷並無關於閘氧化體失效，即一項 重要之晶圓性能準據，但是其廣為認定係其他裝置失效之 原因，一般係關於漏電問題。 此存在於Czochralski矽中之晶格空位與行間充凝結缺陷 之密度一般範圍大約為l*l〇3/cm3至l*l〇7/cm3，諸值雖然較 低’但是凝結之内在點缺陷在裝置製造時係快速增加，事 本紙張尺度賴巾目國家標準（CNS)A4規格（210 X 297公爱) '""""' ------ 一—------------訂—.------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 494146 經濟部智慧財產局員工消費合作社印製
•I ： ----- (請先閱讀背面之注咅？事項再填寫本頁) 訂·II------線J A7 五、發明說明（3 ) 實上現在已成為裝置製程中之產量限制因素。 目前主要有三種方式可處理凝結内在點缺陷之問題，第 一万式包括針對拉單晶技藝之方法，用於減低錠塊中之凝 結内在點缺陷之密度。此方法可進一步細分為若干方法， 即具有拉單晶條件之方法，其造成晶格空位為主材料之生 成’以及具有拉單晶條件之方法，其造成行間充為主材料 之生成。例如，經建議則凝結缺陷之密度可由以下方法減 低··⑴控制WGg以生長出一晶體，其格子狀之晶格空位主 要為内在點缺陷，及（ii)藉由改變（通常為減緩）拉單晶過程 期間矽塊自大約:U〇(TC至105(rc之冷却速率，以利影響凝 結缺陷之核成型速率。本方式雖可減少凝結缺陷之密度， 但是無法避免其生成，由於裝置製造者之要求越來越嚴 格，諸缺陷之存在將繼續成為一大問題。 其他方法亦建議在晶體主體生長期間減緩拉單晶率至大 約〇.4mm/min以下，惟，此項建議亦不合適，因為緩慢之拉 單晶率會導致各種單晶機減產，較重要的是，此拉單晶率 會導致具有一咼濃度行間充之單晶矽生成，再因此高濃度 造成凝結行間充缺陷之生成與相關於此缺陷之所有衍生問 題。 第二種方式處理凝結内在點缺陷之問題時係包括針對凝 結内在點缺陷生成後之溶解或消減方法，大體上其係利用 曰曰圓狀石夕之尚溫熱處理而達成，例如Fusegawa等人提出之 歐洲專利申請案5〇3,816 A1等所示，矽塊以超過〇 8 mm/min之生長率生長，並且以115〇。〇至128〇它溫度範園將
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 五、發明說明（4 ) ㈣裁切下來之晶圓做熱處理，以減低接近晶圓表 中之缺陷密度。所需之特定處理係依據晶圓中之凝結= 點缺陷痕度與位置而足，自一晶體切下之不同晶圓並 勻之軸向缺陷濃度，因此需要不同之後生長處理條件二 外，此晶圓熱處理較為昂貴，可能使金屬淳物進… 圓，且對所有之晶體缺陷並無適用效果。 曰曰 第三種方式在處理凝結内在點缺陷之問題時係做單晶碎 晶圓表面上之薄碎晶層外延式沉積，此方法提供之單晶Θ硬 係具有-大致無凝結内在點缺陷之表面。惟，外延式二 會增加晶圓之成本。 A男 由諸發展以觀，有必要使用一種單晶矽之製備方法，用 於防止凝結内在點缺陷之生成，其藉由抑制製造時之凝結 反應而成，其並非簡單地限制此缺陷之形成率或在其形: 後才試以消除一些缺陷。抑制凝結反應之方法可產生一矽 基材其大致上播凝結内在點缺陷，此方法亦提供單晶矽 晶圓具有增加之產量，其利用每晶圓需要之數個積體電路 即可，而無外延製程之相關高成本。 發明概述 本發明之目的中，緣是以提供一種錠塊狀或晶圓狀之單 晶矽’其具有一大致徑向寬度之軸向對稱區，大致上不具 有晶格空位或矽行間充凝結生成之缺陷；及提供一種製備 單晶矽塊之方法，其中晶格空位與行間充之濃度係經控 制’以防止當键塊自固化溫度冷却時内在點缺陷在錠塊固 足直徑段之一軸向對稱段内凝結。 經濟部智慧財產局員工消費合作社印制衣 494146 A7 ~~---- 五、發明說明（5 ) 因此f| 口之纟發明係指一種單晶碎晶圓，具有一中 心軸線、一前側與-後側且皆大致垂直於軸線、一環側 緣、及-自晶圓中心轴線延伸至環侧緣之半徑，晶圓包含 軸向對稱區，其大致無凝結内在點缺陷，一軸向對稱 區，其大致揲筑結内在點缺陷，軸向對稱區係自晶圓之環 側緣呈徑向向内延伸且具有一寬度，係自環側緣呈徑向朝 向中心軸線測量而得，其至少大約為晶圓半徑長度之 40%。 本發明另指一種單晶矽塊，具有一中心軸線、一晶種 錐、一端錐、及一位於晶種錐與端錐之間之固定直徑段， 固定直徑段具有一環側緣及一自中心軸線延伸至環側緣之 半輕’單晶碎塊之特徵在於，當錠塊生長且自固化溫度冷 却後，固定直徑段即含有一大致上無凝結内在點缺陷之軸 向對稱區，其中軸向對稱區係自錠塊之一環側緣呈向徑向 向内延伸且具有一寬度，係自環侧緣呈徑向朝向錠塊中心 軸線測量而得，其至少大約為固定直徑段半徑長度之 30%，及具有一長度，係沿中心軸線測量而得，至少大约 為鍵塊固定直徑段長度之20%。 本發明又指一種生長一單晶矽塊之方法，其中錠塊包含 一中心轴線、一晶種錐、一端錐、及一位於晶種錐與端雜 之間之固定直徑段，固定直徑段具有一環侧緣及一自中心 軸線延伸至環側緣之半徑，艘塊係自熔態矽生長且体 Czochral方法而自固化溫度冷却，該方法包含以下步騾： 在晶體固定直徑段生長期間，控制一生長速度v及一瞬間 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ------I I ΙΛ__^--------訂---.1---I ·線 ί請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（6 ) 軸向溫度梯；f w、iL a , 〇以匕成一軸向對稱段生成，其中當錠 固化溫度冷却時，大致上無凝結内在點缺陷，其 對％區係自键塊係自環侧緣徑向向内延伸，具有二寬产° 係自環側緣呈徑向朝向鍵塊中心轴線測量而得，其至：大 約為錠塊半徑長度之30%，及 測I & P ^ . K 長度，係沿中心軸線 于/、土 v大約為錠塊固定直徑段長度之20%。 本發明之其他目的與特性可在文後明瞭與指明。 式簡單說明 圖1係一圖s，揭示行間充與晶格空位之初期濃度⑴
Μ可隨奢比率v/Gg之值增加而變化之_，V係生長率及G 係瞬間軸向溫度梯度。 0 、圖2係-圖表’揭示凝結行間充缺陷生成所需自由能量中 《變化…如何隨著行間充即定初期濃度⑴之溫度τ而變化 之範例。 圖3: 一圖表，其揭示凝結行間充缺陷生成所需自由能量 中之夂化△ G!如何透過徑向擴散而減低（溫度τ降低），造 成仃間充/辰度[I]〈抑制之範例。實線說明無徑向擴散之例 子’而虛線包括擴散效應。 、=4係目表’揭π凝結行間充缺陷生成所需自由能量中 、夂化△ Gi如何透過徑向擴散而充份減低（溫度τ降低）， 造成行間充濃度⑴之抑制之範例，以防止一凝結反應。實 線說明無徑向擴散之例子，而虛線包括擴散效應。 圖5係-圖表，揭示行間充與晶格空位之初期濃度⑴、⑺ 如何在WGq值因G。值增加而下降時沿著一錠塊或晶圓半徑 '--------訂—·------1 (請先閱讀背面之注意事項再填寫本頁) -9- ^4146 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 濃度 A7 B7 五、發明說明（7 ) 欠化。應注意在V /1邊界處，一過渡現象發生自晶格空位為 主材料至行間充為主材料。 圖6係一單晶矽塊或晶圓之頂視圖，分別揭示晶格空位區 V與行間充區I為主材料，以及存在於其間之V π邊界。 圖7a係一圖表，揭示晶格空位或行間充之初期濃度如何 因行間充之徑向擴散而變化做為徑向位置之函數之範例。 其亦揭示此擴散如何令V /;[邊界位置移近於錠塊中心（因晶 格空位與行間充再次併合所致），以及如何抑制行間充濃产 [I]。 圖7b係△ G〗做為徑向位置函數之圖表，揭示行間充濃度 [1]<抑制（如圖7a所示）如何充分保持各處之△ $成為一值 之範例，即小於矽行間充反應發生時之臨界值。 圖7c係一圖表，揭示晶格空位或行間充之初期濃度如何 邊化做為行間充徑向擴散所致徑向位置之另一範例。、、i 相較於圖7a，此擴散使¥/1邊界位置接近錠塊中心（因2 $ 格空位與行間充再次併合），造成V/I邊界外側區域中之二 間充濃度增加。 # 圖7d係做為徑向位置函數之圖表，揭示行間充濃 [I]义抑制（如圖7C)如何未充份保持各處之△ 成為一值又 範例，即小於矽行間充反應發生時之臨界值。 圖7e係一圖表，揭示晶格空位或行間充之初期濃度如和 因行間充徑向擴散而變化成為徑向位:U何 、、立 戈又 < 另〜範 例。>王意相較於圖7a，所增加之擴散造成更加抑制行 。 3充 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} --------^---.------ ____ A? 五、發明說明(8] ^ "—~ 、圖7f係△ Gi做為徑向位置函數之圖表，揭示行間充濃度 <更加抑制（如圖7e)如何造成△ &之較大抑制度之範例， 係相較於圖7b。 圖7g係一圖表，揭示晶袼空位或行間充初期濃度變化如 可Q行間充之徑向擴散成為徑向位置之函數之另一範例。 >王意相較於圖7c，所增加之擴散造成更加抑制行間充濃度。 圖7h係△ G〗做為徑向位置函數之圖表，揭示行間充濃度 之更加抑制（如圖7g)如何造成之較大抑制度之範例， 係相較於圖7d。 圖7i係一圖表，揭示晶格空位或行間充初期濃度如何因行 間充徑向擴散而做為徑向位置函數之另一範例。注意此範 例中有足K行間充再次併合晶格空位，因此不再有晶格 空位為主區域。 圖7j係△ G!做為徑向位置函數之圖表，揭示行間充徑向 擴散（如圖7 i)如何充份保持沿晶體半徑各處抑制凝結行間充 缺陷之範例。 圖8係一單晶矽塊之縱向橫截面圖，詳示錠塊之一固定直 徑段之一軸向對稱區。 圖9係一單晶矽塊固定直徑段一小段之縱向橫截面圖，詳 細揭示一軸向對稱區寬度中之軸向變化。 圖10係一單晶矽塊固定直徑段一小段之縱向橫截面圖， 其具有抽向對稱區之寬度且小於錠塊半徑，詳細揭示此區 進一步包含一大致筒形之晶格空位為主材料區。 圖11係圖10所示軸向對稱區之橫向截面圖。 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------^.------^ 經濟部智慧財產局員工消費合作社印製 4^414() 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（9 圖12係一單晶矽塊固定直徑段一小段之縱向橫截面圖， 其具有軸向對稱區之寬度且等於錠塊半徑，詳細揭示此區 為一大致無凝結内在點缺陷之筒形行間充為主材料區。 圖13係在一系列氧沉澱熱處理後掃描一錠塊軸向切片少 數載肖豆可〒所生之影像，詳示一大致筒形之晶格空位為主 材料區，一大致環形之行間充為主材料之軸向對稱區、存 在於其間之V /1邊界、及一凝結行間充缺陷區。 圖14係以拉單晶率（即晶種上昇）為晶體長度函數之圖 表，揭7F拉單晶率如何在晶體之一段長度上呈直線下降。 圖15係在一系列氧沉澱熱處理後掃描一錠塊軸向切片少 數載體#命所生之影像，如範例丨所述。 圖16係以拉單晶率為四故單晶矽塊各別晶體長度函數之 圖表，矽塊分別以標示，用於產生一曲線v*(z)，如範 例1所述。 圖17係在熔態/固態介面處之平均軸向溫度梯度\做為徑 向位置之函數之圖表，用於範例2所述之二個不同例子。 圖18係晶格空位或行間充初期濃度[V]、[I]做為徑向位 置之函數之圖表，用於範例2所述之二個不同例子。 、 圖19係以溫度為軸向位置函數之圖4，揭示用於範例3 所述二個不同例子之錠塊中軸向溫度輪廓。 圖20係圖12所示二種冷却條件所生成且範例3詳述之〜 間充濃度圖表。 # 圖21係在一系列氧沉澱熱處理後掃描整個錠塊軸向切 少數載體壽命所生之影像，如範例4所述。 12- 適用中國國家標準（CNS)A4 i^7210 x 297公董） ---------------------訂---,------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 494146 五、發明說明（10 較佳實例詳細說明_ 本文所用之以下措辭或語句係具有既定之意旨：「凝結内 在點缺陷」係指缺陷來自於⑴晶格空位凝結而產生D形缺 陷、流線形缺陷、閘氧化積體缺陷、晶體原始粒子缺陷、 晶體原始光點缺陷、及其他此類晶格空位相關缺陷之反 處或（ii)行間充凝結而產生錯位環與網絡、及其他此類行 間充相關缺陷之反應；「凝結行間充缺陷」係指凝結之内 在點缺陷來自於矽行間充原子凝結之反應；「凝結晶格空 位缺陷」係指凝結晶格空位點缺陷由晶格空位凝結之反應 產生’半徑」係指自一晶圓或錠塊之中心軸線至一環側 緣所測得之距離；「大致無凝結内在點缺陷」係指一小於 諸缺陷偵測限制之凝結缺陷濃度，大約為1〇3缺陷/公分3 ; 「V/I邊界」係指沿著一錠塊或晶圓半徑之位置，在此處 材料即由晶格空位為主」變為行間充為主；及「晶格空位 為王」與「行間充為主」係指内在點缺陷主要分別為晶格 空位或行間充。 依本發明所示，經發現矽基質内之晶格空位反應產生凝 〜曰曰格空位缺陷之反應以及矽基質内之行間充反應產生凝 結行間充缺陷之反應皆可抑制，在不限於任意之特定原理 下，相信晶格空位與行間充之濃度可在本發明製程中之晶 塊生長與冷却期間加以控制，使得系統之自由能量中之變 化不致超出一臨界值，臨界值即凝結反應自然發生而產生 凝結晶格空位或行間充缺陷時之值。 大體上，可驅動反應使凝結晶格空位缺陷由晶格空位點 -13- 私紙張「尺度適鮮（CNS)M規格⑽χ挪公爱 ^ I ----------------- (請先閱讀背面之注意事項再填寫本頁) 494146 ⑴ A7 五、發明說明（11 ) 缺陷形成或凝結行間充缺陷由單晶砂内行間充原子形成之 系統自由能量中之變化係由程式⑴導出： AGj = k T In dpil ff/]^ 其中 △ G!係自由能量中之變化， k係波茲曼常數， T係溫度，單位為κ， [I]係行間充在單晶矽中之空間與時間中一點處之濃度， 及 [I]eq係行間充在發生[〗]且溫度τ狀態下，在空間與時間 中相同點處之平衡濃度。 依此程式，以一定之矽行間充濃度π]而言，溫度降低量 Τ即因[I]q隨溫度銳降而大致造成增加。 圖2係簡示用於一自固化溫度冷却之錠塊之矽行間充之 △ 與濃度變化，而不使用某些裝置以抑制矽行間充之濃 度。當鍵塊冷却時，△ G!即因[I]增加超飽和而依程式⑴增 大’且用於凝結行間充缺陷生成之能量阻隔物即接近達 成’而當冷却持續時，此能量阻隔物實際上已超量，在此 點處即發生一反應，此反應造成凝結行間充缺陷之生成以 及伴隨之△ G!減低，而超飽和系統係在釋放狀態。 行間充之凝結可在錠塊自固化溫度冷却時避免之，且藉 由保持行間充系統之自由能量為小於凝結反應發生時之值 而達成。易言之，系統可經控制以利於不致在晶格空位或 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ^ --------^---.------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 A7 消 製 五、發明說明（12 ) 界式超飽和。此可藉由建立晶格空位與行間 超飽和‘:又：達成，使其相當地低而不致達到臨界式之 達成 ’實施時此濃度係難以在跨越整個晶體半徑時 達成’因此’大體上危險之超飽和現象 後之初期晶格空位濃度與初期行間充濃度而避。:w固化 圖3、4簡示當圖2之鍵塊自目化溫度冷卻時
=制⑴之可能效果。圖3中，⑴之抑制 J
:率降低，但是在此例中之抑制係不足以在各處保持S :值，此值即小於發生反應時之臨界值，結果，抑制僅 用來降低發生反應時之溫度。圖4中 Α Λ. rt Λ 甲⑴夂J曰加抑制足以 各處保持叫至-⑯，此值即小於發生反應時之臨界 值。因此，抑制可避免瑕疵生成。 1 ,令人訝異的是，經發現由於較大行間充移動率，其可在 較大距離上達成行間充之抑制，利用行間充在晶體表面之 徑向擴散下沉或在晶體内之晶格空位為主區域，徑向擴气 可有效地用於抑制行間充之濃度，但需假定有足夠時= 容許内在點缺陷之初期濃度做徑向擴散。大體上，擴散時 間係取決於行間充之初期濃度中之徑向變化，較少之徑向 變化則需較短之擴散時間。 二° 通常平均軸向溫度梯度Gq係以單晶矽所增加半徑之函數 而增加’其依據Czochraiski法而成長，此意指v/G。值在跨 越一錠塊之半徑時並非單一，此變化之結果為内在點之型 式與初期濃度並不恒定。若圖5及6所示V/I邊界2所指之 v/Gg臨界值沿著錠塊半徑4到達某些點時，材料即由晶格^ -15- 本紙張尺度適用帽國家標準（CNS)A4規格（210 X 297公爱） — II ： 9--------^---一------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 _____ A7 l " ' -_ B7 五、發明說明（13 ) ' - 位為主而轉變為行間 士少从土丨 尤為王。此外，錠塊將含有行間充為 王 < 材枓6之一軸向 係以辦大半。、了辑區（其中矽行間充原子之初期濃度 μ。、 仏^函數而增加），即圍繞於晶格空位為主之材 料8<—大致筒形 广、 （其中晶格空位之初期濃度係以增大半 徑义函數而增加）。 回 7b簡不依本發明一實例，當錠塊自固化溫度冷却 W曰〇1增大而抑制⑴之效果。當錠塊依Czochraiski方法 ί單卵日争錠塊即含有一行間充為主材料之軸向對稱區， 係:鈹塊<邊緣延伸至沿著半徑以發生^邊界之位置，以 及口有λ致筒形之晶格空位為主材料之區域，係自鍵塊 :心延伸至沿著半徑以發生V/I邊界之位置。當錠塊自固化 /孤度~却時，仃間充原子之徑向擴散會因為行間充與晶格 二位 < 再次併合以及V/I邊界外側之行間充濃度顯著抑制， 致使V/I邊界内發生一徑向向内之變移。此外，⑴之抑制 係足以保持在各處皆等於一值，該值小於發生矽行間 充反應時之臨界值。 请即參閱圖8、9，在本發明製程中，一單晶矽塊1〇係依 Czochralski方法而生長，矽塊包含一中心軸線12、一晶種 錐14、一端錐16及一設於晶種錐與端錐之間之固定直徑段 18，固定直徑段具有一環側緣20及一自中心軸線延伸至環 側緣之半徑4。製程包含：在錠塊之固定直徑段生長期間， 控制晶體之生長速度v及瞬間軸向溫度梯度，以令一轴 向對稱區6生成，當錠塊自固化溫度冷却時，該區係大致無 凝結内在點缺陷。 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公f ) — ' ^ ill!------------ (請先閱讀背面之注意事項再填寫本頁) tr——'--- 0 經濟部智慧財產局員工消費合作社印製 五、發明說明（14 ) 生長條件最好係經控制以保持V/I邊界2在一位置，即軸 °對％區6體積相對於錠塊1〇固定直徑段18體積而呈最大值 因此’軸向對稱區最好具有一寬度22(自錠塊之環側
二向朝向中心轴線而測得）及一長度24(沿錠塊之中心軸 、、泉〉貝ij得彳，八βA ’刀別寺於錠塊固定直徑段之半徑4與長度26。 實際上之操作條件與拉單晶機硬體限制會使軸向對稱 品佔據小比例之錠塊固定直徑段。因此，大體上軸向對 %區取好具有一寬度且至少大約為錠塊固定直徑段半徑之 30%，較佳為40%，理想為6〇%，及最理想為8〇%。此外， 軸向對稱區延伸超過至少大約為錠塊固定直徑段長度之 2〇/。，較佳為40%，理想為6〇%，最理想為8〇%。 參閱圖9，軸向對稱區ό之寬度22可沿中心軸線12之長度 而具有一些變化，因此，以一既定長度之軸向對稱區而 。，寬度係由測量錠塊1〇環側緣2〇徑向趨向最遠於中心軸 線之一點處之距離而決定，易言之，測得之寬度22可使軸 向對稱區6既定長度24内之最小距離得以決定。 :即參閱圖10、11，當錠塊10之固定直徑段18之軸向對 %區6具有一寬度22且小於固定直徑段之半徑4時，錠塊係 概主％形，一依中心軸線丨2而定於中央之晶格空位為主材 料大致筒形區係設於環形小段之徑向朝内處。參閱圖 12，可以瞭解到當軸向對稱區ό之寬度22等於固定直徑段18 之半彳二4時，此區域並不含有此晶格空位為主之區域，反 之，軸向對稱區本身概呈筒形且含有行間充為主材料，大 致上無凝結内在點缺陷。 -17- i紙張尺度適用τ國國家標準（CNS)A4規格⑽χ 297公董 ---------------------訂—.------線 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 494146 A7 ---- B7 ----- ^--- 五、發明說明（Μ ) 雖然通常晶體生長條件最好可經控制以取得最大之行間 无為主區域寬度，但是對於一既定拉單晶機之熱區設計仍 有限制。當V/I邊界移近於晶體中心軸線時，假設冷却條件 與GG(r)不變，GG(r)係Gg之徑向變化，則所需之最小量徑 向擴散將增加。在此狀沉下，會有一最小之晶格空位為主 區半徑，其需利用徑向擴散以抑制凝結行間充缺陷之生 成。 圖k、7d簡示晶格S位為主區之最小半徑超過時之範 例’此例中之冷却條件及G〇(r)相同於圖〜、7b之晶體所使 用者，其中有足夠之向外擴散以避免所示V/I邊界位置之凝 結行間充缺陷。圖7c、7d中，V/I邊界之位置移近於中心軸 線（相對於圖7a、7b)，造成V/I邊界外側區域中之行間充濃 度增加，結果，需要有較多之徑向擴散以充分抑制行間充 濃度。若無法取得充分之外擴散，系統Δ〇ι將增加至臨界值 以外且產生凝結行間充缺陷之反應將發生，即在V/I邊界與 晶體邊緣之間之環形區域中產生諸缺陷之一區域。發生時 之V/I邊界半徑係用於既定熱區之最小半徑，此最小半徑在 容許較多之行間充徑向擴散時即減低。 圖7e、7f、7g、7h說明一增加徑向外擴散在行間充濃度 輪廓上之效應’以及用於一晶體生長且具有相同於圖7a、 7b、7c、7d所不晶體初期晶格空位與行間充濃度輪廓之系 統之上昇。增大之行間充徑向擴散造成一較大之行間充 濃度抑制，因而亦抑制系統Δ(}ι中之上昇至一大於圖7a、 7b、7c、7d所不者之程度，此例中之系統並未超過， -18- 本紙張尺度·㈣目家標準規格（210"72_97公釐） — I:----餐------- 丨1Τ---'------線 (請先閱讀背面之注意事項再填寫本頁) 494146 A7 -------2Z_______ 五、發明說明（16 ) 以用於ν/ι邊界之較小半徑。 (請先閱讀背面之注意事項再填寫本頁) 圖7i、7j說明一範例，其中容許充份之徑向擴散，使最 小 < 半徑可因確定之充份徑向擴散而減至零，以利取得沿 曰9體半徑各處之凝結行間充缺陷之抑制。 在本發明製程之一較佳實例中，矽行間充原子之初期濃 度係控制在錠塊之軸向對稱、行間充為主區域中，復參閱 圖1，大體上矽行間充原子之初期濃度係藉由控制晶體生長 速度v及瞬間軸向溫度梯度G❹而控制，使v 比率值較接 近於此比率之臨界值，即V/I邊界發生處。此外，瞬間軸向 恤度梯度Gg可建互，以使G〇(以及WG❹）之變化成為錠塊半 徑函數者亦得以控制。 生長速度v及瞬間軸向溫度梯度Gq經由控制而使W(^比 值範圍在大約0.5至2.5倍之v/G〇臨界值（即依V/G()臨界值資 料所取得之大約 1X 10-5cm2/sKi5>< 1〇_5cm2/sK)，比值 取好為大約〇·6至1.5倍之v/Gg臨界值（即依V/G()臨界值資料 所取得之大約1.3X 10_5〇1]2/成至3>< 1〇_5cm2/sK)，最理想的 疋v/Gg比值範圍大約為〇75至125倍之v/G〇臨界值（即依 v/Gg臨界值資料所取得之大約1.6X 10-5cm2/sK至2.1 X l〇-5cm 經濟部智慧財產局員工消費合作社印製 /sK)。諸比率係藉由各別獨立地控制生長速度v及瞬間軸向 度梯度Gq而取得。 瞬間軸向溫度梯度gg之控制大致可由晶體拉單晶機之 「熱區」設計而達成，即製成加熱器、絕熱器、熱與放熱 罩、其他物件等之石墨（或其他材料），雖然設計係特別依 晶體拉單晶機之製作與模型而變化，大體上Gc仍可利用習 -19- 本紙張尺度適时國國家標準（CNS)A4規格（210 X 297公爱） 494146 經濟部智慧財產局員工消費合作社印製 A7 -----^--___ 五、發明說明（H ) 知技術中用以控制熔態/固態介面間熱傳導之任意裝置而控 2，包括反射器、放熱罩、洗滌管、光管、及加熱器。大 =而言，G0中之徑向變化可利用定位此一裝置於熔態/固態 介面上方大約一個晶體直徑内而大幅減小，g〇另可利用調 正裝置相對於熔悲物與晶體之位置而控制，此係因調整裝 置在熱區中之位置或調整熔態表面在熱區中之位置而達 成。諸方法之任一或所有者皆可在一批次Cz〇chralski製程 期間使用，其中熔態物體積在製程期間係完全排出。 對本發明之某些實例而言，瞬間軸向溫度梯度G〇最好較 為恒定，且為錠塊直徑之函數，惟，應注意的是由於熱區 設計中之改良可供G❹變動最少，因此相關於一固定生長率 (機械性項目即漸增為一重要因素，此係因為生長過程逐 漸極敏感於拉單晶率中之任意變化，再由此直接影響生長 率v。藉由製程控制，其即指有利於使G〇值不同於錠塊之 半徑，惟，Gg值中之顯著差異會造成大致朝向晶圓邊緣增 加之行間充較大濃度，藉以增加難度於避免凝結内在點缺 陷之生成上。 由前文以觀，Gg之控制牵涉到減少Gq中之徑向變化與取 得有利製程控制條件之間平衡，因此，通常在大約一直徑 之晶體長度後，拉單晶率範圍大約為〇.2至〇 8111111/111111，拉 單晶率較佳為0.25至0.6 mm/min，理想為大約〇 3至〇 5 mm/min。應注意的是，拉單晶率係取決於晶體直徑與晶體 拉單晶機设计二者，前述之範圍一般係用於2〇〇直徑晶 體。一般而言，拉單晶率將隨著晶體直徑增加而減小。 I _ --------訂---„------^ (請先閱讀背面之注意事項再填寫本頁) -20-
本紙張尺度適财酬家標準（CNS)A4規格（210 X 297公f ) 494146 A7 五、發明說明（18 ) (請先閱讀背面之注意事項再填寫本頁) 行間充之擴散量係在錠塊自固化溫度（大約141〇〇c )冷却至 矽行間充無法移動時之溫度下，藉由控制冷却率而控制 之，矽行間充在接近於矽之固化溫度時較具移動性，即大 約1410 C ’惟’此移動性會隨著單晶碎塊之溫度下降而下 降。依現有建議實驗證明，行間充之擴散緩慢至一相當程 度，使其在700°C以下之一般實施時間無法移動，且甚至在 800°C、900°C、1000T：亦然。 在行間充似可移動之溫度範圍内，以及依據熱區中之溫 度’冷却率大致為0.2至2°C /min，較佳為〇·2至1.5°C /min， 理想為0·2至1 °C /min。冷却率之控制可利用先前技藝減低熱 傳導之任意裝置而達成，包括使用絕熱器、加熱器及放熱 罩。 如前所示，晶格空位為主區域之一最小半徑係存在以利 達成凝結行間充缺陷之抑制，最小半徑值取決於v （r)及 經濟部智慧財產局員工消費合作社印製 冷却率，由於晶體拉單晶機與熱區之設計會改變，因此上 述用於v/G0(r)之範圍、拉單晶率、及冷却率亦將改變，同 樣地，諸條件也可能沿著一生長晶體之長度而改變。如上 所示，無凝結性行間充缺陷之行間充為主區域之寬度最好 為最大值，因此必須保持此區域之寬度為一盡量接近且不 超過晶體半徑與一既有晶體拉單晶機内沿生長晶體長度之 晶格空位為主區域最小半徑之間差異之值。 軸向對稱區6、9之理想寬度及用於已知晶體拉單晶機熱 區設計之所需理想晶體拉單晶率輪廓可依實驗決定，大體 而言，此實驗方式係關於先在軸向溫度輪靡上取得徑向可 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 五、發明說明（19 ) 用資料，以用於在一特定曰贿w 守疋阳m拉早晶機内生長之錠塊，以 及取得在平均軸向溫度梯声+ 士斤 ^ 带度中 < 後向變化，以用於在相同 拉早晶機内生長之鍵換。她丄、 、 n ^汉尾總吕乏，此資料係用於拉單晶一 或多枚單晶秒塊，然德备士 ”俊刀析嘁結性行間充缺陷之存在，依 此，一理想之拉單晶率輪廓即可確定。 圖13係在一系列氧沉澱熱處理以發現缺陷分佈圖形後， 掃描一 200 mm直徑錠堍_與+击丄& L , ^ 、 疋龙#又足軸向切片少數載體壽命所產 生之影像，其說明-範圍，其中一近乎理想之拉單晶率輪 廊係用於一已知之晶體拉單晶機熱區設計。在此範例中， 過渡現象發生至一行間充為主區域最大寬度超出時之 v/GG(r)值，造成凝結行間充缺陷區域28之生成，其來自一 軸向對稱區具有最大寬度之理想v/G〇⑴值。 除了增大gg於錠塊半徑上所生成v/Gq之徑向變化外， v /Gg亦可因v交化而在軸向變化，或因製程所 生之Gg自然變化。以一標準之Cz〇chrais]d製程而言，v係 隨耆拉早晶率在生長循環中調整而改變，以利保持錠塊為 一固疋直徑，拉單晶率中之諸此調整或變化再由此使 在錠塊固定直徑段之長度上變化。依本發明之製程所示， 拉單日日率Q而可做控制，以利加大錠塊之固定直徑段寬 度，惟，其結果是發生錠塊半徑之變化。為了確使生成之 錠塊具有一固定直徑，因此錠塊最好生長至大於所需之長 徑，錠塊隨後進行標準製程，以自表面去除多餘材料，藉 此使錠塊具有一固定直徑段。 對於一依本發明製程製備且具有一 V/I邊界之錠塊而言， -22- 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱 經濟部智慧財產局員工消費合作社印製 494146 A7 -—----B7_____ 五、發明說明（2〇 ) 即一含有晶格空位為主材料之錠塊，依經驗顯示以低氧含 、才料為佳，即低於大約13 PPMA(依ASTM標準F-121-83 所指每百萬原子之份量），較佳的是單晶矽含有12 PPMA以 下之氧，較理想是U PPMA以下，最理想是1〇ppMA以下， 系口為在中土咼氧含量之晶圓中，即14至18 PPMA者， V /1邊界内側之氧誘發堆疊錯誤生成與增進氧群集帶漸為重 要’其在已知之積體電路製程中各為一潛在之問題源。 加強式氧群集之效應可進一步利用二種方法降低之，單 獨或併合使用皆可，氧沉澱核心一般會形成退火溫度大約 3 50 C至750 C乏矽，因此，對某些應用上而言，最好晶體 為一「短」晶體，亦即一晶體已在Czochralski製程中生 長’直到晶種端已自矽之熔點（大約141(rc )冷却至大約75〇 C，其後錠塊即迅速冷却。依此方式，花費在對核心生成 上十分重要之溫度範圍之時間係保持在最小值，且氧沉澱 核心具有不適切之時間形成於晶體拉單晶機内。 惟’在單晶生長期間所形成之氧沉澱核心最好利用退火 單晶矽而溶解，假設其尚未進行一穩定之熱處理，則氧沉 澱核心可藉由快速加熱矽至至少大約875t而將矽退火，且 最好持續昇溫至至少100(rc、至少1〇〇〇t：、或更高。在矽 到達1000 c以前，大致上所有（例如99%以上）之諸此缺陷已 退火，重要的是晶圓係快速加熱至諸溫度，即溫度昇高率 至少每分鐘大約lot：且最好每分鐘至少大約5〇t，否則部 分或所有之氧沉藏核心會利用熱處理而呈穩定。平衡似乎 在較短 < 時間周期内到達，即大約i分鐘，據此，單晶矽中 23- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公爱)----- ^--------------訂—.------線 (請先閱讀背面之注意事項再填寫本頁) 494146 A7 ——____B7__ 五、發明說明（21 ) (請先閱讀背面之注意事項再填寫本頁) 之氧沉澱核心可藉由退火至至少大約875°C而溶解，其周期 至少大約30秒，且理想為至少大約1〇分鐘。溶解可在一般 之烤爐中或在一快速熱退火（RTA)系統中實施，此外，溶解 可在晶塊或晶圓上實施，而較佳為晶圓。 雖然行間充凝結反應發生時之溫度在理論上可為廣範圍 之溫度’但是貫際上此範圍對於一般Czochraiski生長碎而 T似乎較窄，此係依Czochralski方法生長所取之硬中之初 期行間充濃度範圍較窄之結果。因此，大體上一行間充凝 結反應若在大約ll〇〇°C至800。(：溫度範圍即會發生。 如以下之範例所示，本發明係提供一種製備一單矽晶塊 之方法，當錠塊依Czochralski方法而自固化溫度冷却時， 内在點缺陷之凝結可避免發生於供裁切成晶圓之錠塊固定 直徑段之軸向對稱區内。 經濟部智慧財產局員工消費合作社印製 以下範例即載明一組可用於達成所需結果之條件，另有 若干方式可用於決定一既有晶體拉單晶機之理想拉單晶率 輪廓，例如不同於以多種拉單晶率生長一系列錠塊的是， 一單晶體可利用沿著晶體長度而增減之拉單晶率生長。在 此方式中，凝結之行間充缺陷在單晶體生長期間會出現與 消失多次，然後即可在多個不同之晶體位置上決定最佳之 拉單晶率，據此，以下範例並非自我設限之型式。 範例1 用於一具有預設熱區設計之拉單晶機 之最佳程序 一第一 200 mm單晶矽塊係在以下條件下生長，即拉單晶 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 494146 A7 ---~__B7_____ 五、發明說明（22 ) 率在晶體長度上自大約0.75 mm/min呈斜線至0.35 mm/min， 圖14揭示拉單晶率為晶體長度之函數，請考量在拉單晶機 中一生長200 mm錠塊之預先建立軸向溫度輪廓及瞬間軸向 溫度梯度G〇中之預先建立徑向變化，即在熔態/固態介面處 之軸向溫度梯度，諸拉單晶率經選定以確使錠塊一端自其 中心至邊緣處呈晶格空位為主之材料，而在錠塊另端則自 其中心至邊緣處呈行間充為主之材料。生成之錠塊做縱向 裁切，且經分析以判斷凝結行間充缺陷開始生成之處。 圖15係在一系列氧沉澱熱處理以發現缺陷分佈圖形後， 掃描一錠塊自肩邵起大約635 mm至760 mm—段之軸向切片 少數載體壽命所產生之影像；在大約68〇 mm之一晶體位置 處’可看見一帶狀凝結行間充缺陷28，此位置相當於 v *(680 mm)=0.33 mm/min之臨界拉單晶率。在此點處，軸 向對稱區6之寬度（此區係行間充為主材料區，但是無凝結 之行間充缺陷）在其最大值，而晶格空位為主區8之寬度 Rv* (6 80)係大約35 mm，且軸向對稱區之寬度r/(6 80)係大 約 65 mm 〇 一列四枚之單晶矽塊隨後以穩定之拉單晶率生長，其係 略大於及略小於取得第一 2〇〇 mm錠塊軸向對稱區最大寬度 時之拉單晶率。圖16揭示拉單晶率為標示1_4之各枚晶體之 晶體長度函數，此四枚晶體隨後分析以判斷凝結式行間充 缺陷最先出現或消失之軸向位置（及相對應之拉單晶率）， 此四枚實驗判斷而得之點（標頭*記號）示於圖16，在諸點之 間插值及自諸點外插即產生一曲線，標示為圖丨6中之 -25- 本紙張尺度適用中關豕標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁} --------^---.------.· 經濟部智慧財產局員工消費合作社印製
五、發明說明（23 ) I(ζ) ’此曲線代表一第一近似值，即做為拉單晶機中長度 函數< 200 體之拉單晶率，此時之軸向對稱區在其最 大寬度。 、 八不同拉單晶率之其他晶體之生長以及這些晶體之進一步 分析可進一步推敲出v*(z)之實驗定義。 範例2 G0 (r)徑向變化之減低 、圖P、18說明品質之改良’係藉由熔態/固態介面軸向溫 度梯度中之徑向變化Gg⑴減少而達成，晶格空位與行間充 之初期濃度（大約距離熔態/固態介面夏cm處）係依二個不同 例予而有不同之G〇⑴:⑴G〇⑴=2.65+5 χ 1〇·4γ2/(κ/_)及⑵ G。⑴=2.65 + 5 X 10-5r2/(K/mm)，每一例子之拉單晶率可經調 整以令富含晶格空位之碎與富含行間充之梦之間邊界為3 ⑽半徑。用於例子1、2之拉單晶率分別為0.4、035 mm/min。圖18中可清楚看出晶體富含行間充段内之行間充 初期濃度係隨著初期軸向溫度梯度中之徑向變化減少而呈 戲劇性地減少，此即導致材料品質改善，因為其較易於避 免行間充缺陷群因行間充之超飽和而生成。 範例3 增加行間充之擴散時間 圖19、2G說明品質之改良’其可藉由增加行間充擴散時 間而達成’行間充之濃度依二個不同例子而有不同之晶體 中轴向溫度輪廓dT/dz’溶態/固態介面處之轴向溫度梯度對 二個例子皆㈣’因此’行間充之初期濃度（大約距離溶態/ -26- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公f I K— mmKmm n 1· ϋ * n βϋ »i I ^1· »1·· »^1^0、» II It ϋ ϋ ϋ - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（24 ) 固態介面i cm處）對二例子皆相同。在此範例中，拉單晶率 可調整以使整個晶體富含行間充，二例之拉單晶率同樣為 〇.32mm/min’例2中之行間充向外擴散時間較長則會造成 仃間充濃度纟整體了_，此導致材料品質之改#，因為其 較易於避免行間充缺陷群因行間充之超飽和而生成。 範例4 一枚700 mm長且150 mm直徑之晶體係以一變動之拉單晶 率生長，拉單晶率呈近乎直線狀自肩部以12mm/min變化 成距離肩部430 mm處之〇.4 mm/min，然後再以呈近乎直線 狀回到距離肩部700 mm處之0.65 mm/min，在此條件下之該 特定拉單晶機中，整個半徑即在晶體長度上依富含行間充 條件生長於距離晶體肩部大約320至525 mm處。在大約525 mm之一軸向位置處且大約0.47 mm/min之拉單晶率，晶體於 跨越整個直徑上並無凝結之内在點缺陷群，易言之，有某 一小段之晶體中，軸向對稱區之寬度係等於錠塊之半徑， 即大致無凝結缺陷區域。 由上以觀，可看出本發明之多項目的皆可達成。 經 濟 部 智 慧 財 產 局 (請先閱讀背面之注音？事項再填寫本頁) 由於多種變化仍可在上述組合物與製程中達成且未脫離 本發明之範疇，因此前文中之所有事項應視為用於說明， 而非具有設限之意味。 消 費 合 作 社 印 製 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 494146 A BCD 第88118775號專利申請案 中文申請專利範圍修正本（91年2月) 申請專利旄圍 I年月 191. 2.- 1· 一種生長一單晶碎塊之方法，其中碎塊包含一中心軸 線、一晶種錐、一端錐、及一位於晶種錐與端錐之間之 固定直徑段，固定直徑段具有一環側緣及一自中心軸線 延伸土環側緣之半徑，參塊係自炫態碎生長且依 Czochralski方法而自固化溫度冷却使梦塊之最小直徑至 少為150 mm，該方法包含 在晶體固定直徑段生長期間，控制一生長速度v及一 瞬間軸向溫度梯度GQ，使得v/Gq的比率介於v/Gq臨界值 的0 · 5倍至2 · 5倍，以造成一軸向對稱段生成，其中當 碎塊自固化溫度冷却時，大致上無凝結内在點缺陷，其 中軸向對稱區係自矽塊係自環側緣徑向向内延伸，具有 一寬度’係自環側緣呈徑向朝向矽塊中心軸線測量而 得，其至少為矽塊半徑長度之3〇%，及具有一長度，係 沿中心軸線測量而得，其至少為矽塊固定直徑段長度之 20%。 2·如申請專利範圍第1項之方法，其中矽塊之最小直徑至 少為200 mm。 3·如申請專利範圍第1項之方法，其中軸向對稱區之長度 至少為矽塊固定直徑段長度之40〇/〇。 4·如申請專利範圍第3項之方法，其中軸向對稱區之長度 至少為矽塊固定直徑段長度之60〇/〇。 5.如申請專利範圍第1項之方法，其中軸向對稱區具有一 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂 f 494146 A BCD 六、申請專利範圍 寬度，係至少為固定直徑段半徑長度之60%。 6·如申請專利範圍第5項之方法，其中軸向對稱區具有一 寬度，係至少為固定直徑段半徑長度之80%。 7.如申請專利範圍第1項之方法，其中v /G0比率之範圍在 0.6至1·5倍之v/G〇臨界值内。 8·如申請專利範圍第丨項之方法，另包含有控制一冷卻率 在1400°C至800°C之溫度範圍内。 9·如申請專利範圍第8項之方法，其中生長速度v及瞬間軸 向溫度梯度Gg係經控制，使v/gq比率之範圍在0.75至1 倍之v/G0臨界值内。 10·如申請專利範圍第8項之方法，其中控制冷却率使其比 率範圍為 0.2 °C/ min 至 1.5 °C/ min。 11.如申請專利範圍第8項之方法，其中冷却率係控制在 〇.2C/min至l°C/min速率範圍内。 12·如申請專利範圍第8項之方法，其中單晶生長期間所形 成之氧沉澱核心係藉由將單晶矽退火而溶解。 13·如申請專利範圍第i項之方法，其中\的控制包含有控 制熔態/固態介面間之熱傳導。 14·如申請專利範圍第！ 3項之方法，其中熔態/固態介面 間之熱傳導係由變更熔態介面與位於熔態介面上方之一 裝置間之距離加以控制。 15.如申請專利範圍第1 4項之方法，其中該裝置係由含有 -2 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 494146 A B c D 々、申請專利範圍 一反射器、一放熱罩、一加熱罩、一絕熱環、一洗滌 管、或一光管之群組中選擇而來。 16·如申請專利範圍第14項之方法’其中熱傳導係由變更 熔態介面之位置相對於該裝置之位置加以控制。 17·如申請專利範圍第1 4項之方法’其中熱傳導係由變更 該裝置之位置相對於熔態介面之位置加以控制。 18·如申請專利範圍第1 3項之方法，其中熔態/固錢介面 間之熱傳導係由調整矽熔態旁一加熱器之電源供應加以 控制。 -3 - 本紙張尺度適用中國國家樣準(CNS) A4規格(210X 297公釐)
TW088118775A 1997-04-09 1998-04-09 Process for growing a single crystal silicon ingot TW494146B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US4184597P 1997-04-09 1997-04-09

Publications (1)

Publication Number Publication Date
TW494146B true TW494146B (en) 2002-07-11

Family

ID=21918645

Family Applications (3)

Application Number Title Priority Date Filing Date
TW087105357A TWI257962B (en) 1997-04-09 1998-04-09 Single crystal silicon wafer and single crystal silicon ingot
TW087105359A TW577939B (en) 1997-04-09 1998-04-09 A process for growing a single crystal silicon ingot
TW088118775A TW494146B (en) 1997-04-09 1998-04-09 Process for growing a single crystal silicon ingot

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW087105357A TWI257962B (en) 1997-04-09 1998-04-09 Single crystal silicon wafer and single crystal silicon ingot
TW087105359A TW577939B (en) 1997-04-09 1998-04-09 A process for growing a single crystal silicon ingot

Country Status (10)

Country Link
US (11) US5919302A (zh)
EP (7) EP1209259B1 (zh)
JP (9) JP3449730B2 (zh)
KR (6) KR20010006227A (zh)
CN (7) CN1280455C (zh)
DE (7) DE69807676T2 (zh)
MY (6) MY120036A (zh)
SG (3) SG105509A1 (zh)
TW (3) TWI257962B (zh)
WO (3) WO1998045509A1 (zh)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
CN1280455C (zh) 1997-04-09 2006-10-18 Memc电子材料有限公司 低缺陷浓度的硅
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
EP1035234A4 (en) * 1997-08-26 2003-05-28 Sumitomo Mitsubishi Silicon HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP2003517412A (ja) 1998-06-26 2003-05-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 任意に大きい直径を有する無欠陥シリコン結晶の成長方法
EP1114454A2 (en) 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
EP1110240B1 (en) 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
CN1181522C (zh) 1998-09-02 2004-12-22 Memc电子材料有限公司 具有改进的内部收气的热退火单晶硅片及其热处理工艺
DE69908965T2 (de) 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
TW505710B (en) 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6573159B1 (en) * 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
JP3601340B2 (ja) * 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
US6458202B1 (en) 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
US6391662B1 (en) * 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
JP2003510235A (ja) * 1999-09-23 2003-03-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 冷却速度を制御することにより単結晶シリコンを成長させるチョクラルスキー法
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP2001118801A (ja) * 1999-10-18 2001-04-27 Mitsubishi Materials Silicon Corp エピタキシャルウェーハ用基板およびこれを用いた半導体装置
US6893499B2 (en) * 2000-06-30 2005-05-17 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for manufacturing the same
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
EP1669478B1 (en) * 2000-09-19 2010-03-17 MEMC Electronic Materials, Inc. Nitrogen-doped silicon substantially free of oxidation induced stacking faults
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
DE10066107B4 (de) * 2000-09-25 2008-11-27 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
KR20020024368A (ko) * 2000-09-25 2002-03-30 가와이 겐이찌 실리콘 웨이퍼
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
DE60111071T2 (de) * 2000-11-03 2005-10-20 Memc Electronic Materials, Inc. Verfahren zur herstellung von silicium mit niedriger defektdichte
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
US20040055527A1 (en) * 2000-11-30 2004-03-25 Makoto Kojima Process for controlling thermal history of vacancy-dominated, single crystal silicon
EP1346086A2 (en) * 2000-11-30 2003-09-24 MEMC Electronic Materials, Inc. Process for controlling thermal history of vacancy-dominated, single crystal silicon
US7008874B2 (en) * 2000-12-19 2006-03-07 Memc Electronics Materials, Inc. Process for reclaiming semiconductor wafers and reclaimed wafers
JP3624827B2 (ja) 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
US6846539B2 (en) * 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6649883B2 (en) * 2001-04-12 2003-11-18 Memc Electronic Materials, Inc. Method of calibrating a semiconductor wafer drying apparatus
JP2004533125A (ja) * 2001-06-22 2004-10-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
EP1710830A3 (en) * 2001-06-22 2007-11-28 MEMC Electronic Materials, Inc. Silicon on insulator structure having intrinsic gettering
WO2003016598A1 (en) * 2001-08-15 2003-02-27 Memc Electronic Materials, Inc. Controlled crown growth process for czochralski single crystal silicon
WO2003021011A1 (en) * 2001-08-29 2003-03-13 Memc Electronic Materials, Inc. Process for eliminating neck dislocations during czochralski crystal growth
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6866713B2 (en) * 2001-10-26 2005-03-15 Memc Electronic Materials, Inc. Seed crystals for pulling single crystal silicon
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
TWI231357B (en) * 2002-10-18 2005-04-21 Sumitomo Mitsubishi Silicon Method for measuring defect-distribution in silicon monocrystal ingot
US8147613B2 (en) * 2002-11-12 2012-04-03 Memc Electronic Materials, Inc. Crystal puller and method for growing a monocrystalline ingot
KR100764394B1 (ko) * 2002-11-12 2007-10-05 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 도가니 회전을 이용하여 온도 구배를 제어하는 단결정 실리콘의 제조 방법
JP4382438B2 (ja) * 2002-11-14 2009-12-16 株式会社東芝 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP4151474B2 (ja) * 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
US7559326B2 (en) 2003-06-18 2009-07-14 Resmed Limited Vent and/or diverter assembly for use in breathing apparatus
JP2005015313A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
US7074271B2 (en) * 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
KR100788018B1 (ko) 2004-11-29 2007-12-21 주식회사 실트론 실리콘 단결정 잉곳 및 그로부터 제조된 실리콘 웨이퍼
KR100709798B1 (ko) * 2004-10-19 2007-04-23 주식회사 실트론 고품질 단결정 성장 방법
JP5117671B2 (ja) * 2004-10-19 2013-01-16 シルトロン インク 高品質単結晶及びその成長方法
GB0424505D0 (en) * 2004-11-05 2004-12-08 Gr Advanced Materials Ltd Emulsion ink
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
KR100714215B1 (ko) 2004-11-23 2007-05-02 주식회사 실트론 고품질 실리콘 단결정 잉곳 및 그로부터 제조된 고 품질 실리콘 웨이퍼
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
KR100840751B1 (ko) * 2005-07-26 2008-06-24 주식회사 실트론 고품질 실리콘 단결정 잉곳 제조 방법, 성장 장치 및그로부터 제조된 잉곳 , 웨이퍼
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
KR100831044B1 (ko) * 2005-09-21 2008-05-21 주식회사 실트론 고품질 실리콘 단결정 잉곳의 성장장치, 그 장치를 이용한성장방법
US7633307B2 (en) * 2005-12-16 2009-12-15 Freescale Semiconductor, Inc. Method for determining temperature profile in semiconductor manufacturing test
US7427325B2 (en) 2005-12-30 2008-09-23 Siltron, Inc. Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
MY157902A (en) * 2006-05-19 2016-08-15 Memc Electronic Materials Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
JP2009292663A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶の育成方法
JP2009292662A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶育成における肩形成方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
IL204034A (en) * 2009-02-24 2015-05-31 Schott Ag Photovoltaic device with central optics
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
CN101824649A (zh) * 2010-04-30 2010-09-08 中山大学 自动化光电晶体炉的生长前阶段控制方法
JP2012166979A (ja) * 2011-02-14 2012-09-06 Sumco Corp 多結晶シリコンの電磁鋳造方法および電磁鋳造装置
JP5733245B2 (ja) * 2012-03-16 2015-06-10 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN102978688B (zh) * 2012-11-16 2015-07-08 晶科能源有限公司 一种直拉单晶法的冷却工艺
FR3005967B1 (fr) * 2013-05-27 2017-06-02 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium dote de joints de grains symetriques
FR3005966B1 (fr) * 2013-05-27 2016-12-30 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium par reprise sur germes en four de solidification dirigee
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150243494A1 (en) * 2014-02-25 2015-08-27 Texas Instruments Incorporated Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon
WO2016019051A1 (en) 2014-07-31 2016-02-04 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102015226399A1 (de) 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
CN109346433B (zh) 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
JP2022526817A (ja) 2019-04-11 2022-05-26 グローバルウェーハズ カンパニー リミテッド 本体長さ後半の歪みが低減されたインゴットの製造方法
WO2020214531A1 (en) 2019-04-18 2020-10-22 Globalwafers Co., Ltd. Methods for growing a single crystal silicon ingot using continuous czochralski method
KR20240037364A (ko) 2019-09-13 2024-03-21 글로벌웨이퍼스 씨오., 엘티디. 연속 쵸크랄스키 방법을 사용하여 질소 도핑된 단결정 실리콘 잉곳을 성장시키기 위한 방법들 및 이 방법에 의해 성장되는 단결정 실리콘 잉곳
EP3929334A1 (de) 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
EP3940124B1 (de) 2020-07-14 2024-01-03 Siltronic AG Kristallstück aus monokristallinem silizium
US20220381761A1 (en) * 2020-07-21 2022-12-01 Wacker Chemie Ag Method for determining trace metals in silicon
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
CN113138195A (zh) * 2021-04-16 2021-07-20 上海新昇半导体科技有限公司 晶体缺陷的监控方法及晶棒生长方法
CN113703411B (zh) * 2021-08-31 2022-08-30 亚洲硅业(青海)股份有限公司 多晶硅生长过程监测***、方法及多晶硅生产***
WO2023125206A1 (zh) * 2021-12-27 2023-07-06 中环领先半导体材料有限公司 单晶体的制备方法及硅晶体
CN115233296A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种加热器、拉晶炉和消除大直径单晶硅自我间隙缺陷的方法
EP4321656A1 (de) 2022-08-09 2024-02-14 Siltronic AG Verfahren zum herstellen eines monokristallinen kristalls aus silizium

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US548735A (en) * 1895-10-29 Pile carpet
US622164A (en) * 1899-03-28 Carl august pfenning
GB1456050A (en) * 1974-05-13 1976-11-17 British Aluminium Co Ltd Production of metallic articles
US3997368A (en) 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
US4350560A (en) * 1981-08-07 1982-09-21 Ferrofluidics Corporation Apparatus for and method of handling crystals from crystal-growing furnaces
US4473795A (en) * 1983-02-23 1984-09-25 International Business Machines Corporation System for resist defect measurement
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
JPS62105998A (ja) 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
CN86104069A (zh) * 1986-06-09 1987-02-11 电子工业部第四十四研究所 硅的多重吸杂技术及多重吸杂硅片
JPS63215041A (ja) 1987-03-04 1988-09-07 Toshiba Corp 結晶欠陥評価用エツチング液
US4981549A (en) * 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
US5264189A (en) * 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
JPH02137524A (ja) 1988-11-18 1990-05-25 Matsushita Electric Ind Co Ltd 電子チューナ
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Ｓｉ単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH0729878B2 (ja) 1990-06-07 1995-04-05 三菱マテリアル株式会社 シリコンウエーハ
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JPH08760B2 (ja) 1991-03-14 1996-01-10 信越半導体株式会社 シリコンウェーハの品質検査方法
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP3016897B2 (ja) * 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
WO1994016124A1 (fr) * 1993-01-06 1994-07-21 Nippon Steel Corporation Procede et appareil pour prevoir la qualite du cristal d'un semi-conducteur monocristallin
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
JPH07158458A (ja) 1993-12-10 1995-06-20 Mitsubishi Motors Corp 多気筒内燃エンジンの吸気制御装置
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
DE4414947C2 (de) * 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5474020A (en) 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
KR960005669A (ko) 1994-07-21 1996-02-23 이헌조 흑백브라운관의 형광막 형성방법 및 장치
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5966282A (en) * 1994-12-20 1999-10-12 A. C. Data Systems, Inc. Power surge protection assembly
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) * 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JP4020987B2 (ja) 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
US5958133A (en) * 1996-01-29 1999-09-28 General Signal Corporation Material handling system for growing high-purity crystals
JP3417515B2 (ja) 1996-03-22 2003-06-16 信越半導体株式会社 シリコン単結晶基板の結晶欠陥評価方法
DE19613282A1 (de) 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
SG64470A1 (en) * 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
CN1280455C (zh) * 1997-04-09 2006-10-18 Memc电子材料有限公司 低缺陷浓度的硅
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
US5922127A (en) 1997-09-30 1999-07-13 Memc Electronic Materials, Inc. Heat shield for crystal puller
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6093913A (en) 1998-06-05 2000-07-25 Memc Electronic Materials, Inc Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections
EP1114454A2 (en) 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
DE69908965T2 (de) * 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
US6284039B1 (en) * 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults

Also Published As

Publication number Publication date
JP2004155655A (ja) 2004-06-03
JP2006056779A (ja) 2006-03-02
EP1118697A3 (en) 2001-09-05
KR20010006229A (ko) 2001-01-26
JP2001518874A (ja) 2001-10-16
US6254672B1 (en) 2001-07-03
US6605150B2 (en) 2003-08-12
KR100508048B1 (ko) 2005-08-17
MY127584A (en) 2006-12-29
TW577939B (en) 2004-03-01
WO1998045510A1 (en) 1998-10-15
CN1280454C (zh) 2006-10-18
MY132874A (en) 2007-10-31
DE69801903T2 (de) 2002-03-28
WO1998045509A1 (en) 1998-10-15
DE69807676T2 (de) 2003-04-24
EP0972094B1 (en) 2001-10-04
EP0973964B1 (en) 2002-09-04
SG105510A1 (en) 2004-08-27
TWI257962B (en) 2006-07-11
CN101070621A (zh) 2007-11-14
CN1253610C (zh) 2006-04-26
US6409826B2 (en) 2002-06-25
MY127383A (en) 2006-11-30
EP1118697B1 (en) 2003-04-02
US5919302A (en) 1999-07-06
EP0973964A1 (en) 2000-01-26
MY120036A (en) 2005-08-30
JP2003192493A (ja) 2003-07-09
CN1936112A (zh) 2007-03-28
SG165151A1 (en) 2010-10-28
DE69807676D1 (de) 2002-10-10
JP2006062960A (ja) 2006-03-09
JP3782387B2 (ja) 2006-06-07
JP3449730B2 (ja) 2003-09-22
JP3449731B2 (ja) 2003-09-22
EP0972094A1 (en) 2000-01-19
US6638357B2 (en) 2003-10-28
JP4291559B2 (ja) 2009-07-08
EP1209258A2 (en) 2002-05-29
KR20010006182A (ko) 2001-01-26
US20050205000A1 (en) 2005-09-22
EP1273684A3 (en) 2003-11-26
US20020139294A1 (en) 2002-10-03
CN100595351C (zh) 2010-03-24
US20010025597A1 (en) 2001-10-04
US20020007779A1 (en) 2002-01-24
CN100547122C (zh) 2009-10-07
JP2003192492A (ja) 2003-07-09
CN1854353A (zh) 2006-11-01
DE69806137T2 (de) 2002-11-21
US20020170485A1 (en) 2002-11-21
EP1273684B1 (en) 2005-09-14
EP1209259A3 (en) 2003-08-20
US6287380B1 (en) 2001-09-11
DE69806137D1 (de) 2002-07-25
SG105509A1 (en) 2004-08-27
US20010020437A1 (en) 2001-09-13
JP4274973B2 (ja) 2009-06-10
EP1209259B1 (en) 2009-03-25
DE69831618D1 (de) 2005-10-20
CN1257556A (zh) 2000-06-21
US6409827B2 (en) 2002-06-25
EP1273684A2 (en) 2003-01-08
JP2000513696A (ja) 2000-10-17
JP4313356B2 (ja) 2009-08-12
CN1936112B (zh) 2011-05-11
MY120441A (en) 2005-10-31
US20040070012A1 (en) 2004-04-15
EP1118697A2 (en) 2001-07-25
MY127594A (en) 2006-12-29
CN1936113A (zh) 2007-03-28
JP4477569B2 (ja) 2010-06-09
KR20060002028A (ko) 2006-01-06
CN101070621B (zh) 2012-09-05
DE69824647D1 (de) 2004-07-22
DE69824647T2 (de) 2005-06-09
WO1998045508A1 (en) 1998-10-15
DE69813041T2 (de) 2004-01-15
EP1209259A2 (en) 2002-05-29
JP3544676B2 (ja) 2004-07-21
EP0973963B1 (en) 2002-06-19
JP2003192490A (ja) 2003-07-09
CN1255169A (zh) 2000-05-31
CN1280455C (zh) 2006-10-18
DE69831618T2 (de) 2006-06-29
KR20010006227A (ko) 2001-01-26
JP4299523B2 (ja) 2009-07-22
DE69840690D1 (de) 2009-05-07
JP2001500468A (ja) 2001-01-16
CN1261928A (zh) 2000-08-02
EP1209258A3 (en) 2002-08-28
DE69801903D1 (de) 2001-11-08
US20040089224A1 (en) 2004-05-13
US6632278B2 (en) 2003-10-14
KR20040065306A (ko) 2004-07-21
KR20050049561A (ko) 2005-05-25
EP0973963A1 (en) 2000-01-26
DE69813041D1 (de) 2003-05-08
EP1209258B1 (en) 2004-06-16

Similar Documents

Publication Publication Date Title
TW494146B (en) Process for growing a single crystal silicon ingot
TW550681B (en) Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
TW448248B (en) Set of epitaxial silicon wafers assembled in a wafer casette, boat or other wafer carrier
JP2003197625A (ja) 低欠陥密度の理想的酸素析出シリコン
TW200829733A (en) Method for producing semiconductor wafers of silicon
JP2010265172A (ja) 高成長速度を用いた低欠陥密度シリコンの製造方法
KR20010079992A (ko) 열적으로 어닐링된 저결함 밀도 단결정 실리콘
Von Ammon et al. Bulk properties of very large diameter silicon single crystals
JP2001139396A (ja) シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
TW200902774A (en) Method for manufacturing silicon single crystal
TW571006B (en) Process for suppressing the nucleation and/or growth of interstitial type defects by controlling the cooling rate through nucleation
JP3533812B2 (ja) チョクラルスキー法による結晶製造装置、結晶製造方法、およびこの方法から製造される結晶
EP1090169A1 (en) Crystal puller for growing low defect density, self-interstitial dominated silicon
JP4102988B2 (ja) シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
TW536562B (en) Low defect density, vacancy dominated silicon
JP2001118801A (ja) エピタキシャルウェーハ用基板およびこれを用いた半導体装置
Hahn¹ et al. HEATPULSE ANNEALING OF THERMAL DONORS IN CZOCHRALSKI SILICON
JPS5964600A (ja) ウエ−ハおよびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees