KR100730806B1 - Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 - Google Patents

Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 Download PDF

Info

Publication number
KR100730806B1
KR100730806B1 KR1020017007168A KR20017007168A KR100730806B1 KR 100730806 B1 KR100730806 B1 KR 100730806B1 KR 1020017007168 A KR1020017007168 A KR 1020017007168A KR 20017007168 A KR20017007168 A KR 20017007168A KR 100730806 B1 KR100730806 B1 KR 100730806B1
Authority
KR
South Korea
Prior art keywords
wafer
soi
heat treatment
layer
peeling
Prior art date
Application number
KR1020017007168A
Other languages
English (en)
Other versions
KR20010101154A (ko
Inventor
아가히로지
타테나오토
쿠와바라수수무
미타니키요시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010101154A publication Critical patent/KR20010101154A/ko
Application granted granted Critical
Publication of KR100730806B1 publication Critical patent/KR100730806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

적어도 베이스웨이퍼와 가스이온주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 ＳＯＩ층을 갖는 웨이퍼를 박리하는 공정을 포함하는 수소이온 박리법에 의해 ＳＯＩ웨이퍼를 제조하는 방법에 있어서,
상기 박리공정후 수소 또는 아르곤을 함유하는 분위기하에서 상기 ＳＯＩ층을 갖는 웨이퍼에 급속가열·급속냉각(RTA)장치와 배치식 로에 의한 2단계의 열처리를 실시하는 것을 특징으로 하는 ＳＯＩ웨이퍼의 제조방법. 바람직하게는 RTA장치에 의한 열처리를 먼저 행한다. 수소이온박리법에 의해 박리된 ＳＯＩ층 표면의 단주기로부터 장주기 및 표면조도가 개선됨과 함께, ＳＯＩ층 중의 COP에 기인하는 피트의 발생이 없는 ＳＯＩ웨이퍼가 높은 쓰루풋에서 효율적으로 제조된다.

Description

ＳＯＩ웨이퍼의 제조방법 및 ＳＯＩ웨이퍼{METHOD FOR MANUFACTURING SOI WAFER, AND SOI WAFER}
본 발명은, ＳＯＩ(Silicon On Insulator)웨이퍼의 제조방법에 관한 것이고, 구체적으로는 이온주입한 웨이퍼를 기판으로 되는 다른 웨이퍼와 접합한 다음 박리하여 ＳＯＩ웨이퍼를 제조하는 이른바 수소이온박리법(스마트 컷법(등록상표)이라 불림)에 있어서, 박리후 열처리에 의해 표면조도를 개선시키는 ＳＯＩ웨이퍼의 제조방법, 및 그것에 의해 제조되는 ＳＯＩ웨이퍼에 관한 것이다. 또한, 박리후 열처리가 행해지는 ＳＯＩ웨이퍼를 제조할 때 접합불량을 저감하고 수율좋게 ＳＯＩ웨이퍼를 제공하는 것이 가능한 ＳＯＩ웨이퍼의 제조방법에 관한 것이다.
최근, ＳＯＩ웨이퍼의 제조방법으로서, 수소이온 등을 주입한 웨이퍼를 접합후 박리하여 ＳＯＩ웨이퍼를 제조하는 방법(수소이온박리법: 스마트 컷법(등록상표)이라 불리는 기술)이 새롭게 주목되기 시작했다. 이 방법은, 2매의 실리콘 웨이퍼 중 적어도 한 쪽에 산화막을 형성함과 함께, 한 쪽 실리콘 웨이퍼의 상면으로부터 수소이온 또는 희가스 이온 중 적어도 하나를 주입하여 그 웨이퍼 내부에 미소기포층(봉입층)을 형성시킨 후, 상기 이온을 주입한 쪽 면을 산화막을 사이에 두어 다른 쪽 실리콘 웨이퍼와 접합시키고, 그 후 열처리(박리열처리)를 가하는 것으로 미소기포층을 벽개면으로서 하나의 웨이퍼를 박막상으로 박리하고, 나아가 열처리(결합열처리)를 가하여 실리콘 웨이퍼상에 ＳＯＩ층이 강하게 결합된 ＳＯＩ웨이퍼로 하는 기술이다(특개평5-211128호 참조).
수소이온박리법에 의해 ＳＯＩ웨이퍼를 제조하는 경우, 미소기포층을 벽개면으로서 박리한 그 상태의 ＳＯＩ층 표면은, 통상의 디바이스제작에 이용되는 경면연마 웨이퍼에 비해 표면조도가 거칠기 때문에, 그상태 그대로는 디바이스 제작에 이용하는 것이 불가능하다. 따라서, 상기 표면조도를 개선하기 위해, 터치 폴리싱이라 불리는 연마량이 적은 연마가 통상 행해진다.
그러나, ＳＯＩ층은 매우 얇고, 그 편면을 연마하면 면내의 연마량에 차이가 생기기 때문에 ＳＯＩ층의 두께 편차가 커지는 문제가 있었다.
이에, 박리후 ＳＯＩ층 표면을 연마하지 않고 열처리하는 것으로 그 표면조도를 개선하는 것이 제안되고 있다.
특개평10-242154호 공보에 의하면, 지지기판과 단결정 실리콘 박막의 결합을 강하게 하는 제 2차 열처리(결합열처리)후 수소분위기중 1000~1300℃의 온도에서 10분~5시간의 제 3차 열처리를 행하여 실리콘박막의 평균 표면조도를 개선하는 방법이 개시되어 있다.
또한, 특개평10-275905호 공보에 의하면, 수소이온박리법에 의해 얻어진 박리된 표면을 갖는 ＳＯＩ구조의 웨이퍼를 수소분위기중에서 아닐(수소아닐)하고, 상기 박리된 표면을 평탄하게 하는 ＳＯＩ웨이퍼의 제조방법이 개시되어 있다.
이와 같이, 이들 공보에 기재되어 있는 기술은, 어느 것이든 수소분위기중에 서 열처리를 행하고, 박리된 웨이퍼의 표면조도를 개선시키는 것이다.
전기 특개평10-242154호 공보에서는, 평균 표면조도를 개선하는 제 3차 열처리(수소아닐)의 온도와 시간을 규정하고 있지만, 예를 들면 ＳＯＩ층(단결정 실리콘 박막)이 쵸크랄스키법(CZ법)에 의해 제조된 웨이퍼로부터 구성된 것이고, 또한, 그 두께가 0.5㎛이하 정도로 얇은 경우, 수소아닐을 행할 때 수소가스가 보이드상의 Grown-in결함인 COP(Crystal Originated Particle)를 통해 매입산화막을 에칭해버리는 문제가 발생한다.
또한, 아르곤분위기에서 열처리하는 경우도 수소와 같이 표면조도를 개선하는 것이 알려져 있지만, COP를 통해 에칭한다는 문제점은 회피할 수 없다. 즉, CZ웨이퍼에는 결정성장시 도입된 COP라 불리는 결정결함이 존재하는 것이 알려져 있고, 이와 같은 CZ웨이퍼를 디바이스 활성층으로 되는 본드웨이퍼로 이용하면 ＳＯＩ층에도 COP가 존재하고, 최근 요구되는 극박 ＳＯＩ층에서는 COP가 ＳＯＩ층을 관통하여 핀홀을 형성하고, 전기특성을 현저히 악화시키는 것이 알려져 왔다.
한편, 특개평10-275905호 공보는, 열처리(아닐)의 구체적인 방법으로서 수소분위기중 배치식 로에서 수십초에서 수십분의 수소아닐을 행하는 방법 외에, 웨이퍼를 1매씩 처리하는 매엽식의 단시간 아닐(래피드 써멀 아닐, RTA) 또는 플라즈마 아닐 중 어느 하나로 행하는 것이 가능한 것을 개시하고 있다.
상기 각 열처리(아닐) 중 급속가열·급속냉각장치를 이용한 래피드 써멀 아닐(RTA)은 극히 단시간의 열처리로 완료되기 때문에, 상기와 같은 매입산화막을 에 칭해 버리는 것과 같은 일도 없고, 또한 ＳＯＩ층 중의 COP를 모두 제거하는 것도 가능하고 표면조도를 효율적으로 개선할 수 있다고 생각되고 있다.
그러나, 본 발명자들이 상기 RTA에 의한 ＳＯＩ웨이퍼 표면조도의 개선에 대해 상세히 검토한 결과, 표면조도가 통상의 디바이스 제작용 경면연마 웨이퍼와 같이 개선되는 것은 표면조도의 단주기성분만이고, 장주기성분에 대해서는 여전히 경면연마 웨이퍼에 비해 매우 열화하다는 것을 알았다.
더욱이 열처리시간과 표면조도의 관계에 대해 검토한 결과, RTA장치에서 표면조도의 장주기성분을 개선하는데는 고온 장시간의 열처리(예를 들면 1225℃에서 3시간 이상)가 필요한 것은 알았다.
그러나, RTA장치에서 행하는 열처리는 매엽식이기 때문에 장시간 처리를 행하면 쓰루풋(throughput)이 낮고 효율이 나쁠 뿐 아니라, 제조비용도 상승하고 실용적이지 않다.
한편, 장시간의 처리가 가능한 배치식 로에서는 한번에 대량의 웨이퍼를 열처리할 수 있지만, 승온속도가 느리기 때문에 전술한 바와 같이 수소아닐처리시 ＳＯＩ층중 COP를 통해 매입산화막이 에칭되고 피트가 생기는 문제가 있다.
본 발명은 이상과 같은 문제를 해결하기 위해 행해진 것으로, 수소이온박리법에 의해 박리된 ＳＯＩ층 표면의 단주기로부터 장주기에 이르는 표면조도를 연마하는 일 없이 개선하고 막두께 균일성을 확보함과 함께, ＳＯＩ층 중의 COP에 기인하는 피트의 발생이 없는 ＳＯＩ웨이퍼를 높은 쓰루풋으로 효율적으로 제조하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 발명에 의하면, 적어도 베이스웨이퍼와 가스이온주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 ＳＯＩ층을 갖는 웨이퍼를 박리하는 공정을 포함하는 수소이온박리법에 의해 ＳＯＩ웨이퍼를 제조하는 방법에 있어서, 상기 박리공정후 수소 또는 아르곤을 함유하는 분위기하에서, 상기 ＳＯＩ층을 갖는 웨이퍼에 급속가열·급속냉각장치와 배치식 로에 의한 2단계의 열처리를 실시하는 것을 특징으로 하는 ＳＯＩ웨이퍼의 제조방법이 제공된다.
이와 같이 ＳＯＩ층을 갖는 웨이퍼를 박리한 후 그 웨이퍼에 급속가열·급속냉각장치와 배치식 로로 나누어 2단계의 열처리를 실시하면, 급속가열·급속냉각장치에 의한 열처리에서는 표면의 결정성이 회복됨과 함께 단주기 표면조도의 개선이 행해지는 한편, 배치식 로에 의한 열처리에서 장주기 표면조도를 개선하는 것이 가능하다.
또한, 배치식 로에서는, 복수매의 웨이퍼를 한번에 열처리할 수 있기 때문에, 급속가열·급속냉각장치에서 매엽식으로 장시간 열처리하는 것에 비해, 높은 쓰루풋으로 제조하는 것이 가능하다.
더욱이, 이 경우, 상기 2단계의 열처리를 급속가열·급속냉각장치에 의한 열처리후 배치식 로에 의한 열처리를 실시하여 행하는 것이 바람직하다.
전술한 바와 같이, 본 발명에서는 급속가열·급속냉각장치와 배치식 로에 의 한 2단계 열처리를 실시하는 것으로 표면조도의 단주기성분과 장주기성분이 함께 개선되지만, 초기 단계에서 급속가열·급속냉각장치에 의한 단시간의 열처리를 행하는 것에 의해 그 표면의 결정성이 회복되고, ＳＯＩ층중의 COP가 대폭 삭감된다. 따라서, 다음 단계에서 배치식 로에 의한 열처리를 행하도록 하면, ＳＯＩ층중의 COP가 거의 소멸하기 때문에 비교적 장시간의 열처리를 행해도 관통한 COP를 통해 일어나는 수소가스 또는 아르곤가스에 의한 매입산화막의 에칭이 억제되고, 피트가 발생하는 일도 없다.
또한, 본 발명에 의하면, 적어도 베이스웨이퍼와 가스이온주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 ＳＯＩ층을 갖는 웨이퍼를 박리하는 공정을 포함하는 수소이온박리법에 의해 ＳＯＩ웨이퍼를 제조하는 방법에 있어서, 상기 본드웨이퍼로서 FZ웨이퍼 또는 에피텍셜 웨이퍼, 또는 적어도 표면의 COP를 저감한 CZ웨이퍼 중 어느 것을 사용하고, 상기 박리공정후 수소 또는 아르곤을 함유하는 분위기하에서 상기 ＳＯＩ층을 갖는 웨이퍼에 배치식 로에서 열처리를 실시하는 것을 특징으로 하는 ＳＯＩ웨이퍼의 제조방법도 제공된다.
이와 같이, FZ웨이퍼 또는 에피텍셜 웨이퍼, 또는 적어도 표면의 COP를 저감한 CZ웨이퍼 중 어느 것을 본드웨이퍼로서 사용하여 ＳＯＩ웨이퍼를 제작하면, 그 ＳＯＩ층 중의 COP를 저감 혹은 거의 모두 없애는 것이 가능하기 때문에 전술한 COP에 기인한 매입산화막의 에칭문제는 발생하지 않고, 배치식 로에서의 고온장시간의 열처리도 가능하게 된다.
또한, 본 발명의 다른 목적은, 상기 ＳＯＩ층 중의 COP를 저감한 ＳＯＩ웨이퍼를 제조할 때, 접합면에 발생하는 보이드나 블리스터 등의 접합불량을 저감하여 수율좋게 ＳＯＩ웨이퍼를 제공하는 것이다.
그 때문에, 본 발명은, 본드웨이퍼에 이용하는 웨이퍼로서, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼를 사용하는 것을 특징으로 한다.
이와 같이, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼인 경우이면 통상의 경면연마가공된 면을 접합면으로서 이용하는 것이 가능하기 때문에, 에피텍셜 웨이퍼를 이용하는 경우에 비해 접합불량을 저감하는 것이 가능하다. 또한, CZ웨이퍼이기 때문에, FZ웨이퍼에서는 제작이 곤란하게 되는 직경 200mm, 300mm, 또는 그 이상의 대직경 웨이퍼에도 대응가능하다. 더욱이, 결정전체(웨이퍼 전체)에 있어서 COP가 저감되기 때문에, 박리후 웨이퍼를 본드웨이퍼로서 재이용할 때 박리면의 연마량을 제한할 필요가 없다.
그리고, 이와 같이 하여 제조된 ＳＯＩ층 중의 COP를 저감한 ＳＯＩ웨이퍼에 대하여 수소 또는 아르곤을 함유하는 분위기하 배치식 로에서 열처리를 실시함으로써, 매입산화막의 피트를 유발시키지 않고 ＳＯＩ층의 표면조도를 저감하는 것이 가능하다.
더욱이 본 발명에 의하면, 상기 방법에 의해 제조된 ＳＯＩ웨이퍼가 제공되며, 상기 웨이퍼는 그 표면조도에 관한 1㎛각 및 10㎛각의 RMS(자승평균 평방근 조도)치가 모두 0.5nm 이하인 것을 특징으로 하고 있다.
이와 같이, 본 발명에 의해 제조되는 ＳＯＩ웨이퍼는, 연마를 하지 않음에도 불구하고, ＳＯＩ층의 표면조도의 단주기성분(예를 들면 1㎛각 정도)과 장주기성분(예를 들면 10㎛각 정도)이 모두 개선되고, 그들의 RMS치가 모두 0.5nm 이하로 매우 작고, 경면연마 웨이퍼와 같은 정도의 표면조도로 되고 있다. 뿐만 아니라, 표면을 연마한 경우와 같이 막두께가 불균일하게 되지 않는다. 따라서, 이와 같은 ＳＯＩ웨이퍼는, 최근 고집적화 디바이스 제작에 적절히 이용하는 것이 가능하다.
이상 설명한 바와 같이, 본 발명에 관계되는 ＳＯＩ웨이퍼의 제조방법에서는, 박리공정후 수소 또는 아르곤을 함유하는 분위기하에서 ＳＯＩ층을 갖는 웨이퍼에 급속가열·급속냉각장치와 배치식 로에 의한 2단계 열처리를 실시하는 것에 의해, 웨이퍼 박리면의 표면조도의 단주기성분과 장주기성분을 모두 크게 개선하는 것이 가능하다. 또, 결정성도 회복하고, 이용하는 본드웨이퍼 중 COP에 기인하는 피트가 생기는 일도 없다.
더욱이, RTA장치에 의한 열처리에서 매우 짧은 시간에 표면조도의 단주기성분을 개선하는 한편, 배치식 로에 의해 대량의 웨이퍼를 한번에 처리하여 그 장주기성분을 개선하기 때문에, 전체적으로 효율좋게 열처리를 행하는 것이 가능하고 우수한 표면성상의 ＳＯＩ웨이퍼를 저비용으로 제조하는 것이 가능하다.
도 1(a)~(h)는, 본 발명의 수소이온박리법에 의한 ＳＯＩ웨이퍼의 제조공정의 일례를 나타내는 플로우도이다.
도 2는, RTA처리온도 및 처리시간과 1미크론 각에서의 P-V치의 관계를 나타낸 그래프이다.
도 3은, RTA처리온도 및 처리시간과 10미크론 각에서의 P-V치의 관계를 나타낸 그래프이다.
도 4는, RTA처리온도 및 처리시간과 1미크론 각에서의 RMS치의 관계를 나타낸 그래프이다.
도 5는, RTA처리온도 및 처리시간과 10미크론 각에서의 RMS치의 관계를 나타낸 그래프이다.
도 6은, 급속가열·급속냉각장치의 일례를 나타낸 개략도이다.
도 7은, 급속가열·급속냉각장치의 다른 일례를 나타낸 개략도이다.
이하, 본 발명의 실시형태를 도면을 참고하면서 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
여기서, 도 1은 본 발명의 수소이온박리법으로 ＳＯＩ웨이퍼를 제조하는 방법의 제조공정의 일례를 나타낸 플로우도이다.
이하, 본 발명을 2매의 실리콘 웨이퍼를 결합하는 경우를 중심으로 설명한다.
먼저, 도 1의 수소이온박리법에 있어서, 공정(a)는 2매의 실리콘 경면웨이퍼 를 준비하는 것으로, 디바이스 사양에 맞는 기판 토대로 되는 베이스 웨이퍼(1)과 ＳＯＩ층으로 되는 본드웨이퍼(2)를 준비한다.
다음으로, 공정(b)에서는, 그 중 적어도 하나의 웨이퍼, 여기서는 본드웨이퍼(2)를 열산화하여 그 표면에 약 0.1~2.0㎛두께의 산화막(3)을 형성한다.
공정(c)에서는, 표면에 산화막을 형성한 본드웨이퍼(2)의 편면에 대하여 수소이온 또는 희가스 이온 중 적어도 하나, 여기서는 수소이온을 주입하고, 이온의 평균진입두께에 있어서 표면에 평행한 미소기포층(봉입층)(4)를 형성시키는 것으로, 이 주입온도는 25~450℃가 바람직하다.
공정(d)에서는, 수소이온 주입한 본드웨이퍼(2)의 수소이온 주입면에 베이스웨이퍼(1)을 산화막을 사이에 두어 서로 겹쳐서 접합시키는 공정으로, 상온의 청정한 분위기하에서 2매의 웨이퍼 표면을 접촉시키는 것에 의해, 접착제 등을 이용하는 일 없이 웨이퍼끼리 접착한다.
다음으로, 공정(e)는, 봉입층(4)를 경계로 하여 박리하는 것에 의해 박리 웨이퍼(5)와 ＳＯＩ층을 갖는 웨이퍼(6)(ＳＯＩ층(7) + 매입산화막(3) + 베이스 웨이퍼(1))으로 분리하는 박리 열처리공정으로, 예를 들면 불활성가스 분위기하 약 500℃ 이상의 온도에서 열처리를 가하면 결정의 재배열과 기포의 응집에 의해 박리 웨이퍼(5)와 ＳＯＩ층을 갖는 웨이퍼(6)(이하, 이것에 열처리를 실시한 경우도 포함하여, 간단히 ＳＯＩ웨이퍼라고 하는 경우가 있음)으로 분리된다.
여기까지의 공정은, 본 발명의 방법도, 종래 수소이온박리법과 동일하다. 그리고, 본 발명에서는, 이 박리열처리공정(e)후, 수소 또는 아르곤을 함유하는 분위 기하에서, ＳＯＩ층(7)을 갖는 웨이퍼(6)에 급속가열·급속냉각장치와 배치식 로에 의한 2단계의 열처리를 실시하는(공정 (g)) 것을 특징으로 한다. 여기서 이 경우, 수소 또는 아르곤을 함유하는 분위기로서, 수소100% 또는 아르곤 100%, 또는 수소와 아르곤의 혼합가스로 하는 것도 가능하다.
또한, 박리열처리공정(e)후, 상기 2단계의 열처리공정(g)를 행하기 전에, 종래와 같이 공정(f)에서 결합열처리를 행해도 좋다. 이 공정(f)는, 상기 공정(d),(e)의 접합공정 및 박리열처리 공정에서 밀착시킨 웨이퍼끼리의 결합력으로는 그대로 디바이스 제작공정에서 사용하기에는 약하기 때문에, 결합열처리로서 ＳＯＩ층을 갖는 웨이퍼(6)에 고온의 열처리를 실시하여 결합강도를 충분한 것으로 한다. 이 열처리는 예를 들면 불활성가스 분위기하, 1050℃~1200℃에서 30분에서 2시간의 범위에서 행하는 것이 바람직하다.
본 발명에서는, 박리열처리공정(e)후 전기와 같이 필요에 따라 결합열처리를 행하고, 이어서 수소 또는 아르곤을 함유하는 분위기하에서 ＳＯＩ층을 갖는 웨이퍼(6)에 급속가열·급속냉각장치와 배치식 로에 의한 2단계의 열처리를 행하지만, 이 경우, 결합열처리(공정(f))를 별도로 행하는 것은 비효율적이기 때문에, 본 발명의 급속가열·급속냉각장치와 배치식 로에 의한 2단계의 열처리를 결합열처리를 겸하는 것으로 하는 것이 가능하다.
여기서, 급속가열·급속냉각장치에 의한 열처리와 배치식 로에 의한 열처리의 실시 순번은, 특히 본드웨이퍼로서 COP를 많이 갖는 통상의 CZ웨이퍼를 사용하는 경우에는, 급속가열·급속냉각장치에 의한 열처리를 먼저 행하는 것이 바람직하 다.
이것은, 전술한 바와 같이 CZ웨이퍼 중에는 결정제조시 도입된 COP가 존재한다. 따라서, 최근 요구되고 있는 것과 같은 ＳＯＩ층이 얇은 경우에는, 이 COP가 ＳＯＩ층을 관통하여 존재하고 핀홀을 형성하는 경우가 있다. 이와 같은 경우, 수소 또는 아르곤을 함유하는 분위기하의 열처리를 배치식 로내에서 장시간에 걸쳐 행하면, 열처리중 이 핀홀을 통해 수소가스 또는 아르곤가스가 침입하고 매입산화막(3)을 에칭하고 피트가 발생하게 될 우려가 있기 때문이다.
따라서, 본드웨이퍼로서 통상의 CZ웨이퍼를 사용하는 경우에는, 먼저 급속가열·급속냉각장치에 의한 열처리를 행하여 표면조도의 단주기성분을 개선함과 동시에 표면의 결정성을 회복하고 ＳＯＩ층 중 COP를 대폭 저감하고, 이어서 배치식 로에 의한 비교적 장시간의 열처리를 행하여 그 장주기 성분을 개선하면, 표면조도의 단주기성분과 장주기 성분이 함께 개선됨과 함께, 피트가 생길 우려도 없게 된다.
한편, 이용하는 본드 웨이퍼를 에피텍설 웨이퍼 또는 FZ웨이퍼, 또는 적어도 표면의 COP를 저감한 CZ웨이퍼로 한 경우에는, 상기와 같은 매입산화막을 에칭해 버리는 것과 같은 문제는 생기지 않기 때문에 원칙적으로 어느 열처리를 선행해도 좋고, 급속가열·급속냉각장치에 의한 열처리를 생략하고 배치식 로에서만 고온 장시간의 열처리도 가능해진다.
즉, 본드 웨이퍼의 재료를 적절히 선택하면, 1000~1300℃정도의 온도에서 10분~5시간 정도의 열처리를 배치식 로에서 실시하는 것에 의해, 2단계의 열처리의 경우와 같이, 매입산화막의 에칭 문제를 회피하면서 표면조도의 단주기성분과 장주 기성분이 함께 우수한 ＳＯＩ웨이퍼를 얻는 것이 가능하다.
여기서, 적어도 표면의 COP를 저감한 CZ웨이퍼로는, 통상의 CZ단결정의 인상속도(약 1mm/min)를 예를 들면 0.6mm/min 이하로 인상하는 것에 의해 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼나, 인상시의 V/G(V: 인상속도, G: 결정고액계면 축방향 온도구배)를 제어하여 결정전체의 COP 등의 그로운인(Grown-in)결함을 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼에 수소 또는 아르곤 등의 분위기하에서 열처리를 가하고, 웨이퍼 표면의 적어도 ＳＯＩ층으로 되는 영역에 함유되는 COP를 저감한 CZ웨이퍼 등을 들 수 있다.
이상의 공정(a)~(g)를 통해, 표면조도의 장주기성분 및 단주기성분이 모두 개선될 뿐 아니라 결정품질이 높고 막두께 균일성이 높은 ＳＯＩ층(7)을 갖고, 또한 피트의 형성도 없는 고품질의 ＳＯＩ웨이퍼(6)을 제조하는 것이 가능하다(공정(h)).
또한, 적어도 표면의 COP를 저감한 CZ웨이퍼로서, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼를 선택하는 것에 의해, 다음과 같은 현저한 효과가 얻어진다.
즉, 통상의 결정인상조건으로 제작한 CZ웨이퍼를 이용하여 제조된 ＳＯＩ웨이퍼에 비해 ＳＯＩ층 중의 COP가 저감된 ＳＯＩ웨이퍼를 제조하기 위한 본드웨이퍼로는, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼를 이용하는 이외에, 에피텍셜 웨이퍼, FZ웨이퍼, 수소(아르곤) 아닐된 CZ웨이퍼를 이용하는 것이 고려된다.
그러나, 에피텍셜 웨이퍼의 경우, 통상의 경면연마된 웨이퍼의 표면상에 에피텍셜층이 퇴적되어 있어 그 표면조도(헤이즈 레벨)는 통상의 경면연마면에 비해 열화하다. 더욱이, 그 표면에 마운드라 불리는 돌기물 등이 발생하는 경우도 있기 때문에, 그 면을 접합하면 이들의 영향에 의해 보이드나 블리스터라 불리는 접합불량이 발생하기 쉽다. 따라서, 에피텍셜층을 조금 연마한 다음 접합에 제공하는 수단이 취해지는 일도 있다.
이것에 대해, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼의 경우, 단결정 잉곳으로부터 취출되고 경면웨이퍼로 가공된 경면연마면을 그대로 사용할 수 있기 때문에 에피텍셜 웨이퍼에 비해 접합불량을 저감하는 것이 가능하다.
또한, 박리후 본드웨이퍼를 다시 본드 웨이퍼로서 재이용할 때에는 박리면을 연마한 다음 사용할 필요가 있지만, 에피텍셜 웨이퍼의 경우에는 연마량을 크게 하면 에피텍셜층이 제거되어 버리는 문제가 있기 때문에, 미리 에피텍셜층의 두께를 충분히 두껍게 퇴적해 두거나 연마량을 적게 하는 것과 같은 대책이 필요하게 된다. 이 문제는, 수소(아르곤)아닐된 CZ 웨이퍼와 같이, 웨이퍼 표면근방만 COP가 저감되는 웨이퍼에서도 같은 것이 언급된다.
이것에 대해, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼의 경우, 웨이퍼 전체의 COP가 저감되기 때문에 재이용할 때의 연마량을 제한할 필요는 전혀 없고, 복수회의 재이용이 가능해진다.
또한, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼는, 대 직경화가 가능한 점에서 유리하다. FZ웨이퍼를 이용하는 경우에는 현재 적용레벨에서 생산되고 있는 최대 직경은 150mm이고, 200mm, 300mm, 또는 이것 이상의 직경의 웨이퍼를 얻는 것은 매우 곤란한 것에 대해, CZ웨이퍼의 경우는 이미 직경 300mm의 웨이퍼도 양산되고, 이것 이상의 대직경에 대한 연구도 진행되고 있기 때문에 대직경화로의 적용도 충분히 가능하다.
이상과 같이, 결정전체의 COP를 저감한 단결정 잉곳으로부터 제작된 CZ웨이퍼를 본드웨이퍼로 이용하여 수소이온박리법에 의한 ＳＯＩ웨이퍼를 제조하는 것은, 접합불량저감, 본드웨이퍼로의 재이용, 대직경에 적용이라는 3가지 효과를 겸비한 유일한 방법이라고 말할 수 있다.
본 발명에서 행해지는 2단계의 열처리에 대해, 이하 보다 상세히 설명한다.
먼저, 수소 또는 아르곤을 함유하는 분위기하에서 급속가열·급속냉각장치를 이용해 행하는 열처리는, 1000℃~실리콘의 융점이하의 온도범위에서 1~300초간 행하도록 하는 것이 가능하다.
이와 같이, 박리후 ＳＯＩ층을 갖는 웨이퍼에 급속가열·급속냉각장치를 이용해 수소 또는 아르곤을 함유하는 분위기하의 열처리를 실시하면, 매우 단시간에 효율좋게 ＳＯＩ층 표면의 결정성을 회복하고, 표면조도, 특히 그 단주기성분(약 1㎛각 전후)을 개선하고 ＳＯＩ층 중의 COP도 대폭 저감하는 것이 가능하다. 여기서, 열처리온도는 1200~1350℃의 온도범위로 하는 것이 보다 효율적이다.
이와 같은, 본 발명에서 이용되는 ＳＯＩ웨이퍼를 수소 또는 아르곤을 함유하는 분위기하에서 급속가열·급속냉각할 수 있는 장치로는, 열방사에 의한 램프가열기와 같은 장치를 들 수 있다. 또한, 시판되고 있는 것으로서, 예를 들면 AST사제 SHS-2800과 같은 장치를 들 수 있는데, 이들은 특별 복잡하고 고가인 것은 아니다.
여기서, 본 발명에서 이용한 ＳＯＩ층을 갖는 웨이퍼를 수소 또는 아르곤을 함유하는 분위기하에서 급속가열·급속냉각할 수 있는 장치의 일례를 나타낸다. 도 6은, 급속가열·급속냉각할 수 있는 장치의 개략도이다.
도 6의 열처리장치(20)은, 예를 들면 탄화규소 또는 석영으로 되는 벨자(21)을 갖고, 이 벨자(21)내에서 웨이퍼를 열처리하도록 되어 있다. 가열은, 벨자(21)를 둘러싸도록 배치되는 가열히터(22,22')에 의해 행한다. 이 가열히터는 상하방향으로 분할되어 있고, 각각 독립적으로 공급되는 전력을 제어할 수 있도록 되어 있다. 물론 가열방식은, 이것에 한정되는 것은 아니고 이른바 복사가열, 고주파 가열방식으로 해도 좋다. 가열히터(22,22')의 외측에는, 열을 차폐하기 위한 하우징(23)이 배치되어 있다.
로의 하방에는, 수냉챔버(24)와 베이스 플레이트(25)가 배치되고, 벨자(21)내부와 대기를 봉쇄하고 있다. 그리고 ＳＯＩ웨이퍼(28)은 스테이지(27)상에 보지되도록 되어 있고, 스테이지(27)은 모터(29)에 의해 상하동자재인 지지축(26)의 상단에 부착되어 있다. 수냉챔버(24)에는 횡방향으로부터 웨이퍼를 로내에 출입할 수 있도록, 게이트 밸브에 의해 개폐가능하게 구성되는 부도시의 웨이퍼 주입구가 설 치되어 있다. 또한, 베이스 플레이트(25)에는, 가스 유입구와 배기구가 설치되어 있어 로내 가스분위기를 조정할 수 있도록 되어 있다.
이상과 같은 열처리장치(20)에 의해, ＳＯＩ웨이퍼를 수소 또는 아르곤을 함유하는 분위기하에서 급속가열·급속냉각하는 열처리는 다음과 같이 행해진다.
먼저, 가열히터(22,22')에 의해 벨자(21)내를, 예를 들면 1000℃~실리콘의 융점이하의 소망온도로 가열하고, 그 온도에서 보지한다. 분할된 가열히터 각각을 독립하여 공급전력을 제어하면, 벨자(21) 내부를 높이 방향에 따라 온도분포를 갖도록 하는 것이 가능하다. 따라서, 웨이퍼의 처리온도는 스테이지(27)의 위치, 즉 지지축(26)의 로내로의 주입량에 의해 결정하는 것이 가능하다. 열처리 분위기는, 베이스 플레이트(25)의 가스유입구로부터 수소 또는 아르곤을 함유하는 분위기가스를 도입하는 것에 의해 조정한다.
벨자(21)내부가 소망온도로 유지되면, 열처리장치(20)에 인접하여 배치되는 부도시의 웨이퍼 핸들링장치에 의해 ＳＯＩ웨이퍼를 수냉챔버(24)의 주입구로 넣고, 최하단 위치에서 대기시킨 스테이지(27)상에 예를 들면 SiC보트 등을 통해 웨이퍼를 태운다. 이 때, 수냉챔버(24) 및 베이스 플레이트(25)는 수냉되고 있기 때문에, 웨이퍼는 이 위치에서는 고온화하지 않는다.
그리고, ＳＯＩ웨이퍼를 스테이지(27)상에 올려 놓으면, 곧 모터(29)에 의해 지지축(26)을 로내에 주입함으로써 스테이지(27)을 1000℃~실리콘의 융점이하의 소망온도 위치까지 상승시키고, 스테이지상의 ＳＯＩ웨이퍼에 고온열처리를 가한다. 이 경우, 수냉챔버(24)내의 스테이지 하단위치에서 소망온도위치까지의 이동에는 예를 들면 20초 정도밖에 걸리지 않기 때문에, ＳＯＩ웨이퍼는 급속가열되는 것으로 된다.
그리고, 스테이지(27)을 소망온도위치에서 소정시간 정지(예를 들면, 1~300초)시키는 것에 의해 ＳＯＩ층을 갖는 웨이퍼에 수소 또는 아르곤을 함유하는 분위기하에서, 정지시간분의 고온열처리를 가하는 것이 가능하다. 소정시간이 경과하여 고온열처리가 완료하면, 곧 모터(29)에 의해 지지축(26)을 로내로부터 꺼냄으로써 스테이지(27)을 하강시켜 수냉챔버(24)내의 하단위치로 한다. 이 하강동작도, 예를 들면 20초 정도로 행하는 것이 가능하다. 스테이지(27)상의 ＳＯＩ층을 갖는 웨이퍼는, 수냉챔버(24) 및 베이스플레이트(25)가 수냉되고 있기 때문에 급속히 냉각된다. 마지막으로, 웨이퍼 핸들링장치에 의해, ＳＯＩ웨이퍼를 취출하는 것에 의해 열처리를 완료한다.
또 열처리하는 ＳＯＩ웨이퍼가 있는 있는 경우에는, 열처리장치(20)의 온도를 떨어뜨리지 않기 때문에, 잇달아 웨이퍼를 투입하여 연속적으로 열처리를 하는 것이 가능하다.
다음으로, 본 발명에서 이용되는 ＳＯＩ웨이퍼의 급속가열·급속냉각장치(RTA장치)의 다른 일례를 나타낸다.
도 7의 열처리장치(30)은, 석영으로 되는 챔버(31)을 갖고, 이 챔버(31)내에서 웨이퍼(38)를 열처리하도록 되어 있다. 가열은, 챔버(31)을 상하좌우에서 둘러싸도록 배치되는 가열램프(32)에 의해 행한다. 이 램프(32)는 각각 독립적으로 공 급되는 전력을 제어할 수 있도록 되어 있다.
가스의 배기측은, 오토셔터(33)이 장비되어 외부 대기를 봉쇄하고 있다. 오토셔터(33)에는, 게이트밸브에 의해 개폐가능하게 구성되는 부도시의 웨이퍼 주입구가 설치되어 있다. 또한, 오토셔터(33)에는 가스 배기구가 설치되어 있어 로내 분위기를 조정할 수 있도록 되어 있다.
그리고, 웨이퍼(38)은 석영 트레이(34)에 형성된 3점 지지부(35) 상에 배치된다. 트레이(34)의 가스 도입구 측에는, 석영제 버퍼(36)가 설치되어 있어 도입가스가 웨이퍼(38)에 직접 닿는 것을 방지할 수 있다.
또한, 챔버(31)에는 부도시의 온도측정용 특수창이 설치되어 있고, 챔버(31)의 외부에 설치된 파이로메터(37)에 의해 그 특수창을 통해 웨이퍼(38)의 온도를 측정하는 것이 가능하다.
이상과 같은 열처리장치(30)에 의해, 웨이퍼를 급속가열·급속냉각하는 처리는 다음과 같이 행해진다.
먼저, 열처리장치(30)에 인접하여 배치되는 부도시의 웨이퍼 핸들링장치에 의해 웨이퍼(38)를 주입구로부터 챔버(31)내에 넣고 트레이(34)상에 배치한 후, 오토셔터(33)을 닫는다.
그리고, 가열램프(32)에 전력을 공급하고, 웨이퍼(38)를 예를 들면 1100~1300℃의 소정의 온도로 승온한다. 이 때, 목적 온도로 될 때까지 요하는 시 간은 예를 들면 20초 정도이다. 다음 그 온도에서 소정시간 보지하는 것에 의해, 웨이퍼(38)에 고온열처리를 가하는 것이 가능하다. 소정시간 경과하여 고온열처리가 종료하면, 램프의 출력을 낮추어 웨이퍼의 온도를 낮춘다. 이 온도를 낮추는 것도 예를 들면 20초 정도로 행하는 것이 가능하다. 마지막으로, 웨이퍼 핸들링장치에 의해 웨이퍼(38)를 꺼내는 것에 의해 열처리를 완료한다.
이상과 같이, 본 발명에서 말하는 급속가열·급속냉각장치(RTA장치)에 의한 열처리라는 것은, 도 6과 같은 장치를 이용해 상기 온도범위로 설정된 열처리 로 중에 웨이퍼를 즉시 투입하고 상기 열처리시간의 경과후 즉시 꺼내는 방법이나, 또는 도 7과 같은 장치를 이용해 웨이퍼를 열처리로 내의 설정위치에 배치한 후 램프가열기 등으로 즉시 가열하는 방법 등을 들 수 있다. 이 즉시투입하고 꺼낸다는 것은, 종래 행해지고 있는 일정시간에서의 승온, 강온조작이나 열처리로 내에 웨이퍼를 천천히 투입하고 취출하는 이른바, 로딩, 언로딩 조작을 행하지 않는 것이다. 단, 로내의 소정위치까지 운반하는데는 어느정도의 시간을 갖는 것은 당연하고, 웨이퍼를 투입하기 위한 이동장치의 능력에 따라 수초에서 수분간 행해지는 것도 있다.
이와 같은 도 6 또는 도 7에 나타난 열처리장치를 이용해 열처리하는 경우, 본 발명의 수소 또는 아르곤을 함유하는 분위기하의 열처리 분위기로는, 예를 들면 수소100%분위기 또는 아르곤100% 분위기, 또는 수소와 아르곤의 혼합분위기로 행하는 것이 가능하다.
이와 같은 열처리분위기로 하면, ＳＯＩ웨이퍼표면에 해가 되는 피막을 형성하는 일도 없이 확실히 ＳＯＩ웨이퍼 표면의 데미지층의 결정성을 회복하고, 표면조도, 특히 그 단주기성분을 개선하는 것이 가능하기 때문이다.
다음으로, 본 발명에서 행해지는 2단계의 열처리 중, 수소 또는 아르곤을 함유하는 분위기하에서 배치식 로에 의한 열처리에 대해 설명한다.
여기서, 배치식 로라는 것은, 통상 종형 또는 횡형의 열처리 로에 복수의 웨이퍼를 재치하고 수소가스를 도입하여 비교적 느리게 승온한 후 소정 온도에서 소정시간 열처리를 실시하고 비교적 천천히 온도를 내리는, 이른바 배치식 열처리로이고 한번에 대량의 웨이퍼의 열처리가 가능하다. 또한, 온도의 제어성이 우수하고 안정한 조업이 가능하다.
배치식 로에 의한 열처리조건은, 열처리시간이 길어지는 것 이외에 기본적으로는 상기 RTA장치의 경우와 다름없고, 수소100%분위기 또는 아르곤100%분위기, 또는 수소와 아르곤의 혼합분위기하, 1000℃~실리콘의 융점이하의 온도, 특히 1200~1350℃의 온도범위로 하는 것이 보다 효율적이다.
이와 같이, 배치식 로를 이용하여 수소 또는 아르곤을 함유하는 분위기하의 열처리를 실시하면, ＳＯＩ웨이퍼의 표면조도의 장주기성분(예를 들면 약 10㎛각 전후)을 개선하는 것이 가능하다. 특히, 상기 급속가열·급속냉각장치를 이용한 열처리후 상기와 같은 배치식 로를 이용한 열처리를 실시하는 것에 의해, 본드웨이퍼로서 CZ웨이퍼를 이용한 경우에도 ＳＯＩ웨이퍼의 단주기로부터 장주기 및 표면조 도의 개선을 행하는 것이 가능함과 함께, COP기인으로 발생하는 피트도 없는 ＳＯＩ웨이퍼로 하는 것이 가능하다.
또한, 급속가열·급속냉각장치만으로 장시간처리하는 방법에 비해 효율적으로 열처리하는 것이 가능하고, 표면특성이 우수한 ＳＯＩ웨이퍼를 높은 쓰루풋으로 또한 저비용으로 제조하는 것이 가능하다.
이상과 같이 본 발명에 의해 제조된 ＳＯＩ웨이퍼는, 그 표면조도에 관한 1㎛ 및 10㎛각의 RMS치가 모두 0.5nm 이하인 ＳＯＩ웨이퍼로 하는 것이 가능하다.
이와 같이 표면조도에 관한 1㎛ 및 10㎛각의 RMS치가 모두 0.5nm 이하인 본 발명의 ＳＯＩ웨이퍼는, 단주기로부터 장주기 및 그 표면조도가 경면연마 웨이퍼와 거의 동등하고 또한 막두께 균일성도 우수하기 때문에, 최근 고집적 디바이스의 제작에 적절히 사용할 수 있다.
이하, 본 발명에 관한 열처리시험, 그리고 실시예 및 비교예를 통해 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
<RTA장치에 의한 열처리시험>
ＳＯＩ웨이퍼의 제조:
먼저, CZ법으로 제조한 직경이 150mm인 실리콘 경면웨이퍼 중 하나를 베이스웨이퍼(1), 다른 하나를 본드웨이퍼(2)로서 이용해 도 1의 (a)~(e)에 따라 본드웨이퍼(2)를 박리하여 ＳＯＩ층을 갖는 웨이퍼(6)을 얻었다. 이 때, ＳＯＩ층(7)의 두께는 0.4미크론으로 하고, 그 외 이온주입 등의 주요한 조건은 다음과 같이 하였다.
1) 매입산화막 두께: 400nm(0.4미크론),
2) 수소주입조건: H+이온, 주입에너지 100keV, 주입총량 8 ×1016/㎤
3) 박리열처리조건: N2가스분위기하, 500℃, 30분
이와 같이 하여 두께 약 0.4미크론의 ＳＯＩ층(7)을 갖는 웨이퍼(6)을 얻었다.
표면조도의 측정:
먼저, 도 1(e)의 박리한 상태, 즉 본 발명에 따른 2단계 열처리를 전혀 실시하지 않은 ＳＯＩ층을 갖는 웨이퍼의 표면(박리면)의 표면조도에 대해 원자간력 현미경법에 의해 1미크론각 및 10미크론각에서 P-V(Peak to Valley)치 및 RMS치에서의 표면조도를 측정하였다. P-V치로, 1미크론각의 경우는 평균 56.53nm, 10미크론각의 경우는 평균 56.63nm이었다. 또한, RMS(자승평균 평방근 조도)치에서는, 1미크론각의 경우는 평균 7.21nm, 10미크론각의 경우는 평균 5.50nm였다.
다음으로, 전기 도 1의 (a)~(e)의 공정에 의해 얻어진 ＳＯＩ층을 갖는 웨이퍼에 수소를 함유하는 분위기하 1000℃~1225℃의 온도범위에서 RTA처리를 실시한 후, 원자간력 현미경법에 의해 1미크론각 및 10미크론 각에서 P-V치 및 RMS치로 표면조도를 측정하였다.
이상의 측정결과를 도 2에서 도 5의 그래프에 나타내었다.
도 2는, RTA처리온도 및 처리시간과 1미크론각에서 P-V치의 관계를 나타낸 그래프이다. 이 그래프로부터, 1000℃~1225℃의 온도범위에서 수초 내지 수십초의 RTA처리를 실시하는 것에 의해, 미처리한 것에 비해 표면조도의 단주기성분(1㎛)이 크게 개선되고, 경면연마 웨이퍼(PW)에 가까운 P-V치가 얻어지는 것을 알 수 있다. 또한, 도 2에 있어서, 1000, 1100, 1200, 1225℃ 각 온도에 대응하는 플롯의 형상은, 각각 사각, 삼각, 마름모형, 구로 표시하고 있다.
한편, 도 3은, RTA처리온도 및 처리시간과 10미크론각에서의 P-V치와의 관계를 나타낸 그래프이다.
표면조도의 장주기성분(10㎛)에 대해서는, 상기 단주기성분의 경우와는 달리, 처리시간이 길어질수록 서서히 개선되고, 경면연마웨이퍼(PW)와 동등한 P-V치를 얻는데는, 처리온도에 따라 차이가 있지만, 예를 들면 1225℃에서 처리한 경우에서도 수천초 정도의 시간을 요하는 것을 알 수 있다.
또한, 도 4 및 도 5는, 각각 표면조도의 단주기성분(1㎛)과 장주기성분(10㎛)에 대한 RMS치에서의 측정결과를 나태낸 것으로, RTA처리온도 및 처리시간과 RMS치의 관계를 나타낸 그래프이다.
도 4의 그래프로부터, 1200℃의 RTA처리에서는 처리시간이 길수록 RMS치가 감소하고 표면조도가 경시적으로 개선하는 경향을 나타내고 있지만, 어떠한 온도에서도 수초 내지 수십초의 RTA처리를 실시하는 것에 의해 경면연마웨이퍼(PW)와 같은 정도까지 RMS치가 크게 개선되고 있는 것을 알 수 있다. 또한, 도 4의 플롯형상 과 열처리온도와의 관계는 도 2와 같다.
한편, 표면조도의 장주기성분에 관해서는, 도 5의 그래프로부터 명백한 바와 같이, 상기 단주기성분의 경우와는 달리, 처리시간이 길어질수록 서서히 개선되고, 경면연마웨이퍼(PW)와 같은 정도의 RMS치를 얻는데는 처리온도에 따라 차이가 있지만, 예를 들면 1225℃에서 처리한 경우에도 수천초 정도의 시간을 요하는 것을 알 수 있다.
이상의 결과로부터, RTA처리를 실시하는 것에 의해, 표면조도의 단주기성분(약 1㎛)에 대해서는 매우 짧은 시간(수초 내지 수십초)에 크게 개선되어 경면연마 웨이퍼와 같은 정도로 되지만, 장주기성분(약 10㎛)에 대해서는 처리온도에도 영향을 받지만, 장시간(수천초 이상)에 걸쳐 열처리하지 않으면 경면연마웨이퍼와 같은 정도로는 될 수 없는 것을 알 수 있다.
<실시예 1, 2, 및 비교예 1>
ＳＯＩ웨이퍼의 열처리:
도 1의 (a)~(e)공정에 따라 상기 RTA장치에 의한 열처리시험에 사용한 ＳＯＩ웨이퍼와 같은 조건으로 제조된 ＳＯＩ웨이퍼에, 표 1에 나타난 열처리조건하에서, RTA장치에 의한 열처리(수소100%분위기)를 실시한 후 배치식 로에 의한 열처리(아르곤100%분위기)를 실시하고, 본 발명에 따른 2단계의 열처리를 실시한 ＳＯＩ웨이퍼를 얻었다(실시예 1,2). 한편, RTA장치에 의한 열처리후, 배치식 로에 의한 열처리를 실시하지 않은 것도 준비하였다(비교예 1).
열처리조건 RTA장치 열처리 배치식 로 열처리
실시예 1 1225℃, 10초 1200℃, 1시간
실시예 2 1200℃, 30초 1200℃, 1시간
비교예1 1225℃, 10초 없음

표면조도 측정:
상기 실시예 1, 2, 및 비교예 1에서 얻은 ＳＯＩ웨이퍼의 열처리 전 및 열처리후의 표면조도(RMS치)를 원자간력 현미경법에 의해 1미크론각 및 10미크론각에서 측정하고, 그 결과를 표 2에 나타내었다.
표면조도 측정결과 열처리전(RMS: nm) 열처리후(RMS: nm)
1㎛각 10㎛각 1㎛각 10㎛
실시예 1 7.21 5.50 0.18 0.28
실시예 2 7.50 5.80 0.20 0.30
비교예 1 7.45 5.75 0.21 1.60

표 2의 결과로부터 명백한 바와 같이, 열처리전의 RMS치는 1㎛각, 10㎛각 모두 웨이퍼 사이에서의 차이는 거의 발견되지 않는다.
한편, 열처리후에는, 1㎛각에서는 웨이퍼간의 차이는 거의 없지만, 10㎛각에서는 실시예 1, 2의 웨이퍼는 크게 개선되고, 그들의 1㎛각의 RMS치에 가까운 값을 나타내고 있는 것에 대해, 배치식 로에 의한 열처리를 실시하지 않는 비교예 1의 웨이퍼는 1㎛각에서는 크게 개선되고 있지만, 10㎛각에서는 실시예 1, 2의 RMS치보 다 꽤 커서 표면조도의 장주기성분이 충분히 개선되지 않는 것을 알 수 있다.
<실시예 3, 4>
본드웨이퍼의 제작:
자장을 인가하여 인상하는 CZ법을 이용해, 인상조건(V/G)을 제어하여 그로운 인 결함을 저감한 실리콘 단결정을 인상하고, 이 잉곳을 통상의 방법에 의해 가공하고, 결정전체의 COP를 저감한 CZ경면웨이퍼(직경 200mm, 결정방위<100>)를 제작하였다(실시예 3). 이 웨이퍼 표면의 COP 및 헤이즈레벨을 표면검사장치(KLA텐코사제, SP-1)에 의해 측정한 결과, 직경 0.12㎛이상의 COP는 거의 존재하지 않고, 그 경면의 헤이즈레벨은 평균 약 0.03ppm이었다.
한편, 통상의 인상조건(인상속도 1.2mm/min)으로 인상한 실리콘 단결정 잉곳으로부터 제작된 CZ경면웨이퍼(직경 200mm, 결정방위<100>)를 에피텍셜 성장장치에 투입하고, 1125℃에서 10㎛두께의 에피텍셜층을 갖는 에피텍셜 웨이퍼를 제작하였다(실시예 4).
에피텍셜층 퇴적전의 CZ웨이퍼 표면에 존재하는 직경 0.12㎛ 이상의 COP는 평균 약 1000개/웨이퍼 였다. 또한, 에피텍셜층 표면의 헤이즈레벨은, 평균 약 0.2ppm이었다. 또한, 마운드라 불리는 돌기물이 발견되는 웨이퍼도 존재하고 있었다.
ＳＯＩ웨이퍼의 제조:
상기 실시예 3, 실시예 4의 방법에 의해 본드웨이퍼로서 제작된 웨이퍼를 각각 10매씩 준비하고, 도 1의 (a)~(e)공정에 따라 상기 RTA 장치에 의한 열처리시험과 동일 조건으로 ＳＯＩ웨이퍼를 제조하고, 박리후 ＳＯＩ표면이나 접합계면을 관찰하는 것에 의해 보이드 또는 블리스터의 유무를 조사함과 함께, 그 발생원인을 평가하였다. 그 결과, 실시예 3의 웨이퍼를 이용해 제조한 ＳＯＩ웨이퍼의 경우는, 본드웨이퍼 표면(접합면)의 헤이즈나 돌기물에 기인하는 것으로 간주되는 보이드는 전혀 관찰되지 않았던 것에 대해, 실시예 4의 웨이퍼를 이용해 제조한 ＳＯＩ웨이퍼의 경우, 에피텍셜층 표면의 헤이즈 또는 마운드에 기인하는 것으로 간주되는 보이드나 블리스터가 존재하는 웨이퍼가 10매중 3매인 것이 확인되었다.
ＳＯＩ웨이퍼의 열처리:
상기 실시예 3, 실시예 4의 박리후 ＳＯＩ웨이퍼에 대하여, ＳＯＩ층 표면을 연마하는 일 없이 배치식 로를 이용해 아르곤97%/수소3%분위기하, 1225℃, 3시간의 열처리를 행하였다.
표면조도 측정:
상기 실시예 3, 4에서 얻은 ＳＯＩ웨이퍼의 열처리전후 표면조도를 1미크론각 및 10미크론 각으로 측정하고 표 3에 나타내었다.
열처리전(RMS: nm) 열처리후(RMS: nm)
1㎛각 10㎛각 1㎛각 10㎛각
실시예3 7.33 5.60 0.18 0.33
실시예4 7.42 5.73 0.19 0.35

이상, 실시예를 보여 본 발명을 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 단순한 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 유사한 작용효과를 제공하는 것은, 어느 것에 있어서도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 실시예에서는 CZ웨이퍼 및 에피텍셜 웨이퍼가 이용되고 있지만, 본 발명에서 사용할 수 있는 웨이퍼는 이것에 한정되지 않고 FZ웨이퍼나 수소(아르곤)아닐 웨이퍼를 이용하는 것도 가능하다.
또한, 상기에서는 2매의 반도체 웨이퍼(실리콘 웨이퍼)를 결합하는 경우를 중심으로 설명했지만, 본 발명은 이것에 한정되지 않고 반도체 웨이퍼와 절연기판(예를 들면, 석영, 사파이어, 알루미나기판 등)을 직접 결합하여 ＳＯＩ웨이퍼를 제작하는 경우에도 동일하게 적용하는 것이 가능하다.

Claims (6)

  1. 베이스웨이퍼와 가스이온주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 ＳＯＩ층을 갖는 웨이퍼를 박리하는 공정을 포함하는 수소이온 박리법에 의해 ＳＯＩ웨이퍼를 제조하는 방법에 있어서,
    상기 박리공정후 수소 또는 아르곤을 함유하는 분위기하에서 상기 ＳＯＩ층을 갖는 웨이퍼에 급속가열·급속냉각장치와 배치식 로에 의한 2단계의 열처리를 실시하는 것을 특징으로 하는 ＳＯＩ웨이퍼의 제조방법
  2. 제 1항에 있어서, 상기 2단계의 열처리를 급속가열·급속냉각장치에 의한 열처리후에 배치식 로에 의한 열처리를 실시하여 행하는 것을 특징으로 하는 ＳＯＩ웨이퍼의 제조방법
  3. 베이스웨이퍼와 가스이온주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 ＳＯＩ층을 갖는 웨이퍼를 박리하는 공정을 포함하는 수소이온 박리법에 의해 ＳＯＩ웨이퍼를 제조하는 방법에 있어서,
    상기 본드웨이퍼로서 FZ웨이퍼 또는 에피텍셜웨이퍼, 또는 표면의 COP를 저감한 CZ웨이퍼 중 어느 것을 사용하고, 상기 박리공정후 수소 또는 아르곤을 함유하는 분위기하에서 상기 ＳＯＩ층을 갖는 웨이퍼에 배치식 로에서 열처리를 실시하는 것을 특징으로 하는 ＳＯＩ웨이퍼의 제조방법
  4. 삭제
  5. 삭제
  6. 제 1항 내지 제 3항 중 어느 한 항의 방법으로 제조된 ＳＯＩ웨이퍼로서, 상기 웨이퍼의 표면조도에 관한 1㎛각 및 10㎛각의 RMS치가 모두 0.5nm 이하인 것을 특징으로 하는 ＳＯＩ웨이퍼
KR1020017007168A 1999-10-14 2000-10-13 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 KR100730806B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29213499 1999-10-14
JP11-292134 1999-10-14

Publications (2)

Publication Number Publication Date
KR20010101154A KR20010101154A (ko) 2001-11-14
KR100730806B1 true KR100730806B1 (ko) 2007-06-20

Family

ID=17777984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007168A KR100730806B1 (ko) 1999-10-14 2000-10-13 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼

Country Status (5)

Country Link
US (3) US6846718B1 (ko)
EP (2) EP1158581B1 (ko)
JP (1) JP4103391B2 (ko)
KR (1) KR100730806B1 (ko)
WO (1) WO2001028000A1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1158581B1 (en) 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
WO2005055308A1 (en) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Process for improving the surface roughness of a wafer
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
EP1408551B1 (en) * 2001-07-17 2014-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7208396B2 (en) * 2002-01-16 2007-04-24 Tegal Corporation Permanent adherence of the back end of a wafer to an electrical component or sub-assembly
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
JP4708185B2 (ja) * 2002-07-17 2011-06-22 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 特に光学、電子工学、または光電子工学における基板を製造する方法
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
CA2520972C (en) * 2003-04-21 2010-01-26 Sioptical, Inc. Cmos-compatible integration of silicon-based optical devices with electronic devices
WO2005013318A2 (fr) * 2003-07-29 2005-02-10 S.O.I.Tec Silicon On Insulator Technologies Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
US20050236619A1 (en) * 2004-04-21 2005-10-27 Vipulkumar Patel CMOS-compatible integration of silicon-based optical devices with electronic devices
EP1605504B1 (en) * 2004-06-10 2011-05-25 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing a SOI wafer
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
US7902042B2 (en) 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
US7202117B2 (en) * 2005-01-31 2007-04-10 Freescale Semiconductor, Inc. Method of making a planar double-gated transistor
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
US7387946B2 (en) * 2005-06-07 2008-06-17 Freescale Semiconductor, Inc. Method of fabricating a substrate for a planar, double-gated, transistor process
EP1798764A1 (en) * 2005-12-14 2007-06-20 STMicroelectronics S.r.l. Process for manufacturing wafers usable in the semiconductor industry
WO2007080013A1 (en) * 2006-01-09 2007-07-19 International Business Machines Corporation Method and apparatus for treating bonded wafer semiconductor substrates
EP1818976A1 (fr) * 2006-02-14 2007-08-15 S.O.I.Tec Silicon on Insulator Technologies Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes
JP2007294849A (ja) * 2006-03-27 2007-11-08 Seiko Epson Corp 半導体素子、半導体装置およびそれらの製造方法
FR2899380B1 (fr) 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
JP5249511B2 (ja) * 2006-11-22 2013-07-31 信越化学工業株式会社 Ｓｏｑ基板およびｓｏｑ基板の製造方法
EP2015354A1 (en) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
KR20100065145A (ko) * 2007-09-14 2010-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US7648868B2 (en) * 2007-10-31 2010-01-19 International Business Machines Corporation Metal-gated MOSFET devices having scaled gate stack thickness
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
US7977206B2 (en) * 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
US20090223628A1 (en) * 2008-03-07 2009-09-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
US8691057B2 (en) * 2008-03-25 2014-04-08 Oem Group Stress adjustment in reactive sputtering
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
EP2368264A1 (en) * 2008-11-26 2011-09-28 MEMC Electronic Materials, Inc. Method for processing a silicon-on-insulator structure
SG183670A1 (en) * 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8673703B2 (en) 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
FR2971361B1 (fr) 2011-02-04 2014-05-09 Soitec Silicon On Insulator Structure semiconductrice a surface lissée et procédé d'obtention d'une telle structure
JP5673180B2 (ja) * 2011-02-14 2015-02-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3046877B1 (fr) * 2016-01-14 2018-01-19 Soitec Procede de lissage de la surface d'une structure
JP6500845B2 (ja) * 2016-06-14 2019-04-17 信越半導体株式会社 貼り合わせウェーハの製造方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3085536A1 (fr) 2018-09-03 2020-03-06 Soitec Dispositif cfet et procede de fabrication d'un tel dispositif

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH10335616A (ja) * 1997-05-29 1998-12-18 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH08264552A (ja) 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
DE69738020T2 (de) * 1996-06-28 2008-07-31 Sumco Corp. Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JP3522482B2 (ja) 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
EP0966464B1 (en) 1997-03-03 2003-05-28 Basilea Pharmaceutica AG Substituted 2,4-diaminopyrimidines
US6403502B1 (en) * 1997-03-27 2002-06-11 Shin-Etsu Handotai Co., Ltd. Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
US6287380B1 (en) * 1997-04-09 2001-09-11 Memc Electronic Materials, Inc. Low defect density silicon
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2002524845A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
TW465101B (en) * 1998-09-04 2001-11-21 Canon Kk Semiconductor substrate and method for producing the same
JP4244411B2 (ja) * 1998-09-14 2009-03-25 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6387829B1 (en) 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
EP1158581B1 (en) 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6900113B2 (en) 2000-05-30 2005-05-31 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
JP2003168690A (ja) * 2001-11-30 2003-06-13 Seiko Epson Corp トランジスタ及びトランジスタの製造方法
US6888658B2 (en) * 2002-05-31 2005-05-03 Lucent Technologies Inc. Method and geometry for reducing drift in electrostatically actuated devices
JP4192530B2 (ja) * 2002-08-27 2008-12-10 株式会社Ｓｕｍｃｏ パーティクルモニター用シリコン単結晶ウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH10335616A (ja) * 1997-05-29 1998-12-18 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
EP1158581B1 (en) 2016-04-27
EP1158581A4 (en) 2010-03-10
KR20010101154A (ko) 2001-11-14
EP1158581A1 (en) 2001-11-28
WO2001028000A1 (fr) 2001-04-19
US20050042840A1 (en) 2005-02-24
US20040063298A1 (en) 2004-04-01
JP4103391B2 (ja) 2008-06-18
EP2259299A1 (en) 2010-12-08
US7176102B2 (en) 2007-02-13
US6846718B1 (en) 2005-01-25

Similar Documents

Publication Publication Date Title
KR100730806B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
KR100607186B1 (ko) 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR100627919B1 (ko) 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼
JP3750526B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
US6362076B1 (en) Method of fabricating an SOI wafer by hydrogen ion delamination without independent bonding heat treatment
KR100841353B1 (ko) 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP3451908B2 (ja) Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20090117626A (ko) 접합 웨이퍼의 제조 방법
CN101188190A (zh) Soq基板以及soq基板的制造方法
JP4228419B2 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
WO2003079447A1 (fr) Procede de production de plaquettes par collage
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
JP4379927B2 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2004214399A (ja) 半導体基板の製造方法およびウェーハ剥離熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13