TW486920B - Electric circuit device and method for making the same - Google Patents
Electric circuit device and method for making the same Download PDFInfo
- Publication number
- TW486920B TW486920B TW090103348A TW90103348A TW486920B TW 486920 B TW486920 B TW 486920B TW 090103348 A TW090103348 A TW 090103348A TW 90103348 A TW90103348 A TW 90103348A TW 486920 B TW486920 B TW 486920B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- conductive
- aforementioned
- insulating resin
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
486920 A7 B7 五、發明說明(1 ) [發明所屬技術領域] 本發明係有關一種電路裝置及其製造方法,尤指不需 要支持基板之薄型電路裝置及其製造方法。 [習知之技術] 以往安裝於電子機器上之電路裝置,因為要使用於行 動電話、攜帶用電腦上,所以要求小型化、薄型化及輕量 化。 例如,以做為電路裝置之半導體裝置為例來說,一般 的半導體裝置’都是以傳遞模製法(transfer molding)封裝 之組件型半導體裝置。此種半導體裝置,如第15圖所示, 係安裝於印刷電路基板PS。 此種封裝型半導體裝置,其半導體晶片2之周圍係以 樹脂層3覆蓋,由此樹脂層3的側邊接引出與外部連接用 之導線端子4。 但是’此封裝型半導體裝置1中,由於導線端子4是 從樹脂層3向外延伸,所以整體之體積過於龐大,不符合 小型化、薄型化及輕量化之要求。 因此,各公司乃為發展小型化、薄型化及輕量化,進 行各種構造之研究,最近稱之為CPS(Chip Sizepackage) (晶片尺寸封裝)之與晶片尺寸相同之晶圓尺寸Csp,另外 也開發了比晶片尺寸稍大之CPS。 第16圖表示以玻璃纖維含浸環氧樹脂基板5(以下簡 稱為玻璃環氧基板)當作為支持基板且比晶片尺寸猶大之 CSP6。以下以玻璃纖維含浸環氧樹脂基板上,安裝電晶體 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 312150 (請先閱讀背面之注音?事項再填寫本頁) 裝
|>訂---------線I 經濟部智慧財產局員工消費合作社印製 486920 經 濟 部 智 慧 財 產 •局 員 工 -消 費 合 作 社 印 製 2 A7 B7 五、發明說明(2 ) 晶片T為例予以說明。 此玻璃環氧基板5之表面上,形成第1電極7、第2 電極8及晶粒墊(die pad)9,而背面形成第}裏面電極10 及第2裏面電極11。並且,藉由穿通孔th,將前述第1 電極7與第1裏面電極10、第2電極8與第2裏面電極11 作電連接。前述未封裝之電晶體晶片τ係固定於晶粒墊9 I上,將電晶體之射極與第1電極7藉由金屬細線12相連 接;將電晶體之基極與第2電極8藉由金屬細線12相連 接。另外,為了使其覆蓋電晶體晶片τ,於玻璃環氧基板5 上設置樹脂層U 〇 前述之CSP6,雖然使用玻璃環氧基板$,但是與晶圓 尺寸CSP不同,從晶片Τ至與外部連接用裏面電極1〇、 11的延伸構造簡單,具有可以低價製造之優點。 另外,前述之CSP6係如第丨5圖所示,安裝在印刷電 丨路基板PS。該印刷電路基板PS上,設置有構成電路之電 極與配線,前述之CSP6、封裝型半導體裝置i '晶片電阻 CR或晶片電容器CC等,作電連接並且被固定。 以此印刷基板構成之電路,即安裝於各種機組中。 繼之,參照第17圖及第18圖說明csp之製造方法。 於第18圖中,請參照中央之玻璃環氧/撓性基板為標題之 流程圖。 首先準備當作基材(支持基板)之玻璃環氧基板5並於 其兩面上,以絕緣性接著劑,壓接鋼箔2〇、21(以上請參 照第17A圖)。 I纸張尺度適用中國國家標準(CNS)A4規格(21^7^7^) 312150 -II - - — — — — — — — — · I I I I I I I » — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 486920 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(3 ) 繼之,於對應第i電極7、第2電極8、 1裏面電極10及第2享面雷搞 日日塾 第 久乐2表面電極n的銅箔2〇 ' 蝕性之光阻層覆蓋,而對鋼箔2〇、2 几 u圃案加工 (patternnig)。此圖案加工也 L ^ ^ ^ 夂兩面個別進行(以 上參照第17B圖)。 、 繼之利用鑽孔機或是雷射,於前述破螭環氧基板上, $成作為穿通孔TH用的洞,於此洞上施加電鍍,而形成 穿通孔TH。藉由此穿通孔TH將第1電極^裏面電 極10電連接,將第2電極8與第2裏面電極η電連接(以 上參照第17C圖)。 〃並且,雖於圖面上省略,將形成接合台(bondlngpost) 之第1電極7與第2電極8施以鍍金(Au)之同時,也將形 成晶粒接合台之晶粒墊9施以鍍金,而將電晶體晶片τ施 以晶粒接合(die bonding)。 最後,以金屬細線12將電晶體晶片τ之射極與第i 電極7連接,也將電晶體晶片T之基極與第2電極8相連 接’並以樹脂層1 3覆蓋(以上請參照第1 7D圖)。 然後’依需要將其切割(dicing)而分離成個別之電路元 件。於第1 7圖中,於玻璃環氧基板5上,雖然只有設置一 個電晶體晶片T,可是實際上,電晶體晶片是設置多數個 呈矩陣狀。因此,於最後以切割裝置使其分離為個體。 以上述之製造方法,完成使用支持基板5之CSP型的 電路元件。此種製造方法,於採用可撓性基板當作支持基 板時亦同。 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 312150 (請先閱讀背面之注意事項再填寫本頁) -裝 >
訂·1·-------線I A7 A7 經 濟 部 智 慧 財 產 ‘局 -消 費 合 作 社 印 製 五、發明說明(4 ) 另一方面’將採用陶 之流程圖表干…:製造方法以第18圖左侧 表不。f先準備做為支持基板之陶竟基 成穿通孔後,使用^ _ y ^ μ P刷正反兩面之電極,並㈣ 到前述製造方法中至覆蓋樹腊層之製程與第 圖之製造方法相同’但是,由於㈣基板與 或是玻璃環氧基板不同, 土板 匆砰立今易破雀,所以產生不能 以金屬鑄模模製之問題。 _ ^ 埒以以封裝用樹脂液注入模製 (P〇ttlng)’待硬化後,將封裝樹u平,最後使用割切裝 置’將其分離成個體。 [發明欲解決之問題] 於第16圖中,電晶體晶片τ及連接構件7至12及樹 脂層13,為用以與外部之電連接及保護電晶體所必要之構 成要件,但是要以這些構成要件,提供能實現小型化、薄 型化、輕量化之電路元件是很困難的。 另外’形成支持基板之玻璃環氧基板5,如前所述, 本來為不需要之部分,但於製造方法上,為接合電極而當 成支持基板使用,所以不能缺少玻璃環氧基板5。 因使用玻璃環氧基板5,而使成本提高,且因玻璃環 氧基板較厚之故,也使電路元件變厚,使小型化、薄型化、 輕量化有其限度。 玻璃環氧基板或是陶瓷基板,都必須施行,使兩面電 極相連接的穿通孔製造步驟,所以也形成製程時間較長之 問題。 此外’由於金屬細線是形成孤^線(1 ο 〇 p )而連接,所以 本紙張尺度適用中國國家標準(CNS)A4規袼(210 X 297公釐) 312150 'IIIIIIIIII — I I · I I I I II 1 » — — — — — — 1» (請先閱讀背面之注意事項再填寫本頁) A7 經濟部智慧財產局員工消費合作社印製
A7
I I I 訂 I I I 請 先 閱 讀 背 面 之 注 意 事 項 再 填 1 ί裝
頁I 線 486920 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 以下詳細說明電路裝置之第1實施形態。 百先,就本發明之電路裝置,參照第1圖說明其構造。 於第1圖中表示:電路裝置53具有埋入於絕緣性樹脂 5〇中之導電路51,有電路元件52固定於前述導電路51 上,並以前述絕緣性樹脂5〇支持導電熒5 i。 本構造是以電路元件52a、52b、及複數導電路51八、 51B、51C、51D、和將導電路 51a、51B' 51C、51d 埋入 之絕緣性樹脂50等3個材料所構成,而在導電路5〗間, 設有填充絕緣性樹脂50之分離溝54。然後,以絕緣性樹 脂50支持前述導電路51。 絕緣性樹脂50可使用環氧樹脂等熱硬化性樹脂,聚亞 醯胺樹脂、對聚苯硫等熱可塑性樹脂。另外,絕緣性樹脂 可採用以金屬固化之樹脂,或是以浸潰或是塗敷方法覆蓋 之樹脂,皆可採用。 導電路51可使用以鋼為主材料之導電箔,或是鋁為主 材料之導電箔,或是以鐵_鎳合金所形成之導電箔等亦可。 當然,也可使用其他導電材料,特別是可蝕刻之導電材料, 或是以雷射可蒸發之導電材料較為理想。 而且,電路元件52係以具有表面電極521及裏面電極 522之半導體裸晶片52A,及晶片電阻和晶片電容器等晶 片元件52B等所構成,但疋並非限定於此。關於半導體裸 晶片52A,將容後參照第8圖詳細說明,於此暫予省略。 電路元件52之連接方法可採用,金屬連接板55A,由 焊材所成之導電球、扁平之導電球、焊錫等焊材55B、銀 本紙張汶度適用中國國家標準(CNS)A‘丨規格(21〇χ 297公t ) 312150 --------------------^ -------^ (請先閱讀背面之注意事項再填寫本頁) _ A7 五、發明說明(8 ) 辞貧等之導雷搜^ ^ ^月55C、導電被膜或異方性之導電性樹脂 等。这些連接方法係依電路元件沉的種類,及電路元件 52的安裝形態來選擇。例如,如果是半導體裸晶片,其設 ; 表面笔極521與導電路51之連接,即採用焊錫等 焊材55B,或是銀焊膏等之焊膏55(:;而裏面電極522與 導電路51之連接,則使用焊錫等焊材55構成之金屬連接 1板55A來進行。表面電極521最好使用以金突塊(An bump) 等形成之突起電極。而關於晶片電阻及晶片電容器等之連 接則可選用焊錫55B 〇 本電路裝置,由於將導電路5丨以封裝樹脂之絕緣性樹 脂50支持,所以不須使用支持基板,而以導電路51、電 路元件52及絕緣性樹脂50所構成。此結構為本發明之特 徵。如在習知之技術欄已說明,以往的電路裝置之導電路 係以支持基板或是導線架(lead frame)等支持,所以附加了 丨本來不須要的構件。本電路裝置則以最精簡之構成要素組 成’而不須使用支持基板,而具有薄型及價廉之特徵。 除前述構成之外,還有覆蓋電路元件52,並充填前述 導電路52間之前述分離溝54中,而支持整體之絕緣性樹 脂50 〇 此導電路51之間成為分離溝54並且由於絕緣性樹脂 5 0充填於其中,而有相互絕緣之優點。 另外,具備有覆蓋電路元件52上,並充填導電路si 間之分離溝54中而且只使導電路5 1裏面露出而支持整體 之整體性的絕緣性樹脂50。 --------------裝—— (請先閱讀背面之注意事項再填寫本頁) · 丨線 經 濟 部 智 慧 財 產 •局 •員 -消 -費 合 作 杜 印 製 486920 A7 五、發明說明(9 ) 關於使導電路裏面露出之點為本發明之特徵之_。可 使導電路之裏面供作與外部連接之用,可免除第μ圖中以 往之穿通孔TH構造,也為其特徵。 …本電路裝置,分離溝54之表面及導電路51之表面成 為貫質上一致之構造。此也為本發明之特徵,另外,如第 16圖所示,裏面電極1〇及u, 出义禾5又有段i,所以電 路裝置53可水平移動,此也為其特徵之一。 於本電路裝置中,由於將半導體之裸晶片52a之表面 電極521朝向下側’以倒裝晶片式之方式,固定導電路“A 及51B,所以不需要以往之連結線(b〇ndingwire)的弧線 (loop),可使其構造達到相當薄之程度,此也為其特徵。 以下詳細說明電路裝置之第2實施形態。 繼之說明第9圖所示之電路裝置56。 本構造中,除了導電被膜57形成於導電路5ι之表面 上以外其餘之構造與第1圖相同,因此,就該導電被膜 5 7部分加以說明之。 第1項特徵是,為防止導電路或電路裝置之撬曲變 形’而設置導電被膜57。 一般而言,由於絕緣性樹脂及導電路材料(以下稱第i 材料)之熱膨脹係數的不同,而產生電路裝置本身之撬曲, 或是導電路彎曲而剝落的情形。另外由於導電路5 1之熱傳 導率比絕緣性樹脂之熱傳導率佳之故,導電路5 1之溫度會 先上昇且先膨脹。因此,以熱膨脹係數比第1材料小之第 2材料覆蓋’可防止導電路的摄曲、剝落、及電路裝置的 本纸張尺度適用國家標準(CNS)A4規格(210 X 297公餐1 ----—--— (請先閱讀背面之注¾事項再填寫本頁) I--------^ i,-------線- 經濟部智慧財產局員工消費合作社印製 312150 A7 A7 經 濟 部 智 慧 財 產 •局 員 工 -消 費 合 作 社 印 製 10 五、發明說明(10) 摄曲。尤其是於裳 a , ' 材料使用銅時,第2材料以使用金、 鎳或疋白金等輕#。 m ^ ^ H 鋼之膨脹率為16.7X 1〇、1〇@# 方),金為14x 1 0-6 μ 〜貝〇 -人 — 、鎳為12·8χ Μ、白金為8 9χ 弟2項特徵是指 ^ 從用弟2材枓可產生錨固之拎S , 第2材料可形成遮 之效果。由 避片58,由於與導電路51相接之 埋入於絕緣性樹脂5〇由 ,^ 遮片58 ’ % ^ 中,產生錨固之效果,形成防止導雷 路51之脫落之構造。 X防止V電 以:詳細說明電路裝置之製造方法之第】實施㈣。 接著,參照第2圖至篦8 pj芬筮τ θ 弟8圖及弟1圖,說明關於雪改 裝置53之製造方法。 β㈣電路 #首先如第2圖所示,準備薄板狀之導電,“〇 落60,因考慮其焊材之付著性、結合性、及電錢性,所以 其材料採用以銅為主材料之導電猪,或以銀為主材料之導 電箔或是鐵-鎳等合金所組成之導電箔。 導電箱之厚度,由於考慮往後的餘刻程序,採用… m至綱# m程度較理想,此例係採用心叩盘斯)之銅 落。但是基本上使用300 #m以上或是1〇//111以下也可以。 如隨後所述,只要能形成比導電f| 6〇厚度淺之分離溝Η 即可。 另外,薄板狀之導電落60,會以預定的寬度,卷成圓 桶狀,以方便後述各製程之搬運,或是切成規定之大小, 方便後述各製程之搬運。 接著,進行將至少除了形成導電路51之領域以外之導 電落60之部分,去除成較導電落60厚度薄之製程。然後, 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公Ϊ ) 312150 -----------------------^--------- (請先閱讀背面之注意事項再填寫本頁) A7 五、發明說明(11 ) 進行將絕緣性樹脂5 〇霜# 士 # 土 ^在,丨 ΤΛΘ Μ覆盍由該去除製程所形成之分離溝 61及導電落60之製程。 (請先閱讀背面之注意事項再填寫本頁) f先,於銅箔60上,形成光阻膜(耐蝕刻罩)PR,並將 =亥光阻臈PR目案化(paiterning)而使除了成為導電路^之 領域以外之導電箱60露出(以上參照第3圖)。然後藉由前 述光阻臈PR進行蝕刻即可(以上參照第4圖)。 以姓刻所形成之分離溝61之深度,例如為5〇”,由 於其側面為粗糙面,使其與絕緣性樹脂50之接著性提高。 另外’此分離溝之側壁,雖以模式性表示成直線狀於 圖上仁疋由於去除方法之不同而成為不同構造。此.去除 工程’可藉由濕蝕刻、乾蝕刻或雷射,進行蒸發以及切刻。 於濕㈣時,其餘刻劑以採用氯化第二鐵或是氣化第二銅 為主,前述之導電箱係浸潰於此姓刻劑令,同時以此姓刻 劑沖洗。於此之渴飾釗 加· ®& 心、蝕刻,一般疋進仃非異方性之蝕刻, 以其側面呈彎曲之構造。 經濟部智慧財產局員工消費合作社6冬 f外’進行乾_時,採異方性或非異方性之敍刻皆 ^可:。現在,雖說不可能以反應性離子蝕刻去除銅,但 疋據况Μ錢方法(sputtedng)去除。並且可依喷錢方法 之條件進行異方性及非異方性之蝕刻。 關於雷射方法則可以直接照射雷射光而形成分離溝, 於此情形下,分離溝61之側面會形成直線狀。要以切判 ⑷叫)方法形成曲折之圖案是不可能的,但 。 的分離溝。 狀 ,在第3圖中,^光阻膜,而採用對於蝕刻液有耐餘 (CNi^Tii (210 χ 297 11 312150 486920 經 濟 部 智 慧 財 產 •局 員 工 -消 費 合 社 印 製 12 312150 A7 五、發明說明(u) +…導电被膜選擇性地覆蓋導電路。以導電膜選擇性地覆 盍形成導電路之部分,此導電被膜即成為韻刻保護膜,不 用光阻臈’就可姓刻分離溝。用於形成此導電被膜之 材料可考慮銀、銘、白金及把等。而且這些耐姓性之導電 被膜:有可直接當成晶粒塾或是結合塾使用之特徵。 繼之’如第5圖所示,進行形成分離溝6 6〇與J路元件52之電連接裝配製程。 導電泊 株^疋件52為電晶體、二極體、iC晶片等半導體元 ,或疋晶片電容器、晶片電阻等被動元件。 於此’將形成未封裝之半導 , 體日日片52A之基極的表面 毛極切與導電路51A及形成射極之表面電極521座導電 路1!β,以焊錫等焊材或是導 ^ 何飞疋貧55B,以倒裝晶片方式 固疋。另外,形成半導體曰 、 兮體日日片52A之集極的裏面電極522, 以焊錫等烊材或是導 占““ 與由折成:字型之由銅形 成的金屬連接板55 A之一端相連接, 51Γ α η ^ ^ 鈿相連接而另一端則與導電路 ^ ^---------^ (請先閱讀背面之注意事項再填寫本頁) 1 曰1C關樣方法連接。由於此金屬連接板55A中之半導體 晶片52A的裏側,只有 零件裝配H,所以,可使用異形 a >5 - a ^ ^ ^大約之位置’將其固定。52B為 日日片电阻等被動元件’以焊錫等焊材或是導電膏55B固 定。 :第6圖所示’接著進行將絕緣性樹脂⑼敷 導…及分離溝61之工程。此製程,可藉由傳遞模製、
射出模製或是浸潰算古4 + I 、 法元成。而樹脂材料則.可為環氧樹 曰等…硬化性樹脂,而傳遞模製 L____ 1寻L保表忐實現。若是聚醯亞胺 外卿20 A7
五、發明說明(D )
樹脂、對聚苯硫等可埶枨姑+日匕 ^ A k枣瓜寻』熱樹月曰,可以射出模製法實現。 於本實施形態中,覆蓋導電箱60表面之絕緣性樹腊的 厚度,調整至從電路元件最頂部算起約⑽心程度。此 厚度,由於考慮其強度而可增加或減少。 本製程之特徵,在於將絕緣性樹脂50於導電路之前, 以形成導電路51之導電猪6G當作支持基板。以往之方法 為第17圖所示’使用本來不需要之支持基板5而形成導電 路7至11。可是於本發明中’成為支持基板之導電箔6〇, 為當作電極材料所必要之材料。因此,具有以極少之構成 材料’即可作業之優點,也可使成本下降。 、,另外,因分離溝61比導電箱的厚度淺,所以導電羯 60亚未因形成導電路51而被分離。因此,薄板狀之導電 治60 ’可保持其整體性,而具有當將絕緣性樹脂模製時將 要封裝之半成品搬送至模具與裝配於模具之作業容易之特 徵·。 繼之,將導電謂60之裏面,以化學方法或是物理方法 去除,以進行分離成為導電路51之製程。於此之去除製 程,乃以研磨 '研削、蝕刻、雷射之金屬蒸發等方法進行。 於實驗中,以研磨裝置或是研削裝置,將全面削去3 〇 以m程度,使絕緣性樹脂5〇露出於分離溝61。露出之面, 於第6圖中以點線表示。其結果,分離成厚度為約4〇 #瓜 的導電路51。 另外,於絕緣性樹脂50露出之瞬前,將導電箔6〇全 I面施以濕#刻’其後,以研磨或研削裝置將全面削除,而 本紙張尺ili用中國國家標準規格⑵0 x 297公餐)------ 312150 (請先閱讀背面之注意事項再填寫本頁) 裝 •線‘ 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 A7 A7 經濟部智慧財產局員工诮費合作社印製 五、發明說明(l〇 使絕緣性樹脂5 0露出亦可。另外蔣 J J力外將導電箔60全面施以 濕蝕刻,直到絕緣性樹脂5 〇露出亦可。 此結果,將形成導電路51之表面露出於絕緣性樹脂 50之構造。而後’分離溝61被削除,形成第}圖之分離 溝54(以上參照第6圖)。 最後視需要,以焊錫霜嘗蠡:4| 道 冲均復盖路出之導電路51完成電路裝 置。 要於導電路51之背面覆蓋導電被獏時,可於第2圖之 導電fl的背面,預先形成導電被膜。此時,㈣ 對應於導電路之部分即可。覆蓋 盍 1 J復盍之方法,可採用電鍍.。而 且,此導電被臈,採耐姓刻性之材料較佳。使用此導電被 膜可不/頁研磨而只以钱刻便可分離成導電路5 i。 於本製造方法中’導電箱6〇上只裝載有電晶體及晶片 電阻’也可此為—單位,配置成矩陣狀也可,或者以其中 -方之电路兀件為—單位配置成矩陣狀亦可。此時,即如 以後所述可用切宝,f鞋罢」. -裝置(dicing device)分離成個別之單一 體。 以上述之製造方法’係將導電路51埋人於絕緣性樹脂 中^而、巴緣&樹脂5G的裏面與導電路51的裏面呈_致 之狀悲並形成平坦之電路裝置50。 本製造方法之特徵在於,使用絕緣性樹脂5〇作為 基板而進行導電路51分 、 崎〕1之刀離作業。絕緣性樹脂50為用 將導電路51埋設之必要 乂 义要材枓,而不需要使用如第17 以往的製造方法之要使用支持基板5,於是,本方法目气 本紙狀_¥巾 _ 、 312150 ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 486920 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(IS) 以取少之材料製造,使成本降低之特徵。 從V私路5 1纟面算^之絕緣性樹脂的厚度,可於實施 絕緣性樹脂之附著製程時調整。於本發明中,由於半導體 裸晶片52是以倒裝曰u古斗、 彳衮阳片方式固定於導電路51上,所以不 需使用連接導線。而组梦德夕主道、 叫、、且衣後之+導體稞晶片52之厚度雖會 有不同,但是電路奘罟以 裒置6之厗度,具有非常薄之特徵。於 此,形成將40_之導電路51及電路元件埋入彻_厚 之絕緣性樹脂50之電路裝置(以上參照第i圖)。 第7圖表示形成分離溝後之導電箔60之基板的平面 圖。此基板之大小為45mmx6〇mm,黑色部分形成導電路 51,白色部分形成分離溝61。因此,形成電路裝置、% 之部分,排列成5行17列之矩陣狀,其周邊設有對準位置 之5己號611或疋於製造中使用之標示612等。 第8圖表不半導體裸晶片52 A之具體構造之斷面圖。 半導體裸晶片52A上,設有N型半導體基板523、p型基 極領域524、N型射極領域525,而半導體基板523之絕緣 膜526上設置有與P型基極領域524 &N型射極領域525 相連結,以鋁之噴濺形成的底層基極電極527及底層射極 528。此底層基極527及底層射極528上設置有纪/鈦或者 疋金/鈦、鶴之阻障金屬層529,而此上面約25/zm之高處, 設有以鍍金層形成之基極表面電極52 1及射極表面電極 521。另外’半導體基板523之裏面整體,以金/鉻等之沈 積方式設置裏面電極522。 ϋ路製造方法之第2實施形蘇_ --------^ II.-------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張&度適用中國國家標準(CNSM4規格(210 X 297 ) 15 312150 A7
五、發明說明(1〇 經 濟 部 智 慧 財 產 -局 員 -消 費 合 h 社 印 製 之電圖至第14圖及第9圖’說明具有遮片58 .6之製造方法。除了附著形成遮 材料70外,其餘 之弟 說明。 /、弟1貝%形悲相冋,所以省略其詳細 等先如第10圖所示,準襟在由第1材料所形成之導電 ’ 被覆蝕刻速率較小的第2材料70的導電箔6〇。 | 例如於鋼箔上覆蓋 鋼使錮及锃Τη 砰^由1化弟一鐵或氯化第二 ,. 冋時蝕刻’由於蝕刻速率的差別,可使鋅變 成遮片5 8,其形忐如Α七体 從録复 導電被膜7。,、::;:::容易。粗實線是以鎳形成之 地 ”、之;度以1至10 # m較為理想。另外, 鐵的膜厚如果較厚,遮片58比較容易形成。 第2材料以能與第】材料選擇蝕刻之材料覆蓋也可。 ΐ:路!=第广材料所形成之被膜予以圖案化_ /成領域上。然後,將此被膜當作抗蝕刻 對由第1材料形成之被膜進行蝕刻’就可形成遮片58。可 考慮以銘、銀、金等當作第2材料(以上參照第W 繼之,進行將最少除了形成導電路51領域以外 ㈣部分削去成為比導電箱6〇厚度薄之去除製程。 錄7〇上形成光阻層PR,將光阻層⑼圖案化而 前述之光阻層,使之蝕刻,以使除了成為導電路5 外之部分,使鎳露出,即可。 乂 如前所述,如採用氯化第2鐵、氯化第2鋼钱刻劑等 钱刻,則由於錄70之㈣速率比鋼6()之甜刻迷率小 以於蝕刻進行時,會漸漸形成遮片58。 本纸張尺度適用中國國家標準(CNS)A.!規格(2丨0 X 297公^"7 裝 訂 線 16 312150 486920 A7 五、發明說明(Π) 形成4述分離溝61之導雷 心等電泊60上之電路元件52 配製程(弟13圖)’對前述導雷t 、 〗月』述等包泊60及分離溝61覆蓋奶 {請先閱讀背面之注意事項再填寫本頁} 性樹脂50,將導電請的裏面以化學或物理之方法去二緣 而分離成導電路51之分離製程(第14圖),及在導電二’ 面形成導電被膜至完成的製程^箓 Λ 、,丄 畏 衣柱(第9圖),與前述之製造方 法相同,所以省略其說明。 ° [發明之功效] 由以上的誕明可明顯得知,本發明中之電路裝置、 電路及絕緣性樹脂,皆以最少之材料構成,形成無資源浪 費之電路裝置。到完成為止,沒有多餘之構成要件,所以 可實現成本大幅度降低之電路裝置。 由於半導體裸晶片以倒裝片方式固定於導電路上,所 以可不而要連接導線,而將絕緣性樹脂之被覆膜厚度及導 電箔之厚度,調整至最適值,可實現高度〇 5mm以下之非 常薄型化而且是小型輕量化之電路裝置。 另外,由於只有導電路之裏面露出於絕緣性樹脂外, 經濟部智慧財產局員工消費合作社印製 V電路的裏面可直接與外部連接,可不須要如第ι6圖中以 往構造之裏面電極及穿通孔,為其有利之處。 本電路裝置之分離溝的表面及導電路的表面成為實質 上致且表面平坦之構造,於裝配狹小間距QFP時,可將 電路裝置本身以焊錫之表面張力自動水平移動,於是容易 修正電極之位置偏差。 另外,由於導電路之表側,形成第2材料,由於熱膨 張係數之不同,可抑制裝配基板之撬曲,特別是細長型配 本紙張&度適用中國國家標準(CNS)A4規格(210 X 297公t ) 17 312150 486920
線的撬曲及剝落。 由於導電路表面上形成由第2材料構成之被膜,所以 可形成附著於導電路上之遮片,使之產生錨固之效果,而 防止導電路之撬曲及脫落。 於本發明之電路裝置之製造方法中,使形成導電路材 料之導電箔本身產生支持基板之機能,在製程至形成分離 >溝時或是裝配電路元件、覆蓋絕緣性樹脂之階段,以導電 箔支持整體,而於將導電箔分離成各導電路時,則使絕緣 性樹脂產生支持基板之機能。因此,可以最少之電路元件、 導電箔、絕緣性樹脂製造電路裝置。如在以往例所現明, 本電路裝置所使用之支持基板已不需要,成本上也較便 宜。再且,由於不再需要支持基板,而導電路埋入於絕緣 性樹月旨内,以及可調整絕緣性樹月旨與導電羯之厚度,且也 不要連接導線等,具有能形成超薄電路裝置之優點。 由第18圖可知’由於可省略穿通孔之形成製程,及導 的印刷工程(陶瓷基板的情形)等,可使以往之製程大斤 度縮短,具有使全部製程可在一處完成之優點。另外也; 需要導線框模具為製造期間極短之製造方法。 前,:ί# ::仃比導Μ厚度薄之去除製程(如半姓刻) 積-:十a路分離成散開個件,可於極小之基板上隼 •由於導電路與絕緣性樹脂形成於同-面,裝配完1之 :路裝f移位時不會碰到裝配基板上之導電路 路裝置,可以水平方 二 七1^適用中國國家標動重 312150 Μ ^---------^ {請先閱讀背面之注音?事項再填寫本頁} 18 圖 A? B7 五、發明說明(I9) 新配置於正確位置上。另外, 说〜L ^女裝電路裝置後,如果焊 錫洛化,安裝位置偏移之電路 矣^上 硌裝置,可藉由溶化之焊錫的 表面張力,自行回到導電路 ^ 上之4位,可由電路裝置本身 建到重新配置。 [圖面之簡單說明;| 弟1圖為說明本發明雷敗 包路裝置的斷面圖。 第2圖為說明本發明之 咕、 崎哀置製造方法的斷面圖。 第3圖為說明本發明之雷壯 ♦ Λ 包路衣置製造方法的斷面圖。 弟4圖為說明本發明之 裝置製义方法的斷面圖。 苐5圖為說明本發明之 當岡炎 毛月之毛路裝置製造方法的斷面圖。 第6圖為說明本發明之 .7 ^ , 月之节路裝置製造方法的斷面圖。 弟7圖為說明本發明之電 ^ a m ^ 路衣置裝仏方法的平面圖。 第8圖為說明本發明之電 筮-、 裝置裝造方法的斷面圖。 弟9圖為說明本發明 +知月之電路裝置的斷面圖。 第10圖為說明本發明之電 、包路裝置製造方法的斷面
請 先 閱 讀 背 面 注 t 項 I· I裝 頁I 訂 線 經濟部智慧財產局員工消費合作社印製 圖 圖 圖 圖。 第11圖為說明本發明之電路裝置製造方法的斷面 第12圖為說明本發明之電路裝置製造方法的斷面 第13圖為說明本發明之 衣置农不去的斷面 第14圖為說明本發明之 衣且衣乃去的斷面 本纸張尺度適用中國國家標準(CNS)A4規格 ⑵0 497 ) 312150 19 ^6920 五、發明說明(20) 第1 5圖為說明以往 第16 電路裝置實裝構造的斷面圖。 々 圖為况明以往電路裝置之斷面圖。 圖(A)至(D)為說明以往電 面圖。 电路裝置裝仏方法的斷 一苐18圖為以往與本發明之電路裝置製造方法的 [元件符號說明1 13 5 7 9 11 20 50 51 21
51A 經濟部智慧財產局員工消費合作社印製 52A、52B電路元 54、61 分離溝 55B 焊接材料 58 遮片 521 表面電極 封裝型半導體裝置2 樹脂層 4 玻璃環氧基板 第1電極 晶粒塾 第2晨面電極 鋼箔 絕緣性樹脂 51B、51C、51D 件 6 8 10 12 22 半導體晶片 導線端子 CSP(晶片尺寸封裝體) 弟2電極 第1裏面電極 金屬細線 抗姓光阻層
導電路 53 > 56 55A I n n n n n ί I n I · I n ϋ n n I ϋ ! ! n I I ! n f (請先閱讀背面之注意事項再填寫本頁) 55C 60 522 電路裝置 金屬連接板 導電膏 導電箔 裏面電極 木紙張叉度適用中國國家標準(CNS)A4規格d〇x 297公釐) 20 312150
Claims (1)
- /、、申清專利範圍 1種包路裝置,其特徵在具備:具有以電性分離之複數 的導電路;於所希望之導電路上固定表面電極的電路元 件,和將该電路元件之裏面電極與前述所希望之導電路 連接的金屬連接板;及覆蓋於前< 述電路元件上且支持前 述導電路成一整體的絕緣性樹脂。 2· —種電路裝置,其特徵在具備:具有以分離溝施行電性 刀離的導、電!,及於所希望之導電路上固定表面電 和的電路元件,將該電路元件之裏面電極與前述所希望 導笔路連接的金屬連接板,及覆蓋於前述電路元件並 充填於可述導電路間之分離溝中而支持該電路元件成 一體之絕緣性樹脂。 3· —種電路裝置,其特徵在具備:具有以分離溝施行電性 分離的複數導電路,於所希望之導電路上固定表面電極 的電路元件,將該電路元件之裏面電極與前述所希望之 導電路連接的金屬連接板,及覆蓋於前述電路元件而充 填於前述導電路間之分離溝中,且只使前述導電路裏面 露出並支持該電路元件成一體的絕緣性樹脂。 4. 如申請專利範圍第1項至第3項中任何一項之電路裝 置,其中,前述導電路是以銅、鋁、鐵-鎳合金,其中 一種導電箔所構成。 ’、 5. 如申請專利範圍第4項之電路裝置,其中,於前述導電 路上面設與前述導電路不同之金屬材料所製成之導帝 被膜。 6. 如申請專利範圍第5項之電路裝置,其中,前迷導電被 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公犛〉 ^ _______ 21 ‘ 312150 (請先閱讀背面之注意事項再填寫本頁) -裝 L訂 ί·-------線 I 經濟部智慧財產局員工消費合作社印製 486920 々、申請專利範圍 膜是以鎳、金或是銀電鍍所構成。 7·如申請專利範圍第丨項至第 置,其中,前述電路元件是以半導體之電路裝 8·如申請專利範圍第7項之電路裝置^曰日片所構成。 是以電晶體構成。 衣置丨中所述電路元< 9.如申請專利範圍第2項或第3項之 述導電路的裏面與填充於 & ’其令’写 的裏面,實質上是為平坦的溝間之絕緣性樹脂 10·-種電路裝置之製造方法,其特徵 箱’最少於除了形成導電路領域以外部、備導電 上,形成比前述導謂度淺的分離; 之製程, 再而形成導電辟 纟所希望的前述導電路上固定電路元 極之製程, 千之表面電 將該電路元件之裏面電極與所希望之前述導電路 以金屬連接板連接之製程, ^包路 以絕緣性樹月旨覆蓋於前述電路元件上 述分離溝而模製之製程,以及 具於现 去除未設有前述分離溝之前述導電 製程。 1刀之 11.-種電路裝置之製造方法,其特徵在具请··準備 荡,最少於該導電箱表面上成為導電路的領域形成: 性之導電被膜之製程, $ # 最少於除了形成導電路領域以外的前述導電落申請專利範圍 上形成比七述導電羯厚产:渗的合雜、塞 9序度淺的刀離溝,而形成導電 之製程, 路 在所希望的前述導電 極之製程, 路上,固定電路元件之表面電 將該電路元件之裏面電極與所希望汁 以金屬連接板連接之製程, ^ 以絕緣性樹脂覆蓋於前述電路 述分離溝,而模製之製程, 亚充填於則 去除未财前述分離溝之前述導以較厚部分 製程 12·-箔 之 ------------^裝 (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 1 種電路裝置之製造方法,其特徵在且 . ,最少於除了形成導電路領域以外部八·:備導, 上,形成比前述導電fl厚度淺的分刀的剛述導電箱 的製程, 4 ’而形成導電路 在所希望的前述導電路上固定♦一 極製程, 电路元件之表面電 將該電路元件之裏面電極與所希 以金屬連接板連接之製程, 之前述導電路 以絕緣性樹脂覆蓋於前述電路 述分離溝,而模製之製程, 去除未設有前述分離溝 製程 電 π件上,並充填於前 之前迷導 電箔較厚部分 之 鼻- --^--------. 切斷前述絕緣性樹脂,使之分離 之製程。 本紙張 297 公爱) 戍個 別之電路裝置 312150 23 13 六 申叫專利範圍 種電路裝置之製造方法,其特徵 ',最少於除了形成導電路領域以外部分的=電 上形成比前述導電羯厚度淺的 ::電羯 製程, 再而形成導電路的 在所希望的前述導電路上固定電之 極之製程, L仵之表面電 將該電路元件之裏面電極與所希望之 以金屬連接板連接之製程, 以黾路 以絕緣性樹脂覆蓋於前述電路元 述分離溝,而模製之製程, 上亚充填於前 f請先閱讀背面之、注意事項再填寫本頁} 製程, 去除未設有#述分離溝之前述導電落較厚部分 之 每 · 切斷前述絕緣性樹脂,使之分離成個別 訂· 之電路裝置 經 濟 部 智 慧 財 產 局 消 »費 合 社 印 製 之工程。 種,路裝置之製造方法,其特徵在具傷:準備導電 泊,最少於除了形成導電路領域以外部分的前述導電电羯 上,形成比前述導電箔厚度淺的分離溝,而 / 的製程, 在所希望的前述導電路上固定電路元件之表 極之製程, 形成導電路 面電 將該電路元件之裏面電極與所希望之前述導電路 以金屬連接板連接之製程, 以絕緣性樹脂覆蓋於前述電路元件上,並充填於前 述分離溝,而模製之製程, 本紙張尺度適用中國國家標準(CNS)A4規;x 297公釐 312150 --線· 486920經 濟 部智慧 財 產 局 消費 合 A 社 印 製 >、申請專利範圍 將未设刖述分離溝之益、—首 +“ 孱之月,』述導電箱較厚部分從裏面 〜 路之羡面與前述分離溝間的 刖述絕緣性樹脂,形成實f ]的 Λ員貝上為平坦面之製程。 一種電路裝置之製造方法,其特徵在具備:準備導· 羯’最少於除了形成導電路領域以外部分的前述導^ 上,形成比前述導電羯厚度淺的’ 之製程, ’再叻形成導電路 在所希望的前述導雷技卜— 固疋電路元件之表面電 極之製程, 电 將該電路元件之裏面電極與所希望之前述 以金屬連接板連接之製程, 私塔 以絕緣性樹脂覆蓋於前述電路元 述分離溝,而模製之製程, 亚充填於前 將未設有前述分離溝之前述導電落較厚部分 面均勻地去除,而使前述導電路之裏面與前述分、、義 之岫述絕緣性樹脂,形成實質上為平坦面之製 冓門 切斷前述絕緣性樹脂,使之分離成個 之製程。 的電路裝置 1 6.如申請專利範圍第1 〇項至第1 5項中任何〜項 置之製造方法,其中前述導電箔是以銅'之電路裝 金,其中一種所構成。 銘'鐵-錄合 1 7.如申請專利範圍第11項之電路裝置之製造方 剞述之導電被膜,是以鎳、金或是銀電辦 /、中 ,一士 ~ ^ ^ 一 _ .一 螂所形成。 項之電路裝 2广 1 8.如申請專利範圍第1 0項至第1 5項中任 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 312150 -----------裝 (請先閱讀背面之注意事項再填寫本頁} I I I I ^ « — — III — — — A8 B8 C8 D8申睛專利範圍 置之製造方法,其中前述導電箔上 a曰 日 上選擇性地形成之前述 分離溝,是以化學戒疋物理蝕刻所形成。 19·如申請專利範圍第Η項之電路裝置之製造方法,前述 導電被膜,是當作前述分離溝形成時之抗蝕罩的—部分 使用。 20.如申請專利範圍第1〇項至第15項中任何一項之電路裝 置之製造方法,其中础述電路元件是用於固定半導體裸 片 21·如申請專利範圍第1〇項至第15項中任何一項之電路裝 置之製造方法,其中前述金屬連接板是以焊錫或是導電 膏狀樹脂固定。 22·如申請專利範圍第1〇項至第15項中任何一項之電路裝 置之製造方法,其中前述絕緣性樹脂是以傳遞模製法附 著。 23.如申請專利範圍第12項、13項或第15項中任何一項 之電路裝置之製造方法,其中前述絕緣性樹脂是藉由切 割方法,分離成個別之電路裝置。 — 11111 —II -----11— ^ «ΙΙΙ11Ι — » (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 工 消 ,費 合 社 印 製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 312150
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000266685A JP3639514B2 (ja) | 2000-09-04 | 2000-09-04 | 回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW486920B true TW486920B (en) | 2002-05-11 |
Family
ID=18753731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090103348A TW486920B (en) | 2000-09-04 | 2001-02-15 | Electric circuit device and method for making the same |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3639514B2 (zh) |
KR (1) | KR100400629B1 (zh) |
CN (1) | CN1244258C (zh) |
TW (1) | TW486920B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8236612B2 (en) | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US7790500B2 (en) | 2002-04-29 | 2010-09-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US6812552B2 (en) | 2002-04-29 | 2004-11-02 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US7799611B2 (en) | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
JP2004071899A (ja) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
US20040058478A1 (en) | 2002-09-25 | 2004-03-25 | Shafidul Islam | Taped lead frames and methods of making and using the same in semiconductor packaging |
JP4183500B2 (ja) * | 2002-12-20 | 2008-11-19 | 三洋電機株式会社 | 回路装置およびその製造方法 |
JP4135565B2 (ja) * | 2003-06-06 | 2008-08-20 | 松下電器産業株式会社 | 電子回路装置およびその製造方法 |
JP4559777B2 (ja) * | 2003-06-26 | 2010-10-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4446772B2 (ja) * | 2004-03-24 | 2010-04-07 | 三洋電機株式会社 | 回路装置およびその製造方法 |
JP2007116013A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
US7663211B2 (en) * | 2006-05-19 | 2010-02-16 | Fairchild Semiconductor Corporation | Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture |
JP2008124136A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体パッケージおよびその製造方法 |
JP5003418B2 (ja) * | 2007-11-08 | 2012-08-15 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP4800290B2 (ja) * | 2007-12-10 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101064755B1 (ko) | 2008-12-24 | 2011-09-15 | 엘지이노텍 주식회사 | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 |
JP5445368B2 (ja) * | 2010-07-13 | 2014-03-19 | サンケン電気株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
WO2014125567A1 (ja) * | 2013-02-12 | 2014-08-21 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
US9196577B2 (en) * | 2014-01-09 | 2015-11-24 | Infineon Technologies Ag | Semiconductor packaging arrangement |
CN104392969A (zh) * | 2014-10-13 | 2015-03-04 | 华东光电集成器件研究所 | 一种多芯片集成电路抗冲击封装结构 |
DE102015103779A1 (de) * | 2015-03-16 | 2016-09-22 | Pac Tech-Packaging Technologies Gmbh | Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung |
CN107565922B (zh) * | 2017-09-13 | 2020-07-03 | 湖南省福晶电子有限公司 | Smd陶瓷平面基座的制备方法 |
CN110416101A (zh) * | 2019-08-07 | 2019-11-05 | 深圳市顺益微电子有限公司 | 用烧结银浆作为粘接剂的电源模块铜片焊接工艺 |
JP7157028B2 (ja) | 2019-09-17 | 2022-10-19 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
CN114126187B (zh) * | 2020-08-26 | 2024-05-10 | 宏恒胜电子科技(淮安)有限公司 | 具有内埋散热结构的线路板及其制作方法 |
CN117855178A (zh) * | 2023-09-25 | 2024-04-09 | 日月新半导体(威海)有限公司 | 一种半导体封装设计方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980012306A (ko) * | 1996-07-11 | 1998-04-30 | 김광호 | 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지 |
-
2000
- 2000-09-04 JP JP2000266685A patent/JP3639514B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-15 TW TW090103348A patent/TW486920B/zh not_active IP Right Cessation
- 2001-02-15 KR KR10-2001-0007482A patent/KR100400629B1/ko active IP Right Grant
- 2001-02-15 CN CNB011123885A patent/CN1244258C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100400629B1 (ko) | 2003-10-04 |
KR20020018929A (ko) | 2002-03-09 |
JP3639514B2 (ja) | 2005-04-20 |
JP2002076245A (ja) | 2002-03-15 |
CN1244258C (zh) | 2006-03-01 |
CN1342035A (zh) | 2002-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW486920B (en) | Electric circuit device and method for making the same | |
TW535462B (en) | Electric circuit device and method for making the same | |
US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
TWI399836B (zh) | 晶圓級晶片尺寸封裝及製造方法 | |
US9595453B2 (en) | Chip package method and package assembly | |
TWI309962B (en) | Circuit device and menufacturing method thereof | |
US6900527B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
JPH08125094A (ja) | 電子パッケージおよびその製造方法 | |
TWI251246B (en) | Circuit device and fabricating method of the same | |
TW200536441A (en) | Circuit device and manufacturing method thereof | |
TW511401B (en) | Method for manufacturing circuit device | |
TW546715B (en) | Hybrid integrated circuit device and manufacturing method therefor | |
TW511399B (en) | Semiconductor device and its manufacture method | |
TW200415970A (en) | Circuit device and manufacturing method thereof | |
JP3574026B2 (ja) | 回路装置およびその製造方法 | |
TW200539408A (en) | Method of manufacturing circuit device | |
JP3561683B2 (ja) | 回路装置の製造方法 | |
CN111146091B (zh) | 一种散热封装结构的制造方法及散热结构 | |
TW200826206A (en) | Semiconductor fabrication method and structure thereof | |
TWI234420B (en) | Circuit device and manufacturing method thereof | |
JP3691335B2 (ja) | 回路装置の製造方法 | |
JP3634709B2 (ja) | 半導体モジュール | |
JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
TW516198B (en) | Manufacturing method of plate body, lead frame, and semiconductor device | |
JP3639495B2 (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |