JP3639514B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP3639514B2
JP3639514B2 JP2000266685A JP2000266685A JP3639514B2 JP 3639514 B2 JP3639514 B2 JP 3639514B2 JP 2000266685 A JP2000266685 A JP 2000266685A JP 2000266685 A JP2000266685 A JP 2000266685A JP 3639514 B2 JP3639514 B2 JP 3639514B2
Authority
JP
Japan
Prior art keywords
conductive
conductive path
conductive foil
separation groove
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000266685A
Other languages
English (en)
Other versions
JP2002076245A (ja
Inventor
則明 坂本
義幸 小林
純次 阪本
茂明 真下
克実 大川
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000266685A priority Critical patent/JP3639514B2/ja
Priority to CNB011123885A priority patent/CN1244258C/zh
Priority to TW090103348A priority patent/TW486920B/zh
Priority to KR10-2001-0007482A priority patent/KR100400629B1/ko
Priority to US09/810,110 priority patent/US6545364B2/en
Priority to EP01302580A priority patent/EP1187204A3/en
Publication of JP2002076245A publication Critical patent/JP2002076245A/ja
Application granted granted Critical
Publication of JP3639514B2 publication Critical patent/JP3639514B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にした薄型の回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１５のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１６は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また上述したＣＳＰ６は、図１５のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１７および図１８を参照しながら説明する。尚、図１８では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図１７Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図１７Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図１７Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＡｕメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図１７Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図１７では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図１８左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図１７の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図１６に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
更に、金属細線１２はループを描いて接続されるので、これも薄型化の大きな障害となっていた。
【００２５】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に回路素子の表面電極を固着する工程と、該回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備する回路装置の製造方法を提供することで、導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【００２６】
第２に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に複数の回路素子の表面電極を固着する工程と、前記回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、前記複数の回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備する回路装置の製造方法を提供することで、多数個の回路装置を量産でき、従来の課題を解決することができる。
【００２７】
【発明の実施の形態】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００２８】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。
【００２９】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃ、５１Ｄと、この導電路５１Ａ、５１Ｂ、５１Ｃ、５１Ｄを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により前記導電路５１が支持されている。
【００３０】
絶縁性樹脂５０としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００３１】
また、導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３２】
更に、回路素子５２は、表面電極５２１および裏面電極５２２を有する半導体ベアチップ５２Ａと、チップ抵抗、チップコンデンサ等のチップ部品５２Ｂで構成されているが、これのみには限定されない。半導体ベアチップ５２Ａについては後で図８を参照して詳しく述べるので、ここでは省略する。
【００３３】
更に、回路素子５２の接続手段としては、金属接続板５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等がある。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、半導体ベアチップであれば、表面に設けた表面電極５２１と導電路５１との接続は、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃが選択され、また裏面電極５２２と導電路５１との接続は、半田等のロウ材５５Ｂを用いて金属接続板５５Ａで行う。表面電極５２１としては金バンプ等で形成した突起電極を用いると良い。更に、チップ抵抗、チップコンデンサは、半田５５Ｂが選択される。
【００３４】
本回路装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００３５】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００３６】
この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００３７】
また、回路素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００３８】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図１６の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００３９】
また本回路装置は、分離溝５４の表面と導電路５１の表面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図１６に示す裏面電極１０、１１の段差が設けられないため、回路装置５３をそのまま水平に移動できる特徴を有する。
【００４０】
更に本回路装置は、半導体ベアチップ５２Ａを表面電極５２１を下側に向けてフリップチップ方式で導電路５１Ａ、５１Ｂに固着するので、従来の様にボンディングワイヤのループを不要とでき、極めて薄型の構造を実現できる特徴も有する。
【００４１】
回路装置を説明する第２の実施の形態
次に図９に示された回路装置５６を説明する。
【００４２】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１の構造と実質同一である。よってこの導電被膜５７について説明する。
【００４３】
第１の特徴は、導電路や回路装置の反りを防止するするために導電被膜５７を設ける点である。
【００４４】
一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、回路装置の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。
【００４５】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００４６】
回路装置の製造方法を説明する第１の実施の形態
次に図２〜図８および図１を参照して回路装置５３の製造方法について説明する。
【００４７】
まず図２の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００４８】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００４９】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００５０】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。そしてこの除去工程により形成された分離溝６１および導電箔６０に絶縁性樹脂５０を被覆する工程がある。
【００５１】
まず、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上図３を参照）。そして、前記ホトレジストＰＲを介してエッチングすればよい（以上図４を参照）。
【００５２】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００５３】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５４】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５５】
またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００５６】
またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００５７】
尚、図３に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００５８】
続いて、図５の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００５９】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。
【００６０】
ここでは、ベアのトランジスタチップ５２Ａのベース電極となる表面電極５２１が導電路５１Ａに、エミッタ電極となる表面電極５２１が導電路５１Ｂに半田等のロウ材または導電ペースト５５Ｂでフリップチップ方式で固着される。またトランジスタチップ５２Ａのコレクタ電極となる裏面電極５２２はＬ字型に曲折した銅より成る金属接続板５５Ａの一端を半田等のロウ材または導電ペースト５５Ｂで接続し、他端は導電路５１Ｃに同様に接続される。この金属接続板５５Ａはトランジスタチップ５２Ａの裏側はすべて裏面電極５２２のみしかないので、異形部品マウンターを用いてラフな位置合わせで容易にマウント可能である。更に、５２Ｂはチップ抵抗等の受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００６１】
更に、図６に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００６２】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００６３】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図１７の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００６４】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００６５】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００６６】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図６では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。更に絶縁性樹脂５０が露出するまで、導電箔６０を全面ウェトエッチングして、絶縁性樹脂５０を露出させても良い。
【００６７】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。そして分離溝６１が削られ、図１の分離溝５４となる。（以上図６参照）
最後に、必要によって露出した導電路５１に半田等の導電材を被着し、回路装置として完成する。
【００６８】
尚、導電路５１の裏面に導電被膜を被着する場合、図２の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００６９】
尚、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、どちらか一方の回路素子を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００７０】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な回路装置５６が実現できる。
【００７１】
本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図１７の従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００７２】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。本発明では半導体ベアチップ５２Ａをフリップチップ方式で導電路５１に固着するので、ボンディングワイヤを排除できた。従って実装される半導体ベアチップ５２Ａの厚みにより違ってくるが、回路装置５６としての厚さは、極めて薄くできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と回路素子が埋め込まれた回路装置になる。（以上図１を参照）
図７に、分離溝６１を形成した後の導電箔６０の基板の平面図を示す。この基板は大きさが４５ｍｍ×６０ｍｍであり、黒い部分が導電路５１を形成しており、白い部分は分離溝６１を形成している。従って、回路装置５３、５６と成る部分は５列１７行にマトリックス状に配列され、周辺には位置合わせマーク６１１や、製造中に使用するインデックス孔６１２等が設けられている。
【００７３】
図８に、半導体ベアチップ５２Ａの具体的な構造を断面図で示す。半導体ベアチップ５２ＡはＮ型半導体基板５２３にＰ型ベース領域５２４、Ｎ型エミッタ領域５２５が設けられ、半導体基板５２３の絶縁膜５２６上にはＰ型ベース領域５２４およびＮ型エミッタ領域５２５とコンタクトしたアルミニウムのスパッタで形成された下地ベース電極５２７と下地エミッタ電極５２８が設けられる。この下地ベース電極５２７と下地エミッタ電極５２８上にはＰｄ／ＴｉあるいはＡｕ／ＴｉＷのバリアメタル層５２９を設け、この上に約２５μｍの高さに金メッキ層で形成したベース表面電極５２１とエミッタ表面電極５２１を設けられる。また、半導体基板５２３の裏面全体にはＡｕ／Ｃｒ等の蒸着で裏面電極５２２が設けられている。
【００７４】
回路装置の製造方法を説明する第２の実施の形態
次に図１０〜図１４、図９を参照してひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態と実質同一であるため、詳細な説明は省略する。
【００７５】
まず図１０の如く、第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０が被覆された導電箔６０を用意する。
【００７６】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００７７】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る被膜をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図１０を参照）
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００７８】
Ｎｉ７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストを介してエッチングすればよい。
【００７９】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも小さいため、エッチングが進むにつれてひさし５８がでてくる。
【００８０】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１３）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程（図１４）、および導電路裏面に導電被膜を形成して完成までの工程（図９）は、前述した製造方法と同一であるためその説明は省略する。
【００８１】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。
【００８２】
また半導体ベアチップをフリップチップ方式で導電路に固着するので、ボンディングワイヤを不要にでき、絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、高さが０．５ｍｍ以下の非常に薄型化が図れ、同時に小型軽量化された回路装置を実現できる。
【００８３】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図１６の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【００８４】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチＱＦＰ実装時には回路装置自身を半田の表面張力でそのまま水平に移動できるので、電極ずれの修正が極めて容易となる。
【００８５】
また導電路の表側に第２の材料を形成しているため、熱膨張係数の違いにより実装基板の反り、特に細長い配線の反りまたは剥離を抑制することができる。
【００８６】
また導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【００８７】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能で且つボンディングワイヤを不要とすることにより、非常に薄い回路装置が形成できるメリットもある。
【００８８】
また図１８から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【００８９】
次に導電箔の厚みよりも薄く取り除く工程（例えばハーフエッチング）までは、導電路を個々に分離せずに取り扱えるため、極めて小さい基板に多くの回路装置を集積して製造するので、作業性が向上する特徴も有する。
【００９０】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する断面図である。
【図２】本発明の回路装置の製造方法を説明する断面図である。
【図３】本発明の回路装置の製造方法を説明する断面図である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図である。
【図７】本発明の回路装置の製造方法を説明する平面図である。
【図８】本発明の回路装置の製造方法を説明する断面図である。
【図９】本発明の回路装置を説明する断面図である。
【図１０】本発明の回路装置の製造方法を説明する断面図である。
【図１１】本発明の回路装置の製造方法を説明する断面図である。
【図１２】本発明の回路装置の製造方法を説明する断面図である。
【図１３】本発明の回路装置の製造方法を説明する断面図である。
【図１４】本発明の回路装置の製造方法を説明する断面図である。
【図１５】従来の回路装置の実装構造を説明する断面図である。
【図１６】従来の回路装置を説明する断面図である。
【図１７】従来の回路装置の製造方法を説明する断面図である。
【図１８】従来と本発明の回路装置の製造方法を説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電路
５２ 回路素子
５３ 回路装置
５４ 分離溝
５８ ひさし

Claims (16)

  1. 導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
    所望の前記導電路上に回路素子の表面電極を固着する工程と、
    該回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備することを特徴とする回路装置の製造方法。
  2. 導電箔を用意し、該導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
    少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
    所望の前記導電路上に回路素子の表面電極を固着する工程と、
    前記回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備することを特徴とする回路装置の製造方法。
  3. 導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
    所望の前記導電路上に回路素子の表面電極を固着する工程と、
    前記回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、
    前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを
    特徴とする回路装置の製造方法。
  4. 導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
    所望の前記導電路上に複数の回路素子の表面電極を固着する工程と、
    前記回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記複数の回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、
    前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
  5. 導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
    所望の前記導電路上に回路素子の表面電極を固着する工程と、
    前記回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を裏面より一様に除去し前記導電路の裏面と前記分離溝間の前記絶縁性樹脂とを実質的に平坦面にする工程とを具備することを特徴とする回路装置の製造方法。
  6. 導電箔を用意し、少なくとも導電路となる領城を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
    所望の前記導電路上に回路素子の表面電極を固着する工程と、
    前記回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を裏面より一様に除去し前記導電路の裏面と前記分離溝間の前記絶縁性樹脂とを実質的に平坦面にする工程と、
    前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
  7. 前記導電箔は銅、アルミニウム、鉄−ニッケルのいずれかで構成されることを特徴とする請求項１から請求項６のいずれかに記載された回路装置の製造方法。
  8. 前記導電被膜はニッケル、金あるいは銀メッキ形成されることを特徴とする請求項２に記載された回路装置の製造方法。
  9. 前記導電箔に選択的に形成される前記分離溝は化学的あるいは物理的エッチングにより形成されることを特徴とする請求項１から請求項６のいずれかに記載された回路装置の製造方法。
  10. 前記導電被膜を前記分離溝形成時のマスクの一部として使用することを特徴とする請求項８に記載された回路装置の製造方法。
  11. 前記回路素子は半導体ベアチップを固着されることを特徴とする請求項１から請求項６のいずれかに記載された回路装置の製造方法。
  12. 前記金属接続板は半田あるいは導電ぺーストで固着されることを特徴とする請求項１から請求項６のいずれかに記載された回路装置の製造方法。
  13. 前記絶縁性樹脂はトランスファーモールドで付着されることを特徴とする請求項１から請求項６のいずれかに記載された回路装置の製造方法。
  14. 前記絶縁性樹脂はダイシングにより個別の回路装置に分離することを特徴とする請求項３、請求項４あるいは請求項６のいずれかに記載された回路装置の製造方法。
  15. 少なくとも導電路と成る領域を除いた導電箔に、該導電箔の厚みよりも浅い分離溝を形成して導電路が形成された導電箔を用意する工程と、
    所望の前記導電路上に回路素子の表面電極を固着する工程と、
    該回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備することを特徴とする回路装置の製造方法。
  16. 少なくとも導電路と成る領域を除いた導電箔に、該導電箔の厚みよりも浅い分離溝を形成して導電路が形成された導電箔を用意する工程と、
    所望の前記導電路上に複数の回路素子の表面電極を固着する工程と、
    前記回路素子の裏面電極と所望の前記導電路を金属接続板で接続する工程と、
    前記複数の回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、
    前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
JP2000266685A 2000-09-04 2000-09-04 回路装置の製造方法 Expired - Lifetime JP3639514B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000266685A JP3639514B2 (ja) 2000-09-04 2000-09-04 回路装置の製造方法
CNB011123885A CN1244258C (zh) 2000-09-04 2001-02-15 电路装置及其制造方法
TW090103348A TW486920B (en) 2000-09-04 2001-02-15 Electric circuit device and method for making the same
KR10-2001-0007482A KR100400629B1 (ko) 2000-09-04 2001-02-15 회로 장치 및 그 제조 방법
US09/810,110 US6545364B2 (en) 2000-09-04 2001-03-16 Circuit device and method of manufacturing the same
EP01302580A EP1187204A3 (en) 2000-09-04 2001-03-20 Circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000266685A JP3639514B2 (ja) 2000-09-04 2000-09-04 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002076245A JP2002076245A (ja) 2002-03-15
JP3639514B2 true JP3639514B2 (ja) 2005-04-20

Family

ID=18753731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000266685A Expired - Lifetime JP3639514B2 (ja) 2000-09-04 2000-09-04 回路装置の製造方法

Country Status (4)

Country Link
JP (1) JP3639514B2 (ja)
KR (1) KR100400629B1 (ja)
CN (1) CN1244258C (ja)
TW (1) TW486920B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7790500B2 (en) 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
JP4183500B2 (ja) * 2002-12-20 2008-11-19 三洋電機株式会社 回路装置およびその製造方法
JP4135565B2 (ja) * 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP2007116013A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
JP2008124136A (ja) * 2006-11-09 2008-05-29 Denso Corp 半導体パッケージおよびその製造方法
JP5003418B2 (ja) * 2007-11-08 2012-08-15 トヨタ自動車株式会社 半導体装置とその製造方法
JP4800290B2 (ja) * 2007-12-10 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
KR101064755B1 (ko) 2008-12-24 2011-09-15 엘지이노텍 주식회사 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
JP5445368B2 (ja) * 2010-07-13 2014-03-19 サンケン電気株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2014125567A1 (ja) * 2013-02-12 2014-08-21 株式会社メイコー 部品内蔵基板及びその製造方法
US9196577B2 (en) * 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
CN104392969A (zh) * 2014-10-13 2015-03-04 华东光电集成器件研究所 一种多芯片集成电路抗冲击封装结构
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
CN107565922B (zh) * 2017-09-13 2020-07-03 湖南省福晶电子有限公司 Smd陶瓷平面基座的制备方法
CN110416101A (zh) * 2019-08-07 2019-11-05 深圳市顺益微电子有限公司 用烧结银浆作为粘接剂的电源模块铜片焊接工艺
JP7157028B2 (ja) 2019-09-17 2022-10-19 アオイ電子株式会社 半導体装置および半導体装置の製造方法
CN114126187B (zh) * 2020-08-26 2024-05-10 宏恒胜电子科技（淮安）有限公司 具有内埋散热结构的线路板及其制作方法
CN117855178A (zh) * 2023-09-25 2024-04-09 日月新半导体(威海)有限公司 一种半导体封装设计方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012306A (ko) * 1996-07-11 1998-04-30 김광호 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지

Also Published As

Publication number Publication date
KR100400629B1 (ko) 2003-10-04
KR20020018929A (ko) 2002-03-09
JP2002076245A (ja) 2002-03-15
TW486920B (en) 2002-05-11
CN1244258C (zh) 2006-03-01
CN1342035A (zh) 2002-03-27

Similar Documents

Publication Publication Date Title
JP3639514B2 (ja) 回路装置の製造方法
KR100484696B1 (ko) 회로 장치 및 그 제조 방법
KR100386520B1 (ko) 회로 장치의 제조 방법 및 회로 장치
JP3609737B2 (ja) 回路装置の製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
JP3609684B2 (ja) 半導体装置およびその製造方法
JP3561683B2 (ja) 回路装置の製造方法
JP2001217372A (ja) 回路装置およびその製造方法
JP3634709B2 (ja) 半導体モジュール
JP3691335B2 (ja) 回路装置の製造方法
JP3574025B2 (ja) 回路装置およびその製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP3510839B2 (ja) 半導体装置およびその製造方法
JP4698080B2 (ja) 回路装置の製造方法
JP2001250884A (ja) 回路装置の製造方法
JP4443190B2 (ja) 半導体装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP3778783B2 (ja) 回路装置およびその製造方法
JP3639495B2 (ja) 回路装置の製造方法
JP2001250887A (ja) 回路装置の製造方法
JP4748892B2 (ja) 回路装置の製造方法
JP4036603B2 (ja) 半導体装置およびその製造方法
JP2005175509A (ja) 回路装置
JP2001250883A (ja) 回路装置の製造方法
JP2001223318A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050114

R151 Written notification of patent or utility model registration

Ref document number: 3639514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term