JP2008124136A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2008124136A JP2008124136A JP2006304148A JP2006304148A JP2008124136A JP 2008124136 A JP2008124136 A JP 2008124136A JP 2006304148 A JP2006304148 A JP 2006304148A JP 2006304148 A JP2006304148 A JP 2006304148A JP 2008124136 A JP2008124136 A JP 2008124136A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- holding plate
- semiconductor package
- semiconductor element
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】リードフレーム3にかしめ固定されたヒートシンク2は導電性の金属板により形成され、その上面には長溝21が形成されている。長溝21を挟むように一対の半導体素子4をヒートシンク2上に取り付け、半導体素子4とリードフレーム3のリード部33とをワイヤボンディングする。その後、周囲を樹脂材料にてモールディングし、リードフレーム3から切出して半導体パッケージ1が完成する。半導体パッケージ1をプリント基板上に実装することにより、ヒートシンク2の1箇所をプリント基板に接続させるのみで、双方の半導体素子4をヒートシンク2を介してプリント基板に導通させることができる。また、半導体素子1の底面を切削してヒートシンク2を2分割すれば、プリント基板上において、双方の半導体素子4がヒートシンク2を介して導通することはない。
【選択図】図1
Description
本発明は、上記事情に鑑みてなされたものであり、その目的は、複数の回路構成に容易に対応可能な半導体パッケージおよびその製造方法を提供することにある。
請求項3の発明によれば、半導体素子は回路基板を介して保持板に取り付けられたことにより、保持板上にさらに多くの回路素子を配置して、複雑な回路を構成することができる。
請求項4の発明によれば、保持板は半導体素子が取り付けられる時にはリード材と一体形成されており、モールディングされた後に、保持板とリード材とが互いに切り離されることにより、保持板とリード材とを連結する工程が省略でき、いっそう低コストの半導体パッケージにすることができる。
図1乃至図3に基づいて、本発明の実施形態1による半導体パッケージ1およびその製造方法について説明する。図1(a)、(b)に示すように、中央部上面に長溝21を有したヒートシンク2は本発明の保持板に該当し、銅、鉄、アルミニウムといった導電性を有するとともに、熱伝導性の良好な金属材料にて平板状に形成されている。長溝21が設けられていることにより、ヒートシンク2の下面には薄肉部が形成されている。一方、リードフレーム3は導電性を有する金属板により枠状に形成され、本発明のリード材に該当している。リードフレーム3の中央部には開口31が形成され、開口31の側面からは4個のかしめ片32が内方に向けて延びている。また、開口31の長手方向の両端部からは複数のリード部33が突出している。ヒートシンク2はリードフレーム3の開口31内に配置され、かしめ片32の先端に連結されている。
次に、ヒートシンク2、取り付けられた半導体素子4、かしめ片32、リード部33の端部、および金線5を含むように周囲を型(図示せず)で囲み、熱硬化性の封止樹脂にてモールディングする(図1(g)、(h)示)。尚、図1(h)に示すようにモールディング後のヒートシンク2は、その底面が封止樹脂6の下面に露出している。
また、ヒートシンク2がリードフレーム3にかしめ固定されているため、モールディング時の剛性を向上させることができる。
<実施形態2>
次に、図4に基づいて実施形態2について説明する。本実施形態による半導体パッケージ1Aは、実施形態1による半導体パッケージ1に比べ、半導体素子4が回路基板8を介してヒートシンク2に取り付けられている点のみが異なる。従って、本実施形態による半導体パッケージ1Aの製造方法についても、実施形態1による半導体パッケージ1に対し、半田付けあるいは導電性接着剤にて半導体素子4を固定した回路基板8をヒートシンク2上にダイボンディングする点が異なるのみである。その他の構成については、実施形態1による半導体パッケージ1と同様であるため詳細な説明は省略する。
次に、図5に基づいて実施形態3について説明する。本実施形態による半導体パッケージ1Bにおいては、半導体素子4はヒートシンク部分と一体形成されたリードフレーム9上にダイボンディングされる。リードフレーム9は導電性を有するとともに熱伝導性の良好な金属板により形成されている。図5(a)、(b)に示すように、リードフレーム9は周囲を取り囲む枠部91と、枠部91に連結され中央部に位置する取付部92と、枠部91の長手方向の両端部から内方に突出したリード部93を備えている。また、取付部92と枠部91との間には、リードフレーム9の表裏を貫通した一対のスロット94が、互いに対向するように設けられている。取付部92は本発明の保持板に該当し、その中央にはリードフレーム9の長手方向に直交するようにV溝95が形成されている。V溝95は下方へと突出するとともに、スロット94を互いに繋ぐように取付部92上に延在している。
ヒートシンクあるいはリードフレーム上に取り付けられる半導体素子は3個以上あってもよい。
半導体素子が取り付けられる保持板は、必ずしもヒートシンクの機能を有していなくてもよい。
ヒートシンクあるいはリードフレームには、取り付けられる半導体素子の間に位置するように薄肉部が形成されていればよく、必ずしも溝形状が形成されていなければならないわけではない。
Claims (5)
- 導電性の材料により形成されるとともに下面に薄肉部を有する保持板は、その周囲にあるリード材と連結されており、前記保持板上に複数の半導体素子を配置し、前記薄肉部が該半導体素子間に位置するように前記半導体素子を前記保持板上に取り付け、前記半導体素子を前記リード材に対しワイヤボンディングした後、樹脂材料にて周囲をモールディングしたことを特徴とする半導体パッケージ。
- 前記保持板は熱伝導性が良好な金属材料にて形成され、前記半導体素子から発生した熱を外部に放出することを特徴とする請求項1記載の半導体パッケージ。
- 前記半導体素子は回路基板を介して前記保持板に取り付けられたことを特徴とする請求項1または2記載の半導体パッケージ。
- 前記保持板は前記半導体素子が取り付けられる時には前記リード材と一体形成されており、モールディングされた後に、前記保持板と前記リード材とが互いに切り離されることを特徴とする請求項1乃至3のいずれかに記載の半導体パッケージ。
- 導電性の材料により形成された保持板は、下面に薄肉部を有するとともに周囲にあるリード材と連結されており、前記保持板上に複数の半導体素子を配置し、前記薄肉部が該半導体素子間に位置するように前記半導体素子を前記保持板上に取り付け、前記半導体素子を前記リード材に対しワイヤボンディングした後、樹脂材料にて周囲をモールディングすることを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304148A JP2008124136A (ja) | 2006-11-09 | 2006-11-09 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304148A JP2008124136A (ja) | 2006-11-09 | 2006-11-09 | 半導体パッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124136A true JP2008124136A (ja) | 2008-05-29 |
Family
ID=39508592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304148A Pending JP2008124136A (ja) | 2006-11-09 | 2006-11-09 | 半導体パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124136A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63197362A (ja) * | 1987-02-12 | 1988-08-16 | Toshiba Corp | ハイブリツド型半導体装置 |
JPH03112156A (ja) * | 1989-09-26 | 1991-05-13 | Nec Corp | 混成集積回路装置 |
JPH06295972A (ja) * | 1993-04-07 | 1994-10-21 | Nippondenso Co Ltd | ハイブリッドicのリードフレームの位置決め構造及びハイブリッドicの製造方法 |
JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
JP2001351933A (ja) * | 2000-06-09 | 2001-12-21 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2002076245A (ja) * | 2000-09-04 | 2002-03-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2003078101A (ja) * | 2001-09-06 | 2003-03-14 | Hitachi Ltd | 半導体装置とそれに用いられるリードフレームとその製造方法 |
JP2004071899A (ja) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2004349397A (ja) * | 2003-05-21 | 2004-12-09 | Sharp Corp | 半導体装置およびそれに用いられるリードフレーム |
-
2006
- 2006-11-09 JP JP2006304148A patent/JP2008124136A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63197362A (ja) * | 1987-02-12 | 1988-08-16 | Toshiba Corp | ハイブリツド型半導体装置 |
JPH03112156A (ja) * | 1989-09-26 | 1991-05-13 | Nec Corp | 混成集積回路装置 |
JPH06295972A (ja) * | 1993-04-07 | 1994-10-21 | Nippondenso Co Ltd | ハイブリッドicのリードフレームの位置決め構造及びハイブリッドicの製造方法 |
JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
JP2001351933A (ja) * | 2000-06-09 | 2001-12-21 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2002076245A (ja) * | 2000-09-04 | 2002-03-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2003078101A (ja) * | 2001-09-06 | 2003-03-14 | Hitachi Ltd | 半導体装置とそれに用いられるリードフレームとその製造方法 |
JP2004071899A (ja) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2004349397A (ja) * | 2003-05-21 | 2004-12-09 | Sharp Corp | 半導体装置およびそれに用いられるリードフレーム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7772036B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
CN100490140C (zh) | 双规引线框 | |
US7795715B2 (en) | Leadframe based flash memory cards | |
US6246115B1 (en) | Semiconductor package having a heat sink with an exposed surface | |
TWI716455B (zh) | 形成具有導電的互連框的半導體封裝之方法及結構 | |
JP2001313363A (ja) | 樹脂封止型半導体装置 | |
KR20080038180A (ko) | 리버서블-다중 풋프린트 패키지 및 그 제조 방법 | |
US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
KR20170085500A (ko) | 개선된 컨택 핀을 구비한 qfn 패키지 | |
US9620438B2 (en) | Electronic device with heat dissipater | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
JP2651427B2 (ja) | 半導体装置の製造方法 | |
US7808088B2 (en) | Semiconductor device with improved high current performance | |
KR101261483B1 (ko) | 반도체 패키지 제조 방법 | |
JP2008124136A (ja) | 半導体パッケージおよびその製造方法 | |
JP4207791B2 (ja) | 半導体装置 | |
JP2005209805A (ja) | 半導体装置およびその製造方法 | |
JP4534675B2 (ja) | 集積回路装置 | |
JP5180495B2 (ja) | 半導体装置およびその製造方法 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2010040846A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20240055331A1 (en) | Small outline transistor with thermal flat lead | |
KR102365004B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20050189625A1 (en) | Lead-frame for electonic devices with extruded pads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20081216 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110621 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20110808 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121018 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121109 |