KR101064755B1 - 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 - Google Patents

다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR101064755B1
KR101064755B1 KR1020080132887A KR20080132887A KR101064755B1 KR 101064755 B1 KR101064755 B1 KR 101064755B1 KR 1020080132887 A KR1020080132887 A KR 1020080132887A KR 20080132887 A KR20080132887 A KR 20080132887A KR 101064755 B1 KR101064755 B1 KR 101064755B1
Authority
KR
South Korea
Prior art keywords
pattern
lead frame
plating
lead
raw material
Prior art date
Application number
KR1020080132887A
Other languages
English (en)
Other versions
KR20100074449A (ko
Inventor
천현아
최재봉
이성원
류성욱
이혁수
엄새란
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080132887A priority Critical patent/KR101064755B1/ko
Priority to TW098144182A priority patent/TWI408788B/zh
Priority to PCT/KR2009/007724 priority patent/WO2010074510A2/en
Priority to JP2011543424A priority patent/JP2012514326A/ja
Priority to CN200980152298.5A priority patent/CN102265394B/zh
Priority to US13/142,172 priority patent/US8956919B2/en
Publication of KR20100074449A publication Critical patent/KR20100074449A/ko
Application granted granted Critical
Publication of KR101064755B1 publication Critical patent/KR101064755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 반도체 패키지용 다열 리드형 리드프레임에 관한 것으로, 본 발명은 리드프레임 원소재에 도금패턴을 형성하는 1단계, 상기 도금패턴 상에 보호패턴을 형성하는 2단계, 상기 보호패턴을 마스크로 하여 미세패턴을 형성하는 3단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 도금층을 에칭마스크로 사용하는 종래의 문제를 해결하기 위하여, 도금패턴의 상부에 보호패턴을 형성하여 리드프레임의 패턴 형성시에 에칭액으로 인한 도금층의 손상을 막아 제품의 신뢰성을 높일 수 있는 리드프레임을 제공하는 효과가 있다.
반도체 패키지, 리드프레임, plating burr

Description

다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법{Structure for multi-row lead frame and semiconductor package thereof and manufacture method thereof}
본 발명은 반도체 패키지용 다열형 리드프레임의 제조 및 그 방법에 관한 것으로, 구체적으로는 도금패턴의 상부에 보호패턴을 형성하여 리드프레임의 패턴 형성시에 에칭액으로 인한 도금층의 손상을 막아 제품의 신뢰성을 높일 수 있으며, 종래 제조공정에서의 도금 버(plating burr)의 제거공정을 없애 제조공정의 단축 및 재료비손실을 줄일 수 있는 기술에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열 방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
최근에는 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사 이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드프레임의 반도체 패키지가 주목받고 있다.
도 1a는 종래 "반도체 장치의 제조방법"에 대한 한국특허 제 공개번호 제 10-2008-0038121호에 게시된 내용을 참조한 것이다.
종래의 반도체 패키지 공정에 따른 순서를 설명하면, Cu, Cu 합금, 또는 철 니켈 합금(예컨대, 42Alloy) 재로 구성된 리드프레임재(leadframe material)(10)의 표면과 이면에 레지스트막(11)을 전면 도포한 후, 그 레지스트막(11)을 소정의 리드 패턴으로 노광하고, 현상하여 도금 마스크의 에칭 패턴(12)을 형성한다. 그리고 리드프레임재(10)를 전면 도금하고, 레지스트막(11)을 제거하면 표면 측과 이면 측에 도금 마스크(13, 14)가 형성된다(도 1a의 (a) ~ (d) 참조).
이어서 하면(즉, 이면 측) 전면을 다른 레지스트막(15)으로 코팅한 후, 도금 마스크(13)를 레지스트 마스크로서 이용해서 상면 측(즉, 표면 측)을 하프 에칭(half etching)한다. 이 경우, 리드프레임재(10) 표면의 도금 마스크(13)로 덮인 부분은 에칭되지 않기 때문에, 결국은 레지스트막으로 미리 형성된 소자 탑재부(16)와 와이어 본딩부(17)가 돌출하게 된다. 주목해야 할 점은, 이 소자 탑재부(16)와 와이어 본딩부(17)의 표면이 도금 마스크(13)로 덮여져 있다는 것이다(도 1a의 (e)와 (f) 참조).
또한, 하면 측 상에 레지스트막(15)을 제거한 후, 소자 탑재부(16)에 반도체 소자(18)를 탑재하고, 반도체 소자(18)의 각 전극 패드부와 와이어 본딩부(17)를 와이어 본딩한 후, 반도체 소자(18), 본딩 와이어(20) 및 와이어 본딩부(17)를 수지 밀봉한다. 도면 부호 21은 밀봉 수지를 나타낸다(도 1a의 (g)와 (h) 참조).
그런 다음 이면 측을 하프 에칭한다. 이때, 리드프레임재(10)에 도금 마스크(14)가 형성된 부분은 도금 마스크(14)가 레지스트 마스크로서 기능하여 에칭되지 않고 남게 된다. 그 결과, 외부 접속 단자부(22)와 소자 탑재부(16)의 이면이 돌출한다. 외부 접속 단자부(22)와 와이어 본딩부(17)가 서로 연통하기 때문에, 각각의 외부 접속단자부(22)[및 이것과 연통하는 와이어 본딩부(17)]는 독립적이게 되고 반도체 소자(18)의 각 전극 패드부에 전기적으로 접속된다. 이들 반도체 장치(23)는 일반적으로 그리드형으로 배치되고 동시에 제조되므로, 다이싱 및 분리(고편화) 하여 개개의 반도체 장치(23)가 제조된다(도 1a의 (i)와 (j) 참조).
그러나 상술한 제조공정의 (e) 공정을 살펴보면, 상면의 도금층(13)을 에칭 마스크로 사용하여 리드프레임 원소재(10)부분에 대한 에칭을 수행하는 경우, 에칭 공정 중에 리드프레임 원소재의 상면 도금층 attack으로 인한 손상을 초래할 수 있으며 이는 이러한 손상은 wirebonding 및 제품 신뢰성 저하에 매우 치명적인 영향을 미치게 되는 문제가 발생한다.
또한, 상술한 제조공정의 (g) 공정에 따른 도금 패턴 부위(A 부분)의 확대도인 도 1b를 참조하여 보면, 도 1b의 (A1) 도면에 도시된 것은 도 1a에 도시된 도금층(17)의 일반적인 구조를 도시한 것이다. 즉 종래의 도금 마스크로 활용되는 도금층(17)은 도시된 것처럼 리드프레임 원소재(10)의 상부에 언더코트(Ni) 층(24), 그 상부에 귀금속 도금(25)으로 형성됨이 일반적이다. 그러나 이러한 도금패턴을 도금 마스크로 하여 에칭을 수행하는 경우에는 Au 등의 귀금속 재질의 도금(25)은 에칭 중에 침식되지 않지만, 구리 또는 구리합금으로 형성된 리드프레임 원소재(10) 및 Ni 언더코트(24)는 도 1b의 (A2) 및 (A3)에 도시된 것처럼 에칭액에 의해 부식이 진행되게 된다. 따라서 귀금속 도금(25) 주위부는 박형이 되고, 와이어본딩부(17), 소자탑재부(16), 외부접속단자부(22) 각각의 주위에 부착되어, 도금 버(plating burr; 도금 박편)(26)를 형성하게 된다. 문제는 이러한 도금 버(plating burr)(26)가 존재하게 되면, 추후 반도체 패키지를 형성하기 위한 와이어본딩 공정, 수지 밀봉 공정 등에서 도금 버(plating burr)가 박리되어 와이어 본딩 불량, 단자 간 쇼트 등을 비롯한 반도체 장치 자체의 불량의 치명적인 원인이 되는 데 있다.
따라서, 종래공정에서는 도금 버(plating burr)가 필연적으로 발생하게 되는바, 제품의 신뢰성을 향상시키기 위해서는 이를 제거하는 공정 및 세정을 위한 추가 공정이 필요하게 된다. 구체적으로는 브러시나 초음파 진동자를 갖는 수조에 이 중간 제품을 침지하여 도금 버(plating burr)를 박리 후 수세하는 공정이 추가 진행되어야 하는 비경제성을 초래하게 되며, 나아가 이러한 도금 버(plating burr) 로 인한 재료비 손실이 증가하게 되는 문제도 아울러 발생하게 된다.
아울러, 상술한 종래 제작 공정의 경우 귀금속을 사용하는 도금층이 에칭 마스크로 사용되기 때문에 스트립(strip) 외곽 부분 또한 도금되어져야 하며 이러한 점은 불필요한 스트립(strip) 외곽 부분까지 귀금속 도금함에 따라 재료비 상승을 야기하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 도금패턴의 상부에 보호패턴을 형성하여 리드프레임의 패턴 형성시에 에칭액으로 인한 도금층의 손상을 막아 제품의 신뢰성을 높일 수 있으며, 종래 제조공정에서 요청되는 도금 버(plating burr)를 제거하는 공정을 없애 제조공정의 단축 및 재료비손실을 줄일 수 있는 리드프레임 및 이를 이용한 반도체 패키지의 제조공정과 그 결과물을 제공함에 있다.
본 발명은 상술한 과제를 해결하기 위한 구성으로서, 리드프레임 원소재에 도금패턴을 형성하는 1단계, 상기 도금패턴 상에 보호패턴을 형성하는 2단계, 상기 보호패턴을 마스크로 하여 미세패턴을 형성하는 3단계를 포함하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법을 제공한다. 이를 통해 종래 다열 리드형 리드프레임 공정상 요청되던, 도금 버(plating burr) 제거를 위한 추가공정을 제거하여 제조공정은 간소화시키며, 생산비용을 절감할 수 있도록 할 수 있다.
또한, 상술한 제조공정에 있어서의 상기 1단계는, 상기 리드프레임 원소재의 양면 또는 단면에 감광성 물질을 도포하고, 노광 /현상하여 리드프레임 패턴을 형성하는 a) 단계와 상기 리드프레임 패턴에 도금을 수행하는 b) 단계로 이루어지는 것을 특징으로 한다. 이를 통해 에칭시 리드프레임 소재의 상면의 도금층 손상을 예방할 수 있도록 하며, 이로 인해 제품의 신뢰도를 향상할 수 있도록 한다.
아울러, 본 발명에서의 상기 1단계의 도금패턴을 형성하는 공정에 적용되는 재료로는, 상기 도금패턴을 Ni, Pd, Au, Sn, Ag, Co, Cu 중에 선택되는 1원 또는 2원, 3원의 합금층을 사용하여, 단층 또는 다층으로 형성하도록 할 수 있다.
물론, 본 발명의 상술한 공정에서는 상기 1단계에서는, 상기 도금 패턴을 형성한 후, 상기 감광성 물질을 박리하는 c) 단계를 더 포함하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법을 제공함이 더욱 바람직하다.
또한, 도금패턴의 상부 면에 보호패턴을 형성하는 상기 2단계는, 상기 도금패턴이 형성된 리드프레임 원소재의 양면 또는 단면에 감광성 물질을 도포하여 포토리소그라피법을 이용하는 단계인 것을 특징으로 한다.
구체적으로, 본 발명에 있어서, 바람직한 실시예로서의 구성으로는 상술한 공정단계에서의 상기 2단계는, 리드프레임 원소재의 양면에 감광성 물질을 도포하고, 상기 리드프레임 원소재의 상면에는 패턴의 노광/ 현상을 수행하여 상부 보호패턴을 형성하며, 하면에는 전면 노광을 실시하여 하부 보호패턴을 형성하는 것으로 구성할 수 있다.
상술한 본 발명에서의 보호패턴을 형성함에 있어서는, 상기 리드프레임 원소재의 상면에 형성되는 상부 보호패턴의 폭(T1)은 도금 패턴의 폭(T2) 이상의 길이로 형성하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법을 제공하여, 종래의 공정에서 발생할 수 있는 도금 버(palting burr)나 언더컷 현상을 제거할 수 있도록 한다.
특히, 이러한 보호패턴의 바람직한 형성예로서는 상기 보호패턴을 상기 도금패턴의 상면과 측면부위를 감싸는 구조로 형성시킬 수 있도록 함이 바람직하다.
또한, 리드프레임 원소재에 미세패턴을 형성하기 위하여, 상기 3단계는, 상기 상부 보호패턴 부위 이외의 노출된 상기 리드프레임의 상면을 에칭하는 단계인 것을 특징으로 한다.
아울러, 본 발명에 따른 리드프레임 제조공정에서는 상기 3단계 이후에, 상기 보호패턴을 박리하는 단계를 더 포함하여 형성될 수 있다.
상술한 본 발명에 따른 다열 리드형 리드프레임을 이용하여 반도체 패키지를 제조하는 공정은 리드프레임 원소재에 도금패턴을 형성하는 1단계; 상기 도금패턴 상에 보호패턴을 형성하는 2단계; 상기 보호패턴을 마스크로 하여 미세패턴을 형성하는 3단계; 에 의해 리드프레임을 형성하고, 여기에 상기 보호패턴을 박리하고, 반도체칩을 실장, 와이어본딩, 에폭시 몰딩을 수행하고, 백 에칭을 통해 반도체 패키지를 완성하는 4단계; 를 포함하여 구성될 수 있다.
물론, 상술한 반도체 패키지의 제조공정에서는 본 발명에 따른 리드프레임 형성공정에서 보호패턴을 형성함에 있어서, 상기 2단계를 상기 리드프레임 원소재의 상면에 형성되는 상부 보호패턴의 폭(T1)을 도금 패턴의 폭(T2) 이상의 길이로 형성할 수 있도록 함이 바람직하다.
특히 본 발명에서는 상술한 리드프레임의 제조공정에 따른 리드프레임으로서, 리드프레임 원소재의 상면 또는 하면에 적어도 1 이상의 미세패턴이 형성되며, 상기 미세패턴이 형성되지 않는 부분의 어느 하나 이상에 도금패턴을 포함하여 리드프레임을 구성하되, 상기 도금패턴의 상부 면에 감광성 보호패턴이 형성되는 것을 특징으로 하는 다열 리드형 리드프레임의 구조를 제공할 수 있다. 특히 상기 리드프레임의 상부패턴면의 폭(T3)이 도금패턴의 폭(T2) 이상으로 형성되는 것을 특징으로 한다. 물론 상기 반도체 패키지를 형성하는 경우에는 상기 보호패턴을 박리하여 사용함이 바람직하다.
이상과 같은 본 발명에 따른 리드프레임을 제조하는 공정에 따르면, 상기 리드프레임 스트립의 외곽부에는 도금패턴을 형성시키지 않고 노출된 구조의 리드프레임을 구현할 수 있어, 재료비 절감을 구현할 수 있게 된다.
또한, 본 발명에서의 도금패턴은 상기 도금패턴은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 2원, 3원 합금을 이용하여 단층 또는 다층으로 형성될 수 있음은 상술한 바와 같다.
본 발명에 따르면, 도금층을 에칭마스크로 사용하는 종래의 문제를 해결하기 위하여, 도금패턴의 상부에 보호패턴을 형성하여 리드프레임의 패턴 형성시에 에칭액으로 인한 도금층의 손상을 막아 제품의 신뢰성을 높일 수 있는 리드프레임을 제공하는 효과가 있다.
특히, 도금층을 에칭 마스크로 사용하는 경우, 필연적으로 수행되는 도금 버(plating burr)의 제거공정을 없애 제조공정의 단축 및 재료비손실을 줄일 수 있 는 효과도 있다.
또한, 종래의 도금층을 에칭마스크로 사용함에 따른 리드프레임 제조용 스트립의 외곽부분까지 도금이 수행되어 불필요한 재료비의 상승의 원인을 제거할 수 있어, 제조원가의 절감을 구현할 수 있는 장점도 있다.
본 발명의 요지는 다열 리드형 리드프레임을 제조공정에서, 리드프레임 패턴을 형성하기 위한 레지스트 도포 시 상면과 하면을 동시에 도포하고, 포토레지스트를 도금패턴의 보호패턴으로 사용함으로써 에칭 시 상면의 도금 층 손상을 예방할 수 있으며 이로 인하여 제품 신뢰도 향상시키는 공정을 제공하는 것을 그 요지로 한다.
이하에서는 첨부한 도면을 참조하여, 본 발명의 구체적인 구성 및 작용을 설명하기로 한다.
도 2a 및 도 2b는 본 발명에 따른 다열 리드형 리드프레임의 제조공정을 설명하기 위한 공정 순서도이다.
본 발명에 따른 다열 리드형 리드프레임의 제조는 도 2a에 도시된 것처럼, 크게 리드프레임 원소재에 도금패턴을 형성하는 1단계(S1)와 상기 도금패턴 상에 보호패턴을 형성하는 2단계(S2), 그리고 상기 보호패턴을 마스크로 하여 미세패턴을 형성하는 3단계(S3)를 포함하여 구성됨을 기본으로 한다. 물론 이후 반도체 패키징을 위해서는 상술한 보호패턴을 박리하는 공정(S4)을 수행할 수도 있다.
상기 도금패턴의 형성공정(S1)은 도 2b에 도시된 것처럼, 리드프레임 원소재 에 도금패턴을 형성하는 S1 공정은, 우선 리드프레임 원소재를 준비하고(S11), 상기 리드프레임 원소재에 포토레지스트 도포(S12), 노광/현상 공정(S13)을 거쳐 도금패턴을 남기고 포토레지스트를 제거하여 완성한다(S14).
상기 보호패턴의 형성공정(S2)은 상기 도금패턴이 형성된 리드프레임 원소재의 상면에 2차 포토레지스트를 도포하고(S21), 리드프레임의 상면과 하면에 각각 패턴형성을 위한 노광과 전면 노광을 실시하여(S22) 완성한다. 이후 리드프레임의 상부 면을 상기 보호패턴을 마스크로 하여 하프 에칭을 하여 다열 리드형 리드프레임을 완성하게 된다. 상술한 보호패턴은 이후 제거함이 바람직하다.
도 3a를 참조하여 상술한 공정을 보다 구체적으로 설명하기로 한다.
즉, 우선 도금패턴을 형성하기 위한 리드프레임 원소재(110)을 준비한다(R 1). 상기 리드프레임 원소재의 일례로는 Cu 또는 Cu alloy 합금, 또는 철/니켈 합금재로 구성된 것을 사용할 수 있다.
다음으로, 상기 리드프레임 원소재(110)의 상면과 하면에 감광성 물질(120)을 도포한다(R2). 상기 감광성 물질은 PR(Photo Regist, 포토레지스트) 또는 DFR(Dry Film Resist) 또는 PSR(Photo Solder Resist) 등을 사용할 수 있다. 이때 PR, DFR, PSR 등의 감광성 물질을 코팅할 때 리드프레임(110)의 양면 또는 한 면을 코팅할 수 있다. 여기서는 리드프레임 원소재(110)의 양면을 코팅한 경우로 실시예를 삼아 설명한다.
이후에, 코팅된 감광성 물질에 대하여 소정의 리드패턴으로 마스크(130)를 이용하여 노광하고 현상한다(R3, R4). 이 경우 R4에 도시된 것처럼, 도금마스크 패 턴(120)이 리드프레임 원소재(110)의 상면에 형성되게 된다.
다음으로, 상기 도금마스크 패턴(120)을 마스크로 하여 다열 리드형 리드프레임을 형성하기 위한 단층 또는 다층 도금 공정을 진행한다(R5). 도금 후 도금 마스크패턴(120)을 제거하면 도금 패턴(140)이 형성되게 된다(R6). 이러한 도금에 사용되는 재료로는 Ni, Pd, Au, Sn, Ag, Co, Cu 중에 선택되는 1원 또는 2원, 3원의 합금층을 사용할 수 있으며, 적층구조로는 단층 또는 다층으로 형성하는 것이 가능하다.
이후 R7단계에서는, 리드패턴을 형성하기 위한 미세패턴 형성공정을 위해, 상술한 R6 단계를 수행 후, 리드프레임 상부와 하부 면에 감광성 물질을 도포한다. 그리고 리드프레임의 상부 면에는 에칭마스크 형성을 위한 보호패턴을 형성하기 위한 노광/현상을 수행하고, 하부 면에는 전면 노광을 실시한다. 본 공정단계의 가장 큰 요지는 이후 에칭 공정에서의 도금층 Attack을 막아 도금패턴을 보호하기 위한 보호패턴을 형성하는 데 있다.
R8 단계의 도면을 살펴보면, 리드프레임 원소재(110)의 상부 면의 도금패턴(140) 상에 형성된 보호패턴(160)이 형성되며, 하부면은 전면 노광에 의해 전체적으로 보호가 이루어질 수 있게 한다.
이후, R9 단계에서 상기 보호패턴을 마스크로 하여, 미세패턴(P1)을 형성하는 에칭을 수행한다.
이후에 상기 보호패턴을 제거하여 본 발명에 따른 다열 리드형 리드프레임을 완성한다(R10).
도 3c를 참조하여 본 발명이 종래의 발명에 비해 개선된 공정 및 그로 인한 효과를 상세하게 설명하기로 한다.
기본으로 리드프레임 원소재에 도금패턴을 형성하여 리드프레임 원소재에 도금패턴을 형성시키는 공정은 본 발명의 도 3a 및 도 3b에 도시된 R1~R6 까지의 공정은 공통된다.
이후, 비교 공정을 살펴보면, 도시된 (A)공정은 종래의 미세패턴을 형성하는 공정이며, (B)공정은 본 발명에 따른 미세패턴을 형성하는 공정이다.
(A)공정에서는 리드프레임 원소재(110)에 하부에 감광물질(160)을 도포하고(R7'), 상부에 형성된 도금패턴을 에칭마스크로 하여 미세패턴을 형성(R8')하게 된다. 이후, 하부의 감광물질을 박리하면 도시된 R9' 공정처럼 리드프레임을 형성하게 된다. 그러나 종래의 공정에서 도금패턴을 에칭 마스크로 하여 미세패턴을 형성하는 경우에는, 이는 도금 버(plating burr)가 발생하여 도금패턴의 폭이 도금패턴이 형성된 리드프레임면의 폭보다 넓어지는 문제가 발생하게 된다.
이에 비해, 본 발명에 따른 (B)공정을 살펴보면, 도금패턴이 형성된 리드프레임 원소재의 상부 하부 면에 감광성 물질을 도포하고(R7) 노광, 현상 공정을 통해 보호패턴(160)을 형성하게된다(R8). 도 3b의 공정도의 R8공정에 제시된 상부 보호패턴의 형상은 도 3c의 R8에 제시된 보호패턴(160; 리드프레임의 상부 보호패턴)과는 약간 상이한 구조를 취하고 있다. 즉 보호패턴을 형성함에 있어, 도금패턴의 상부 면에 형성할 수 있음은 물론, 도 3c의 R8의 경우처럼 도금패턴(140)의 상부 면과 측면을 감싸는 구조로 형성시킬 수 있음을 일례로서 보여주는 것이다.
특히, (A) 및 (B) 공정의 표 아래부분의 도면은 도금패턴의 일부를 확대한 요부확대도이다. 이를 참조하면, 상기 보호패턴(160)의 폭(T1)은 도금패턴의 폭(T2)보다 넓게 형성시킬 수 있다. 이후, 에칭을 수행하는 경우, 상기 보호패턴의 하부까지 에칭에 의해 식각이 이루어져도, 전체적으로는 도금패턴의 폭(T2)보다 도금패턴이 형성된 리드프레임 패턴면의 폭(T3)이 넓거나 동일한 길이로 에칭이 형성되어, 도금 버(plating burr) 현상이나 언더컷(under cut)이 발생하지 않게 되는 장점이 있게 된다(즉, T3≥T2).
특히, 도 3d를 참조하여 본 발명의 다른 장점을 설명하기로 한다.
도 3d에 도시된 것은, 본 발명에 따른 리드프레임을 형성하는 공정에서 스트립 단위로 형성하는 공정을 도시한 것이다.(기본으로 리드프레임 원소재에 도금패턴을 형성하여 리드프레임 원소재에 도금패턴을 형성시키는 공정은 본 발명의 도 3a 및 도 3b에 도시된 R1~R6 공정은 공통된다.) 제시된 도면은 (C)는 종래의 공정도이며, 그 하단은 요부확대도(Q')이다. (D)는 본 발명에 따른 공정도이며, 그 아래는 Q부분의 요부확대도이다.
종래의 공정(C)에서 도금패턴이 형성된 리드프레임 원소재의 하면에 감광성물질을 도포하고(R7'), 도금패턴을 에칭마스크로 하여 미세패턴을 형성하며(R8'), 이후 하부 감광물질을 박리하면 리드프레임이 완성된다(R9'). 그러나 이러한 공정에서는 필연적으로 스트립의 외각 부(Q)에도 도금이 수행되어야 한다. 구체적으로 도시한 리드프레임 상면의 도금 층을 에칭 마스크로 사용하는 종래 공정의 경우, 에칭 공정 중 상면의 도금 층 손상의 위험이 있으며 이러한 손상은 wirebonding 및 제품 신뢰성 저하를 가져올 수 있다. 또한, 귀금속을 사용하는 도금층이 에칭 마스크로 사용되는 기존 제조 공정으로는 리드와 다이패드 부분만 도금이 될 경우 미세패턴 형성을 위한 에칭(half etching) 시 스트립의 외곽 부분이 모두 에칭이 되어 스트립(strip) 형태를 유지할 수 없게 되므로 스트립(strip) 외곽 부 도금은 반드시 포함되어야 하는 영역(Q')이라고 할 수 있으며, 이러한 불필요한 부분의 귀금속 도금은 재료비 상승을 야기시키게 된다.
그러나 (D)공정을 살펴보면, 리드프레임 원소재에 보호패턴을 형성하기 위한 감광성물질을 도포(R7, R8)하고 보호패턴을 형성한 후, 미세패턴을 형성하기 위한 에칭을 수행하게 되면, 스트립의 외각부위(Q)에는 도금을 수행할 필요가 없게 된다. 그에 따라, 도시한 상기 리드프레임 스트립의 외곽부(Q)에는 도금패턴이 형성되지 않고 노출된 구조를 가진다. 즉, 본 발명에서는 종래의 공정 사용 시 발생하였던 스트립 외곽 부위의 에칭을 막기 위해 리드와 다이패드 이외의 스트립 외곽 부위까지 귀금속 도금을 해야만 했던 문제점을 제거함으로 재료비 절감 효과를 얻을 수 있다.
아울러 본 발명에서 2번째 레지스트 도포 시 상면과 하면을 동시에 도포함으로써 에칭 시 상면의 도금 층 손상을 예방할 수 있으며 이로 인하여 제품 신뢰도 향상을 높일 수 있기 때문이다.
또한, 종래의 다열 리드형 리드프레임 공정상 도금 버(plating burr)를 제거하기 위한 추가 공정을 제거함으로써 공정 단가를 낮추는 효과를 얻을 수 있다.
도 4a 및 도 4b를 참조하여 상술한 본 발명에 따른 다열 리드형 리드프레임을 이용하여 반도체 패키지를 제조하는 공정을 설명하면 다음과 같다. 도 4a에 도 시된 것처럼, 반도체 패키징 공정은 리드프레임에 칩실장(S5), 와이어 본딩(S6), 에폭시 몰딩(S7), 하부면 에칭(S8)로 수행된다.
도 4b를 참조하여 보다 구체적으로 설명하자면, 상기 리드프레임의 다이패드 영역에 반도체 칩(170)이 실장 되며(R11), 상기 반도체 칩(170)과 도금부위(140)를 와이어(180)로 연결하는 와이어 본딩이 이루어지며(R12), 이후 에폭시 등의 재료를 이용해 몰딩을 하여 반도체 패키지를 형성한다(R13).
또한, 상기 반도체 패키지의 하부에 대해 백 에칭을 수행하여 하부를 소정의 패턴(P2)으로 에칭함으로써, 독립적인 입출력 단자를 형성하기 위한 하부에칭공정을 수행하여 반도체 패키지를 완성할 수 있다(R14).
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 패키지의 제조공정과 문제점을 설명하기 위한 공정도 및 개념도이다.
도 2a 및 도 2b는 본 발명에 따른 다열 리드형 리드프레임의 제조공정의 공정순서를 도시한 도면이다.
도 3a 및 도 3b는 본 발명에 따른 다열 리드형 리드프레임의 제조공정을 설명하기 위한 개념도이다.
도 3c 및 도 3d는 종래기술과의 비교를 통해 본 발명에 따른 제조공정상의 장점을 설명하기 위한 비교도면이다.
도 4a 및 도 4b는 본 발명에 따른 다열 리드형 리드프레임을 이용하여 반도체 패키지를 제조하는 공정순서도 및 개념도이다.

Claims (18)

  1. 리드프레임 원소재에 도금패턴을 형성하는 1단계;
    상기 도금패턴 상에 보호패턴을 형성하되, 상기 리드프레임 원소재의 상면에 형성되는 상부 보호패턴의 폭(T1)은 도금 패턴의 폭(T2) 이상의 길이로 형성하는 2단계;
    상기 보호패턴을 마스크로 하여 미세패턴을 형성하는 3단계;
    를 포함하는 다열 리드형 리드프레임의 제조방법.
  2. 청구항 1에 있어서, 상기 1단계는,
    상기 리드프레임 원소재의 양면 또는 단면에 감광성 물질을 도포하고, 노광 및 현상하여 리드프레임 패턴을 형성하는 a) 단계;
    상기 리드프레임 패턴에 도금을 수행하는 b) 단계; 로 이루어지는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  3. 청구항 1에 있어서, 상기 1단계는,
    상기 도금패턴을 Ni, Pd, Au, Sn, Ag, Co, Cu 중에 선택되는 1원 또는 2원, 3원의 합금층을 사용하여, 단층 또는 다층으로 형성하는 단계인 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  4. 청구항 2에 있어서,
    상기 1단계는,
    상기 도금 패턴을 형성한 후, 상기 감광성 물질을 박리하는 c) 단계를 더 포함하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  5. 청구항 1에 있어서, 상기 2단계는,
    도금패턴이 형성된 리드프레임 원소재의 양면 또는 단면에 감광성 물질을 도포하여 포토리소그라피법을 이용하는 단계인 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  6. 청구항 5에 있어서, 상기 2단계는,
    리드프레임 원소재의 양면에 감광성 물질을 도포하고,
    상기 리드프레임 원소재의 상면에는 패턴의 노광 및 현상을 수행하여 상부 보호패턴을 형성하며,
    하면에는 전면 노광을 실시하여 하부 보호패턴을 형성하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 보호패턴을 상기 도금패턴의 상면과 측면부위를 감싸는 구조로 형성시키는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  9. 청구항 1 또는 청구항 6에 있어서,
    상기 3단계는,
    상기 상부 보호패턴 부위 이외의 노출된 상기 리드프레임의 상면을 에칭하는 단계인 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  10. 청구항 8에 있어서,
    상기 3단계 이후에, 상기 보호패턴을 박리하는 단계를 더 포함하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  11. 리드프레임 원소재에 도금패턴을 형성하는 1단계;
    상기 도금패턴 상에 보호패턴을 형성하되, 상기 리드프레임 원소재의 상면에 형성되는 상부 보호패턴의 폭(T1)은 도금 패턴의 폭(T2) 이상의 길이로 형성하는 2단계;
    상기 보호패턴을 마스크로 하여 미세패턴을 형성하는 3단계;
    상기 보호패턴을 박리하고, 반도체칩을 실장, 와이어본딩, 에폭시 몰딩을 수행하고,
    백 에칭을 통해 반도체 패키지를 완성하는 4단계;
    를 포함하는 반도체 패키지의 제조방법.
  12. 삭제
  13. 리드프레임 원소재의 상면 또는 하면에 적어도 1 이상의 미세패턴이 형성되며, 상기 미세패턴이 형성되지 않는 부분의 어느 하나 이상에 도금패턴을 포함하여 리드프레임을 구성하되,
    상기 리드프레임의 상부패턴면의 폭(T3)이 도금패턴의 폭(T2) 이상으로 형성되는 것을 특징으로 하는 다열 리드형 리드프레임.
  14. 청구항 13에 있어서,
    상기 리드프레임 스트립의 외곽부는 노출된 구조를 갖는 것을 특징으로 하는 다열 리드형 리드 프레임.
  15. 삭제
  16. 청구항 13 또는 청구항 14에 있어서,
    상기 도금패턴은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 2원, 3원 합금을 이용하여 단층 또는 다층으로 형성하는 것을 특징으로 하는 다열 리드형 리드프레임.
  17. 리드프레임 원소재의 상면 또는 하면에 적어도 1 이상의 미세패턴이 형성되며, 상기 미세패턴이 형성되지 않는 부분의 어느 하나 이상에 도금패턴을 포함하여 리드프레임을 구성하되,
    상기 리드프레임의 상부패턴면의 폭(T3)이 도금패턴의 폭(T2) 이상으로 형성되는 다열 리드형 리드프레임에 반도체 칩과 와이어 본딩과 에폭시 몰딩을 포함하여 형성되는 반도체 패키지.
  18. 삭제
KR1020080132887A 2008-12-24 2008-12-24 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 KR101064755B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080132887A KR101064755B1 (ko) 2008-12-24 2008-12-24 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
TW098144182A TWI408788B (zh) 2008-12-24 2009-12-22 多列導線架結構及其半導體封裝與製造方法
PCT/KR2009/007724 WO2010074510A2 (en) 2008-12-24 2009-12-23 Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
JP2011543424A JP2012514326A (ja) 2008-12-24 2009-12-23 多列リード型リードフレーム及びこれを用いた半導体パッケージの製造方法
CN200980152298.5A CN102265394B (zh) 2008-12-24 2009-12-23 多行引线框架的结构及其半导体封装及制造方法
US13/142,172 US8956919B2 (en) 2008-12-24 2009-12-23 Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132887A KR101064755B1 (ko) 2008-12-24 2008-12-24 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20100074449A KR20100074449A (ko) 2010-07-02
KR101064755B1 true KR101064755B1 (ko) 2011-09-15

Family

ID=42288304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132887A KR101064755B1 (ko) 2008-12-24 2008-12-24 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법

Country Status (6)

Country Link
US (1) US8956919B2 (ko)
JP (1) JP2012514326A (ko)
KR (1) KR101064755B1 (ko)
CN (1) CN102265394B (ko)
TW (1) TWI408788B (ko)
WO (1) WO2010074510A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420508B2 (en) * 2010-03-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof
US8669654B2 (en) * 2010-08-03 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with die paddle and method of manufacture thereof
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
US9257306B2 (en) 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维***级金属线路板结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维***级芯片正装堆叠封装结构及工艺方法
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维***级金属线路板结构及工艺方法
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP6593841B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6593842B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
CN106521583A (zh) * 2016-11-22 2017-03-22 宁波康强电子股份有限公司 一种引线框架的电镀方法
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
US10134660B2 (en) 2017-03-23 2018-11-20 Nxp Usa, Inc. Semiconductor device having corrugated leads and method for forming
CN111640729B (zh) * 2020-04-21 2023-08-18 江苏长电科技股份有限公司 一种易于大尺寸元件底部填充的转接板及其制造方法
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183083A (ja) * 1991-12-28 1993-07-23 Shinko Electric Ind Co Ltd リードフレーム及びその製造法
JPH10237691A (ja) * 1997-02-20 1998-09-08 Samsung Aerospace Ind Ltd 多層メッキリードフレーム
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
US7053492B2 (en) 2002-08-07 2006-05-30 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130151A (ja) * 1983-12-16 1985-07-11 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法
JPH1197612A (ja) * 1997-09-17 1999-04-09 Toppan Printing Co Ltd リードフレーム及びその製造方法
JP3639514B2 (ja) 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
KR101021600B1 (ko) * 2001-07-09 2011-03-17 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
JP2006253399A (ja) * 2005-03-10 2006-09-21 Mitsui High Tec Inc リードフレームの製造方法
JP3947750B2 (ja) 2005-07-25 2007-07-25 株式会社三井ハイテック 半導体装置の製造方法及び半導体装置
KR101089449B1 (ko) * 2005-08-10 2011-12-07 가부시키가이샤 미츠이하이테크 반도체 장치 및 그 제조 방법
JP2007051336A (ja) * 2005-08-18 2007-03-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法
US7501693B2 (en) * 2006-11-17 2009-03-10 Micrel, Inc. LDO regulator with ground connection through package bottom
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183083A (ja) * 1991-12-28 1993-07-23 Shinko Electric Ind Co Ltd リードフレーム及びその製造法
JPH10237691A (ja) * 1997-02-20 1998-09-08 Samsung Aerospace Ind Ltd 多層メッキリードフレーム
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
US7053492B2 (en) 2002-08-07 2006-05-30 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
US8956919B2 (en) 2015-02-17
WO2010074510A2 (en) 2010-07-01
TWI408788B (zh) 2013-09-11
CN102265394B (zh) 2014-04-02
WO2010074510A3 (en) 2010-09-10
JP2012514326A (ja) 2012-06-21
US20120038036A1 (en) 2012-02-16
KR20100074449A (ko) 2010-07-02
TW201030919A (en) 2010-08-16
CN102265394A (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
KR101064755B1 (ko) 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
JP4032063B2 (ja) 半導体装置の製造方法
KR101089449B1 (ko) 반도체 장치 및 그 제조 방법
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
JP2007048978A (ja) 半導体装置及びその製造方法
JP4599399B2 (ja) 化学的に向上させたパッケージシンギュレーション法
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
JP2000133763A (ja) 樹脂封止型半導体装置用の回路部材およびその製造方法
JPH10335566A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
TW200901422A (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
KR100975977B1 (ko) 다열 리드형 리드프레임 및 그 제조방법
KR101036351B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법
JP2012164936A (ja) 半導体装置の製造方法
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JP6460500B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR100819799B1 (ko) 다열리드형 반도체 패키지 제조 방법
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP4176092B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
KR101139971B1 (ko) 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 9