TW442983B - Light-emitting diode - Google Patents

Light-emitting diode Download PDF

Info

Publication number
TW442983B
TW442983B TW089101336A TW89101336A TW442983B TW 442983 B TW442983 B TW 442983B TW 089101336 A TW089101336 A TW 089101336A TW 89101336 A TW89101336 A TW 89101336A TW 442983 B TW442983 B TW 442983B
Authority
TW
Taiwan
Prior art keywords
base
flip chip
light
emitting diode
flip
Prior art date
Application number
TW089101336A
Other languages
English (en)
Inventor
Atsuo Hirano
Yukio Yoshikawa
Kiyotaka Teshima
Original Assignee
Toyoda Gosei Kk
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Kk, Koha Co Ltd filed Critical Toyoda Gosei Kk
Application granted granted Critical
Publication of TW442983B publication Critical patent/TW442983B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701Structure
    • H01L2224/1703Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

A7
五、發明說明(I ) 發明背景 發明之領域 本發明係關於一種使用具有加大之發光表面的倒裝晶 片式發光元件的發光二極體。 相關先前技藝之說明 參考圖12及13,將說明一種使用倒裝晶片式半導體 發光元件的傳統發光二極體5 °圖13係槪要地顯示傳統發 光二極體5之結構及外觀的垂直剖面圖,該傳統發光二極 體5包含一個倒裝晶片式半導體發光元件1〇〇(在下文中簡 稱爲"倒裝晶片10(Γ )。圖12係描述一個發光元件之構件 570,其係以一個底座520爲基座並以該倒裝晶片100裝設 於其上而構成。 導線架50係由金屬杆51及金屬柄53所組成,其係用 於對該發光元件之構件570施加電壓》該金屬柄53具有反 射部分55以及將該發光元件之構件570放置於其上的平坦 部分54。一樹脂鑲模40包圍該發光元件之構件570。發光 元件之構件570之底面527係藉著使用銀膠或任何其它能 導電的適當之材料而黏合在金屬柄53上。電極521係製造 在該底座520上的暴露部分528上。該電極521係透過使 用金線57的導線接合而連接至該金屬杆51上。 由倒裝晶片100放出的光線係由置於第一主要面上的 正電極反射並通過置於第二主要面上的藍寶石基座,且接 著對外發光。因此,倒裝晶片100係以面朝下的方向裝設 在底座520上,以使得第一主要面朝下。 私紙張尺度適用中囲國家標準(CNS)A4規格(210 * 297公釐) •M . (請先M讀背面之注意事項再填寫本頁) -線 經濟部智慧財產局貝工消費合作社印製 442983 A7 B7 經濟部智慧財產局負工消费合作社印製 五、發明說明) 接著’將說明作爲基座的底座520。圖12A係底座520 在倒裝晶片100附著前的平面圖:圖12B係底座520在倒 裝晶片100附著後的平面圖;而圖12C則係底座520在倒 裝晶片1〇〇附著後的剖面圖。 底座520係由例如導電半導體基座所構成。該底座 520之上表面除了部分523外係以SiCh的絕緣膜所覆蓋, 在部分523上焊接金微凸緣533以建立與倒裝晶片1〇〇之 正電極的連接。負電極521係藉著鋁蒸鍍之機制形成在絕 緣膜524上。在該負電極521上係定義一個將負電極521 接合導線至金屬杆51的焊接點區域,以及一個將金微凸緣 531焊接至負電極521以建立與倒裝晶片1〇〇之負電極連接 的區域。 傳統上’爲實施導線接合,必需形成直徑至少爲100 微米的圓形焊接點區域,或形成每邊長度至少爲100微米 的方形焊接點區域。如圖12B所示,爲使得電極521之結 構能在底座520之暴露部分528上提供該種焊接點區域, 在底座520上的該方形之倒裝晶片1〇〇必需置於偏向其中 一側的位置。也就是說,因必需形成具有預定或更大之面 積的暴露部分528,故置於底座520上的倒裝晶片100無法 使倒裝晶片100之中心軸(在圖12B中以虛線B-B標示)疊 合底座520之中心、軸(在圖12A及12B中以虛線A-A標不) 。此外,當發光元件之構件570置於面積大致與該發光元 件之構件570相等之平坦部分54上時,底座520之中心軸 A-A必然會疊合拋物狀反射部分55之中心軸(在圖13中以 t 4 <請先閲讀背面之注意事項再填寫本頁) ^ 訂, --線' 本紙張尺度適用令國國家標準(CNS>A4規格(210 X 297公釐> I· A42983 a7 B7 經濟部智慧財產局WR工消费合作社印製 五、發明說明(f) 虛線D-D標示)。 因此,底座520必需具有暴露區域528,以使得電極 521之結構能做爲用於在倒裝晶片100及金屬杆51之間接 合導線的焊接點。因此,該底座520爲長方形。此外,該 倒裝晶片100係以偏移之方式置於底座520上,故倒裝晶 片100之中心軸偏離導線架50之反射部分55的中心軸。 因此,傳統發光二極體5具有發光強度隨觀看位置改變之 缺點:換言之,發光強度係隨著從右側或左側,或從較高 處或較低處觀看二極體5而不同。再者,因導線架50之平 坦部分54的面積很小,故底座520之面積必然亦將變小。 因此,若採用將倒裝晶片100置於底座520上且倒裝晶片 100之中心軸曼合長方形底座520之中心軸並且確保用於 形成附著電極之暴露部分的設計,將無法獲得所需之發光 強度。 發明槪要 因此,本發明的一項目的係提供一種與觀看位置無關 而能提供固定亮度的發光二極體。 本發明的另一項目的係提供一種倒裝晶片之面積最大 化,以能確保高亮度並且確保在底座上用於導電之電極區 域的發光二極體。 本發明的另外一項目的,係提供一種整體尺寸減小且 改善耐久性並且能透過簡單之製程製造的發光二極體。 爲達成上述目的,如本發明的第一個構想,係提供一 種使用倒裝晶片式半導體發光元件之倒裝晶片的發光二極 5 (請先閱讀背面之注意事項再填寫本頁)
J .«J· 線 表紙張尺度適用中困國家標準(CNS>A4规格<210 X 297公 A7 442983 B7___ 五、發明說明(t) 體,其包含:一個長方形倒裝晶片;以及一個放置該倒裝 晶片於其上的長方形底座。該底座之短邊長於該倒裝晶片 之對角線。該倒裝晶片係置於該底座之上,並使得該倒裝 晶片之側邊與該底座之對應側邊相交。 如本發明的第二個構想,係提供一種使用倒裝晶片式 半導體發光元件之倒裝晶片的發光二極體,其包含:一個 大致上爲方形的倒裝晶片;以及一個將該倒裝晶片放置於 其上的大致上爲方形之底座。該倒裝晶片放置在該底座上 的位置及姿勢係透過重疊該倒裝晶片之中心點及中心軸以 及底座之中心點及中心軸,並接著以預定之角度對著該中 心點旋轉該倒裝晶片所獲得β此處所稱的大致上方形係表 示包含平行四邊形、梯形或稍微從正方形改變之四邊形的 圖形。 如本發明的第三個構想,該預定角度約45度。 如本發明的第四個構想,該底座係由半導體基座所構 成’而用於過壓保護的二極體係製於該半導體基座內。 如本發明的第五個構想,用於過壓保護的二極體係製 於該底座之上部暴露區域的下方。 如本發明的第六個構想,該底座係由半導體基座所構 成’該基座之上表面具有絕緣膜;而該倒裝晶片的兩個導 線電極其中之一係製於在放置該倒裝晶片後所剩餘之上部 暴露區域的絕緣膜上。 如本發明的第七個構想,該半導體基座之底面係作爲 該倒J裝晶片的兩個導線電極其中之一:而該半導體基座係 6 ' 本紙張尺度適用中國國家標準(CNS)A4规格(21〇 χ 297公釐) <請先閱讀背面之注意事項再填寫本頁) J^: 訂· 經濟部智慧財產局員工消费合作社印製 Κ 4^29 83 A7 __B7______ 五、發明說明(f ) 直接連接至可用於容納該半導體基座並對該倒裝晶片施加 電壓的導線架。 如本發明的第八個構想,該半導體基座係絕緣的;而 用於該倒裝晶片的兩個導線電極係製於在放置該倒裝晶片 後所剩餘之上部暴露區域的該底座上。 如本發明的第九個構想,該底座係絕緣的;而用於該 倒裝晶片的兩個導線電極係製於在放置該倒裝晶片後所剩 餘之上部暴露區域的底座上。 如本發明的第十個構想,係在該底座之上部暴露區域 製造一個用於偵測該底座之位置或姿勢的標記。 如本發明的第十一個構想,係在該底座上形成一層用 於反射從該倒裝晶片發出之光線的反射膜。 如本發明的第十二個構想,係在該底座上提供一個用 於該倒裝晶片的導線電極,且其係作爲一個反射從該倒裝 晶片發出之光線的反射膜。 如本發明的第十三個構想,該兩個導線電極係製成能 覆蓋該倒裝晶片下方之區域,且作爲反射從該倒裝晶片發 出之光線的反射膜 如本發明的第十四個構想,該兩個導線電極係製成大 致上能覆蓋該底座的整個上部表面,且作爲反射該倒裝晶 片所發出之光線的反射膜。 在如第一個構想的發光二極體中,因倒裝晶片係相對 著該底座旋轉的置於其上,故未被倒裝晶片覆蓋之暴露區 域係在該底座之四個角落。用於接線之電極能製造在該暴 < 7 <請先閱讀背面之注意事項再填寫本頁) ^. -SJ· --線 經濟部智慧財產局員工消费合作社印製 本纸張又度適用中國國家標準(CNS>A4規格(210*297公釐> 經濟部智慧財產局負工消費合作社印製 4Λ2983 A7 ______B7__ 五、發明說明(^ ) 露區域內。因此,該倒裝晶片之光軸可近似地置於該底座 之中心,且同時將倒裝晶片之面積最大化。因此,當該底 座置於導線架上時,該倒裝晶片之光軸大致上對準該透鏡 架之中心。換言之,該倒裝晶片之光軸對準發光器之中心 軸,故無需犧牲亮度即可獲得均勻之照明強度分佈。 在如第二個構想的發光二極體中,大致上爲方形之倒 裝晶片放置在大致上爲方形之底座上的位置及姿勢係經由 重疊該倒裝晶片之中心點及中心軸以及該底座之中心點及 中心軸,且接著對該中心點以預定之角度旋轉該倒裝晶片 而獲得。因此,當大致上爲方形之倒裝晶片以其中心點彼 此對準的置於大致上爲方形之底座上時,在該底座上形成 可在其內製造導線電極的三角形暴露區域。因此,無需減 小該倒裝晶片之尺寸,該倒裝晶片即能置於底座上並使其 中心點彼此對準,且能確保在該底座上用於製造導線電極 的上部暴露區域" 此外,因該底座大致上係製成方形,故裝載該倒裝晶 片之底座能以底座之中心點及中心軸對準導線架拋物體之 中心點及中心軸的放置在導線架上β因此,無論觀看位置 爲何’均能提供固定之照明強度》因能將底座對拋物體之 面積比率最大化,故能增加該倒裝晶片本身之尺寸。因此 ’無需增加該發光二極體本身之尺寸,即能增加亮度 在如第三個構想的發光二極體中,因旋轉角度係設定 爲約45度,故能將倒裝晶片對底座之面積比率最大化,且 該發光二極體能進一步地增加亮度。 8 * h張尺度適用中a a家標準(CNS)A4規格(210 X 297公釐) " (請先閲讀背面之注意事項再填寫本頁) • 15 · --線· A7 B7 ^A? 083 五、發明說明(/ ) (請先閲讀背面之注意事項再填寫本頁) 在如第四個構想的發光二極體中,該底座係由半導體 基座所形成,且在該半導體基座內形成—個用於過壓保護 的二極體。因此’例如齊納二極體的用於保護之二極體係 與發光二極體並聯,並可避免因過載電壓導致的發光二極 體之崩潰,故預期可改善該發光二極體之耐久性。 在如第五個構想的發光二極體中’因製於該半導體基 座內用於過壓保護的二極體係位於該底座之上部暴露區域 的下方,該保護二極體的熱量可輕易釋放出’故可避免該 保護二極體之熱破壞。因該保護二極體係製造在形成凸緣 的區域外,而該凸緣係爲建立倒裝晶片及底座之間的連接 ,故該保護二極體不會影響凸緣所產生之熱量,並可有效 地避免該保護二極體之熱破壞。 i線. 在如第六個構想的發光二極體中,電極能製造在該絕 緣膜上,而用於過壓保護的例如二極體之半導體元件能製 於該半導體基座內。 經濟部智慧財產局貝工消費合作社印製 在如第七個構想的發光二極體中,該半導體基座之底 面係作爲該倒裝晶片的兩個導線電極其中之一;而該半導 體基座係直接連接至可用於容納該半導體基座並對該倒裝 晶片施加電壓的導線架。此結構消除了在底座上製造一個 用於倒裝晶片之導線電極的需求。
L 在如第八個構想的發光二極體中,組成該底座的半導 體基座係絕緣的,而用於該倒裝晶片的兩個導線電極係製 於在放置該倒裝晶片後所剩餘之上部暴露區域的底座上。 因底座所用之半導體基座爲絕緣的’故組成材料的選擇範 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) 442983 A7 經濟部智慧財產局具工消费合作社印製 五、發明說明(ί) 圍非常廣泛。 在如第九個構想的發光二極體中’該底座係絕緣的; 而用於該倒裝晶片的兩個導線電極係製於在放置該倒裝晶 片後所剩餘之上部暴露區域的底座上。因此’該導線電極 能以導線接合至用於對該倒裝晶片施加電壓的導線架上。 在如第十個構想的發光二極體中,在該底座之上部暴 露區域上係形成一個用於偵測該底座之位置或姿勢的標記 。因此,可幫助倒裝晶片及底座之間的對位,以及在以導 線接合連接底座及導線架的操作時,該底座之位置及姿勢 的控制。 在如第十一個構想的發光二極體中,該反射膜反射從 該倒裝晶片發出之光線,故該光線可有效地發射向外。 在如第十二、第十三及第十四個構想的發光二極體中 ,因用於該倒裝晶片的導線電極係用以反射從倒裝晶片發 出之光線,故能簡化製程,且該光線能有效地發射向外。 圖式簡單說明 圖1A-1D及圖2A-2C係顯示根據本發明第一個實施例 之發光二極體的結構說明圖; 圖3A及3B係顯示本發明所使用之倒裝晶片式發光元 件的結構說明圖: 圖4A-4D及圖5係顯示根據本發明第二個實施例之發 光二極體的結構說明圖; 圖6A-6D及圖7係顯示根據本發明第三個實施例之發 光二極體的結構說明圖; (請先閲讀背面之注意事項再填寫本頁) ^: -線i
L 本紙張尺度適用中困國家標準<CNS)A4規格(2】0 X 297公釐〉 Γ 442983 A7 B7 五、發明說明( 圖8係第一個實施例的電路圖: 圖9係第二至第四個實施例的電路圖; 圖10A-10C及圖11A及11B係顯示根據本發明第四個 實施例之發光二極體的結構說明圖; 圖12A-12C及圖13係顯示傳統發光二極體的結構說明 圖。 元件符號說明 1, 2, 3, 5 20, 220, 320, 520 21, 221, 321, 521 23, 223, 522 28, 228, 328, 528 發光二極體 底座 正電極 負電極 暴露部分 31, 231, 331, 431a, 431b, 431c, 531 用於建立與正電極連接之微凸緣 33, 233, 333, 433, 533 用於建立與負電極連接之微凸緣 (請先閱讀背面之注意事項再填寫本頁) -.線· 經濟部智慧財產局員工消費合作社印製 241 η層 243 Ρ層 240 η層(半導體基座) 341 η層 343 Ρ層(半導體基座) 441 Ρ層 443 η層(半導體基座) 40 樹脂鑄模 Π 本紙張尺度適用中國國家楳準(CNS)A4規格(210 * 297公釐) 442983 Α7 Β7 經濟部智慧財產局員工消f合作社印*'1衣 五、發明說明(/G) 50 51 53 54 55 57, 58 70, 270, 370, 570 100 101 102 103 104 105 106 107 110 120
130 pA PI, P201, P301, P501
虛線A-A P2
虛線B- B 較佳實施例之詳細說明 導線架 金屬杆 金屬柄 平坦部分 拋物狀反射部份 金線 發光元件之構件 倒裝晶片 藍寶石基座 緩衝層 η型氮化鎵化合物半導體層 活化層 Ρ覆蓋層 Ρ接觸層 Ρ型氮化鎵化合物半導體層 正電極 絕緣保護膜 負電極 底座之中心 通過 Ρ1, Ρ201, Ρ301 及 Ρ501 的倒裝晶片之中心軸線 倒裝晶片之中心 通過Ρ2的倒裝晶片之中心軸線 <請先閱讀背面之注意事項再填寫本頁) -1 - ^: -線. 本紙張又度適用中國國家標準(CNS>A4規格(210 X 297公釐) 442983 Α7 Β7 五、發明說明(,ο 接著,將藉由特定之實施例而說明本發明。然而’本 發明並非受限於這些實施例。 首先,將說明由氮化鎵化合物半導體所製成的倒裝晶 片100之結構。圖3Α及3Β係分別顯示倒裝晶片100之剖 面圖及平面圖。參考圖號101表示藍寶石基座;102表示由 氮化鋁(Α1Ν)所形成之緩衝層;103表示由具有高載子濃度 的矽(Si)摻雜之氮化鎵(GaN)所形成之η型氮化鎵化合物半 導體層;104表示由IruGa^NOXxcl)所形成之活化層;107 表示P型氮化鎵化合物半導體層,其包含由P型AUGau yN(0<y<l)所形成之p覆蓋層105以及由P型氮化鎵(GaN)所 形成之P接觸層106 ; 110表示由鎳(Ni)所形成之正電極: 120表示由SiCh所形成之絕緣保護膜;以及130表示負電 極,其包含由銀(Ag)所形成之金屬層131以及由鎳(Ni)所形 成之金屬層132。 在該倒裝晶片100中,絕緣保護膜120係製成能覆蓋 經由蝕刻所形成的η型氮化鎵化合物半導體層103之側壁 表面10,以及在η型氮化鎵化合物半導體層103上所形成 的各層之側壁表面10。該絕緣保護膜120係延伸至在ρ型 氮化鎵化合物半導體層107上所形成之正電極110的上部 暴露表面。負電極130係製造在該絕緣保護膜120上,且 該電極130係從η型氮化鎵化合物半導體層1〇3之上部暴 露表面延著絕緣保護膜120而上。 圖1Α係底座20的平面圖。圖1Β係沿著圖1Α中虛線 Α-Α的底座20之垂直截面圖。虛線Α-Α亦表示通過底座 13 ' 本紙張尺度適用中囤國家標準(CNS>A4規格<210 x 297公β ) (請先閱讀背面之注意事項再填寫本頁) •6 -線 經濟部智慧財產局員工消费合作社印製 V 442983 A7 ___B7_____ 五、發明說明(/之) 20之中心P1的中心軸。圖1C係表示從底部表面側或電極 側所觀看的倒裝晶片100之平面圖。圖1D係與圖1C相同 之平面圖,但係在該倒裝晶片100已對著中心P2旋轉角度 R的狀態中。在本實施例中,角度R約45度。圖2A係發 光元件之構件70的平面圖,其中,將倒裝晶片1〇〇裝設在 底座20上的方法係在將底座20之中心軸A-A對準倒裝晶 片100之中心軸B-B放置之後,對著中心P2旋轉該倒裝晶 片100約45度。圖2B係沿著圖2A中虛線C-C的發光元 件之構件70的垂直剖面圖。圖2C係槪要地顯示如第一個 實施例的發光二極體1之外觀及結構的垂直剖面圖,其中 ’發光元件之構件70係裝設在導線架50上。 作爲基座的底座20係由例如陶瓷或樹脂的絕緣材料所 形成。長條狀的正電極21及負電極23均係透過蒸鍍鋁而 形成在底座20的表面上。具體地說,正電極21及負電極 23係製造在因旋轉約45度放置該倒裝晶片1〇〇所形成的具 有直角等腰三角形28(圖2A中劃線區域)之形狀的上部暴露 區域28內。該正電極21從其中一個斜對之角落延伸至放 置該倒裝晶片100之正電極U0的區域,而負電極23從另 一個角落延伸至放置該倒裝晶片10〇之負電極13〇的區域 〇 該發光元件之構件70係以下述之方法組合之。首先, 該倒裝晶片100係以如圖2所示之位置及姿勢放置在底座 2〇上’其係將底座20之中心pi對準倒裝晶片1〇〇之中心 P2以及底座2〇之中心軸a-A對準倒裝晶片1〇〇之中心軸 _______ 14 * 本紙張尺&適用中a a家標準(C^S)A4規格(21〇 κ 297公)- (請先閱讀背面之注意事項再填寫本頁) -ls· 線 經濟部智慧財產局員工消t合作社印製 經濟部智慧財產局員工消费合作社印製 ψ ^ /1,4 2 9 8 3 Α7 _____Β7___
五、發明說明(/ Q B-B後,對著中心P1以45度旋轉該倒裝晶片1〇〇而獲得 。在此位置時,倒裝晶片1〇〇之正電極110係透過金微凸 緣31而電連接且焊接至底座20之正電極21上,而倒裝晶 片100之負電極130係透過金微凸緣33而電連接且焊接至 底座20之負電極23上。藉此,該倒裝晶片1〇〇係固定地 裝設在該底座20上。 從金屬杆51延伸而來的金線57係黏接至製造在底座 20上的正電極21之結合墊部分25,而從金屬柄53延伸而 來的金線58係黏接至製造在底座20上的負電極23之結合 蟄部分27。發光元件之構件70係置於導線架50之拋物狀 反射部分55上,並使發光元件之構件70的中心對準拋物 狀反射部分55的中心軸(在圖2C中以虛線D-D表示)。接 著,使用樹脂鑄模40包圍導線架50及發光元件之構件70 上述之結構係使得所製造出的發光二極體1內所有的 倒裝晶片1〇〇、底座20、拋物狀反射部分55及樹脂鑄模40 之中心軸能夠彼此相互對準。因此,無論觀看位置爲何, 該發光二極體1能提供固定之照明強度:也就是說,該發 光二極體1在垂直該發光二極體1之中心軸的平面上能提 供均勻或固定之照明。此外,在未增加發光二極體1本身 的尺寸下,能增加倒裝晶片100之尺寸以增加亮度。 接著’將參考圖4A-4D及圖5以說明根據第二個實施 例的發光二極體2。 圖4Α係底座220的平面圖。圖4Β係沿著圖4Α中虛 15 本紙張尺度適用令囷國家標準(CNS>A4規格<210 * 297公釐) 請 先 閱 讀 背 意 事 項 再 訂 442983 A7 B7 五、發明說明(/的 線A-A的底座220之垂直剖面圖。圖4C係發光元件之構 件270的平面圖,其中,將倒裝晶片1〇〇裝設在底座220 上的方法係在將通過底座220之中心P201的中心軸A-A對 準通過倒裝晶片100之中心P2的中心軸B-B放置之後,對 著中心P2旋轉該倒裝晶片100約45度。圖4D係沿著圖 4C中虛線C-C的發光元件之構件270的垂直剖面圖。圖5 係槪要地顯示根據第二個實施例的發光二極體2之外觀及 結構的垂直剖面圖,其中,發光元件之構件270係裝設在 導線架50上。第二個實施例的倒裝晶片100之結構係與圖 1C、ID、3A及3B中所示之第一個實施例的倒裝晶片100 之結構完全相同。 作爲基座的底座220係由例如矽(Si)基座240的絕緣半 導體基座所形成。作爲下層的p層243係藉由在矽基座240 內摻雜m族元素所形成。接著,藉由摻雜v族元素,在透 過微凸緣23丨接合倒裝晶片100之正電極11〇的部分形成n 層241。以此方式形成的ρ層243以及η層241構成一個 pn接面二極體,而當該倒裝晶片1〇〇之正電極ι10連接至 η層241以及該倒裝晶片1〇〇之負電極13〇連接至p層243 時,該二極體之功能如同一個齊納二極體。該齊納二極體 之順向操作電壓最好低於該倒裝晶片100之逆向崩潰電壓 ’而該齊納二極體之逆向崩潰電壓最好高於該倒裝晶片 100之操作電壓但低於該倒裝晶片1〇〇之順向崩潰電壓。 接著’底座220的整個上表面以SiCh所形成之絕緣膜224 覆蓋。長條狀的正電極221及負電極223均係透過蒸鍍鋁 16 ' ^紙張尺度適用中Η 0家標準(CNS)A4規格⑽X 297公« ) 一 ' ,442983 A7 _____B7__;____ 五、發明說明(< Γ) 而形成在底座220的表面上。具體地說,正電極221及負 電極223係製造在因旋轉約45度放置該倒裝晶片1〇〇後所 形成的三角形上部暴露區域內。該正電極221從其中一個 斜對之角落延伸至放置該倒裝晶片100之正電極U0的區 域,而負電極223從另一個角落延伸至放置該倒裝晶片 100之負電極130的區域。再者,藉由在形成微凸緣23丨的 正電極221部分蝕刻絕緣膜224而製造出一個達到η層241 的開窗。同樣地,藉由在形成微凸緣233的負電極223部 分蝕刻絕緣膜224而製造出一個達到ρ層243的開窗。 該發光元件之構件270係以下述之方法組合之。首先 ,該倒裝晶片100放置在底座220上的位置及姿勢係將通 過底座220之中心Ρ201的中心軸Α-Α對準通過倒裝晶片 100之中心Ρ2的中心軸Β-Β後,對著中心Ρ2以45度旋轉 該倒裝晶片100而獲得。在此位置時,倒裝晶片100之正 電極110係透過金微凸緣231而電連接且焊接至底座220 之正電極221以及底座220之η層241上。同樣地,倒裝 晶片100之負電極130係透過金微凸緣233而電連接且焊 接至底座220之負電極223以及底座220之ρ層243上。 藉此,該倒裝晶片100係固定地裝設在該底座220上。 從金屬杆51延伸而來的金線57係黏接至製造在底座 220上的正電極221之結合墊部分225,而從金屬柄53延 伸而來的金線58係黏接至製造在底座220上的負電極223 之結合墊部分227。發光元件之構件270置於導線架50之 拋物狀反射部分55上的方式係使得發光元件之構件270的 (請先閱讀背面之注意事項再填穸
' -.0 · •線. 經濟部智慧財產局8工消费合作社印製 本紙張尺度適用中國國家橾準(CNS>A4规格(210*297公釐) F f - 442 9 8 3 ^ A7 B7 經濟部智慧財產局員工消f合作社印製 五、發明說明(/ 中心對準拋物狀反射部分55的中心軸(在圖5中以虛線D-D表示)。接著,使用樹脂鑄模4〇包圍導線架50及發光元 件之構件270。 如第一個實施例的情況,上述之結構能製造出無論觀 看位置爲何均能提供固定之照明強度的發光二極體2°此 外,在未增加發光二極體2本身的尺寸下,能增加倒裝晶 片100之尺寸以增加亮度。再者,因底座220內已包含一 個齊納二極體而非以額外之零件配置一個齊納二極體,故 可避免因超載電壓而損壞發光二極體2,以改善發光二極 體2之耐久性。 接著,將參考圖6A-6D及圖7以說明根據第三個實施 例的發光二極體3。 圖6A係底座320的平面圖。圖6B係沿著圖6A中虛 線A-A的底座320之垂直剖面圖。圖6C係發光元件之構 件370的平面圖,其中,將倒裝晶片100裝設在底座320 上的方法係在將通過底座320之中心P301的中心軸A-A對 準通過倒裝晶片100之中心P2的中心軸B-B放置之後,對 著中心P2旋轉該倒裝晶片100約45度。圖6D係沿著圖 6C中虛線C-C的發光元件之構件370的垂直剖面圖。圖7 係槪要地顯示根據第三個實施例的發光二極體3之外觀及 結構的垂直剖面圖,其中,發光元件之構件370係裝設在 導線架50上。第三個實施例的倒裝晶片1〇〇之結構係與圖 1C、ID、3A及3B中所示之第一個實施例的倒裝晶片1〇〇 之結構完全相同。 (請先閲讀背面之注意事項再填寫本頁) ^ -線 本紙張尺度適用中國困家標準(CNS>A4規格(210 X 297公* > « 442983 ___B7_ 一
五、發明說明(/W 作爲基座的底座320係由以ΠΙ族元素摻雜入內的矽(Si) 基座343所形成,且因此而作爲p型下層。接著,藉由摻 雜V族元素,在透過微凸緣331接合倒裝晶片100之正電 極110的部分形成η層341。以此方式形成的p層343以及 η層341構成一個ρη接面二極體,其功能如同一個齊納二 極體=因在第二個實施例中已詳細說明該齊納二極體之行 爲,故將省略其說明。 接著,底座320的整個上表面以Si〇2形成的絕緣膜 324覆蓋之。長條狀的正電極321係製造在因旋轉約45度 放置該倒裝晶片100後所形成的三角形暴露區域內。該正 電極321從對應之角落延伸至放置該倒裝晶片100之正電 極110的區域。再者,藉由在形成微凸緣331的正電極321 部分蝕刻絕緣膜324而製造出一個達到η層341的開窗。 同樣地,藉由在形成微凸緣333的部分蝕刻絕緣膜324而 製造出~個達到Ρ層343的開窗。 該發光元件之構件370係以下述之方法組合之。首先 ,該倒裝晶片100放置在底座320上的位置及姿勢係將通 過底座320之中心Ρ301的中心軸Α-Α對準通過倒裝晶片 100之中心Ρ2的中心軸Β-Β後,對著中心Ρ2以45度旋轉 該倒裝晶片100而獲得。在此位置時,倒裝晶片100之正 電極110係透過金微凸緣331而電連接且焊接至底座320 之正電極321以及底座320之η層341上。同樣地,倒裝 晶片100之負電極130係透過金微凸緣333而電連接且焊 接至底座320之負電極323以及底座320之ρ層343上。 本紙張尺度適用中®困家櫟準(CNS>A4規格(210 * 297公釐) r442983 經濟部智慧財產局貴工消费合作社印製 A7 B7 五、發明說明(/f) 藉此’該倒裝晶片100係固定地裝設在該底座320上。 從金屬杆51延伸而來的金線57係黏接至製造在底座 320上的正電極321之結合墊部分325。此外,因作爲負電 極之用的底座320係由導電半導體基座所形成,該底座 320之底部表面327係藉著使用銀膠或任何其它能導電的 適當之導電接合材料而黏合在金屬柄53的平坦部分54上 。發光元件之構件370置於導線架50之拋物狀反射部分55 上的方式係使得發光元件之構件37〇的中心對準拋物狀反 射部分55的中心軸(在圖7中以虛線d-d表示)。接著,使 用樹脂鑄模40包圍導線架5〇及發光元件之構件370。即完 成該發光二極體3。 如第一個實施例的情況,上述之結構能製造出無論觀 看位置爲何均能提供固定之照明強度的發光二極體3。此 外’在未增加發光二極體3本身的尺寸下,能增加倒裝晶 片100之尺寸以增加亮度。再者,如同在第二個實施例的 情況中,因底座320內已包.含一個齊納二極體而非以額外 之零件配置一個齊納二極體,可避免因超載電壓而損壞發 光二極體3 ,故可改善發光二極體3之耐久性。再者,因 底座320係由導電半導體材料所形成,底座320之底部表 面327可作爲與金屬柄53連接的電極。因此,僅需對一個 電極實施電極製造及透過黏接導線的接線,故能簡化發光 二極體3的製程。若有需要,則在該底座320之底部表面 327蒸鍍金。 接著,將參考圖10A-10C以及圖11Α及11Β以說明第 20 本紙張尺度適用中0國家標準(CNS)A4i格(210 * 297公* ) ill---!裝.-- (請先閲讀背面之注意事項再填頁} -5 -線- 經濟部智慧財產局員工消費合作社印製 1 A 4 2 9 3 3 分 A7 B7 — 五、發明說明(/CJ) 四個實施例。 圖10A係倒裝晶片100的平面圖。圖10B係底座420 的平面圖。圖10C係顯示倒裝晶片100之層級結構的剖面 圖。圖UA係發光元件之構件470的平面圖,其中,將倒 裝晶片100裝設在底座420上的方法係在將通過底座420 之中心P401的中心軸A-A對準通過倒裝晶片100之中心 P2的中心軸B-B放置之後,對著中心P2旋轉該倒裝晶片 100約45度。圖11B係沿著圖11A中虛線C-C的發光元件 之構件470的垂直剖面圖。 如圖10A所示,正電極110及負電極130係製造在倒 裝晶片100上。每個電極係具有铑(Rh)及金(Au)的兩層結構 。其它層則與圖3A及3B中的各層相同,而在圖10A中與 圖3中具有相同功能的各層係以相同之參考圖號標示之。 在本實施例中,未使用絕緣膜120。電極110及130亦可能 由铑及金的合金製造之。 作爲基座的底座420係由以V族元素摻雜入內的矽(Si) 基座443所形成,且因此而作爲n型下層。接著,藉由摻 雜ΠΙ族元素,在未被倒裝晶片100覆蓋的負電極421下方 部分形成p層441,而倒裝晶片100之負電極130係透過微 凸緣433連接至負電極421。以此方式形成的p層以及η層 構成一個ρη接面二極體,其功能如同一個齊納二極體。雖 然導通形式與第二及第三實施例中所述之齊納二極體的形 式相反’但其結構及行爲則相同。因此,省略其說明。 接著’底座420的整個上表面以SiCb所形成之絕緣膜 本紙張尺度適用申國國家標準(CNS)A4规格<210 X 297公;sn (請先閱讀背面之注意事項再填寫本頁) ·- άΛ2983 Α7 Β7 五、發明說明(v〇) 424覆蓋。利用鋁蒸鍍而在絕緣膜424上製造亦作爲反射 膜之用的負電極421,以覆蓋因旋轉約45度的放置倒裝晶 片100所形成之四個上部暴露區域的其中兩個。亦即,該 負電極421大致上係製造在底座420之上部表面的整個下 半部上(圖11A)。在負電極421上製造微凸緣433以建立負 電極421以及倒裝晶片10〇之負電極13〇之間的連接。接 著’利用鋁蒸鍍而在絕緣膜424上製造亦作爲反射膜之用 的正電極422,以大致上覆蓋在底座420之上部表面的整 個上半部上(圖11A)。在絕緣膜424上製造開窗,故正電極 422可透過該開窗而導電至n層(半導體基座)433。在正電 極422上對應該開窗的位置形成用於與倒裝晶片1〇〇之正 電極110建立連接的微凸緣431a、431b及431c。透過微凸 緣431a、431b及431c,倒裝晶片100之正電極110與η層 443之間可導電。ρ層441係透過再絕緣膜424上所製造的 另一個開窗而連接至負電極421。 此外,在負電極421上製造一個直角記號425。製造 該記號425的方法係透過避免在對應該記號的部分蒸鍍鋁 ,或在對應該記號的部分蝕刻鋁,或在對應該記號的部分 額外蒸鍍具有不同之顏色的材料。記號425能用於獲得該 倒裝晶片及該底座之間的對位,以及在導線連接操作時用 於控制該底座之位置及方向。因此’能簡化該發光二極體 之製造。 因此,在本實施例中,因均由鋁製成的負電極421及 正電極422係一起製造在作爲底座之半導體基座上的整個 ί 22 本紙張尺度邮+賴家標準(CNS)A4規格(210 X 297公爱) <請先閱讀背面之注意事項再填寫本頁) J^: -線. 經濟部智慧財產局員工消費合作社印製 8 3 A7 ______B7_______ 五、發明說明(il) (請先閱讀背面之注意事項再填寫本頁) 絕緣膜上,故負電極421及正電極422組成一個反射面。 因此,從倒裝晶片1〇〇發出之光線能有效地被該反射面反 射,故光線能有效地從整個藍寶石基座的表面發出。 該發光元件之構件470的組裝係經由黏接該倒裝晶片 100至底座420上,其位置及姿勢係將通過底座420之中心 P401的中心軸A-A對準通過倒裝晶片1〇〇之中心P2的中 心軸B-B後,對著中心P2以45度旋轉該倒裝晶片100而 獲得。而黏接最好係藉著使用由金製成的微凸緣431a、 431b、431c 及 433 實施之。 -線 經濟部智慧財產局具工消费合作社印製 如圖7中的情況,從金屬杆51延伸而來的金線57係 黏接至製造在底座420上的負電極421之結合墊部分425。 此外,因底座420係由導電半導體基座所形成,製造在該 底座420之底部表面427上的金沉積層係藉著使用銀膠或 任何其它能導電的適當之導電接合材料而黏合在金屬柄53 的平坦部分54上。發光元件之構件470係置於導線架50 之拋物狀反射部分55上,並使發光元件之構件470的中心 對準拋物狀反射部分55的中心軸(在圖7中以虛線D-D表 示)。接著,使用樹脂鑲模40包圍導線架50及發光元件之 構件470。即完成該發光二極體3。 如第一至第三個實施例的情況,上述之結構能製造出 無論觀看位置爲何均能提供固定之照明強度的發光二極體 3。此外,在未增加發光二極體3本身的尺寸下,能增加倒 裝晶片100之尺寸以增加亮度。再者,如同在第二個實施 例的情況中,因底座420內已包含一個齊納二極體而非以 23 * 冢紙張又度適用中8國家標準(CNS)A4規格(210 X 297公釐) " 經濟部智慧財產局貝工消t合作社印製 442983 A7 B7 五、發明說明(ll) 額外之零件配置一個齊納二極體’故以圖9所示之電路結 構可避免因超載電壓而損壞發光二極體3 ’故可改善發光 二極體3之耐久性。再者,因底座420係由導電半導體材 料所形成,底座420之底部表面427可作爲用於與金屬柄 53連接的電極。因此,僅需對一個電極實施電極製造及透 過黏接導線的接線,故能簡化發光二極體3的製程。 在本實施例中,齊納二極體係製造在未被倒裝晶片覆 蓋且無製造凸緣的部分。因此,可避免該齊納二極體被該 發光二極體所產生之熱量破壞,特別是被在凸緣處所產生 之熱量破壞。再者,因該齊納二極體係製造不進行焊接導 線的部分,故可避免該齊納二極體在焊接導線時因熱量而 破壞或避免物理上的變形。 因鋁反射膜係製造在底座上,故光線能有效地通過預 期之發光表面而發出。爲獲得令人滿意之結果,製造在底 座上的反射膜最好能在倒裝晶片下延伸之。當製造在底座 上之反射膜的覆蓋部分不僅涵蓋在倒裝晶片下的部分時, 則能增加整個背景面之亮度。 雖然正電極422及負電極421共同組成該反射膜,亦 可形成與正電極422及負電極421分離之反射膜。 在本發明中,倒裝晶片係相對著該底座旋轉的置於其 上’而用於導線焊接的導線電極係製造在該底座之三角型 暴露部分。因此,無需降低該倒裝晶片之面積,倒裝晶片 之光軸即能置於該底座之中心,故能獲得均勻的照明強度 之分佈。
K 24 (請先間讀背面之注意事項再填寫未頁) SJ. •線 表紙張尺度適用中國a家標準(CNS)A4规格<210 x 297公釐) 442983 A7 B7 經濟部智慧財產局貝工消費合作社印製 五、發明說明(^) 在第二至第四個實施例中,當底座係製造在絕緣半導 體基座上時,能在該基座之表面上製造導線電極而無需在 該基座之表面上形成絕緣膜。此外,可在該基座內形成一 個齊納二極體。 在本實施例中,倒裝晶片100之正電極110係由鎳(Ni) 或铑(Rh)/(An)層或合金所形成,而負電極130係由鎳(Ni)/ 銀(Ag)或鍺(Rh)/(Au)層或合金所形成。然而,該正電極11〇 可能係從包含由鉑(Pt)、鈷(Co)、金(Au)、鈀(Pd)、鎳(Ni)、 鎂(Mg)、銀(Ag)、鋁(A1)、釩(V)、錳(Μη)、鉍(Bi)、銶(Re) '銅(Cu)、錫(Sn)及铑(Rh)所組成之群組中選出的至少一種 金屬的單層電極;或包含從上述群組中所選出的二或多種 金屬的多層電極。 此外’該負電極130可能係從包含由鉑(Pt) '鈷(Co)、 金(Au)、鈀(Pd)、鎳(Ni)、鎂(Mg)、銀(Ag)、鋁(A1)、釩(V) 、銅(Cu)、錫(Sn)、鍺(Rh)、鈦(Ti)、鉻(Cr)、鈮(Nb)、鋅 (Zn)、鉅(Ta)、鉬(Mo)、鎢(W)及給(Hf)所組成之群組中選出 的至少一種金屬的單層電極;或包含從上述群組中所選出 的二或多種金屬的多層電極。 雖然在上述實施例中,該倒裝晶片100之旋轉角係約 45度,但只要能確保用於電極接線之用的暴露區域,則該 旋轉角度爲任意値。此外,在上述實施例中,在放置倒裝 晶片100後所留下之暴露區域的形狀爲直角等腰三角形。 然而,該三角形之形狀亦爲任意的。 絕緣膜224及324並非受限於SiCh,可能由任何其它 25 ! 本紙張尺度適用中困困家標準(CNS)A4規格(210 X 297公鏟) (請先閱讀背面之注意事項再填寫本頁) ^- 訂·_ —線 442983 A7 __B7__ 五、發明說明 例如氮化砂或氧化鈦的絕緣材料形成之。而該微凸緣及導 線之材料亦非受限於金,亦可能爲任何其它的導電材料。 在上述的實施例中,該反射膜以及作爲反射膜的正負電極 係透過錦蒸鍍形成之。然而,該反射膜以及作爲反射膜的 正負電極可由任何其它具有高反射率的導電材料形成之。 雖然用在第二個實施例中的底座220係由絕緣矽基座所形 成,但該底座220可由任何其它絕緣半導體基座製造之。 雖然用在第三個實施例中的底座320係由導電矽基座所形 成’但該底座320可由任何其它能組成ρ層的材料製造之 〇 此外,典型的配置係,在第一至第三個實施例中以金 屬柄53作爲負端而以金屬柄51作爲正端,以及在第四個 實施例中以金屬柄53作爲正端而以金屬柄51作爲負端。 然而,金屬柄53及金屬杆51之極性可相反之。在這種情 況下,需顛倒ρ層及η層之位置。 用於過壓保護的二極體並非受限於齊納二極體;亦可 使用例如崩潰二極體的其它適當之二極體。 用於過壓保護的二極體之操作電壓(齊納電壓)最好設 定成越低越好,只要該操作電壓不會低於在使用狀態下的 發光元件之驅動電壓Vf;例如,該齊納電壓之最低限制= 發光元件之驅動電壓Vf+在大量製造之發光元件間的驅動 電壓Vf之變異量+因該發光元件之溫度特性的驅動電壓vf 之變異量+在大量製造之齊納二極體間的齊納電壓的變異量 +因齊納二極體之溫度特性的齊納電壓之變異量。利用該設 26 1 本紙張尺度it用中國國家櫟準<CNS>A4規格(210x297公« ) (請先閱讀背面之注$項再填寫本頁) ^ -線_ 經濟部智慧財產局員工消费合作社印製 442983 A7 B7 〆) 五、發明說明 計參數,齊納電壓可設定爲6 . 2V,而該發光二極體可具 有30⑻V或更高之靜電崩潰電壓。 該發光二極體之層級結構並非受限於圖3A及3B所示 。該發光層可採用單一量子井結構或多重量子井結構。 該發光二極體可以係雷射。亦即,該發光二極體可能 係表面發光雷射二極體。該發光二極體之基座並非受限於 藍寶石基座,而可能由諸如尖晶石、矽、碳化矽、氧化鋅 、磷化鎵、砷化鎵、氧化鎂或氧化錳的其它材料所形成。 當底座係由半導體製成時,可使用矽、砷化鎵、碳化 矽及其它的半導體材料。 請 先 閱 璜 背 意 事 項 再 訂 -線. 經濟部智慧財產局員工消費合作杜印製 27 本纸張又度適用中國國家楳率(CNS)A4規格(210 « 297公芨)

Claims (1)

  1. f 442983 A8 C8 D8 六、申請專利範圍
    1 種具有倒裝晶片式半導體發光元件的發光二極體 ,其包含: 一個長方形之倒裝晶片;以及 一個放置該倒裝晶片於其上的長方形底座,該底座之 短邊長於該倒裝晶片之對角線, 該倒裝晶片係置於該底座之上,並使得該倒裝晶片之 一個側邊與該底座之一個對應側邊相交。 2 . —種具有倒裝晶片式半導體發光元件的發光二極體 ,其包含: 一個大致上爲方形之倒裝晶片;以及 一個將該倒裝晶片放置於其上的大致上爲方形之底座 <請先閱讀背面之注意事項再填寫本頁) Λ 裝 經濟部智慧財產局員工消费合作社印製 該倒裝晶片放置在該底座上的位置及姿勢係透過重疊 該倒裝晶片之中心點及中心軸以及該底座之中心點及中心 軸,並接著以預定之角度對著該中心點旋轉該倒裝晶片而 獲得。 3 .如申請專利範圍第1項或第2項之發光二極體,其 中,該預定之角度約45度。 4.如申請專利範圍第1或2項中任一項之發光二極體 ,其中,該底座係由半導體基座所構成,且一個用於過壓 保護的二極體係製於該半導體基座內。 5 .如申請專利範圍第4項之發光二極體,其中,該用 於過壓保護的二極體係製於該底座之上部暴露區域的下面 ----訂--- 線y 本紙張尺度適用中國國家標準(CNS>A4規格<210 * 297公;g > 經濟部智慧財產局員工消費合作社印製 4 42 9^3 as B8 __ _ 六、申請專利範圍 6 ·如申請專利範圍第5項之發光二極體,其中,由半 導體基座所形成之該底座係具有一層絕緣膜製於該基座之 上表面:而用於該倒裝晶片之兩個導線電極其中之一係製 於在放置該倒裝晶片後所剩餘之上部暴露區域的該絕緣膜 上。 7 .如申請專利範圍第6項之發光二極體,其中,該半 導體基座之一個底面係作爲用於該倒裝晶片的兩個導線電 極其中之一;且該半導體基座係直接連接至可用於容納該 半導體基座並對該倒裝晶片施加電壓的導線架。 8 .如申請專利範圍第4項之發光二極體,其中,該半 導體基座係絕緣的:且用於該倒裝晶片的兩個導線電極係 製於在放置該倒裝晶片後所剩餘之上部暴露區域的該底座 上。 9 .如申請專利範圔第1或2項之發光二極體,其中, 該底座係絕緣的;且用於該倒裝晶片的兩個導線電極係製 於在放置該倒裝晶片後所剩餘之上部暴露區域的底座上。 10 .如申請專利範圍第1或2項之發光二極體,其中 ,係在該底座之該上部暴露區域製造一個用於偵測該底座 之位置或姿勢的標記。 11 .如申請專利範圍第1或2項之發光二極體,其中 ’係在該底座上形成一層用於反射從該倒裝晶片發出之光 線的反射膜。 12 ·如申請專利範圍第1或2項之發光二極體,其中 ’係在該底座上提供一個甩於露倒裝晶片的導線電極,且 2 本紙張尺度適用中國a家標準(CNS)A4燒格(210 X 297公爱) I t I I--1--訂·-------線-< (請先閱讀背面之注意事項再填寫本頁) OQOQ88 AKCD 442983 六、申請專利範圍 其係作爲一個反射從該倒裝晶片發出之光線的反射膜。 Π .如申請專利範圍第9項之發光二極體,其中,該 兩個導線電極係製成能覆蓋該倒裝晶片下方之區域,且作 爲反射從該倒裝晶片發出之光線的反射膜。 14 .如申請專利範圍第8項之發光二極體,其中,該 兩個導線電極係製成大致上能覆蓋該底座的整個上部表面 ,且作爲反射從該倒裝晶片發出之光線的反射膜。 15 .如申請專利範圍第7項之發光二極體,其中,該 用於過壓保護的二極體係製造在與製造結合墊不同之區域 內。 16 .如申請專利範圍第3項之發光二極體,其中,該 底座係由半導體基座所構成,且一個用於過壓保護的二極 體係製於該半導體基座內。 17 .如申請專利範圍第16項之發光二極體,其中,該 用於過壓保護的二極體係製於該底座之上部暴露區域的下 面。 18 .如申請專利範圍第3項之發光二極體,其中,由 半導體基座所形成之該底座係具有一層絕緣膜製於該基座 之上表面;而用於該倒裝晶片之兩個導線電極其中之一係 製於在放置該倒裝晶片後所剩餘之上部暴露區域的該絕緣 膜上。 19 ·如申請專利範圍第4項之發光二極體,其中,由 半導體基座所形成之該底座係具有一層絕緣膜製於該基座 之上表面;而用於該倒裝晶片之兩個導線電極其中之一係 本ϋ尺度適用7理困家標準(CNS)A4規格(210 X 297公爱> '~ I-----------. I —-----^ *ιιιίιίι9 (諳先閱讀背面之沒意事項再填寫本頁) 經濟部智慧財產局負工消费合作社印製 AS B8 C8 D8 442983 申請專利範圍 製於在放置該倒裝晶片後所剩餘之上部暴露區域的該絕緣 膜上。 20 .如申請專利範圍第16項之發光二極體,其中,由 半導體基座所形成之該底座係具有一層絕緣膜製於該基座 之上表面:而用於該倒裝晶片之兩個導線電極其中之一係 製於在放置該倒裝晶片後所剩餘之上部暴露區域的該絕緣 膜上。 21 .如申請專利範圍第9項之發光二極體,其中,該 兩個導線電極係製成大致上能覆蓋該底座的整個上部表面 ,且作爲反射從該倒裝晶片發出之光線的反射膜。 22 .如申請專利範圍第Π項之發光二極體,其中,該 兩個導線電極係製成大致上能覆蓋該底座的整個上部表面 ,且作爲反射從該倒裝晶片發出之光線的反射膜。 W.裝·! - -----訂·--------線.-f (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公爱>
TW089101336A 1999-01-29 2000-01-27 Light-emitting diode TW442983B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2272799 1999-01-29
JP22460899A JP4296644B2 (ja) 1999-01-29 1999-08-06 発光ダイオード

Publications (1)

Publication Number Publication Date
TW442983B true TW442983B (en) 2001-06-23

Family

ID=26359997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089101336A TW442983B (en) 1999-01-29 2000-01-27 Light-emitting diode

Country Status (5)

Country Link
US (2) US6445011B1 (zh)
EP (1) EP1030377A3 (zh)
JP (1) JP4296644B2 (zh)
CN (2) CN100463236C (zh)
TW (1) TW442983B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447935B (zh) * 2006-06-16 2014-08-01 Shinko Electric Ind Co 半導體裝置及其製造方法

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6903376B2 (en) 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
PL202938B1 (pl) * 2000-02-16 2009-08-31 Nichia Corp Azotkowe półprzewodnikowe urządzenie laserowe
JP2002185049A (ja) * 2000-11-08 2002-06-28 Lumileds Lighting Us Llc フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
DE10216008A1 (de) 2001-04-12 2002-10-24 Toyoda Gosei Kk LED-Lampe
CN1220283C (zh) * 2001-04-23 2005-09-21 松下电工株式会社 使用led芯片的发光装置
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP2003008071A (ja) * 2001-06-22 2003-01-10 Stanley Electric Co Ltd Led基板アセンブリを使用したledランプ
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
DE10203809B4 (de) * 2002-01-31 2010-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
TW535307B (en) * 2002-03-04 2003-06-01 United Epitaxy Co Ltd Package of light emitting diode with protective diode
JP3877642B2 (ja) * 2002-05-21 2007-02-07 ローム株式会社 半導体チップを使用した半導体装置
CN100421266C (zh) 2002-08-29 2008-09-24 首尔半导体股份有限公司 具有多个发光元件的发光装置
US7718451B2 (en) 2003-02-28 2010-05-18 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body
JP4603368B2 (ja) * 2003-02-28 2010-12-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法
US10376711B2 (en) 2003-03-14 2019-08-13 Light Sciences Oncology Inc. Light generating guide wire for intravascular use
CN2885311Y (zh) 2006-01-18 2007-04-04 郑成福 经尿道光动力疗法***治疗仪
US7141828B2 (en) * 2003-03-19 2006-11-28 Gelcore, Llc Flip-chip light emitting diode with a thermally stable multiple layer reflective p-type contact
US20040191330A1 (en) * 2003-03-31 2004-09-30 Keefe Candace R. Daily skin care regimen
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
WO2006006255A1 (ja) * 2003-09-19 2006-01-19 Matsushita Electric Industrial Co., Ltd. 半導体発光装置
KR100799857B1 (ko) * 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
CN100375300C (zh) * 2003-11-25 2008-03-12 葛世潮 大功率发光二极管
JP2005191530A (ja) 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
TWI227570B (en) * 2003-12-11 2005-02-01 South Epitaxy Corp Light-emitting diode packaging structure
US7321161B2 (en) * 2003-12-19 2008-01-22 Philips Lumileds Lighting Company, Llc LED package assembly with datum reference feature
JP4581407B2 (ja) * 2004-01-16 2010-11-17 株式会社日立製作所 光源ユニットおよびそれを用いた投射型映像表示装置
JP4587675B2 (ja) * 2004-01-23 2010-11-24 京セラ株式会社 発光素子収納パッケージおよび発光装置
CN100369275C (zh) * 2004-01-29 2008-02-13 光磊科技股份有限公司 可增加发光作用区面积的发光元件
US7022550B2 (en) * 2004-04-07 2006-04-04 Gelcore Llc Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
KR100927256B1 (ko) 2004-07-09 2009-11-16 엘지전자 주식회사 제너다이오드가 집적된 발광소자 서브마운트 제작방법
US7825422B2 (en) 2004-08-18 2010-11-02 Tokuyama Corporation Ceramic substrate for mounting a light emitting element and method for manufacturing the same
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7081667B2 (en) * 2004-09-24 2006-07-25 Gelcore, Llc Power LED package
JP4796293B2 (ja) 2004-11-04 2011-10-19 株式会社 日立ディスプレイズ 照明装置の製造方法
JP4176703B2 (ja) * 2004-11-25 2008-11-05 松下電器産業株式会社 半導体発光装置、照明装置、携帯通信機器、カメラ、及び製造方法
CN1330011C (zh) * 2004-12-17 2007-08-01 北京工业大学 低接触电阻、低光吸收、全角高反射的led电极
JP2006179511A (ja) 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP2008530235A (ja) * 2005-02-17 2008-08-07 ライト サイエンシーズ オンコロジー, インコーポレイテッド 光反応システムおよびアテローム性動脈硬化の予防的治療法
KR100631976B1 (ko) * 2005-03-30 2006-10-11 삼성전기주식회사 3족 질화물 발광 소자
EP1905088A4 (en) * 2005-06-21 2012-11-21 Univ California PACKAGING TECHNIQUE FOR THE MANUFACTURE OF POLARIZED ELECTROLUMINESCENT DIODES
KR101041843B1 (ko) * 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
EP1933894A2 (en) * 2005-09-06 2008-06-25 Light Sciences Oncology, Inc. Implantable device for therapeutic treatment within a body lumen
JP3963188B2 (ja) * 2005-09-20 2007-08-22 松下電工株式会社 発光装置
JP3948483B2 (ja) * 2005-09-20 2007-07-25 松下電工株式会社 発光装置
WO2007034575A1 (ja) * 2005-09-20 2007-03-29 Matsushita Electric Works, Ltd. 発光装置
JP3952075B2 (ja) * 2005-09-20 2007-08-01 松下電工株式会社 発光装置
US7671468B2 (en) * 2005-09-30 2010-03-02 Tdk Corporation Light emitting apparatus
US20070129776A1 (en) * 2005-10-20 2007-06-07 Light Sciences Llc External wearable light therapy treatment systems
WO2007056498A2 (en) * 2005-11-07 2007-05-18 Light Sciences Oncology, Inc Light delivery apparatus
KR20080106402A (ko) 2006-01-05 2008-12-05 일루미텍스, 인크. Led로부터 광을 유도하기 위한 개별 광학 디바이스
KR20080091285A (ko) * 2006-01-31 2008-10-09 시바 홀딩 인크 기재 표시용 피복 조성물
KR100682878B1 (ko) * 2006-02-09 2007-02-15 삼성전기주식회사 플립칩형 발광소자
US7928462B2 (en) * 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
US8057464B2 (en) 2006-05-03 2011-11-15 Light Sciences Oncology, Inc. Light transmission system for photoreactive therapy
JP2007305708A (ja) 2006-05-10 2007-11-22 Rohm Co Ltd 半導体発光素子アレイおよびこれを用いた照明用器具
JP4172501B2 (ja) * 2006-05-31 2008-10-29 ソニー株式会社 発光ダイオード点灯回路、照明装置及び液晶表示装置
US7789531B2 (en) 2006-10-02 2010-09-07 Illumitex, Inc. LED system and method
USRE46504E1 (en) 2006-10-11 2017-08-08 Purdue Pharmaceutical Products L.P. Light delivery system
WO2008086375A2 (en) 2007-01-08 2008-07-17 Light Sciences Oncology, Inc. Non-invasive vascular treatment systems, devices, and methods of using the same
TWI389345B (zh) * 2007-08-30 2013-03-11 Kyocera Corp Light emitting device
DE102007061479A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Überspannungsschutz
EP2240968A1 (en) 2008-02-08 2010-10-20 Illumitex, Inc. System and method for emitter layer shaping
JP2009239116A (ja) * 2008-03-27 2009-10-15 Sharp Corp 発光装置
US7993640B2 (en) 2008-08-06 2011-08-09 Light Sciences Oncology, Inc. Enhancement of light activated therapy by immune augmentation using anti-CTLA-4 antibody
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US7875984B2 (en) * 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
US20110008372A1 (en) * 2009-07-08 2011-01-13 Light Sciences Oncology, Inc. Enhancement of light activated drug therapy through combination with other therapeutic agents
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP5532021B2 (ja) 2011-06-28 2014-06-25 豊田合成株式会社 発光装置
EP2605295A3 (en) * 2011-12-13 2015-11-11 LG Innotek Co., Ltd. Ultraviolet light emitting device
US9093621B2 (en) * 2011-12-28 2015-07-28 Nichia Corporation Molded package for light emitting device
JP2013247340A (ja) 2012-05-29 2013-12-09 Toyoda Gosei Co Ltd 発光装置
US9593138B2 (en) 2012-10-05 2017-03-14 Wayne State University Nitrile-containing enzyme inhibitors and ruthenium complexes thereof
DE102012218457A1 (de) 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
CN203456494U (zh) * 2012-12-26 2014-02-26 东莞市正光光电科技有限公司 覆晶式led芯片
JP2014165225A (ja) * 2013-02-21 2014-09-08 Toshiba Lighting & Technology Corp 発光モジュールおよび照明装置
TWI552234B (zh) 2013-08-29 2016-10-01 財團法人工業技術研究院 基板、其製造方法及其應用
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
CN104465931B (zh) * 2013-09-12 2019-08-13 刘艳 覆晶式led芯片
JP6398381B2 (ja) * 2014-06-30 2018-10-03 日亜化学工業株式会社 発光装置及びその製造方法
US11251635B2 (en) 2017-12-19 2022-02-15 Welch Allyn, Inc. Vital signs monitor with a removable and dischargable battery
JP7448832B2 (ja) 2022-01-31 2024-03-13 日亜化学工業株式会社 発光素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557115A (en) * 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
JP3627822B2 (ja) * 1994-08-18 2005-03-09 ローム株式会社 半導体発光素子、およびその製造方法
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
JP3656316B2 (ja) * 1996-04-09 2005-06-08 日亜化学工業株式会社 チップタイプled及びその製造方法
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
JP3421520B2 (ja) * 1996-11-19 2003-06-30 三洋電機株式会社 発光装置及びその製造方法
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
DE19861398B4 (de) * 1997-10-03 2010-12-09 Rohm Co. Ltd., Kyoto Licht abstrahlende Halbleitervorrichtung
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP3985332B2 (ja) * 1998-04-02 2007-10-03 松下電器産業株式会社 半導体発光装置
JPH11354848A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp 半導体発光装置
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447935B (zh) * 2006-06-16 2014-08-01 Shinko Electric Ind Co 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN100463236C (zh) 2009-02-18
US20020145205A1 (en) 2002-10-10
CN1194423C (zh) 2005-03-23
US6713877B2 (en) 2004-03-30
EP1030377A3 (en) 2006-11-22
JP4296644B2 (ja) 2009-07-15
CN1645636A (zh) 2005-07-27
JP2000286457A (ja) 2000-10-13
EP1030377A2 (en) 2000-08-23
CN1264181A (zh) 2000-08-23
US6445011B1 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
TW442983B (en) Light-emitting diode
JP7505057B2 (ja) 発光素子
TWI257714B (en) Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
JP5494005B2 (ja) 半導体発光素子
TW200816519A (en) Semiconductor light emitting device and its manufacturing method
TW201214775A (en) Light emitting device and light emitting device package
TW525278B (en) Package structure of high-efficiency electro-optical device and the forming method thereof
TW201727934A (zh) 發光裝置及發光裝置之製造方法
JP2001217456A (ja) 窒化ガリウム系化合物半導体発光素子
JP2012164930A (ja) 半導体発光素子
CN111725375A (zh) 红光发光二极管及其制造方法
JP2012138479A (ja) 発光素子およびその製造方法
JP2012009848A (ja) 半導体発光素子
JP5948915B2 (ja) 半導体発光素子
JP2017163123A (ja) 半導体発光素子
JP5761171B2 (ja) 窒化物半導体発光素子及びその製造方法
US20150155444A1 (en) Light-emitting device
JP2012069545A (ja) 発光素子の搭載方法
WO2020026692A1 (ja) 半導体発光装置
JP4622426B2 (ja) 半導体発光素子
TW201743462A (zh) 發光元件
TWM350824U (en) LED structure of GaN family
US20160336497A1 (en) Light emitting device and light emitting device package
JP2009111131A (ja) 発光装置
JP2006005378A (ja) Iii族窒化物系化合物半導体発光素子

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees