JP4296644B2 - 発光ダイオード - Google Patents

発光ダイオード Download PDF

Info

Publication number
JP4296644B2
JP4296644B2 JP22460899A JP22460899A JP4296644B2 JP 4296644 B2 JP4296644 B2 JP 4296644B2 JP 22460899 A JP22460899 A JP 22460899A JP 22460899 A JP22460899 A JP 22460899A JP 4296644 B2 JP4296644 B2 JP 4296644B2
Authority
JP
Japan
Prior art keywords
flip chip
submount
light emitting
emitting diode
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22460899A
Other languages
English (en)
Other versions
JP2000286457A (ja
Inventor
武正 安川
敦雄 平野
幸雄 吉川
聖貴 手島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP22460899A priority Critical patent/JP4296644B2/ja
Priority to EP00101575A priority patent/EP1030377A3/en
Priority to TW089101336A priority patent/TW442983B/zh
Priority to CNB001016741A priority patent/CN1194423C/zh
Priority to US09/493,183 priority patent/US6445011B1/en
Priority to CNB2004100819334A priority patent/CN100463236C/zh
Publication of JP2000286457A publication Critical patent/JP2000286457A/ja
Priority to US10/137,836 priority patent/US6713877B2/en
Application granted granted Critical
Publication of JP4296644B2 publication Critical patent/JP4296644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、活性層の発光面の大きなフリップチップを用いた発光ダイオードの製造方法に関する。
【０００２】
【従来の技術】
図１２、図１３に示す従来のフリップチップ型半導体発光素子を用いた発光ダイオード５について説明する。図１３は、従来のフリップチップ型半導体発光素子１００（以下、フリップチップ１００と記載する。）を用いた発光ダイオード５の外観及び、構造を模式的に表す縦断面図である。発光素子部材５７０は基台であるサブマウント５２０と、その上に配置したフリップチップ１００とから成る。
【０００３】
リードフレーム５０はメタルポスト５１とメタルステム５３とから成り、発光素子部材５７０に電圧を印加するためのものである。メタルステム５３は、反射部材５５と、発光素子部材５７０を戴置する平坦部５４とで構成されている。樹脂モールド４０は、発光素子部材５７０を包囲している。発光素子部材５７０の裏面５２７は、メタルステム５３に銀ペースト等で接着され電気的に接続されている。サブマウント５２０上の露出部分５２８に形成された電極５２１は他端子であるメタルポスト５１と金線５７によるワイヤボンデングにより接続されている。発光素子部材５７０は、樹脂モールド４０でモールドされている。
【０００４】
このフリップチップ１００により発せられた光は、上面の正電極により光が反射され、光を透過する裏面のサファイア基板面から外部に出力される。従って、本フリップチップ１００の上面を下向きにし、サブマウント５２０にフェイスダウンにより接続している。
【０００５】
次に、基台であるサブマウント５２０について説明する。図１２は、サブマウント５２０の平面図（ａ）、サブマウント５２０にフリップチップ１００を配置した平面図（ｂ）及び、断面図（ｃ）である。
【０００６】
サブマウント５２０は、例えば、導電性の半導体基板で構成され、上面はフリップチップ１００の正電極と接続するためのＡｕよりなるマイクロバンプ５３３を溶着させる部分５２３を除いて、SiO2からなる絶縁膜５２４により覆われている。絶縁皮膜５２４上にはアルミ蒸着による負電極５２１が形成されている。負電極５２１上には、メタルポスト５１とワイヤボンディングするためのパット形成領域と、フリップチップ１００の負電極と接続するためのＡｕよりなるマイクロバンプ５３１を溶着させる領域とが存在する。
【０００７】
従来、ワイヤボンディングするためには、少なくとも、直径１００μｍ以上の円形状又は、１辺が１００μｍ以上の正方形のボンディングパット形成領域が必要である。サブマウント５２０上の露出部分５２８に、この様なボンディングパットのための電極５２１をとり、矩形のサブマウント５２０に対して、正方形のフリップチップ１００を配置するためには、図１２（ｂ）に示すように、片側に寄せて配置しなければならない。即ち、一定面積以上の露出部分５２８が必要なために、フリップチップ１００の中心Ｐ２と、サブマウント５２０の中心Ｐ５０１、および、フリップチップ１００の中心軸（図１に示す破線Ｂ−Ｂ）とサブマウント５２０中心軸（図１２に示す破線Ａ−Ａ）とを一致させて配置することができない。さらに、発光素子部材５７０をそれと略同一面積の平坦部５４に戴置すると、必然的に、パラボラの反射部材５５の中心軸（図１３に示す破線Ｄ−Ｄ）と、サブマウント５２０の中心軸Ａ−Ａとが一致することになる。
【０００８】
【発明が解決しようとする課題】
上記のように、フリップチップ１００への取り付け電極への配線の為に、サブマウント５２０上に、ボンディングパットとなる電極５２１を形成するための露出部分５２８が必要となるため、長方形のサブマウント５２０が用いられている。又、フリップチップ１００は、サブマウント５２０上で偏って配置され、リードフレーム５０の反射部材５５の中心軸とフリップチップ１００中心軸がずれている。このため、配光がランプの上下左右で均一ではないという問題が有った。さらに、リードフレーム５０の平坦部５４の面が小さく、スペースがとれないため、必然的にサブマウント５２０の面積も小さくならざるを得ない。このため、矩形のサブマウント５２０の中心軸とフリップチップ１００の中心軸を一致させて配置し、取り付け電極形成のための露出部分を確保すると、フリップチップ１００自身が小さくなってしまい、必要な輝度を確保できなくなるという問題が有った。
【０００９】
したがって、本発明の目的は、フリップチップ１００による配光を上下左右で均一にすることである。又、他の目的は、サブマウント５２０の電気的接続のための電極に必要な面積を確保しつつ、フリップチップ１００の面積を最大限に大きくすることにより、高輝度を確保することである。即ち、フリップチップ１００の光軸をランプの中心軸に一致させて、且つ、フリップチップ１０の面積を最大限に確保できるようにすることである。又、他の目的は、発光ダイオード５全体の小型化を図り、製造工程においても簡略化し、さらに、発光ダイオード５の耐久性の向上を図ることである。
【００１０】
【課題を解決するための手段】
上記の課題を解決する第１の手段は、フリップチップ型半導体発光素子であるフリップチップを用いた発光ダイオードにおいて、正方形のフリップチップと、フリップチップを設置する正方形のサブマウントと、フリップチップの中心を通る中心軸と、サブマウントの中心を通る中心軸とをそれぞれ一致させ重ね合わせて、重ね合わせた中心を中心にして、フリップチップの中心軸をサブマウントの中心軸に対して、４５度回転させて、サブマウントの上面露出領域が三角形状となるように、フリップチップをサブマウント上に設置させ、サブマウントの上面露出領域に、フリップチップに対する２つの取り出し電極が形成されていることを特徴とする。
【００１１】
【００１２】
サブマウントは半導体基板であって、半導体基板の中に過電圧防止のためのダイオードが形成されていても良い。
【００１３】
第２の手段は、サブマウントは半導体基板から構成され、上面露出領域下の半導体基板に過電圧防止のためのダイオードが形成されていることを特徴とする。
また、第３の手段は、サブマウントは半導体基板から構成され、上面露出領域下であって、ワイヤボンディングされない位置の半導体基板に過電圧防止のためのダイオードが形成されていることを特徴とする。
【００１４】
また、第４の手段は、サブマウントは、光を反射するリードフレームのパラボラ上に設置され、フリップチップの中心軸及びサブマウントの中心軸が、パラボラの中心軸に一致していることを特徴とする。
【００１５】
また、サブマウントは絶縁性基板であって、フリップチップを配置したサブマウントの上面露出領域にフリップチップに対する２つの取り出し電極が形成されていても良い。
【００１６】
また、第５の手段は、２つの取り出し電極は、フリップチップの下部に当たる部分及び上面露出領域の全面に形成されており、フリップチップからの発光を反射する反射膜を構成することを特徴とする。
サブマウント上にはフリップチップから発光した光を反射する反射膜を兼ねる、フリップチップに対する取り出し電極が形成されていても良い。
２つの取り出し電極は、フリップチップの下部に当たる部分にも形成されており、フリップチップからの発光を反射する反射膜を構成しても良い。
２つの取り出し電極は、サブマウント上のほぼ全面に形成されており、フリップチップからの発光を反射する反射膜を構成しても良い。
また、半導体基板の裏面がフリップチップに対する２つの取り出し電極のうち一方の電極となっており半導体基板が、半導体基板を戴置し、フリップチップに電圧を印加するためのリードフレームに直接接続されていても良い。
また、第６の手段は、上面露出領域における取り出し電極の一部がエッチンクされて、サブマウントの位置又は姿勢を判別するためのマークが形成されていることを特徴とする。
【００１７】
【発明の作用効果】
本発明の第１の手段により、フリップチップ型発光ダイオードにおいて、正方形のフリップチップと、フリップチップを設置する正方形のサブマウントとを有し、フリップチップの中心を通る中心軸と、サブマウントの中心を通る中心軸とをそれぞれ一致させ重ね合わせて、重ね合わせた中心を中心にして、フリップチップの中心軸をサブマウントの中心軸に対して、４５度回転させて、サブマウントの上面露出領域が三角形状となるように、フリップチップを前記サブマウント上に設置させ、サブマウントの上面露出領域に、フリップチップに対する２つの取り出し電極が形成されている。その結果、フリップチップを小さくすること無く、フリップチップの中心とサブマウントの中心を一致させて配置し尚且つ、取り出し電極を形成するサブマウントの三角形状の上面露出領域を確保することができるようになる。
【００１８】
【００１９】
さらに、フリップチップを配置したサブマウントをリードフレームに戴置するに当たって、サブマウントを正方形に形成しているので、例えば、リードフレームのパラボラの中心及び、中心軸にサブマウントの中心及び、中心軸を一致させて、戴置することができるようになる。この結果、上下左右均一の配光が得られ、さらに、同一のパラボラの面積に対して最大のサブマウントの面積を確保することができるようになるので、フリップチップ自身も大きくすることができるので発光ダイオード自身を大きくすること無く高輝度の発光ダイオードを得ることができるようになる。
【００２０】
さらに、回転の角度が略４５度とされるので、フリップチップの面積が、サブマウントに対して最も大きな面積とすることができるので、より高輝度の発光ダイオードを得ることができるようになる。
【００２１】
さらに、第２の発明により、サブマウントは半導体基板であって、過電圧防止のためのダイオードは、サブマウントの上面露出領域下の半導体基板に形成されているので、放熱性が良く、このダイオードの熱破壊が効果的に防止される。このダイオード、例えば、ツエナーダイオードと発光ダイオードとが並列に接続され、過電圧による発光ダイオードの破壊が防止され、耐久性の向上が期待される。特に、フリップチップとサブマウントとを接続するバンプの外に設けられることになる結果、バンプによる発熱の影響を受けることがなく、熱破壊が効果的に防止される。
【００２２】
【００２３】
さらに、絶縁膜に電極を形成でき、また、半導体基板の中に、過電圧防止のためのダイオード等の半導体素子を形成することができる。
【００２４】
さらに、サブマウントである半導体基板は絶縁性であって、フリップチップを配置したサブマウントの上面露出領域にフリップチップに対する２つの取り出し電極が形成される。サブマウントに用いる半導体基板は、絶縁性のものであってもよく、その構成材料の選択範囲が広がる。
【００２５】
さらに、サブマウントは絶縁性基板であって、フリップチップを配置したサブマウントの上面露出領域にフリップチップに対する２つの取り出し電極が形成されるので、取り出し電極と、フリップチップに電圧を印加するリードフレームとが、ワイヤーボンディングにより接続することができるようになる。
【００２６】
さらに、第６の発明により、サブマウントの上面露出領域には、サブマウントの位置又は姿勢を判別するためのマークが形成されているので、サブマウントに対するフリップチップの位置合わせ及びサブマウントとリードフレームとのワイヤボンデング時のサブマウントの位置及び姿勢の制御が容易となる。
【００２７】
さらに、フリップチップから発光した光が反射膜で反射される結果、発光を有効に外部に出力することができる。また、第５の発明により、フリップチップに対する取り出し電極により発光を反射させているので、構造を簡単にして、有効に発光を外部に出力させることができる。
【００２８】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。本発明は以下の実施例に限定されるものではない。
先ず第１の実施例として、図１に示す発光ダイオード１について説明する。
その前に、本実施例で使われている窒化ガリウム系化合物半導体よりなるフリップチップ１００の構造について説明する。図３にこのフリップチップ１００の断面図（ａ）及び平面図（ｂ）を示す。１０１はサファイア基板、１０２は窒化アルミニウム（ＡｌＮ）からなるバッファ層、１０３はシリコン（Ｓｉ）ドープの窒化ガリウム（ＧａＮ）からなる高キャリア濃度のｎ型窒化ガリウム系化合物半導体層、１０４はInx Ga1-x N （０＜ｘ＜１）からなる活性層、１０７は、ｐ型のAly Ga1-y N （０＜ｙ＜１）からなるｐクラッド層１０５とｐ型の窒化ガリウム（ＧａＮ）からなるｐコンタクト層１０６より構成されたｐ型窒化ガリウム系化合物半導体層、１１０はニッケル（Ni）よりなる正電極、１２０はSiO2からなる絶縁性保護膜、１３０は、銀（Ag）からなる金属層１３１とニッケル（Ni）よりなる金属層１３２より構成された負電極である。
【００２９】
即ち、フリップチップ１００は、下層側に形成されたｎ型窒化ガリウム系化合物半導体の層１０３のエッチングによる側壁面１０より、ｎ型窒化ガリウム系化合物半導体の層１０３より上側に形成された各層の各側壁面１０を経て、p 型窒化ガリウム系化合物半導体の層１０７の上に形成された正電極１１０の上部露出面にまで渡って形成された絶縁性保護膜１２０と、n 型窒化ガリウム系化合物半導体の層１０３の上部露出面より絶縁性保護膜１２０上に渡って形成された負電極１３０とを備えた構成となっている。
【００３０】
図１において、（ａ）はサブマウント２０の平面図。（ｂ）はサブマウント２０の（ａ）に示す破線Ａ−Ａによる縦断面図。破線Ａ−Ａは、中心Ｐ１を通る中心軸でもある。（ｃ）はフリップチップ１００を電極側である裏面より見た平面図。（ｄ）は（ｃ）に示すフリップチップ１００を中心Ｐ２を中心に中心軸Ｂ−Ｂを角度Ｒ回転させた図。ここでは、角度Ｒは略４５度である。図２において、（ａ）は、サブマウント２０に、サブマウント２０の中心軸Ａ−Ａと、フリップチップ１００の中心軸Ｂ−Ｂを重ね合わせて、フリップチップ１００を中心Ｐ２を中心に略４５度回転させて、配置した発光素子部材７０の平面図。（ｂ）は、（ａ）に示す破線Ｃ−Ｃに沿う発光素子部材７０の縦断面図。（ｃ）は、発光素子部材７０をリードフレーム５０に戴置した第１の実施例である発光ダイオード１の外観及び、構造を模式的に表す縦断面図である。
【００３１】
基台であるサブマウント２０は、セラミックス、樹脂などの絶縁体で構成される。サブマウント２０の表面には、アルミ蒸着による略帯状の正電極２１、負電極２３の電極配線が、フリップチップ１００を略４５度回転させて配置することにより形成される直角２等辺三角形状の上面露出領域２８（図２（ａ）における斜線を付した領域）に、対角上からフリップチップ１００の正電極１１０、負電極１３０が配置される領域に形成される。
【００３２】
発光素子部材７０は、サブマウント２０の中心Ｐ１とフリップチップ１００の中心Ｐ２をそれぞれ重ね合わせ、さらに、サブマウント２０の中心軸Ａ−Ａと、フリップチップ１００の中心軸Ｂ−Ｂを重ね合わせて、重ね合わせた中心Ｐ１を中心に中心軸Ｂ−Ｂを略４５度回転させた位置において（図２（ｃ）に示す）、フリップチップ１００の正電極１１０と、Ａｕによるマイクロバンプ３１により、サブマウント２０の正電極２１が、同じくフリップチップ１００の負電極１３０と、Ａｕによるマイクロバンプ３３により、負電極２３が電気的に接続され、さらに溶着されることにより、固定配置され構成される。
【００３３】
サブマウント２０の表面に形成された正電極２１上のボンディングパット２５はメタルポスト５１から伸ばされた金線５７により、さらに、負電極２３上のボンディングパット２７は他端子であるメタルステム５３から伸ばされた金線５８によりその表面でワイヤボンドされている。発光素子部材７０をパラボラ５５の中心軸に戴置したリードフレーム５０は、樹脂モールド４０で、総ての中心軸（図２（ｃ）に示す破線Ｄ−Ｄ）を一致させモールドされている。
【００３４】
上記のように構成することにより、フリップチップ１００、サブマウント２０、パラボラ５５、および樹脂モールド４０総ての中心軸を一致させた発光ダイオード１を製造することができるようになり、上下左右で、即ち、発光ダイオード１の中心軸に垂直な平面上において、中心に対して一様、均一な配光が得られる。また、発光ダイオード１自身を大きくすること無く大きなフリップチップ１００を配置することができるので、高輝度な発光ダイオード１を得ることができるようになる
【００３５】
次に第２の実施例として、図４および、図５に示す発光ダイオード２について説明する。
図４において、（ａ）はサブマウント２２０の平面図。（ｂ）はサブマウント２２０の（ａ）に示す破線Ａ−Ａによる縦断面図。（ｃ）は、サブマウント２２０に、サブマウント２２０の中心Ｐ２０１を通る中心軸Ａ−Ａと、フリップチップ１００の中心Ｐ２を通る中心軸Ｂ−Ｂを重ね合わせて、重ね合わせた中心Ｐ２を中心にフリップチップ１００の中心軸Ｂ−Ｂを略４５度回転させて、配置した発光素子部材２７０の平面図。（ｄ）は、（ｃ）に示す破線Ｃ−Ｃに沿う発光素子部材２７０の縦断面図。図５は、発光素子部材２７０をリードフレーム５０に戴置した第２の実施例である発光ダイオード２の外観及び、構造を模式的に表す縦断面図である。尚、フリップチップ１００の構成は、第１実施例における、図１、図３に示す構成と同一である。
【００３６】
基台であるサブマウント２２０は、絶縁性の半導体、例えばシリコン（Ｓｉ）基板２４０で構成され、シリコン基板２４０の中には、先ず３族元素のドープにより下層としてｐ層２４３を形成し、次にフリップチップ１００の正電極１１０とマイクロバンプ２３１により溶着する部分に５族元素のドープによりｎ層２４１を形成する。この様にして構成されたｐ層ｎ層によるｐｎ接合のダイオードは、フリップチップ１００の正電極１１０とｎ層２４１、負電極１３０とｐ層２４３を接続することによりツエナダイオードとして働く。ツエナダイオードの順方向動作電圧は、フリップチップ１００の逆方向破壊電圧よりも小さく、逆方向ブレークダウン電圧は、フリップチップ１００の動作電圧よりも大きくかつ順方向破壊電圧よりも小さいことが望ましい。
【００３７】
つぎに、サブマウント２２０の上表面全体をSiO2よりなる絶縁皮膜２２４により一様に覆い、絶縁皮膜２２４上にアルミ蒸着による略帯状の正電極２２１、負電極２２３の電極配線がフリップチップ１００を略４５度回転させて配置することにより形成される三角形状の上面露出領域の対角上からフリップチップ１００の正電極１１０、負電極１３０が配置される領域に形成される。さらに、アルミ蒸着による正電極２２１のマイクロバンプ２３１形成部分および、負電極２２３のマイクロバンプ２３３形成部分には、エッチングによりｎ層２４１および、ｐ層２４３にそれぞれ届く窓が絶縁皮膜２２４に開けられている。
【００３８】
発光素子部材２７０は、サブマウント２２０の中心Ｐ２０１を通る中心軸Ａ−Ａと、フリップチップ１００の中心Ｐ２を通る中心軸Ｂ−Ｂを重ね合わせて、重ね合わせた中心Ｐ２を中心に中心軸Ｂ−Ｂを略４５度回転させた位置において、Ａｕによるマイクロバンプ２３１により、フリップチップ１００の正電極１１０、サブマウント２２０の正電極２２１および、サブマウント２２０のｎ層２４１が、Ａｕによるマイクロバンプ２３３によりフリップチップ１００の負電極１３０、サブマウント２２０の負電極２２３および、サブマウント２２０のｐ層２４３が、電気的に接続され、さらに溶着されることにより、固定配置され構成される。
【００３９】
サブマウント２２０の表面に形成された正電極２２１上のボンディングパット２２５はメタルポスト５１から伸ばされた金線５７により、さらに、負電極２２３上のボンディングパット２２７は他端子であるメタルステム５３から伸ばされた金線５８によりワイヤボンドされている。発光素子部材２７０を戴置したリードフレーム５０は、総ての中心軸（図５に示す破線Ｄ−Ｄ）を一致させ樹脂モールド４０でモールドされている。
【００４０】
この様に構成することにより、実施例１と同様に、上下左右均一な配光が得られると共に、発光ダイオード２自身を大きくすること無く大きなフリップチップ１００を配置することができるので、高輝度な発光ダイオード２を得ることができるようになる。さらに、サブマウント２２０の内部にツエナダイオードを組み込むことによりツエナダイオードとしての部品を配置すること無く、過電圧による破壊が防止され耐久性の向上が図られる。
【００４１】
さらに第３の実施例として、図６および、図７に示す発光ダイオード３について説明する。
図６において、（ａ）はサブマウント３２０の平面図。（ｂ）はサブマウント３２０の（ａ）に示す破線Ａ−Ａによる縦断面図。（ｃ）は、サブマウント３２０に、サブマウント３２０の中心Ｐ３０１を通る中心軸Ａ−Ａと、フリップチップ１００の中心Ｐ２を通る中心軸Ｂ−Ｂを重ね合わせて、フリップチップ１００を略４５度回転させて、配置した発光素子部材３７０の平面図。（ｄ）は、（ｃ）に示す破線Ｃ−Ｃに沿う発光素子部材３７０の縦断面図。図７は、発光素子部材３７０をリードフレーム５０に戴置した第３の実施例である発光ダイオード３の外観及び、構造を模式的に表す縦断面図である。尚、フリップチップ１００の構成は、第１実施例における、図１、図３に示す構成と同一である。
【００４２】
基台であるサブマウント３２０は、ｐ層により構成された半導体基板である。例えば３族元素の不純物を混入することにより製造されたシリコン（Ｓｉ）基板３４３で構成され、基板３４３は下層としてｐ層３４３を形成し、次にフリップチップ１００の正電極１１０とマイクロバンプ３３１により溶着する部分に５族元素のドープによりｎ層３４１を形成する。この様にして構成されたｐ層ｎ層によるｐｎ接合のダイオードは、実施例２で述べたとおりであるので省略する。
【００４３】
つぎに、全体をSiO2よりなる絶縁皮膜３２４により覆い、絶縁皮膜３２４上にアルミ蒸着による略帯状の正電極３２１の電極配線がフリップチップ１００を略４５度回転させて配置することにより形成される三角形状の上面露出領域からフリップチップ１００の正電極３２１が配置される領域に形成される。さらに、アルミ蒸着による正電極３２１のマイクロバンプ３３１形成部分および、マイクロバンプ３３３形成部分には、エッチングによりｎ層３４１および、ｐ層３４３にそれぞれ届く窓が絶縁皮膜３２４に開けられている。
【００４４】
発光素子部材３７０は、サブマウント３２０の中心Ｐ３０１を通る中心軸Ａ−Ａと、フリップチップ１００の中心Ｐ２を通る中心軸Ｂ−Ｂを重ね合わせて、重ね合わせた中心Ｐ２を中心に中心軸Ｂ−Ｂを略４５度回転させた位置において、Ａｕによるマイクロバンプ３３１により、フリップチップ１００の正電極１１０、サブマウント３２０の正電極３２１および、サブマウント３２０のｎ層３４１が、Ａｕによるマイクロバンプ３３３によりフリップチップ１００の負電極１３０、サブマウント３２０の負電極３２３および、サブマウント３２０のｐ層３４３が、電気的に接続され、さらに溶着されることにより、固定配置され構成される。
【００４５】
サブマウント３２０の表面に形成された正電極３２１上のボンディングパット３２５はメタルポスト５１から伸ばされた金線５７によりワイヤボンドされている。さらに、負電極はサブマウント３２０が導電性の半導体基板で構成されているので、サブマウント３２０の裏面３２７と、他端子であるメタルステム５３の平坦部５４とが例えば、銀ペースト等で接着され電気的に接続され固定される。発光素子部材３７０は、パラボラ５５の中心軸であるメタルステム５３の中心軸に戴置され、さらに、樹脂モールド４０により、総ての中心軸（図７に示す破線Ｄ−Ｄ）を一致させモールドされることにより、発光ダイオード３を構成する。
【００４６】
この様に構成することにより、実施例１と同様に、上下左右均一な配光が得られると共に、発光ダイオード２自身を大きくすること無く大きなフリップチップ１００を配置することができるので、高輝度な発光ダイオード２を得ることができるようになる。さらに、実施例２と同様にサブマウント３２０の内部にツエナダイオードを組み込むことによりツエナダイオードとしての部品を配置すること無く、過電圧による破壊が防止され耐久性の向上が図られる。さらに、サブマウント３２０を導電性の半導体基板により構成するので、サブマウント３２０の裏面３２７をメタルステム５３と接続する一方の電極とすることができるので、電極形成及び、ワイヤボンディングによる配線を一方の電極だけすれば良くなり、発光ダイオード３の製造工程の軽減が望める。尚、サブマウント３２０の裏面３２７には必要により金が蒸着される。
【００４７】
次に、第４実施例について図１０、図１１を参照して説明する。図１０において、（ａ）はフリップチップ１００の平面図、（ｂ）は、サブマウント４２０の平面図、（ｃ）はフリップチップ１００の層構造を示した断面図である。図１１において、（ａ）は、サブマウント４２０に、サブマウント４２０の中心Ｐ４０１を通る中心軸Ａ−Ａと、フリップチップ１００の中心Ｐ２を通る中心軸Ｂ−Ｂを重ね合わせて、フリップチップ１００を略４５度回転させて、配置した発光素子部材４７０の平面図。（ｂ）はサブマウント４２０の（ａ）に示す破線Ｃ−Ｃによる断面図である。
【００４８】
フリップチップ１００は、図１０の（ａ）に示すように、正電極１１０と、負電極１３０が形成されている。電極材料は共に、ロジウム（Ｒｈ）／金（Ａｕ）の２層構造である。他の層は、図３の構成と同一であり、同一機能を有する層には同一番号が付されている。本実施例では、絶縁膜１２０は存在しない。尚、電極は、ロジウムと金の２層でも合金状態でも良い。
【００４９】
基台であるサブマウント４２０は、ｎ層により構成された半導体基板である。例えば５族元素の不純物を混入することにより製造されたシリコン（Ｓｉ）基板４４３で構成され、基板４４３は下層としてｎ層４４３を形成し、次にフリップチップ１００の負電極１３０とマイクロバンプ４３３により溶着する部分に３族元素のドープによりｐ層４４１を形成する。この様にして構成されたｐ層ｎ層によるｐｎ接合のダイオードは、実施例２、３で述べたのと、伝導型が反転しているだけで、他の構成及び作用は同一であのるので、説明を省略する。
【００５０】
つぎに、全体をSiO2よりなる絶縁皮膜４２４により覆い、絶縁皮膜４２４上にアルミ蒸着により反射膜を兼ねる負電極４２１が、フリップチップ１００を略４５度回転させて配置することにより形成される上面露出領域に形成される。この負電極４２１はサブマウント４２０の上面の図１１（ａ）に示す下半分のほぼ全面に形成されている。この負電極４２１上には、フリップチップ１００の負電極１３０を接続するためのマイクロバンプ４３３が形成されている。さらに、サブマウント４２０の図１１（ａ）上半分の略全面の絶縁皮膜４２４上にはアルミ蒸着により反射膜を兼ねる正電極４２２が形成されている。絶縁皮膜４２４には窓が形成されており、その窓を介して正電極４２２が半導体基板であるｎ層４４３に電気的に接続されている。その窓の部分には、フリップチップ１００の正電極１１０と接続されるマイクロバンプ４３１ａ，４３１ｂ（図示略），４３１ｃ（図示略）が、正電極４２２上に形成されており、このバンプを介して、フリップチップ１００の正電極１００がｎ層４４３と電気的に接続されることになる。
また、ｐ層４４１は、絶縁皮膜４２４に形成された窓を介して、負電極４２１と接続されている。
【００５１】
また、負電極４２１の一部には、例えば、直角のマーク４２５が形成されている。このマーク４２５は、この形状部分だけアルミニウムを蒸着しないか、蒸着後にこの部分をエッチングするか、その他の色の異なるものをこの形状に蒸着するかして形成される。このマーク４２５の存在により、フリップチップとサブマウントとの位置合わせ、サブマウントに対するワイヤボンディグ時のサブマウントの位置及び姿勢の制御に用いることができる。よって、製造が簡単となる。
このように本実施例では、サブマウントである半導体基板上の絶縁膜の上に、アルミニウからなる負電極４２１と正電極４２２とがほぼ全面に形成されているのて、これらは反射膜を構成する。よって、フリップチップ１００からの発光がこの反射膜で効率良く反射されて、サファイア基板の全面から光を効率良く出力することができる。
【００５２】
発光素子部材４７０は、サブマウント４２０の中央部分に存在するＰ４０１を通る中心軸Ａ−Ａと、フリップチップ１００の中心Ｐ２を通る中心軸Ｂ−Ｂを重ね合わせて、重ね合わせた中心Ｐ２を中心に中心軸Ｂ−Ｂを略４５度回転させて接合することで構成されている。接合は、Ａｕによるマイクロバンプ４３１ａ，４３１ｂ（図示略），４３１ｃ（図示略），４３３による溶着により行われる。
【００５３】
サブマウント４２０の表面に形成された負電極４２１上のボンディングパット４２５は、図７に示すのと同様に、メタルポスト５１から伸ばされた金線５７によりワイヤボンドされている。さらに、サブマウント４２０が導電性の半導体基板で構成されているので、サブマウント４２０の裏面４２７に形成された金蒸着層と、他端子であるメタルステム５３の平坦部５４とが例えば、銀ペースト等で接着されることで、正電極はメタルステム５３と接続される。発光素子部材４７０は、パラボラ５５の中心軸であるメタルステム５３の中心軸に戴置され、さらに、樹脂モールド４０により、総ての中心軸（図７に示す破線Ｄ−Ｄ）を一致させモールドされることにより、発光ダイオード３を構成する。
【００５４】
この様に構成することにより、実施例１〜３と同様に、上下左右均一な配光が得られると共に、発光ダイオード２自身を大きくすること無く大きなフリップチップ１００を配置することができるので、高輝度な発光ダイオード２を得ることができるようになる。さらに、実施例２と同様にサブマウント３２０の内部にツエナダイオードを組み込むことによりツエナダイオードとしての部品を配置すること無く、図９に示す回路構成により、過電圧による破壊が防止され耐久性の向上が図られる。さらに、サブマウント４２０を導電性の半導体基板により構成するので、サブマウント４２０の裏面４２７をメタルステム５３と接続する一方の電極とすることができるので、電極形成及び、ワイヤボンディングによる配線を一方の電極だけすれば良くなり、発光ダイオード３の製造工程の軽減が望める。
【００５５】
本実施例では、ツエナーダイオードがフリップチップで覆われていない部分、特に、バンプの形成されていない部分に形成されている。よって、発光ダイオードによる発熱、特に、バンプによる発熱によりツナーダイオードが破壊されることが防止される。又、ツエナーダイオードは、ワイヤボンディグされない部分に形成されているため、ワイヤボンディング時の熱破壊、機械的歪みの印加が防止される。
又、サブマウント上にアルミニウムによる反射膜を形成しているので、光を取り出し面側に効果的に出力させることが可能となる。尚、この反射膜はサブマウント上において、フリップチップの下部に少なくとも形成されておれば良い。又、サブマウント上、フリップチップの下部以外に反射膜が形成されていれば、全体として背面を明るくすることができる。
又、この反射膜は、正電極４２２及び負電極４２１と兼用したが、電極とは別に反射膜を形成しても良い。
【００５６】
本発明はフリップチップをサブマウントに対して回転して配置し、サブマウントの三角形状に露出している部分に、ワイヤボンディングのための配線電極を形成するようにしたものである。よって、フリップチップの面積を小さくすることな、その光軸をサブマウントの中央部に置くことができ、光の配光を一様且つ均一にすることができる。
【００５７】
尚、第２〜第４実施例において、サブマウントを絶縁性の半導体とすることで、半導体の表面に絶縁性皮膜を形成することなく、配線電極を形成することができる。また、半導体基板の中にツエナーダイオードを形成するが可能となる。
【００５８】
上記実施例において、フリップチップ１００の正電極１１０は、ニッケル（Ni）又は、正電極及び負電極は、ロジウム（Ｒｈ）／金（Ａｕ）で構成されているが、正電極は、プラチナ（Pt）コバルト（Co）、金（Au）、パラジウム（Pd）、ニッケル（Ni）、マグネシウム（Mg）、銀（Ag）、アルミニウム（Al）、バナジウム（V ）、マンガン（Mn）、ビスマス（Bi）、レニウム（Re）、銅（Cu）、すず（Sn）、又はロジウム（Rh）のうちの少なくとも１種類の金属を含んでいる単層構造の電極であっても、また、これらの金属を２種類以上含んだ多層構造の電極であっても良い。
【００５９】
又、負電極１３０は、プラチナ（Pt）、コバルト（Co）、金（Au）、パラジウム（Pd）、ニッケル（Ni）、マグネシウム（Mg）、銀（Ag）、アルミニウム（Al）、バナジウム（V ）、銅（Cu）、すず（Sn）、ロジウム（Rh）、チタン（Ti）、クロム（Cr）、ニオブ（Nb）、亜鉛（Zn）、タンタル（Ta）、モリブデン（Mo）、タングステン（W ）又はハフニウム（Hf）のうちの少なくとも１種類の金属を含んでいる単層構造の電極であっても、また、これらの金属を２種類以上含んだ多層構造の電極であっても良い。
【００６０】
さらに、回転の角度を略４５度としたが、電極配線のための露出領域が確保されれば良くその角度は任意である。同様に、形成される露出領域も上記実施例では、略直角２等辺三角形であるが，三角形の形は任意である。
【００６１】
さらに、絶縁皮膜２２４、３２４は、絶縁性の皮膜であれば良くSiO2に限らない。窒化硅素、酸化チタン等を用いることができる。同様に、マイクロバンプ及びワイヤは、導電性材料であれば良くＡｕに限らない。さらに、アルミ蒸着による反射膜、又は、反射膜を兼ねる正電極および、負電極は、それ以外の導電性があり光反射率が高い材料により形成されても良い。さらに実施例２におけるサブマウント２２０は、絶縁性のＳｉ基板としたが、絶縁性の半導体基板であれば、Ｓｉ以外の素材であっても良く、実施例３におけるサブマウント３２０は、導電性のＳｉ基板としたが、ｐ層を構成できる素材であればこれに限らない。
【００６２】
さらに、メタルステム５３を負極、メタルポスト５１を正極としたが、一般的な構成であって、逆に構成しても良い。ただし、その場合は、ｐ層、ｎ層も逆に構成することとなる。
過電圧防止のためのダイオードは、ツエナーダイオードに限定されない。アバランシェダイオード、その他のダイオードを用いることができる。
この過電圧防止のためのダイオードの動作電圧（ツェナー電圧）は、使用環境下で発光素子の駆動電圧Ｖf より低くならず、且つ、できるだけ低い電圧に設定するのが良い。例えば、ツェナー電圧の下限値＝発光素子の駆動電圧Ｖf ＋発光素子の製造による駆動電圧Ｖf のばらつき幅＋発光素子の温度特性による駆動電圧Ｖf のばらつき幅＋ツェナーダイオードの製造によるツェナー電圧のばらつき幅＋ツェナーダイオードの温度特性によるツェナー電圧のばらつき幅で決定する。このような設計により、ツェナー電圧は６．２ｖにすることができ、静電耐圧を３０００ｖ以上を達成することができた。
発光ダイオードの層構造は、図３のものに限定されるものではない。発光層には単一量子井戸構造、多重量子井戸構造を用いても良い。
また、発光ダイオードはレーザであっても良い。即ち、面発光レーザであっても良い。発光ダイオードの基板はサファイア基板に限定されない。スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、砒化ガリウム、酸化マグネシウム、酸化マンガン等の材料を用いることができる。
また、サブマウントを半導体で構成する場合には、シリコン、ガリウム砒素、炭化硅素、その他の半導体基板を用いることが可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施例に係る発光ダイオードの構成を示した説明図。
【図２】 同じく発光ダイオードの構成を示した説明図。
【図３】 本発明に用いるフリップチップ型発光素子の説明図。
【図４】 本発明の第２実施例に係る発光ダイオードの構造を示した説明図。
【図５】 同じく発光ダイオードの構造を示した説明図。
【図６】 本発明の第３実施例に係る発光ダイオードの構造を示した説明図。
【図７】 同じく発光ダイオードの構造を示した説明図。
【図８】 本発明の第１実施例の回路図。
【図９】 本発明の第２、第３及び第４実施例の回路図。
【図１０】 本発明の第４実施例に係る発光ダイオードの構造を示した説明図。
【図１１】 本発明の第４実施例に係る発光ダイオードの構造を示した説明図。
【図１２】 従来技術に係る発光ダイオードの構造を示した説明図。
【図１３】 同じく発光ダイオードの構造を示した説明図。
【符号の説明】
１、２、３、５…発光ダイオード
２０、２２０、３２０、５２０…サブマウント
２１、２２１、３２１、５２１…正電極
２３、２２３、５２２…負電極
２８、２２８、３２８、５２８…上面露出領域
３１、２３１、３３１、４３１ａ、４３１ｂ、４３１ｃ、５３１…正電極を接続するマイクロバンプ
３３、２３３、３３３、４３３、５３３…負電極を接続するマイクロバンプ
２４１…ｎ層
２４３…ｐ層
２４０…ｎ層（半導体基板）
３４１…ｎ層
３４３…ｐ層（半導体基板）
４４１…ｐ層
４４３…ｎ層（半導体基板）
４０…樹脂モールド
５０…リードフレーム
５１…メタルポスト
５３…メタルステム
５４…平坦部
５５…パラボラ
５７、５８…金線
７０、２７０、３７０、５７０…発光素子部材
１００…フリップチップ
１０１…サファイア基板
１０２…バッファ層
１０３…ｎ型窒化ガリウム系化合物半導体層
１０４…活性層
１０５…ｐクラッド層
１０６…ｐコンタクト層
１０７…ｐ型窒化ガリウム系化合物半導体層
１１０…正電極
１２０…絶縁性保護膜
１３０…負電極
Ｐ１、Ｐ２０１、Ｐ３０１、Ｐ５０１…サブマウントの中心
破線Ａ−Ａ…Ｐ１、Ｐ２０１、Ｐ３０１、Ｐ５０１を通るサブマウントの中心軸Ｐ２…フリップチップの中心
破線Ｂ−Ｂ…Ｐ２を通るフリップチップの中心軸

Claims (6)

  1. フリップチップ型半導体発光素子であるフリップチップを用いた発光ダイオードにおいて、
    正方形のフリップチップと、
    前記フリップチップを設置する正方形のサブマウントと、
    前記フリップチップの中心を通る中心軸と、前記サブマウントの中心を通る中心軸とをそれぞれ一致させ重ね合わせて、
    前記重ね合わせた中心を中心にして、前記フリップチップの中心軸を前記サブマウントの中心軸に対して、４５度回転させて、前記サブマウントの上面露出領域が三角形状となるように、前記フリップチップを前記サブマウント上に設置させ、
    前記サブマウントの上面露出領域に、前記フリップチップに対する２つの取り出し電極が形成されている、
    ことを特徴とするフリップチップ型発光ダイオード。
  2. 前記サブマウントは半導体基板から構成され、前記上面露出領域下の半導体基板に過電圧防止のためのダイオードが形成されていることを特徴とする請求項１に記載のフリップチップ型発光ダイオード。
  3. 前記サブマウントは半導体基板から構成され、前記上面露出領域下であって、ワイヤボンディングされない位置の半導体基板に過電圧防止のためのダイオードが形成されていることを特徴とする請求項１に記載のフリップチップ型発光ダイオード。
  4. 前記サブマウントは、光を反射するリードフレームのパラボラ上に設置され、前記フリップチップの中心軸及び前記サブマウントの中心軸が、前記パラボラの中心軸に一致していることを特徴とする請求項１乃至請求項３の何れか１項に記載のフリップチップ型発光ダイオード。
  5. 前記２つの取り出し電極は、前記フリップチップの下部に当たる部分及び前記上面露出領域の全面に形成されており、前記フリップチップからの発光を反射する反射膜を構成することを特徴とする請求項１乃至請求項４の何れか１項に記載のフリップチップ型発光ダイオード。
  6. 前記上面露出領域における前記取り出し電極の一部がエッチンクされて、前記サブマウントの位置又は姿勢を判別するためのマークが形成されていることを特徴とする請求項１乃至請求項５のいずれか１項に記載のフリップチップ型発光ダイオード。
JP22460899A 1999-01-29 1999-08-06 発光ダイオード Expired - Fee Related JP4296644B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP22460899A JP4296644B2 (ja) 1999-01-29 1999-08-06 発光ダイオード
TW089101336A TW442983B (en) 1999-01-29 2000-01-27 Light-emitting diode
EP00101575A EP1030377A3 (en) 1999-01-29 2000-01-27 Light-emitting diode
US09/493,183 US6445011B1 (en) 1999-01-29 2000-01-28 Light-emitting diode
CNB001016741A CN1194423C (zh) 1999-01-29 2000-01-28 发光二极管
CNB2004100819334A CN100463236C (zh) 1999-01-29 2000-01-28 发光二极管
US10/137,836 US6713877B2 (en) 1999-01-29 2002-05-03 Light-emitting diode

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2272799 1999-01-29
JP11-22727 1999-01-29
JP22460899A JP4296644B2 (ja) 1999-01-29 1999-08-06 発光ダイオード

Publications (2)

Publication Number Publication Date
JP2000286457A JP2000286457A (ja) 2000-10-13
JP4296644B2 true JP4296644B2 (ja) 2009-07-15

Family

ID=26359997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22460899A Expired - Fee Related JP4296644B2 (ja) 1999-01-29 1999-08-06 発光ダイオード

Country Status (5)

Country Link
US (2) US6445011B1 (ja)
EP (1) EP1030377A3 (ja)
JP (1) JP4296644B2 (ja)
CN (2) CN100463236C (ja)
TW (1) TW442983B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633499B2 (en) 2011-06-28 2014-01-21 Toyoda Gosei Co., Ltd. Light emitting device

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6903376B2 (en) 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
EP1276186B1 (en) * 2000-02-16 2016-12-07 Nichia Corporation Method of manufacturing a nitride semiconductor laser device
JP2002185049A (ja) * 2000-11-08 2002-06-28 Lumileds Lighting Us Llc フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
US6841931B2 (en) 2001-04-12 2005-01-11 Toyoda Gosei Co., Ltd. LED lamp
EP1398839B1 (en) * 2001-04-23 2012-03-28 Panasonic Corporation Light emitting device comprising light emitting diode chip
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2003008071A (ja) * 2001-06-22 2003-01-10 Stanley Electric Co Ltd Ｌｅｄ基板アセンブリを使用したｌｅｄランプ
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法
DE10203809B4 (de) * 2002-01-31 2010-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
TW535307B (en) * 2002-03-04 2003-06-01 United Epitaxy Co Ltd Package of light emitting diode with protective diode
JP3877642B2 (ja) * 2002-05-21 2007-02-07 ローム株式会社 半導体チップを使用した半導体装置
CN100421266C (zh) 2002-08-29 2008-09-24 首尔半导体股份有限公司 具有多个发光元件的发光装置
US7718451B2 (en) 2003-02-28 2010-05-18 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body
WO2004077558A1 (de) * 2003-02-28 2004-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil mit strukturiert metallisiertem gehäusekörper, verfahren zur herstellung eines derartigen bauteils und verfahren zur strukturierten metallisierung eines kunststoff enthaltenden körpers
US10376711B2 (en) 2003-03-14 2019-08-13 Light Sciences Oncology Inc. Light generating guide wire for intravascular use
CN2885311Y (zh) * 2006-01-18 2007-04-04 郑成福 经尿道光动力疗法***治疗仪
US7141828B2 (en) * 2003-03-19 2006-11-28 Gelcore, Llc Flip-chip light emitting diode with a thermally stable multiple layer reflective p-type contact
US20040191330A1 (en) * 2003-03-31 2004-09-30 Keefe Candace R. Daily skin care regimen
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
KR101087854B1 (ko) * 2003-09-19 2011-11-30 파나소닉 주식회사 반도체 발광장치
KR100799857B1 (ko) * 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
CN100375300C (zh) * 2003-11-25 2008-03-12 葛世潮 大功率发光二极管
JP2005191530A (ja) 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
TWI227570B (en) * 2003-12-11 2005-02-01 South Epitaxy Corp Light-emitting diode packaging structure
US7321161B2 (en) * 2003-12-19 2008-01-22 Philips Lumileds Lighting Company, Llc LED package assembly with datum reference feature
JP4581407B2 (ja) * 2004-01-16 2010-11-17 株式会社日立製作所 光源ユニットおよびそれを用いた投射型映像表示装置
JP4587675B2 (ja) * 2004-01-23 2010-11-24 京セラ株式会社 発光素子収納パッケージおよび発光装置
CN100369275C (zh) * 2004-01-29 2008-02-13 光磊科技股份有限公司 可增加发光作用区面积的发光元件
US7022550B2 (en) * 2004-04-07 2006-04-04 Gelcore Llc Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
KR100927256B1 (ko) 2004-07-09 2009-11-16 엘지전자 주식회사 제너다이오드가 집적된 발광소자 서브마운트 제작방법
MY144425A (en) 2004-08-18 2011-09-15 Tokuyama Corp A ceramic substrate for mounting a light emitting element and method for manufacturing the same
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7081667B2 (en) * 2004-09-24 2006-07-25 Gelcore, Llc Power LED package
JP4796293B2 (ja) * 2004-11-04 2011-10-19 株式会社 日立ディスプレイズ 照明装置の製造方法
JP4176703B2 (ja) * 2004-11-25 2008-11-05 松下電器産業株式会社 半導体発光装置、照明装置、携帯通信機器、カメラ、及び製造方法
CN1330011C (zh) * 2004-12-17 2007-08-01 北京工业大学 低接触电阻、低光吸收、全角高反射的led电极
JP2006179511A (ja) 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP2008530235A (ja) * 2005-02-17 2008-08-07 ライト サイエンシーズ オンコロジー， インコーポレイテッド 光反応システムおよびアテローム性動脈硬化の予防的治療法
KR100631976B1 (ko) * 2005-03-30 2006-10-11 삼성전기주식회사 ３족 질화물 발광 소자
EP1905088A4 (en) * 2005-06-21 2012-11-21 Univ California PACKAGING TECHNIQUE FOR THE MANUFACTURE OF POLARIZED ELECTROLUMINESCENT DIODES
KR101041843B1 (ko) * 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
US20090118816A1 (en) * 2005-09-06 2009-05-07 Light Sciences Oncology, Inc. Implantable Device for Therapeutic Treatment Within a Body Lumen
WO2007034575A1 (ja) * 2005-09-20 2007-03-29 Matsushita Electric Works, Ltd. 発光装置
JP3948483B2 (ja) * 2005-09-20 2007-07-25 松下電工株式会社 発光装置
JP3963188B2 (ja) * 2005-09-20 2007-08-22 松下電工株式会社 発光装置
JP3952075B2 (ja) * 2005-09-20 2007-08-01 松下電工株式会社 発光装置
US7671468B2 (en) * 2005-09-30 2010-03-02 Tdk Corporation Light emitting apparatus
US20070129776A1 (en) * 2005-10-20 2007-06-07 Light Sciences Llc External wearable light therapy treatment systems
US20070142880A1 (en) * 2005-11-07 2007-06-21 Barnard William L Light delivery apparatus
US7772604B2 (en) 2006-01-05 2010-08-10 Illumitex Separate optical device for directing light from an LED
WO2007088104A1 (en) * 2006-01-31 2007-08-09 Ciba Holding Inc. Coating composition for marking substrates
KR100682878B1 (ko) * 2006-02-09 2007-02-15 삼성전기주식회사 플립칩형 발광소자
US7928462B2 (en) 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
US8057464B2 (en) 2006-05-03 2011-11-15 Light Sciences Oncology, Inc. Light transmission system for photoreactive therapy
JP2007305708A (ja) 2006-05-10 2007-11-22 Rohm Co Ltd 半導体発光素子アレイおよびこれを用いた照明用器具
JP4172501B2 (ja) * 2006-05-31 2008-10-29 ソニー株式会社 発光ダイオード点灯回路、照明装置及び液晶表示装置
KR101314713B1 (ko) * 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 반도체 장치, 그 제조 방법, 및 기판
US7789531B2 (en) 2006-10-02 2010-09-07 Illumitex, Inc. LED system and method
US8685005B2 (en) 2006-10-11 2014-04-01 Purdue Pharmaceutical Products L.P. Light delivery system
US9149651B2 (en) 2007-01-08 2015-10-06 Purdue Pharmaceutical Products L.P. Non-invasive vascular treatment systems, devices, and methods of using the same
TWI389345B (zh) * 2007-08-30 2013-03-11 Kyocera Corp Light emitting device
DE102007061479A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Überspannungsschutz
US7829358B2 (en) 2008-02-08 2010-11-09 Illumitex, Inc. System and method for emitter layer shaping
JP2009239116A (ja) * 2008-03-27 2009-10-15 Sharp Corp 発光装置
US7993640B2 (en) 2008-08-06 2011-08-09 Light Sciences Oncology, Inc. Enhancement of light activated therapy by immune augmentation using anti-CTLA-4 antibody
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US7875984B2 (en) * 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
US20110008372A1 (en) * 2009-07-08 2011-01-13 Light Sciences Oncology, Inc. Enhancement of light activated drug therapy through combination with other therapeutic agents
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
DE102010027679A1 (de) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
EP2605295A3 (en) * 2011-12-13 2015-11-11 LG Innotek Co., Ltd. Ultraviolet light emitting device
US9093621B2 (en) 2011-12-28 2015-07-28 Nichia Corporation Molded package for light emitting device
JP2013247340A (ja) 2012-05-29 2013-12-09 Toyoda Gosei Co Ltd 発光装置
US9593138B2 (en) 2012-10-05 2017-03-14 Wayne State University Nitrile-containing enzyme inhibitors and ruthenium complexes thereof
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
CN203456494U (zh) * 2012-12-26 2014-02-26 东莞市正光光电科技有限公司 覆晶式led芯片
JP2014165225A (ja) * 2013-02-21 2014-09-08 Toshiba Lighting & Technology Corp 発光モジュールおよび照明装置
US9171779B2 (en) 2013-08-29 2015-10-27 Industrial Technology Research Institute Semiconductor laser structure
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
CN104465931B (zh) * 2013-09-12 2019-08-13 刘艳 覆晶式led芯片
JP6398381B2 (ja) * 2014-06-30 2018-10-03 日亜化学工業株式会社 発光装置及びその製造方法
US11251635B2 (en) 2017-12-19 2022-02-15 Welch Allyn, Inc. Vital signs monitor with a removable and dischargable battery
JP7448832B2 (ja) 2022-01-31 2024-03-13 日亜化学工業株式会社 発光素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557115A (en) * 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
JP3627822B2 (ja) * 1994-08-18 2005-03-09 ローム株式会社 半導体発光素子、およびその製造方法
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
JP3656316B2 (ja) * 1996-04-09 2005-06-08 日亜化学工業株式会社 チップタイプｌｅｄ及びその製造方法
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
JP3421520B2 (ja) * 1996-11-19 2003-06-30 三洋電機株式会社 発光装置及びその製造方法
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
US6121637A (en) * 1997-10-03 2000-09-19 Rohm Co., Ltd. Semiconductor light emitting device with increased luminous power
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP3985332B2 (ja) * 1998-04-02 2007-10-03 松下電器産業株式会社 半導体発光装置
JPH11354848A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp 半導体発光装置
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633499B2 (en) 2011-06-28 2014-01-21 Toyoda Gosei Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
US20020145205A1 (en) 2002-10-10
TW442983B (en) 2001-06-23
US6713877B2 (en) 2004-03-30
CN100463236C (zh) 2009-02-18
CN1645636A (zh) 2005-07-27
EP1030377A3 (en) 2006-11-22
CN1264181A (zh) 2000-08-23
JP2000286457A (ja) 2000-10-13
CN1194423C (zh) 2005-03-23
US6445011B1 (en) 2002-09-03
EP1030377A2 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
JP4296644B2 (ja) 発光ダイオード
KR100694784B1 (ko) 다층 코팅으로 형성한 플립칩 전극 발광 소자
US7405431B2 (en) Light-emitting semiconductor device having an overvoltage protector
US6876008B2 (en) Mount for semiconductor light emitting device
JP3130292B2 (ja) 半導体発光装置及びその製造方法
US5990500A (en) Nitride compound semiconductor light emitting element and its manufacturing method
US6316792B1 (en) Compound semiconductor light emitter and a method for manufacturing the same
EP2565944A2 (en) Semiconductor light emitting device
JP2018121059A (ja) 発光素子
JP2007335793A (ja) 半導体発光素子及びその製造方法
JP2004006498A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP4065655B2 (ja) フリップチップ型半導体発光素子とその製造方法及び発光ダイオードランプ並びに表示装置、フリップチップ型半導体発光素子用電極
US9362446B2 (en) Semiconductor light-emitting device
CN111725375A (zh) 红光发光二极管及其制造方法
JP2003017757A (ja) フリップチップ形半導体発光素子
CN112928188B (zh) 一种发光二极管、光电模块及显示装置
US10263140B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR20170105319A (ko) 반도체 발광 소자
US8969907B2 (en) Flip-chip light emitting diode
KR100674875B1 (ko) 플립칩형 발광 장치
US10396248B2 (en) Semiconductor light emitting diode
KR20110119496A (ko) 발광 디바이스
JP7505057B2 (ja) 発光素子
US20230343896A1 (en) Semiconductor device
KR101928328B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees