TW379324B - Internal voltage generation circuit - Google Patents
Internal voltage generation circuit Download PDFInfo
- Publication number
- TW379324B TW379324B TW086103719A TW86103719A TW379324B TW 379324 B TW379324 B TW 379324B TW 086103719 A TW086103719 A TW 086103719A TW 86103719 A TW86103719 A TW 86103719A TW 379324 B TW379324 B TW 379324B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- output
- internal
- external
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
1671pi f.doc/whyW/002 A7 1671pi f.doc/whyW/002 A7 經濟部中央標準局員工消費合作社印製 _ B7 五、發明説明(丨) 本發明係關於一種內部電壓產生電路,可以在半導體元 件裏,根據外面輸入的外部電壓產生出內部電壓,供應給半 導體元件的內部電路使用。 這類型的內部電壓產生電路,有一個例子揭露在日本第6-96596號專利公開案中(公開日期:1994年4月8日)。圓7 說明了這種傳統內部電壓產生電路中,內部電壓與外部電壓 的關係。在圖7中,內部電壓顯示出固定電壓的特性,也就 是當外部電壓由〇變化到VN (第一電壓區或電壓範圍)時, 外部電壓會作爲內部電壓輸出,當外部電壓由VN變化到VT (第二電壓區或電壓範圍)時,無論外部電壓的變化爲何, 都會輸出一個固定的電壓。此外,當外部電壓等於或大於邊 界電壓VT (即第三電壓區)時,內部電壓會呈變化的特性, 先在第二電壓區的邊界上垂直上升,然後從第二電壓區的邊 界開始呈線性的上升。 爲了要執行起始錯誤的篩檢測試,並對新開發的半導體 元件進行可靠性測試,需要對每一顆製造好的半導體元件施 加高於正常規格的電壓源,以便在高溫底下觸發這些元件, 進行老化測試。在老化測試中,半導體元件會在第三電壓區 中觸發。另一方面,在正常的操作中,半導體元件是在第二 電壓區觸發。不論是在第二電壓區或第三電壓區觸發,都是 由所加外部電壓的電位來控制的。此外,電壓區之間的轉換 也是由外部電壓的變化來控制的。 但是,傳統的內部電壓產生電路中,由於雜訊或類似的 問題’外部電壓會在邊界電壓VT附近漂移,而此邊界電壓又 ______4____一 本紙張尺度適用中國國家標準(CNS〉Μ規格(210X297公釐) ' b 1^1 H —^^1 ί ί h I (請先閲讀背面之注意事項再填窝本s') 訂. A7 B7 I671pif-doc/whyW/002 五、發明説明(》) 對應於第二電壓區轉換成第三電壓區、或第三電壓區轉換成 第二電壓區的切換點,所以內部電壓也會跟著落在第二電壓 區或第三電壓區,非常不穩定,使內部電壓產生電路所輸出 的內部電壓很不穩定。 有了以上的背景’本發明的目的是要提出一種可以穩定 輸出內部電壓的內部電壓產生電路。 爲了達成這個目的’本發明提出一種內部電壓產生電 路,可以根據外部電壓產生內部電壓,其特徵在於:當外部 電壓落在第一電壓區時,無論外部電壓的變化爲何,內部電 壓會是固定的電壓’呈現固定的特性,當外部電壓落在大於 第一電壓區的第二電壓區時,內部電壓會大於固定的電壓, 並呈現可變的特性,隨著外部電壓的增加成線性的增加,而 且內部電壓從可變電壓特性轉換成固定電壓特性的第一邊界 電壓値,低於從固定電壓特性轉換成可變電壓的特性的第二 邊界電壓値。 另一個發明則提出一種內部電壓產生電路,係包含: 一個參考電壓產生器,可以產生參考電壓; 一個固定電壓產生器,根據參考電壓電位、從外部電壓 產生固定電壓; 一個可變電壓產生器,從外部電壓產生可變的電壓; 一個輸出電路,可以輸出一個輸入電壓,作爲內部電 壓;以及 偵測裝置,利用參考電壓監測外部電壓的電位,並輸出 一個決定第一邏輯値或第二邏輯値的信號,當偵測裝置偵測 ____5_____ 本紙張尺度適用中國國家標率(CMS ) A4規格(210X297公釐) I ^---------- » - (請先閲讀背面之注意事項再填寫本頁)
*1T 經濟部中央標隼局員工消費合作社印製 A7 B7 1671pi f.doc/whyW/002 五、發明説明(?) 到外部電壓已經升高到第二邊界電壓或以上時,會將決定的 信號從第一邏輯値轉換到第二邏輯値,當偵測裝置偵測到外 部電壓已經降到第一邊界電壓或以下時,會將決定的信號從 第二邏輯値轉換到第一邏輯値,並且 當決定的信號是第一邏輯値時,固定電壓會輸入到輸出 電路中’當決定的信號是第二邏輯値時,可變電壓會輸入到 輸出電路中。 另一個發明中提出一個內部電壓產生電路,其中的偵測 裝置包括: 一個分壓電路,當決定信號是第一邏輯値時,會以第一 分壓比例取出外部電壓的分壓,當決定信號是第二邏輯値 時,會以第二分壓比例取出外部電壓的分壓,並將所得的分 壓向外輸出,以及 一個比較電路’可以比較輸入的參考電壓和各分壓,當 分壓小於或等於參考電壓時,會使決定信號輸出第一邏輯 値,當分壓大於或等於參考電壓時,會使決定信號輸出第二 邏輯値,並且 分壓電路所設的第一分壓比例,會使外部電壓等於第二 邊界電壓値時,以第一分壓比例所取的分壓等於參考電壓, 而且分壓電路所設的第二分壓比例,會使外部電壓等於第一 邊界電壓値時,以第二分壓比例所取的分壓等於參考電壓。 還有另一個發明提出一個內部電壓產生電路,其中分壓 電路可以自由地設定分壓比例對溫度的變化關係。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (倩先閲請背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裝 A7 B7 I671pi f.doc/whyW/002 五、發明説明(if ) 還有另一個發明提出一個內部電壓產生電路,其中分壓 電路係包括: . 一個分壓負載電路,其中有三個或以上的負載元件串聯 起來,這些串聯起來的負載元件,兩端分別接在外部電壓和 接地電壓上,而且這些負載元件相連的任何一點都可作爲輸 出分壓的端點,按照由外部電壓延伸到輸出端點的外部電源 端負載電路、和由輸出端點延伸到接地電壓的接地端負載電 路的阻値比例,取出外部電壓的分壓’以及 一個切換電路,可以根據決定信號’在上述負載元件中 選定的元件端點之間形成短路或斷路’而使分壓負載電路的 分壓比例可以設定成第一或第二分壓比例。 還有另一個發明提出一個內部電壓產生電路’其中分壓 負載電路中使用電阻作爲負載元件。 還有另一個發明提出一個內部電壓產生電路’其中分壓 負載電路使用兩種或兩種以上溫度係數互異的電阻材料’分 別作爲外部電源端負載電路和接地端負載電路的電阻’可以 自由地按照溫度來設定分壓的比例。 還有另一個發明提出一個內部電壓產生電路,其中分壓 負載電路包括數個不爲切換電路所控制的電阻,分別作爲外 部電源端負載電路和接地端負載電路,並且使用兩種或兩種 以上溫度係數互異的電阻材料,分別製作這些電阻,所以能 自由地按照溫度來設定分壓的比例。 還有另一個發明提出一個內部電壓產生電路,其中分壓 負載電路使用複晶矽和N或P型矽擴散層來作爲電阻材料。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲靖背面之注意事項再填窝本頁) 經濟部中央標準局員工消費合作社印製 - - - T ilr-. • —i^^i n nn In nn I ,mt ^nn UK nn Kn I 1^1 n^i tut ^^^1 · Μ Β7 經濟部中央標準局員工消費合作社印製 1671 pi f.doc/whyW/002 五、發明説明(爻) 還有另一個發明提出一個內部電壓產生電路,其中切換 電路具有一個或數個短路切換元件,與分壓負載電路中將要 形成短路的負載元件並聯,並且當切換電路根據決定信號觸 發時,會使短路切換元件導通或不導通。 還有另一個發明提出一個內部電壓產生電路,其中切換 電路使用MOS電晶體作爲短路切換元件。 還有另一個發明提出一個內部電壓產生電路,其中分壓 電路還包括了調整的熔絲,可在負載元件中選定的元件端點 之間形成短路,並藉著切除這些調整的熔絲來調整分壓負載 電路的分壓比例。 還有另一個發明提出一個內部電壓產生電路,其中比較 電路包括: 一個比較器,具有一個反相的輸入端和一個非反相的輸 入端,分別通入參考電壓與分壓,以及 ’ 一個驅動電路,由比較器的輸出信號驅動,輸出決定信 號。 還有另一個發明提出一個內部電壓產生電路,其中可變 電壓產生器具有一個輸出端,連於輸出電路的輸入端,當決 定信號是第二邏輯値時,會被觸發,將可變電壓輸出到輸出 電路,當決定信號是第一邏輯値時,會停止作用,並停止對 輸出電路輸出可變電壓,並且 固定電壓產生器具有一個輸出端,連於輸出電路的輸入 端,當可變電壓產生器停止輸出時,會被觸發,將固定電壓 8 本紙張尺度適用中國國家標準(CNS ) A4規格(:21〇Χ297公釐) *-Λ (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 1671pi f.doc/whyW/〇〇2 五、發明説明((;) 輸出到輸出電路,當可變電壓產生器被觸發時,會停止作 用,並停止對輸出電路輸出固定電壓。 還有另一個發明提出一個內部電壓產生電路,其中可變 電壓產生器包括: 一個切換元件,具有一個輸入決定信號的控制端,當決 定信號是第一邏輯値時,會被斷開,當決定信號是第二邏輯 値時,會被導通,以及 —個降壓負載元件,與切換元件串聯, 而固定電壓產生器則包括: 一個差動放大器,具有一個輸入參考電壓的反相輸入 丄山 贿, 一個第一升壓負載元件,位在差動放大器的非反相端與 輸出電路的輸入端之間, 一個第二升壓負載元件,位在差動放大器的非反相端與 接地電壓之間, 一個PMOS電晶體,其閘極、源極和汲極分別連於差動放 大器的輸出端、外部電壓、與輸出電路的輸入端,當切換元 件被導通時,該PMOS電晶體會被切斷,以便觸發固定電壓 產生器。 因此,本發明的內部電壓產生電路,會使內部電壓具有 一種磁滯的特性,當外部電壓等於第二邊界電壓値時,會使 內部電壓的特性從固定電壓轉換成可變電壓,當外部電壓等 於第一邊界電壓値,而小於第二邊界電壓値時,又使內部電 壓的特性從可變電壓轉換成固定電壓。結果,已經從可變電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲請背面之注意事項再填寫本頁) js. 、τ A7 1671pif.doc/whyW/002 經濟部中央標準局員工消費合作社印製 B7 __ 五、發明説明() 壓特性轉換成固定電壓特性的內部電壓,就不會因爲外部電 壓的漂移再回到固定電壓的特性。此外,已經從固定電壓特 性轉換成可變電壓特性的內部電壓,也不會因爲外部電壓的 漂移再回到可變電壓的特性。而且,即使外部電壓在特性轉 換時很不穩定,仍然可以穩定地輸出內部電壓。與傳統的作 法比較之下,無論是輸出固定電壓的外部電壓區’或是輸出 可變電壓的外部電壓區,都更爲擴大。 此外,另一個發.明的內部電壓產生器中’分壓電路的分 壓比例對溫度的變化可以自由地設定’這樣一來’因爲溫度 造成參考電壓變化所導致溫度造成第一與第二邊界電壓値的 變化,就可以加以校正。 而且,另一個發明的內部電壓產生器中’藉著斷開或切 除調整熔絲,免除選定之負載元件的短路’可以調整分壓負 載電路的分壓比例。 圖式的簡要說明 雖然這份說明書的最後附上了申請專利範圍’以便確實 地指出並聲明本發明的主體,但相信參照附圖詳讀底下的說 明後,當可進一步瞭解本發明的內容、目的、特徵和其它的 優點,而所附的附圖分別是: 圖1是本發明第一個實施例之內部電壓產生電路的電路 圖; 圖2說明圖1之第一實施例的輸出電壓特性; 圖3是圖1之第一實施例中分壓電路的電路圖,可以調整 分壓比例; (請先閱讀背面之注t事項再填寫本頁) .-Q_ 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 A7 B7 167lpif.doc/whyW/〇〇2 五、發明説明(y) 圖4說明了邊界電壓根據溫度變化的情形; 圖5說明本發明第二個實施例中,根據溫度的變化校正邊 界電壓的操作情形; 圖6是本發明第二個實施例中分壓電路的電路圖;而 圖7是一種習知的內部電壓產生電路的輸出電壓特性圖。 實施例 底下將參考附圖,詳細說明本發明的具體實施例。 圖1是本發明第一個實施例之內部電壓產生電路的電路 圖。這個內部電壓產生電路包含參考電壓產生器100、作爲 固定電壓產生器的放大電路110、分壓電路120、比較電路 130、作爲可變電壓產生器的老化(burn-in)電壓產生器 150,和內部電壓輸出電路160。 參考電壓產生器100可以產生預定的參考電壓VREF,不 受外部電壓的影響。舉例來說,參考電壓VREF可以從1.3V 到 1.4V。 放大電路110包括一個差動放大器,是由三個NMOS電晶 體和兩個NMOS電晶體所組成的,其中NMOS電晶體N1的閘 極送入參考電壓VREF ; NMOS電晶體N2的源極與NMOS電 晶體N1的源極電性連接,與NMOS電晶體N1形成差動電晶體 對;NMOS電晶體N3被觸發後成爲固定電流源,其閘極和汲 極分別與NMOS電晶體的閘極和源極電性連接,而源極則接 地;PMOS電晶體P1的源極、汲極分別與外部電壓VEXT和 NMOS電晶體的汲極電性相連;PMOS電晶體P2的閘極、汲 .___11 __ 本紙張尺度適用中國國家標準(CNS )八4規格(210><297公釐) —Γ---------- (請先閱讀背面之注意事項再填寫本頁) l·訂 經濟部中央標準局員工消費合作社印製 1671pif.doc/whyW/002 A7 1671pif.doc/whyW/002 A7 經濟部中央標準局員工消費合作社印裝 B7 五、發明説明(1 ) 極與源極則分別與NMOS電晶體N1的閘極、NMOS電晶體N2 的汲極和外部電壓VEXT電性連接,而且閘極與汲極彼此相 連,與PMOS電晶體P1形成負載對,並以NMOS電晶體N1的 汲極作爲輸出端。此外,放大電路110還具有一個PMOS電晶 體和兩個電阻,其中PMOS電晶體P3,其閘極和源極分別與 NMOS電晶體N1的汲極和外部電壓VEXT電性連接;電阻R1 (對應於第一升壓負載元件)位在PMOS電晶體P3的汲極和 NMOS電晶體N2的閘極之間;電阻R2 (對應於第二升壓負載 元件)則位在NMOS電晶體N2的閘極和接地之間。放大電路 110以PMOS電晶體P3的汲極作爲輸出端INTN,並對應於參 考電壓的電位,從輸出端INTN產生一個不受外部電壓影響的 固定電壓 VINTN。在此,VINTN = VREF X ( R1 + R2 ) /R2。舉例來說,這個VINTN可以是3.3V。 分壓電路120具有一個分壓負載電路,其中有電阻R4、 R5和R6順序串聯,電阻R4的一端與外部電壓VEXT電性連 接,電阻R6的一端則接地,至於R5和R6相接的端點則用作 輸出分壓Va的端點,因此可以按照電阻R4和R5所組成的外 部電源端負載電路與R6所組成的接地端負載電路的阻値比 例,從現有的外部電壓VEXT取出分壓來,並另有一個 PMOS電晶體P4作爲切換電路,與電阻R4並聯,以便對電阻 R4形成短路或斷路。當電晶體P4在關閉的狀態時,分壓電路 120自外部電壓VEXT取出分壓的比例(第一分壓比例),是 由串聯之電阻R4和R5的總阻値與電阻R6的阻値比所決定 的。另一方面,當電晶體P4在開啓的狀態時,分壓電路120 ____12____ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I__________ (請先閲讀背面之注意事項异填寫本莧) 訂 A7 B7 經濟部中央標率局員工消費合作社印製 1671 pi f.doc/whyW/002 五、發明説明(Η ) 自外部電壓VEXT取出分壓的比例(第二分壓比例),則由 電阻R5和R6的阻値比所決定。以第一分壓比例自外部電壓 VEXT取得的電壓Val會等於VEXT X R6/ ( R4 + R5 + R6),而以第二分壓比例自外部電壓VEXT取得的電壓Va2 貝[J等於VEXTXR6/ (R5 + R6)。設定R4、R5和R6的阻値 時,需使外部電壓VEXT等於第一邊界電壓VT1時所得的Va2 (=VT1 XR6/ (R5 + R6)),和外部電壓VEXT等於第二 邊界電壓VT2時所得的Val ( = VT2 X R6/ ( R4 + R5 + R6)),都等於VREF。舉例來說,VT1和VT2的預設値可 以分別是 6.55V 和 6.85V (即 VT1 = 6.55V,VT2 = 6.85V)。 比較電路130包括一個比較器C1,具有一個送入參考電壓 VREF的反相輸入端(-),一個送入電壓Va的非反相的輸入 端( + ),以及一個驅動電路,其中有反相器Π、12和13彼此 串聯,而且反相器13的一個輸出端與分壓電路120的PMOS電 晶體P4的閘極電性連接。比較器C1會比較參考電壓VREF和 電壓Va的電位。如果Va<VREF,比較器C1就會輸出一個邏 輯電位「低」的輸出電壓Vb (底下將以“L”來代表低電 位)。如果VagVREF,比較器C1就會輸出一個邏輯電位 「高」的輸出電壓Vb (底下將以“H”來代表高電位)。當 Vb是”L”時,驅動電路會輸出一個”H”的決定電壓Vc (對應 於第一邏輯値),當Vb是”H”時,驅動電路會輸出一個”L” 的決定電壓Vc (對應於第二邏輯値)。當Vc = ”H”時,分壓 13
Ji -'9 备·-- (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1671pi f.doc/whyW/002 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明(丨I ) 電路120的PMOS電晶體P4會關閉,當Vc = ”L”時,則會開 啓。 ' 老化電壓產生器150包括一個PMOS電晶體P5,其閘極送 入決定電壓Vc,而源極則與外部電壓VEXT電性連接,另外 還包括一個電阻R3,位在PMOS電晶體P5的汲極和放大電路 Π0的輸出端INTN之間。此外,老化電壓產生器150以電阻 R3中靠近放大電路110的一端作爲輸出端INTB。當PMOS電 晶體P5開啓時,老化電壓產生器150會被觸發,輸出端INTB 就會輸出一個老化電壓VINTB,其値大於放大電路11〇的固 定電壓VINTN。這時,VINTB = VEXTX (R1 +R2) / (R1 + R2_+R3)。當老化電壓產生器150被觸發,使得送入放大 電路110輸出端INTN的電壓像以上的說明一樣升到VINTB 時,PMOS電晶體P3會被關閉,使放大電路110停止輸出固 定電壓VINTN。 內部電壓輸出電路160會將放大電路110所輸入的固定電 壓VINTN、或者是老化電壓產生器150所輸入的老化電壓 VINTB,輸出到內部的電路未畫出),作爲內部電壓 VINT。 附帶一提的是,分壓電路120和比較電路130也組成一個 偵測裝置。當偵測裝置偵測到外部電壓VEXT已經升到第二 邊界電壓VT2或更高時,偵測裝置會將決定電壓Vc從”H”改 變成”L”。另一方面,當偵測裝置偵測到外部電壓VEXT已經 降到第一邊界電壓VT1或更低時,偵測裝置會將決定電壓Vc 從”L”3夂變成”Η”。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I,---^---^---Ci-- (请先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 I671pi f.doc/whyW/002 五、發明説明(丨1) 底下將說明圖1的內部電壓產生電路的操作原理。圖2說 明了圖1的內部電壓產生電路的輸入/輸出電壓特性,也就 是內部電壓VINT對外部電壓VEXT的變化特性。圖1中,0$ VEXTCVEXTN ( =VINTN)所對應的第一電壓區中,外部 電壓VEXT會被輸出作爲內部電壓VINT。至於第二電壓區, 當VEXT降低之時是以VEXTNSVEXTCVT1爲範圍,當 VEXT升高之時則以VEXTNSVEXT<VT2爲範圍,在這個 第二電壓區中固定電壓VINTN會被輸出,不受外部電壓 VEXT的影響,呈現固定電壓的特性。對第三電壓區而言, 當VEXT降低之時,是以VT1<VEXT爲範圍,當VEXT升高 之時則以VT2<VEXT爲範圍,在這個第三電壓區中,老化 電壓VINTB ( >VINTN)會被輸出,與外部電壓VEXT成正 比,呈現可變電壓的特性。這樣一來,隨著VEXT的增加, 從固定電壓特性改變成可變電壓特性的邊界電壓値VT2,就 不同於隨著VEXT降低,從可變電壓特性改變成固定電壓特 性的邊界電壓値VT1。對外部電壓VEXT來說,內部電壓 VINT具有一種磁滯的特性(只有發生在圖1的內部電壓產生 電路中,當外部電壓增加時第二與第三電壓區的切換點,不 同於當外部電壓降低時第二與第三電壓區的切換點時)。附 帶一提的是,圖2中除了上述的特性外,也說明了參考電壓 VREF、分壓Va、和比較器C.1的輸出電壓Vb相對於外部電壓 VEXT的特性。 在第一電壓區中,老化電壓產生器150的PMOS電晶體P5 會被關閉,而放大電路110的PMOS電晶體P3則會開啓。這 15 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —Γ— In In nn HI —^ϋ d^— I _ (請先閱讀背面之注意事項再填寫本頁) 訂------ 經濟部中夬標準局員工消費合作社印製 A7 B7 1671pif.doc/whyW/〇〇2 五、發明説明(D) 樣一來,因爲外部電®νΕχΤ通過PMOS電晶體P3和內部電 壓輸出電路160,所以會輸出外部電壓VEXT作爲內部電壓 VINT。 首先將說明當內部電壓產生電路進入第二電壓區的固定 電壓特性區域的操作原理。在這個區域中,放大電路110會 根據外部電壓VEXT的變化,將差動放大器的輸出電壓(相 當於送到NMOS電晶體N1汲極的電壓)送到PMOS電晶體P3 的閘極,以便觸發PMOS電晶體P3,使它成爲固定的電流 源,因而產生一個固定的電壓VINTN ( =VREFX (R1 + R2)/R2),而不受外部電壓VEXT的影響。固定電壓 VINTN會輸入到內部電壓輸出電路160去,然後再送到內部 電路去,作爲內部電壓VINT。這時’分壓電路120所輸出的 分壓Va永遠是Va<VREF。此外,比較電路130的輸出電壓 Vb會是”L”,而決定電壓Vc會是”H”。因此,PMOS電晶體 P4和P5會保持關閉,而老化電壓產生器150則維持不作用的 狀態。此外,分壓Va可表示爲Va = Val=VEXTxR6 / (R4 + R5 + R6 )。 底下將說明當外部電壓VEXT增加,而從第二電壓區切換 到第三電壓區時,內部電壓產生電路的操作原理(相當於 V.EXT增加時,內部電壓產生電路進入磁滯特性區域時的操 作原理)。當外部電壓VEXT超過邊界電壓値VT1而到達第 二邊界電壓値VT2或更高時,Va ( =Val ) 2 VREF ’比較 器Cl的輸出電壓Vb會從”L”轉換成”Η” ’而決定電壓Vc也會 回應它的轉換而從”H”轉換成”L”。結果’ PMOS電晶體P5 16 " --^---------ΐ-- (請先閲讀背面之注意事項再填窝本頁) 、一*3 I... 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1671pi f.doc/whyW/002 A7 B7 五、發明説明(K/ ) 會被開啓’觸發老化電壓產生器150,開始進行第二電壓區 到第三電壓區的切換。換句話說,老化電壓產生器150會產 生一個大於VINTN的老化電壓VINTB (=VEXTX (R1 + R2 ) / ( R1 + R2 + R3 ) ’並從輸出端INTB輸出。這樣一 來,內部電壓輸出電路160會提高內部電壓VINT,並將老化 電壓VINTB送到內部電路,作爲VINT。這時,老化電壓 VINTB也會送到放大電路110的輸出端INTN,使得送到 NMOS電晶體N2閘極的電壓被升高,而提高了NMOS電晶體 N1的汲極電壓。這樣一來,PMOS電晶體P3會被關閉,使放 大電路110停止作用。這時,PMOS電晶體P4會被開啓,使 電阻R4短路。結果,分壓Va會從Val變成Va2 = VEXTxR6 / (R5 + R6)。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 底下將說明當進入第三電壓區的老化(可變)電壓特性 時,內部電壓產生電路的操作原理。在這個區域的任何時 候,Va ( =Va2) 2VREF,所以比較器C1的輸出電壓Vb維 持在”H”。這樣一來,比較電路130所產生的決定電壓Vc會 維持在”L”,結果老化電壓產生器150會維持觸發。因此,老 化電壓產生器150會產生一個正比於外部電壓VEXT的老化電 壓 VINTB ( =VREFX (R1+R2) / ( R1 +R2 + R3 ),送 到內部電壓輸出電路160。內部電壓輸出電路160將老化電壓 VINTB送到內部電路,作爲VINT。此外,因爲PMOS電晶體 P3是在關閉的狀態,放大電路110會停止作用,而且分壓電 路120中的PMOS電晶體P4會維持開啓,使電阻R4短路,所 以分壓Va會一直維持Va2 = VEXTxR6 / (R5 + R6)。 _______17___
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公H 1671pif.doc/whyW/〇〇2 A7 1671pif.doc/whyW/〇〇2 A7 經濟部中央標準局員工消費合作社印製 __ B7 五、發明説明(丨Γ) 最後將說明當外部電壓VEXT降低,而從第三電壓區切換 到第二電壓區時,內部電壓產生電路的操作原理(相當於 VEXT降低時,內部電壓產生電路進入磁滯特性區域時的操 作原理)。當外部電壓VEXT低於第二邊界電壓値VT2而到 達第一邊界電壓値VT1或更低時,Va (=Va2) <VREF, 比較器Cl的輸出電壓Vb會從”Η”轉換成”L”,而決定電壓Vc 也會回應它的轉換而從”L”轉換成”Η”。結果,PMOS電晶體 Ρ5會被關閉,使老化電壓產生器150停止作用,開始進行第 三電壓區到第二電壓區的切換。換句話說,老化電壓產生器 150停止作用會解除PMOS電晶體Ρ3的關閉狀態,進而觸發 放大電路110。結果,放大電路110的輸出端ΙΝΤΝ會產生固 定電壓VINTN。這樣一來,內部電壓輸出電路160就會降低 內部電壓VINT,並將VINTN送到內部電路作爲VINT。這 時,PMOS電晶體P4會被關閉,使電阻R4發生作用,所以使 分壓Va從Va2變成Val。 這樣,當外部電壓VEXT等於第二邊界電壓値VT2時,圖 1的內部電壓產生電路會根據分壓電路120的第一分壓比例取 得分壓Val (= VEXT XR6 / (R4 + R5+R6),並以此分壓 Val與參考電壓VREF作比較後,進行第二電壓區到第三電壓 區的切換。此外,當外部電壓VEXT等於第一邊界電摩値 VT1 ( <VT2)時,內部電壓產生電路會根據第二分壓比例 取得分壓Va2 ( =VEXTXR6 / (R5 + R6) ’並以此分壓 Va2與參考電壓VREF作比較後,進行第三電壓區到第二電壓 區的切換。換句話說,從第三電壓區改變成第二電壓區的外 __ 18____ ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' I:---:——71pII (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 1671pi f .doc/why\V/〇〇2 A7 1 ___ B7 五、發明説明U(7) 部電壓値,會低於第二電壓區改變成第三電壓區的外部電壓 値,使第二與第三電壓區之間的切換得以呈現磁滯的特性。 根據上述的第一實施例,分壓電路120的分壓比例會發生 變化,結果使由第三電壓區改換成第二電壓區的外部電壓 値,低於由第二電壓區改換成第三電壓區的外部電壓値,而 使第二與第三電壓區之間的切換產生磁滯的特性。結果,內 部電壓如果已經從第二電壓區進入到第三電壓區,就不會馬 上回到第二電壓區,而且當內部電壓從第三電壓區進入到第 二電壓區後,也不會馬上回到第三電壓區。此外,即使當外 部電壓在不同的電壓區附近切換,非常不穩定,一樣可以穩 定地輸出內部電壓。而且與傳統的作法比較之下,因爲磁滯 特性的緣故,第二電壓區和第三電壓區都更爲擴大。· 附帶一提的是,分壓電路120的組成必不限於像上述的例 子。舉例來說,要改變分壓的比例,也可以利用PMOS電晶 體P4使電阻R5短路。此外,要達成上述的效果,也可以將電 阻R6與其它電阻分開,再利用一個NMOS電晶體對任一個分 開的電阻形成斷路或短路。負載先件R4至R6也不限於電阻。 舉例來說,也可使用連成二極體的MOS電晶體或串聯的MOS 電晶體來代替電阻R5。切換元件P4也不限於MOS電晶體。 換句話說,只要能利用三個或三個以上的負載元件’並以一 個切換元件對選定的負載元件形成斷路或短路,並在外部電 源或電壓與分壓輸出端之間形成外部電源端負載電路’而在 接地電源或電壓與分壓輸出端之間形成接地端負載電路’因 而能改變分壓比例的作法,都可採用。此外,也可採用圖3 ____ 19 ____ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) l·;--------— / (請先閲讀背面之注意事項再填寫本s') *-° r 1671pi f.doc/whyW/002 1671pi f.doc/whyW/002 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(以) 的分壓電路140來調整第一分壓比例與第二分壓比例。在圖3 的分壓電路140中,串聯的電阻R11至R15組成的外部電源端 負載電路,而串聯的電阻R16至R18則組成接地端負載镇 路。PMOS電晶體P11作爲切換元件,與串聯的電阻R11和 R12並聯。此外,在R12、R14、R15、R17、和R18上,分 別並聯了調整熔絲F1至F5,以後還可利用雷射或類似的設備 切除。只要切除熔絲F1至F5中任何一條,就可同時調整第/ 與第二分壓比例。也可只切除或斷開熔絲F1,單單調整第/ 分壓比例(相當於電晶體P11關閉時的分壓比例)。 此外,老化電壓產生器150的組成也不限於上述的例子。 老化電壓產生器150中,可以使作爲切換元件的PMO.S電晶體 P5位在電阻R3與輸出端INTB之間,而不是位在外部電壓興 作爲降壓負載元件的電阻R3之間。另外,老化電壓產生器 150也可以設計成直接輸出外部電壓,而使電阻R3爲0Ω。此 外,老化電壓產生器150也不限於圖1的例子。切換元件不限 於PMOS電晶體。而且,降壓負載元件也不限於電阻。除了 電阻以外,舉例來說,也可以用連成二極體的MOS電晶體或 串聯的MOS電晶體作爲降壓負載元件。 此外,放大電路110的組成也不限於上述的例子。放大電 路110中另一種設計是’在PMOS電晶體P3與電阻R1之連接 點與輸出端INTN之間加上一個切換元件,當決定電壓爲,’H” 時’會導通,當決定電壓爲”L”時,會斷路,而不用;pmOS電 晶體P3與電阻R1的連接點作爲輸出端INTN。 底下將說明本發明的第二實施例。 20 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公楚〉 ^ 671p i f,d〇c/whyW/002 A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明(R ) 當參考電壓VREF受溫度影響,內部電壓產生電路要在高 溫下才能觸發,區分電壓區或電壓範圍的外部電壓値(邊界 電壓)也會受到影響而改變。圖4的表中,說明了當VREF受 溫度影響’而分壓Va (即分壓電路的分壓比例)不受溫度影 響時’邊界電壓與溫度的關係。首先請看內部電壓產生電路 在一般溫度下觸發時的參考電壓VREF,即圖4中的VREF1。 在這種情形下,滿足Va = VREFl的條件而成爲電壓範圍切換 點的邊界電壓値是以VT3來代表。接著請看當內部電壓產生 電路在高溫下觸發,參考電壓因溫度提高而降低時,參考電 壓降低到VREF2的情形。這樣一來,邊界電壓就變成VT4, 使得外部電壓小於原先設計的電壓値VT3時,就改變了電壓 區。現在反過來看,當參考電壓因溫度提商而升局參考電 壓升爲VREF3的情形。在這種情形下,邊界電壓會變成 VT5,外部電壓會在大於原先設計的電壓値VT3時,才改變 電壓區。上述的情形也可能發生在圖1的內部電壓產生電路 上。基本上,我們希望電壓區之間的切換點(邊界電壓)最 好能不受溫度的影響。 因此,第二實施例之內部電壓產生電路的特徵在於:使 分壓電路120輸出電壓所對應的分壓¥&得以擁有一種相對於 溫度而變化的特性,所以當圖1之內部電壓產生電路的參考 電壓產生器100所產生的參考電壓VREF隨著溫度而變化時’ 仍然可以校正第-與第二邊界電壓州與乂12因爲溫度而產 生的變化。換句話說,第二實施例的內部電壓產生電路,其 特徵在於:圖1中分壓電路I20裏,將電阻114和R5所組成之 21 _______________ 本紙张尺度適用中國國家標準(CNS ) A4規格(2丨〇><297公瘦) r--------衣— (請先閲讀背面之注意事項再填寫衣頁) 訂 A7 B7 1671pi f.d〇c/whyW/〇〇2 五、發明説明() 外部電源端負載電路、和電阻R6所組成之接地端負載電路兩 者的溫度係數設定成不一樣,而使分壓Va得著上述相對於溫 度而變化的特性。 一般說來,電阻元件的溫度係數都是正數’而且隨著材 料的不同,溫度係數的範圍也都不一樣。舉例來說,用矽作 成的N型或P型擴散層(底下簡稱爲擴散層),溫度係數一般 都大於複晶矽的溫度係數。而擴散層和複晶矽的溫度係數都 可以透過雜質濃度、製造過程等等,分別設定在預定的範圍 內。因此,可以利用擴散層或複晶矽來製作電阻R4到R6。 當參考電壓VREF隨著溫度的升高而降低時,電阻R4和 R5可用擴散層作成,而電阻R6則用複晶矽作成,這樣會使分 壓Va也隨著溫度的升高而降低。此外,分別設定電姐R5和 R6的溫度係數時,必須使得當外部電壓在第一邊界電壓値 VT1時,以第二分壓比例取得的分壓Va2對溫度的變化,相 等於VREF對溫度的變化。接著,設定電阻R4的溫度係數 時,必須使得當外部電壓在第二邊界電壓値VT2時,以第一 分壓比例取得的分壓Val對溫度的變化,相等於VREF對溫度 的變化。這時,電阻R6的溫度係數會小於電阻R4和R5的溫 度係數。 另一方面,當參考電壓VREF會隨著溫度的升高而升高 時,電阻R4和R5可用複晶矽作成,而電阻R6則用擴散層作 成’這樣會使分壓Va也隨著溫度的升高而降低。此外,分別 設定電阻R4到R6的溫度係數時,第一邊界電壓値VT1時的分 壓Va2對溫度的變化,以及第二邊界電壓値VT2時的分壓Val "---------------r ------01 - '·- (請先閱讀背面之注意事項再填寫本頁) 經濟部中夬標準局員工消費合作社印製 浪尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) 1671 pi f.doc/whyW/002 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明(;H';) 對溫度的變化,分別都相等於VREF對溫度的變化。這時, 電阻R6的溫度係數會大於電阻R4和R5的溫度係數。 接下來,要以圖5說明,本發明第二實施例的內部電壓產 生電路如何校正邊界電壓(相當於第一與第二邊界電壓VT1 與VT2)對溫度的變化。現在請看圖5中,當內部電壓產生電 路在一般溫度下觸發時,參考電壓VREF的數値爲VREF1 , 而自外部電壓取出的分壓Va的特性則圖中的A代表。這時的 邊界電壓(VT1或VT2)定義爲VT。 接著請看當內部電壓產生電路在高溫下觸發,而參考電 壓因溫度提高而降低時,參考電壓降低到VREF2的情形。因 爲這時分壓Va (Val或Va2)設定成隨溫度提高而降低,因 此分壓Va對外部電壓變化的特性會從圖中的A變成B。這 時,滿足Va = VREF2的條件而成爲電壓區切換點的外部電壓 (即邊界電壓値)也會受到Va特性的影響而升高,而被校正 成原先內部電壓產生電路在一般溫度下觸發時的VT値。 現在要反過來看當內部電壓產生電路在高溫下觸發,而 參考電壓因溫度提高而升高時,參考電壓提高到VREF3的情 形。因爲這時分壓Va (Val或Va2)設定成隨溫度提高而升 高,因此分壓Va對外部電壓變化的特性會從圖中的A變成 C。因此,邊界電壓値也會降低,而被校正成原先內部電壓 產生電路在一般溫度下觸發時的VT値。 根據上述的第二實施例,分壓電路120的各個電阻分別以 不同溫度係數的材質作成。因此,正如表1的說明,當參考 電壓VREF隨著溫度的升高而降低時,電阻R6的溫度係數會 23 (請先閱讀背面之注意事項再填寫本頁) 、-σ -sir—
D 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1671pi f.doc/whyW/002 A7 B7 五、發明説明Ul) 設定爲小於電阻R4和R5的溫度係數,而當參考電壓VREF隨 著溫度的升高而升高時,電阻R6的溫度係數會設定爲大於電 阻R4和R5的溫度係數。此外,這種輸出不受溫度變化影響的 特性也設計在分壓電路120中,所以當外部電壓等於第一邊 界電壓値VT1時,電壓Va2對溫度的變化,以及當外部電壓 等於第二邊界電壓値VT2時,電壓Val對溫度的變化,都會 等於參考電壓對溫度的變化。因此,溫度造成參考電壓的變 化所導致溫度造成第一與第二邊界電壓値的變化,就可以加 以校正。 表1 L--------ο.-- - * (請先閲讀背面之注意事項再填寫本頁) VREF隨溫度 正向 負向 的變化 R4的溫度係數 最小 最大 R5的溫度係數 大 小 R6的溫度係數 小 大 訂
P 經濟部中央標準局員工消費合作社印製 附帶一提的是,圖6的分壓電路120可以作爲上述的分壓 電路,而以下面說明的方式校正邊界電壓對溫度的變化。在 圖6中,串聯的電阻R21到R23組成外部電源端負載電路,串 聯的電阻R24和R25則組成接地端負載電路。PMOS電晶體 P21作爲切換元件,與電阻R21並聯。電阻R22和R23、電阻 24和25分別以不同溫度係數的材質作成。舉例來說’電阻 R22和R24可以擴散層作成,而電阻R23和R25則以複晶矽作 ___24____ _本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 1671pi f.doc/whyW/002 五、發明説明(22) 成。這樣一來,以第二分壓比例取出的分壓Va2的溫度特 性,可以透過調整電阻R22和R23的阻値比、以及電阻R24和 R25的阻値比來控制,所以Va2的溫度特性就更容易控制。 當然也可以用擴散層作成外部電源端負載電路(電阻R22和 R23),用複晶矽作成接地端負載電路(電阻R24和R25), 或者相反ώ如果將PMOS電晶體P21所控制的電阻R21分成數 個電阻,並分別以不同溫度係數的電阻材料作成,當然可以 使第一分壓比例取得之分壓Val的溫度特性更容易控制。 根據上述本發明的內部電壓產生電路,內部電壓會呈現 磁滯的特性,極具效益,也就是當外部電壓在第二邊界電壓 値時,內部電壓會從固定電壓特性轉換成可變電壓特性,當 外部電壓在第一邊界電壓値時,內部電壓又會從可變電壓特 性轉換成固定電壓特性,而且第一邊界電壓値小於第二邊界 電壓値,所以即使外部電壓在特性轉換點附近很不穩定時, 也可以輸出穩定的內部電壓。另一個效益是,與傳統的作法 比較之下,無論是輸出固定電壓的外部電壓區,或是輸出可 變電壓的外部電壓區,都更爲擴大。 另一個效益是,分壓電路的分壓比例對溫度的變化可以 自由地調整,因此,溫度造成參考電壓變化所導致溫度造成 第一與第二邊界電壓値的變化,就可以加以校正。 還有另一個效益是,利用調整熔絲的斷開或切除,免除 選定之負載元件的短路,可以調整分壓負載電路的分壓比 例。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先鬩讀背面之注意事項再填寫本頁) 、-° -- 經濟部中央標準局員工消費合作社印裝 A7 1671pi f.doc/whyW/〇〇2 _____ B7____ 五、發明説明(巧) 以上的說明雖然是藉著最佳實施例加以仔細闡述,但並 非將本發明限制在所說明的特定內容。熟悉本技藝的人士當 可瞭解,以上所說明的具體實施例還可以有其它的變化,而 本發明也可以有許多其它的具體實施例。因此,將以所附的 申請專利範圍涵蓋本發明實際範圍之內的所有變化與具體實 施例。 ml ammw ^^^^1 i —^—Bi ^^^1 tf^ . .Jyv ϋ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 26 本紙浪尺度適用中國國家標準(CNs ) A4規格(210X297公釐)
Claims (1)
1671pifl.d〇c/whyW/002 第86103719號專利範圍修正頁 A8 B8 C8 D8 丨修正! „^.!^£日期86.5.17 煩請委員明示:尽案修正棧是否變更原實質内容 經濟部中夬標準局員工消費合作社印裝 六、申請專利範圍 需要進行短路的負載元件並聯,當觸發時,會使短路切換元 件根據該決定信號導通或不導通。 11. 根據申請專利範圍第10項的內部電壓產生電路,其中 該切換電路使用MOS電晶體作爲短路切換元件。 12. 根據申請專利範圍第3項或第4項的內部電壓產生電 路,其中該分壓電路還包括了調整的熔絲,可在該負載元件 中選定的元件端點之間形成短路,並可藉著切除該調整熔絲 來調整該分壓負載電路的分壓比例。 13. 根據申請專利範圍第3項或第4項的內部電壓產生電 路,其中比較電路包括: 一個比較器,具有一個反相的輸入端和一個非反相的輸 入端,分別通入參考電壓與分壓,以及 一個驅動電路,由該比較器的輸出信號驅動,輸出決定 信號。 14. 稂據申請專利範圍第2項、第3項或第4項的內部電壓 產生電路,其中該可變電壓產生器具有一個輸出端,連於該 輸出電路的輸入端,當決定信號是第二邏輯値時,會被觸 發,將可變電壓輸出到該輸出電路,當決定信號是第一邏輯 値時,會停止作用,並停止對該輸出電路輸出可變電壓’並 且 該固定電壓產生器具有一個輸出端,連於該輸出電路的 輸入端,當可變電壓產生器停止輸出時,會被觸發,將固定 電壓輸出到該輸出電路,當可變電壓產生器被觸發時,會停 止作用,並停止對該輸出電路輸出固定電壓。 · m m I i n^— m .- ^ n 11- - « (請先聞讀背面之注意事項再填寫本頁) ---訂 •Q 本紙浪尺度適用中國國家榡準(CNS ) A4規格(210X297公釐〉 經濟部中央標準局員工消費合作社印製 1671pif.doc/whyW/002 B8 C8 · D8 六、申請專利範圍 ι·一種內部電壓產生電路,可以根據所輸入的外部電_產 生內部電壓,其特徵在於:當外部電壓落在第一電壓區時, 無論外部電壓的變化爲何,該內部電壓會是固定的電壓,呈 現固定電壓的特性,當外部電壓落在大於第一電壓區的第二 電壓區時,該內部電壓會大於該固定電壓,並呈現可變電_ 的特性,隨著外部電壓的增加成線性的增加,而且內部電^ 從可變電壓特性轉換成固定電壓特性的第一邊界電壓値,g 於從固定電壓特性轉換成可變電壓的特性的第二邊界電 値。 " 2.根據申請專利範圍第1項的內部電壓產生電路, 包含: ° 一個參考電壓產生器,可以產生參考電壓; 一個固定電壓產生器,根據參考電壓電位,從外部電壓 產生固定電壓;· 一個可變電壓產生器,從外部電壓產生可變的電壓; 一個輸出電路,可以輸出一個輸入電壓,作爲內部電 壓;以及 . 口电 偵測裝置,利用參考電壓監測外部電壓的電位,並輸出 一個決定第一邏輯値或第二邏輯値的信號,當該偵測裝置偵 測到外部電壓已經升高到第二邊界電壓或以上時,會將決定 信號從第一邏輯値轉換到第二邏輯値,當該偵測裝置偵測到 外部電壓已經降到第一邊界電壓或以下時,會將決定信號從 第二邏輯値轉換到第一邏輯値,並且 ' 27 本紙張尺度適用中國國家標準(CNS ) A4規格(2!0X297公釐〉 (請先閱讀背面之注意事項再填寫本頁} ,、1T' 1671pi f.doc/whyW/〇〇2 B8 , C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 其中當決定的信號是第一邏輯値時,固定電壓會輸入到 輸出電路中,當決定的信號是第二邏輯値時,可變電壓會輸 入到輸出電路中。 3.根據申請專利範圍第2項的內部電壓產生電路,其中該 偵測裝置包括: 一個分壓電路,當決定信號是第一邏輯値時,會以第一 分壓比例取出外部電壓的分壓,當決定信號是第二邏輯値 時,會以第二分壓比例取出外部電壓的分壓,並將所得的分 壓向外輸出,以及 一個比較電路,可以比較輸入的參考電壓和該分壓,當 該分壓小於或等於參考電壓時,會使決定信號輸出第一邏輯 値,當該分壓大於或等於參考電壓時,會使決定信號輸出第 二邏輯値,並且 該分壓電路所設的第一分壓比例,會使外部電壓等於第 二邊界電壓値時,以第一分壓比例所取的分壓等於參考電 壓,而且該分壓電路所設的第二分壓比例,會使外部電壓等 於第一邊界電壓値時,以第二分壓比例所取的分壓等於參考 電壓。 4·根據申請專利範圍第3項的內部電壓產生電路,其中該 分壓電路可以自由地設定分壓比例對溫度的變化關係。 5。根據申請專利範圍第3項或第4項的內部電壓產生電路, 其中分壓電路係包括: 一個分壓負載電路’其中有三個或以上的負載元件串聯 起來,這些負載元件的一端分別接在外部電壓和接地電壓 28 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210x297公釐) 167Ipif.doc/whyW/〇〇2 B8 C8 DB 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 上,而且這些負載元件相連的任何一點都可作爲輸出分壓的 端點,按照由外部電壓延伸到輸出端點的外部電源端負載電 路、和由輸出端點延伸到接地電壓的接地端負載電路的阻値 比例,取出外部電壓的分壓,以及 一個切換電路,可以根據決定信號’使該負載元件中選 定的端點短路或斷開,而使該分壓負載電路的分壓比例可以 設定成該第一或第二分壓比例。 6. 根據申請專利範圍第5項的內部電壓產生電路,其中該 分壓負載電路中使用電阻作爲負載元件。 7. 根據申請專利範圍第6項的內部電壓產生電路,其中該 分壓負載電路使用兩種或兩種以上溫度係數互異的電阻材 料,分別作爲該外部電源端負載電路和該接地端負載電路的 電阻,可以自由地設定分壓比例與溫度的相互關係。 8. 根據申請專利範圍第6項的內部電壓產生電路,其中該 分壓負載電路包括數個電阻,分別作爲該外部電源端負載電 路和該接地端負載電路,並且分別使用兩種或兩種以上溫度 係數互異的電阻材料作成,能自由地設定分壓比例與溫度的 相互關係。 9. 根據申請專利範圍第8項的內部電壓產生電路,其中該 分壓負載電路使用複晶矽和N或P型矽擴散層來作爲電阻材 料。 10. 根據申請專利範圍第5項的內部電壓產生電路,其中該 切換電路具有一個或數個短路切換元件’與分壓負載電路中 29 (請先閱讀背面之注意事項再填寫本頁) b 裝· 、-° 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1671pifl.d〇c/whyW/002 第86103719號專利範圍修正頁 A8 B8 C8 D8 丨修正! „^.!^£日期86.5.17 煩請委員明示:尽案修正棧是否變更原實質内容 經濟部中夬標準局員工消費合作社印裝 六、申請專利範圍 需要進行短路的負載元件並聯,當觸發時,會使短路切換元 件根據該決定信號導通或不導通。 11. 根據申請專利範圍第10項的內部電壓產生電路,其中 該切換電路使用MOS電晶體作爲短路切換元件。 12. 根據申請專利範圍第3項或第4項的內部電壓產生電 路,其中該分壓電路還包括了調整的熔絲,可在該負載元件 中選定的元件端點之間形成短路,並可藉著切除該調整熔絲 來調整該分壓負載電路的分壓比例。 13. 根據申請專利範圍第3項或第4項的內部電壓產生電 路,其中比較電路包括: 一個比較器,具有一個反相的輸入端和一個非反相的輸 入端,分別通入參考電壓與分壓,以及 一個驅動電路,由該比較器的輸出信號驅動,輸出決定 信號。 14. 稂據申請專利範圍第2項、第3項或第4項的內部電壓 產生電路,其中該可變電壓產生器具有一個輸出端,連於該 輸出電路的輸入端,當決定信號是第二邏輯値時,會被觸 發,將可變電壓輸出到該輸出電路,當決定信號是第一邏輯 値時,會停止作用,並停止對該輸出電路輸出可變電壓’並 且 該固定電壓產生器具有一個輸出端,連於該輸出電路的 輸入端,當可變電壓產生器停止輸出時,會被觸發,將固定 電壓輸出到該輸出電路,當可變電壓產生器被觸發時,會停 止作用,並停止對該輸出電路輸出固定電壓。 · m m I i n^— m .- ^ n 11- - « (請先聞讀背面之注意事項再填寫本頁) ---訂 •Q 本紙浪尺度適用中國國家榡準(CNS ) A4規格(210X297公釐〉 1671pi f.doc/whyW/002 B8 C8 , _ D8 六、申請專利範圍 15·根據申請專利範圍第14項的內部電壓產生電路,其中 該可變電壓產生器包括: 一個切換元件,具有一個輸入決定信號的控制端,當決 定信號是第一邏輯値時,會被斷開,當決定信號是第二邏輯 値時,會被導通,以及 一個降壓負載元件,與該切換元件串聯,並且 該固定電壓產生器包括: 一個差動放大器,具有一個輸入參考電壓的反相輸入 贿, 一個第一升壓負載元件,位在該差動放大器的非反相端 與該輸出電路的輸入端之間, 一個第二升壓負載元件,位在該差動放大器的非反相端 與接地電壓之間, 一個PMOS電晶體,其閘極、源極和汲極分別連於該差動 放大器的輸出端、外部電壓、與該輸出電路的輸入端,當該 切換元件被導通時,該PMOS電晶體會被切斷,以便觸發該 固定電壓產生器。 (請先閲讀背面之注意事項再填寫本頁) b裝_ 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20436996A JP3516556B2 (ja) | 1996-08-02 | 1996-08-02 | 内部電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW379324B true TW379324B (en) | 2000-01-11 |
Family
ID=16489381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086103719A TW379324B (en) | 1996-08-02 | 1997-03-24 | Internal voltage generation circuit |
Country Status (7)
Country | Link |
---|---|
US (1) | US5856756A (zh) |
EP (1) | EP0822476B1 (zh) |
JP (1) | JP3516556B2 (zh) |
KR (1) | KR100331294B1 (zh) |
CN (1) | CN1141714C (zh) |
DE (1) | DE69722523T2 (zh) |
TW (1) | TW379324B (zh) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066979A (en) * | 1996-09-23 | 2000-05-23 | Eldec Corporation | Solid-state high voltage linear regulator circuit |
JP3117128B2 (ja) * | 1997-01-31 | 2000-12-11 | 日本電気株式会社 | 基準電圧発生回路 |
JPH10260741A (ja) * | 1997-03-17 | 1998-09-29 | Oki Electric Ind Co Ltd | 定電圧発生回路 |
US5942809A (en) * | 1997-12-24 | 1999-08-24 | Oki Electric Industry Co., Ltd. | Method and apparatus for generating internal supply voltage |
KR100451421B1 (ko) * | 1997-12-29 | 2004-12-17 | 주식회사 하이닉스반도체 | 전원 전압 레귤레이션 회로 |
US6091287A (en) * | 1998-01-23 | 2000-07-18 | Motorola, Inc. | Voltage regulator with automatic accelerated aging circuit |
KR100735440B1 (ko) * | 1998-02-13 | 2007-10-24 | 로무 가부시키가이샤 | 반도체장치 및 자기디스크장치 |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
JP3512332B2 (ja) * | 1998-04-07 | 2004-03-29 | 富士通株式会社 | 内部電圧発生回路 |
DE19832309C1 (de) * | 1998-07-17 | 1999-10-14 | Siemens Ag | Integrierte Schaltung mit einem Spannungsregler |
JP2000040394A (ja) * | 1998-07-21 | 2000-02-08 | Fujitsu Ltd | 半導体装置 |
JP3278635B2 (ja) * | 1999-05-27 | 2002-04-30 | 沖電気工業株式会社 | 半導体集積回路 |
JP3262103B2 (ja) * | 1999-06-07 | 2002-03-04 | 日本電気株式会社 | 内部電源回路を有する半導体装置 |
US6380791B1 (en) * | 2000-05-16 | 2002-04-30 | National Semiconductor Corporation | Circuit including segmented switch array for capacitive loading reduction |
JP2002008374A (ja) * | 2000-06-22 | 2002-01-11 | Mitsubishi Electric Corp | 電圧降圧回路 |
US6377108B1 (en) * | 2000-08-28 | 2002-04-23 | Intel Corporation | Low jitter differential amplifier with negative hysteresis |
US6456139B1 (en) * | 2000-10-20 | 2002-09-24 | Sun Microsystems, Inc. | Auto-detection and auto-enable of compact PCI bus pull-ups |
DE10055242C1 (de) * | 2000-11-08 | 2002-02-21 | Infineon Technologies Ag | Schaltungsanordnung mit interner Versorgungsspannung |
US6665843B2 (en) * | 2001-01-20 | 2003-12-16 | International Business Machines Corporation | Method and system for quantifying the integrity of an on-chip power supply network |
JP3868756B2 (ja) * | 2001-04-10 | 2007-01-17 | シャープ株式会社 | 半導体装置の内部電源電圧発生回路 |
US6750683B2 (en) * | 2001-04-30 | 2004-06-15 | Stmicroelectronics, Inc. | Power supply detection circuitry and method |
JP3494635B2 (ja) * | 2001-09-19 | 2004-02-09 | 沖電気工業株式会社 | 内部降圧電源回路 |
JP3825300B2 (ja) * | 2001-10-31 | 2006-09-27 | Necエレクトロニクス株式会社 | 内部降圧回路 |
US6815998B1 (en) * | 2002-10-22 | 2004-11-09 | Xilinx, Inc. | Adjustable-ratio global read-back voltage generator |
US20040124909A1 (en) * | 2002-12-31 | 2004-07-01 | Haider Nazar Syed | Arrangements providing safe component biasing |
JP3561716B1 (ja) | 2003-05-30 | 2004-09-02 | 沖電気工業株式会社 | 定電圧回路 |
US20050088239A1 (en) * | 2003-10-23 | 2005-04-28 | Tai Jy-Der D. | Short-circuit detecting and protecting circuit for integrated circuit |
US7042280B1 (en) * | 2003-12-15 | 2006-05-09 | National Semiconductor Corporation | Over-current protection circuit |
DE10361724A1 (de) | 2003-12-30 | 2005-08-04 | Infineon Technologies Ag | Spannungsregelsystem |
JP4033472B2 (ja) * | 2004-02-23 | 2008-01-16 | ローム株式会社 | 電圧検出回路及びそれを用いたバッテリ装置 |
US7057447B1 (en) * | 2004-03-04 | 2006-06-06 | National Semiconductor Corporation | Voltage regulator using a single voltage source and method |
JP4791700B2 (ja) * | 2004-03-29 | 2011-10-12 | 株式会社リコー | 半導体装置、半導体装置の調整方法および電子装置 |
US7420397B2 (en) * | 2004-06-02 | 2008-09-02 | Stmicroelectronics Sa | Low-consumption inhibit circuit with hysteresis |
JP4473669B2 (ja) * | 2004-07-28 | 2010-06-02 | 株式会社リコー | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 |
KR100596977B1 (ko) * | 2004-08-20 | 2006-07-05 | 삼성전자주식회사 | 외부 기준 전압과 내부 기준 전압을 동시에 이용하는 기준전압 발생 회로 및 이를 이용한 기준 전압 발생 방법 |
KR101056737B1 (ko) | 2004-09-20 | 2011-08-16 | 삼성전자주식회사 | 내부 전원 전압을 발생하는 장치 |
US7248102B2 (en) * | 2005-01-20 | 2007-07-24 | Infineon Technologies Ag | Internal reference voltage generation for integrated circuit testing |
US20080048746A1 (en) * | 2006-08-25 | 2008-02-28 | Microchip Technology Incorporated | Hysteresis Comparator with Programmable Hysteresis Width |
JP2008123586A (ja) * | 2006-11-09 | 2008-05-29 | Toshiba Corp | 半導体装置 |
KR100803363B1 (ko) | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 |
JP4938439B2 (ja) * | 2006-12-27 | 2012-05-23 | オンセミコンダクター・トレーディング・リミテッド | スイッチング制御回路 |
JP5104118B2 (ja) * | 2007-08-09 | 2012-12-19 | 富士通セミコンダクター株式会社 | 内部電源回路 |
JP5085233B2 (ja) * | 2007-08-28 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 基準電圧発生回路及びタイマ回路 |
US8436659B1 (en) * | 2008-06-24 | 2013-05-07 | Marvell International Ltd. | Circuits and methods for reducing electrical stress on a transistor |
JP2010097344A (ja) * | 2008-10-15 | 2010-04-30 | Elpida Memory Inc | 半導体装置 |
KR101450255B1 (ko) * | 2008-10-22 | 2014-10-13 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 |
CN101739052B (zh) * | 2009-11-26 | 2012-01-18 | 四川和芯微电子股份有限公司 | 一种与电源无关的电流参考源 |
CN102193572A (zh) * | 2010-03-11 | 2011-09-21 | 株式会社理光 | 基准电压产生电路 |
KR101143446B1 (ko) | 2010-05-31 | 2012-05-22 | 에스케이하이닉스 주식회사 | 전압 발생 회로 |
JP5514142B2 (ja) * | 2011-04-11 | 2014-06-04 | 株式会社東芝 | 受信回路 |
CN102436280B (zh) * | 2011-11-09 | 2013-11-20 | 福建星网锐捷网络有限公司 | 电压稳定输出装置和整机中的风扇转速控制***及方法 |
KR20140079046A (ko) * | 2012-12-18 | 2014-06-26 | 에스케이하이닉스 주식회사 | 차동 증폭 회로 |
KR102113717B1 (ko) * | 2013-12-30 | 2020-05-21 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN108139445B (zh) * | 2015-10-05 | 2023-07-14 | 株式会社村田制作所 | 余量测定装置、电池组、电动工具、电动式飞机、电动车辆以及电源装置 |
CN109032233A (zh) * | 2016-08-18 | 2018-12-18 | 华为技术有限公司 | 一种电压产生装置及半导体芯片 |
JP6522201B1 (ja) * | 2018-05-14 | 2019-05-29 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
CN109658957B (zh) * | 2019-03-07 | 2021-04-30 | 中国科学院微电子研究所 | 一种应用于三维存储器的稳压器电路及三维存储器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184031A (en) * | 1990-02-08 | 1993-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
KR940008286B1 (ko) * | 1991-08-19 | 1994-09-09 | 삼성전자 주식회사 | 내부전원발생회로 |
JP2838344B2 (ja) * | 1992-10-28 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
KR950004858B1 (ko) * | 1992-03-17 | 1995-05-15 | 삼성전자 주식회사 | 내부전원전압 발생회로 |
KR950008453B1 (ko) * | 1992-03-31 | 1995-07-31 | 삼성전자주식회사 | 내부전원전압 발생회로 |
KR950012018B1 (ko) * | 1992-05-21 | 1995-10-13 | 삼성전자주식회사 | 반도체장치의 내부전원 발생회로 |
JP3071600B2 (ja) * | 1993-02-26 | 2000-07-31 | 日本電気株式会社 | 半導体記憶装置 |
-
1996
- 1996-08-02 JP JP20436996A patent/JP3516556B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-24 TW TW086103719A patent/TW379324B/zh not_active IP Right Cessation
- 1997-03-27 EP EP97105238A patent/EP0822476B1/en not_active Expired - Lifetime
- 1997-03-27 DE DE69722523T patent/DE69722523T2/de not_active Expired - Lifetime
- 1997-03-28 US US08/829,547 patent/US5856756A/en not_active Expired - Lifetime
- 1997-05-12 KR KR1019970018338A patent/KR100331294B1/ko not_active IP Right Cessation
- 1997-07-31 CN CNB971161186A patent/CN1141714C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0822476A2 (en) | 1998-02-04 |
DE69722523T2 (de) | 2004-05-06 |
EP0822476A3 (en) | 1999-01-20 |
JPH1049243A (ja) | 1998-02-20 |
CN1141714C (zh) | 2004-03-10 |
EP0822476B1 (en) | 2003-06-04 |
KR19980018101A (ko) | 1998-06-05 |
DE69722523D1 (de) | 2003-07-10 |
US5856756A (en) | 1999-01-05 |
KR100331294B1 (ko) | 2002-06-20 |
CN1176465A (zh) | 1998-03-18 |
JP3516556B2 (ja) | 2004-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW379324B (en) | Internal voltage generation circuit | |
CN110011535B (zh) | 一种自适应电压定位直流稳压器及其控制电路和控制方法 | |
US6946821B2 (en) | Voltage regulator with enhanced stability | |
TW201131332A (en) | Voltage regulator | |
KR20100074317A (ko) | 정전압 회로 | |
US7274176B2 (en) | Regulator circuit having a low quiescent current and leakage current protection | |
TWI774467B (zh) | 放大器電路及在放大器電路中降低輸出電壓過衝的方法 | |
KR100818105B1 (ko) | 내부 전압 발생 회로 | |
TWI405067B (zh) | 用於負電壓調節器之控制電路及控制負電壓調節器的方法 | |
US6650097B2 (en) | Voltage regulator with reduced power loss | |
CN115622394A (zh) | 具有集成电压调节器和限流器的电源及方法 | |
JP2018173868A (ja) | 過電流保護回路及びボルテージレギュレータ | |
CN114153261A (zh) | 电源用半导体集成电路 | |
JP5880826B2 (ja) | トリミング回路及び調整回路 | |
CN108693906B (zh) | 电压调节器 | |
JP7504050B2 (ja) | シャントレギュレータ | |
US7005924B2 (en) | Current limiting circuit with rapid response feedback loop | |
TW463215B (en) | An arrangement for compensating for temperature dependent variations in surface resistance of a resistor on a chip | |
JP2022044133A (ja) | 電源用半導体集積回路 | |
Gasparri et al. | High-Voltage Double-Domain Low-Dropout regulator for rapidly changing output loads | |
JP2004341877A (ja) | 基準電圧発生回路 | |
US11908539B2 (en) | Voltage regulator for providing word line voltage | |
JP4426191B2 (ja) | 定電流回路 | |
JP5949420B2 (ja) | 電源回路 | |
JP2000049283A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |