JP3117128B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP3117128B2 JP3117128B2 JP09031477A JP3147797A JP3117128B2 JP 3117128 B2 JP3117128 B2 JP 3117128B2 JP 09031477 A JP09031477 A JP 09031477A JP 3147797 A JP3147797 A JP 3147797A JP 3117128 B2 JP3117128 B2 JP 3117128B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- timer
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は基準電圧発生回路に
関し、特にパワー制御信号により制御される基準電圧発
生回路に関する。
関し、特にパワー制御信号により制御される基準電圧発
生回路に関する。
【0002】
【従来の技術】外部回路に基準電圧を供給する回路にお
いて、基準電圧投入時の立ち上がりを速やかに行うため
に、例えば特開平4−252312号公報記載のような
基準電圧発生回路が知られている。図5は従来の基準電
圧発生回路の一例を示す構成図である。図5において、
基準電圧発生源1の基準電圧出力線Aと、電源VDDとの
間に直列接続した抵抗R1と第1のキャパシタC1を、ま
た基準電圧出力線Aとグランドとの間に第2のキャパシ
タC2を常時接続しておくことにより、電源立ち上がり
時の基準電圧出力VOを、抵抗R1及び第1のキャパシタ
C1の合成インピーダンスと第2のキャパシタC2のイン
ピーダンスとの比で決まる電圧値まで急速に立ち上げ、
基準電圧出力VOが目的の基準電圧値まで立ち上がるま
での時間を早くしている。また、抵抗R1と第1及び第
2のキャパシタC1、C2とによってLPFが構成されて
おり、電源から基準電圧出力端子Aに回り込んでくる高
周波ノイズを除去している。
いて、基準電圧投入時の立ち上がりを速やかに行うため
に、例えば特開平4−252312号公報記載のような
基準電圧発生回路が知られている。図5は従来の基準電
圧発生回路の一例を示す構成図である。図5において、
基準電圧発生源1の基準電圧出力線Aと、電源VDDとの
間に直列接続した抵抗R1と第1のキャパシタC1を、ま
た基準電圧出力線Aとグランドとの間に第2のキャパシ
タC2を常時接続しておくことにより、電源立ち上がり
時の基準電圧出力VOを、抵抗R1及び第1のキャパシタ
C1の合成インピーダンスと第2のキャパシタC2のイン
ピーダンスとの比で決まる電圧値まで急速に立ち上げ、
基準電圧出力VOが目的の基準電圧値まで立ち上がるま
での時間を早くしている。また、抵抗R1と第1及び第
2のキャパシタC1、C2とによってLPFが構成されて
おり、電源から基準電圧出力端子Aに回り込んでくる高
周波ノイズを除去している。
【0003】
【発明が解決しようとする課題】上記構成の基準電圧発
生回路においては、抵抗R1と第1及び第2のキャパシ
タC1、C2とで構成されるLPFが電源立ち上がり後も
常時電源VDDと基準電圧出力端子Aとの間に接続されて
いるため、その回路定数によっては除去できない周波数
のノイズが基準電圧出力端子Aに回り込み、基準電圧立
ち上がり後の電源ノイズの除去が必ずしも十分ではなか
った。
生回路においては、抵抗R1と第1及び第2のキャパシ
タC1、C2とで構成されるLPFが電源立ち上がり後も
常時電源VDDと基準電圧出力端子Aとの間に接続されて
いるため、その回路定数によっては除去できない周波数
のノイズが基準電圧出力端子Aに回り込み、基準電圧立
ち上がり後の電源ノイズの除去が必ずしも十分ではなか
った。
【0004】また、基準電圧出力端子とグランドの間に
は負荷容量CLが接続されるので、キャパシタC1、C2
の値は、この負荷容量CLが無視できるような十分大き
な値とする必要があるが、負荷容量CLの値が大きくな
ると、キャパシタC1、C2を集積回路上で実現すること
が困難となるという問題があった。
は負荷容量CLが接続されるので、キャパシタC1、C2
の値は、この負荷容量CLが無視できるような十分大き
な値とする必要があるが、負荷容量CLの値が大きくな
ると、キャパシタC1、C2を集積回路上で実現すること
が困難となるという問題があった。
【0005】本発明の目的は、基準電圧の立ち上がり後
の電源ノイズの回り込みを防止しつつ、基準電圧の立ち
上がりを早くすることである。
の電源ノイズの回り込みを防止しつつ、基準電圧の立ち
上がりを早くすることである。
【0006】本発明の他の目的は、基準電圧出力端子に
大きな負荷容量がついた場合でも、回路定数を集積回路
上での実現が不可能なレベルにまで増大させることな
く、基準電圧の立ち上がりを早くする効果を得ることで
ある。
大きな負荷容量がついた場合でも、回路定数を集積回路
上での実現が不可能なレベルにまで増大させることな
く、基準電圧の立ち上がりを早くする効果を得ることで
ある。
【0007】
【課題を解決するための手段】本発明は、パワー制御信
号により動作/非動作する基準電圧発生回路において、
基準電圧出力となる基準電圧発生源と、前記パワー制御
信号により制御されるタイマー回路と、基準電圧出力端
子に接続され、前記タイマー回路の動作/非動作により
ON/OFF制御されるスイッチと、該スイッチを介し
て前記基準電圧発生源に接続される電荷供給回路とを有
し、前記パワー制御信号により決定されるタイミングで
前記タイマー回路が動作し、前記スイッチをONして前
記基準電圧発生源を前記電荷供給回路に接続する手段を
有している。
号により動作/非動作する基準電圧発生回路において、
基準電圧出力となる基準電圧発生源と、前記パワー制御
信号により制御されるタイマー回路と、基準電圧出力端
子に接続され、前記タイマー回路の動作/非動作により
ON/OFF制御されるスイッチと、該スイッチを介し
て前記基準電圧発生源に接続される電荷供給回路とを有
し、前記パワー制御信号により決定されるタイミングで
前記タイマー回路が動作し、前記スイッチをONして前
記基準電圧発生源を前記電荷供給回路に接続する手段を
有している。
【0008】本発明においては、パワー制御信号による
パワーオンタイミングの直後からタイマーが動作する一
定期間だけスイッチがオンし、基準電圧出力端子に電
源、抵抗分割回路等からなる電荷供給回路が接続され
る。また、一定時間経過後タイマーの動作が終了すると
スイッチがオフし、基準電圧出力端子から電荷供給回路
が切り離される。このため、パワーオン時に基準電圧出
力端子に接続される負荷容量に対する充電電流が増加
し、基準電圧が急速に立ち上がる。立ち上がり後は、ス
イッチにより基準電圧出力端子と電源などの電荷供給回
路とが切り離されるため、電源からのノイズの影響をほ
とんどなくすことができる。また、電荷供給回路の回路
定数は、負荷容量を含めた時定数が十分に早い時間で立
ち上がるような値となっていればよく、集積回路上で実
現困難な大容量のキャパシタ等を設ける必要はない。
パワーオンタイミングの直後からタイマーが動作する一
定期間だけスイッチがオンし、基準電圧出力端子に電
源、抵抗分割回路等からなる電荷供給回路が接続され
る。また、一定時間経過後タイマーの動作が終了すると
スイッチがオフし、基準電圧出力端子から電荷供給回路
が切り離される。このため、パワーオン時に基準電圧出
力端子に接続される負荷容量に対する充電電流が増加
し、基準電圧が急速に立ち上がる。立ち上がり後は、ス
イッチにより基準電圧出力端子と電源などの電荷供給回
路とが切り離されるため、電源からのノイズの影響をほ
とんどなくすことができる。また、電荷供給回路の回路
定数は、負荷容量を含めた時定数が十分に早い時間で立
ち上がるような値となっていればよく、集積回路上で実
現困難な大容量のキャパシタ等を設ける必要はない。
【0009】
【発明の実施の形態】本発明の第1の実施の形態につい
て図1を参照して説明する。図1において、基準電圧発
生源1は基準電圧VOを出力し、外部回路に与えてい
る。このとき、基準電圧出力端子Aには外部回路や配線
などの影響による負荷容量CLが付いている。タイマー
回路2は、クロック信号CLKとパワー制御信号SPSを入
力し、タイマーのカウント動作中であるか否かに応じて
オン/オフの状態を示すタイマー出力信号STMを出力す
る。パワー制御信号SPSは、パワーオフ時にLレベル、
パワーオン時にHレベルが入力される。また、タイマー
出力信号STMは、タイマ動作オフ時(タイマ停止中)に
Lレベル、タイマ動作オン時(タイマーカウント中)に
Hレベルを出力する。電荷供給回路3は、電源VDDとグ
ランドとの間に抵抗R1、R2、及びスイッチS1、S2を
直列に接続した抵抗分割回路の構成をとっている。スイ
ッチS1、S2には、制御信号としてタイマ出力信号STM
が入力されており、STMがHレベルの時オンし、Lレベ
ルの時はオフ状態となる。電荷供給回路3の出力は抵抗
分割回路の中点から取り出され、該中点と接続されてい
る基準電圧出力端子Aに供給される。
て図1を参照して説明する。図1において、基準電圧発
生源1は基準電圧VOを出力し、外部回路に与えてい
る。このとき、基準電圧出力端子Aには外部回路や配線
などの影響による負荷容量CLが付いている。タイマー
回路2は、クロック信号CLKとパワー制御信号SPSを入
力し、タイマーのカウント動作中であるか否かに応じて
オン/オフの状態を示すタイマー出力信号STMを出力す
る。パワー制御信号SPSは、パワーオフ時にLレベル、
パワーオン時にHレベルが入力される。また、タイマー
出力信号STMは、タイマ動作オフ時(タイマ停止中)に
Lレベル、タイマ動作オン時(タイマーカウント中)に
Hレベルを出力する。電荷供給回路3は、電源VDDとグ
ランドとの間に抵抗R1、R2、及びスイッチS1、S2を
直列に接続した抵抗分割回路の構成をとっている。スイ
ッチS1、S2には、制御信号としてタイマ出力信号STM
が入力されており、STMがHレベルの時オンし、Lレベ
ルの時はオフ状態となる。電荷供給回路3の出力は抵抗
分割回路の中点から取り出され、該中点と接続されてい
る基準電圧出力端子Aに供給される。
【0010】次に、その動作について図2を参照して説
明する。基準電圧投入前には、パワー制御信号はLレベ
ルとされており、回路全体がパワーオフしている。この
ときタイマ回路2は停止し、タイマ出力信号SPSはLレ
ベルとなっている。したがって、スイッチS1、S2はオ
フ状態であり、電荷供給回路3は基準電圧出力端子Aか
ら切り離されている。また、基準電圧VOは負荷容量CL
が放電された状態であるのでグランドレベルに落ちてい
る。
明する。基準電圧投入前には、パワー制御信号はLレベ
ルとされており、回路全体がパワーオフしている。この
ときタイマ回路2は停止し、タイマ出力信号SPSはLレ
ベルとなっている。したがって、スイッチS1、S2はオ
フ状態であり、電荷供給回路3は基準電圧出力端子Aか
ら切り離されている。また、基準電圧VOは負荷容量CL
が放電された状態であるのでグランドレベルに落ちてい
る。
【0011】基準電圧発生源1から基準電圧が投入され
るとパワー制御信号SPSが立ち上がり、その立ち上がり
時点からタイマ回路2のカウント動作が開始され、タイ
マ出力信号STMはHレベルとなる。したがって、スイッ
チS1、S2はオンとなり、電荷供給回路3の出力が基準
電圧出力端子Aに供給されるので、負荷容量CLは、基
準電圧発生源1の出力と電荷供給回路3の出力が加算さ
れた出力によって急速に充電される。基準電圧の目標値
をVRとし抵抗分割回路の分圧値がこの目標値VRとなる
ように抵抗R1、R2の値を VR=R2/(R1+R2)・VDD のように選ぶと、基準電圧VOは図2の実線で示されて
いるようにVRに向かって急速に立ち上がってゆく。タ
イマ回路2があらかじめ設定された時間(基準電圧VO
が目標値VRに十分に近づくような時間)に相当するカ
ウント値をカウントすると、タイマ回路2はカウントを
停止し、タイマ出力信号STMはLレベルとなり、スイッ
チS1、S2がオフして電荷供給回路3(抵抗分割回
路)が基準電圧出力端子Aから切り離される。その結
果、負荷容量CLへの電荷供給源は基準電圧発生源1の
みとなるが、基準電圧VOはすでに目標値VR付近にまで
達しているので、その後基準電圧VOは速やかに目標値
VRに達して安定する。
るとパワー制御信号SPSが立ち上がり、その立ち上がり
時点からタイマ回路2のカウント動作が開始され、タイ
マ出力信号STMはHレベルとなる。したがって、スイッ
チS1、S2はオンとなり、電荷供給回路3の出力が基準
電圧出力端子Aに供給されるので、負荷容量CLは、基
準電圧発生源1の出力と電荷供給回路3の出力が加算さ
れた出力によって急速に充電される。基準電圧の目標値
をVRとし抵抗分割回路の分圧値がこの目標値VRとなる
ように抵抗R1、R2の値を VR=R2/(R1+R2)・VDD のように選ぶと、基準電圧VOは図2の実線で示されて
いるようにVRに向かって急速に立ち上がってゆく。タ
イマ回路2があらかじめ設定された時間(基準電圧VO
が目標値VRに十分に近づくような時間)に相当するカ
ウント値をカウントすると、タイマ回路2はカウントを
停止し、タイマ出力信号STMはLレベルとなり、スイッ
チS1、S2がオフして電荷供給回路3(抵抗分割回
路)が基準電圧出力端子Aから切り離される。その結
果、負荷容量CLへの電荷供給源は基準電圧発生源1の
みとなるが、基準電圧VOはすでに目標値VR付近にまで
達しているので、その後基準電圧VOは速やかに目標値
VRに達して安定する。
【0012】したがって、トータルの立ち上がり時間
は、電荷供給回路3による急速充電により、図2の点線
で示されている基準電圧発生源1単独での立ち上がり時
間に比べて十分に早くなる。また、急速充電後はスイッ
チS1、S2により電荷供給回路3の電流パスが遮断され
るため、立ち上がり後に不要な動作電流を消費せずに済
む。さらに、急速充電後は、スイッチS1、S2によって
電源VDDと基準電圧出力端子Aとが切り離されるため、
電源ノイズの影響が少なくて済む。加えて、立ち上がり
時間は抵抗R1、R2と負荷容量CLとで決まる時定数に
よって決まるので、抵抗R1、R2の値を調整することに
より、立ち上がり時間を最適に設定することができる。
は、電荷供給回路3による急速充電により、図2の点線
で示されている基準電圧発生源1単独での立ち上がり時
間に比べて十分に早くなる。また、急速充電後はスイッ
チS1、S2により電荷供給回路3の電流パスが遮断され
るため、立ち上がり後に不要な動作電流を消費せずに済
む。さらに、急速充電後は、スイッチS1、S2によって
電源VDDと基準電圧出力端子Aとが切り離されるため、
電源ノイズの影響が少なくて済む。加えて、立ち上がり
時間は抵抗R1、R2と負荷容量CLとで決まる時定数に
よって決まるので、抵抗R1、R2の値を調整することに
より、立ち上がり時間を最適に設定することができる。
【0013】なお、図1においては、電荷供給回路3
は、電源VDDとグランドとの間に、抵抗R1、スイッチ
S1、スイッチS2、抵抗R2の順に直列に接続している
が、この接続関係は例えば、スイッチS1、抵抗R1、
抵抗R2、スイッチS2の順に直列接続する等適宜変更
して実施することができる。
は、電源VDDとグランドとの間に、抵抗R1、スイッチ
S1、スイッチS2、抵抗R2の順に直列に接続している
が、この接続関係は例えば、スイッチS1、抵抗R1、
抵抗R2、スイッチS2の順に直列接続する等適宜変更
して実施することができる。
【0014】図3は、本発明において使用可能なタイマ
ー回路の一例を示すものであり、バイナリカウンタ11
及びD型フリップフロップ12によって構成されてい
る。図3において、フリップフロップ12のD端子をH
レベル状態としてC端子にスタート信号STを入力する
とQ端子からHレベルが出力され、バイナリカウンタ1
1を起動し、その出力CRYを反転するとともにC端子
に供給されているクロック信号のカウントを開始する。
設定されたカウント値に達するとバイナリカウンタ11
の出力が再度反転し、その反転出力によってD型フリッ
プフロップをリセットし、タイマー動作を終了する。な
お、タイマー回路としては、図3の例に限られるもので
はなく、任意のものを採用することができることはいう
までもなく、例えばアナログ的に時間設定ができる単安
定マルチバイブレータ等を用いて構成してもよい。
ー回路の一例を示すものであり、バイナリカウンタ11
及びD型フリップフロップ12によって構成されてい
る。図3において、フリップフロップ12のD端子をH
レベル状態としてC端子にスタート信号STを入力する
とQ端子からHレベルが出力され、バイナリカウンタ1
1を起動し、その出力CRYを反転するとともにC端子
に供給されているクロック信号のカウントを開始する。
設定されたカウント値に達するとバイナリカウンタ11
の出力が再度反転し、その反転出力によってD型フリッ
プフロップをリセットし、タイマー動作を終了する。な
お、タイマー回路としては、図3の例に限られるもので
はなく、任意のものを採用することができることはいう
までもなく、例えばアナログ的に時間設定ができる単安
定マルチバイブレータ等を用いて構成してもよい。
【0015】次に、本発明の第2の実施の形態を図4を
参照して説明する。本実施の形態は、第1の実施の形態
における電荷供給回路3の回路構成を変更し、電源VDD
にソース端子を、基準電圧出力端子Aにドレイン端子
を、タイマー出力端子STMをゲート端子に接続したPc
h−MOSトランジスタTr1のみによって構成してい
る。
参照して説明する。本実施の形態は、第1の実施の形態
における電荷供給回路3の回路構成を変更し、電源VDD
にソース端子を、基準電圧出力端子Aにドレイン端子
を、タイマー出力端子STMをゲート端子に接続したPc
h−MOSトランジスタTr1のみによって構成してい
る。
【0016】本実施の形態の動作は第1の実施の形態と
基本的には同様であるが、タイマー出力端子STMの論理
が第1の実施の形態とは逆になっている。基準電圧投入
前には、パワー制御信号SPSはLレベルとなっており、
回路全体がパワーオフしている。このときタイマ回路2
は停止し、タイマ出力信号STMからはHレベルが出力さ
れ、Pch−MOSトランジスタTr1はオフし、電荷
供給回路3は基準電圧出力端子Aから切り離されてい
る。また、基準電圧VOは負荷容量CLが放電された状態
となっているのでグランドレベルに落ちている。
基本的には同様であるが、タイマー出力端子STMの論理
が第1の実施の形態とは逆になっている。基準電圧投入
前には、パワー制御信号SPSはLレベルとなっており、
回路全体がパワーオフしている。このときタイマ回路2
は停止し、タイマ出力信号STMからはHレベルが出力さ
れ、Pch−MOSトランジスタTr1はオフし、電荷
供給回路3は基準電圧出力端子Aから切り離されてい
る。また、基準電圧VOは負荷容量CLが放電された状態
となっているのでグランドレベルに落ちている。
【0017】基準電圧発生源1から基準電圧が投入さ
れ、パワー制御信号SPSが立ち上がると、タイマー回路
3がカウント動作を開始し、タイマー出力信号STMがH
レベルからLレベルに変化するのでPch−MOSトラ
ンジスタTr1がオンし、電荷供給回路3が基準電圧出
力端子Aに接続される。したがって、負荷容量CLは、
基準電圧発生源1の出力と電荷供給回路3の出力が加算
された出力によって電源電圧VDDに向かって急速に充電
される。タイマー回路2があらかじめ設定された時間
(基準電圧VOが目標値VRに十分に近づくような時間)
に相当するカウント値をカウントすると、タイマ回路2
はカウントを停止し、タイマ出力信号STMはLレベルか
らHレベルに変化し、Pch−MOSトランジスタTr
1がオフして電荷供給回路3が基準電圧出力端子Aから
切り離される。その結果、負荷容量CLへの電荷供給源
は基準電圧発生源1のみとなるが、基準電圧VOはすで
に目標値VR付近にまで達しているので、その後基準電
圧VOは速やかに目標値VRに達して安定する。 本実施
の形態においては、電荷供給回路3が接続されている
時、基準電圧VOは目標値VRではなく電源電圧VDDに向
かって急速に立ち上がっていくので、立ち上がり速度を
より速くすることができる。そして、目標値VR付近に
達したときにその立ち上がりを止めるようにタイマー2
の動作時間を設定しておけば、その後は速やかに目標値
VRの基準電圧が得られる。
れ、パワー制御信号SPSが立ち上がると、タイマー回路
3がカウント動作を開始し、タイマー出力信号STMがH
レベルからLレベルに変化するのでPch−MOSトラ
ンジスタTr1がオンし、電荷供給回路3が基準電圧出
力端子Aに接続される。したがって、負荷容量CLは、
基準電圧発生源1の出力と電荷供給回路3の出力が加算
された出力によって電源電圧VDDに向かって急速に充電
される。タイマー回路2があらかじめ設定された時間
(基準電圧VOが目標値VRに十分に近づくような時間)
に相当するカウント値をカウントすると、タイマ回路2
はカウントを停止し、タイマ出力信号STMはLレベルか
らHレベルに変化し、Pch−MOSトランジスタTr
1がオフして電荷供給回路3が基準電圧出力端子Aから
切り離される。その結果、負荷容量CLへの電荷供給源
は基準電圧発生源1のみとなるが、基準電圧VOはすで
に目標値VR付近にまで達しているので、その後基準電
圧VOは速やかに目標値VRに達して安定する。 本実施
の形態においては、電荷供給回路3が接続されている
時、基準電圧VOは目標値VRではなく電源電圧VDDに向
かって急速に立ち上がっていくので、立ち上がり速度を
より速くすることができる。そして、目標値VR付近に
達したときにその立ち上がりを止めるようにタイマー2
の動作時間を設定しておけば、その後は速やかに目標値
VRの基準電圧が得られる。
【0018】
【発明の効果】本発明は、基準電圧の立ち上がりの時の
み立ち上がりを早くするための電荷供給回路をスイッチ
を介して接続し、立ち上がり後は電荷供給回路を切り離
しているので、基準電圧の立ち上がりを早くするととも
に、立ち上がり後に電荷供給回路からの電源ノイズの回
り込みを防止することができる。さらに、電荷供給後
は、スイッチにより電荷供給回路3の電流パスも遮断さ
れるため、基準電圧が立ち上がった後の動作に不要な電
流を消費することはない。
み立ち上がりを早くするための電荷供給回路をスイッチ
を介して接続し、立ち上がり後は電荷供給回路を切り離
しているので、基準電圧の立ち上がりを早くするととも
に、立ち上がり後に電荷供給回路からの電源ノイズの回
り込みを防止することができる。さらに、電荷供給後
は、スイッチにより電荷供給回路3の電流パスも遮断さ
れるため、基準電圧が立ち上がった後の動作に不要な電
流を消費することはない。
【0019】また、本発明の回路定数は負荷容量と組み
合わせて十分早い時間で立ち上がるように抵抗値を設定
すればよいから、基準電圧出力に大きな負荷容量が付い
た場合でも、回路定数を集積回路上での実現が不可能な
レベルにまで増大させることなく、基準電圧の立ち上が
りを早くすることができる。
合わせて十分早い時間で立ち上がるように抵抗値を設定
すればよいから、基準電圧出力に大きな負荷容量が付い
た場合でも、回路定数を集積回路上での実現が不可能な
レベルにまで増大させることなく、基準電圧の立ち上が
りを早くすることができる。
【0020】
【図1】本発明の第1の実施の形態を示す図である。
【図2】図1の動作を示すタイムチャートである。
【図3】本発明で用いられるタイマー回路の一例を示す
図である。
図である。
【図4】本発明の第2の実施の形態を示す図である。
【図5】従来例を示す図である。
1 基準電圧発生源 2 タイマー回路 3 電荷供給回路 11 バイナリカウンタ 12 フリップフロップ R1,R2 抵抗 C1,C2 キャパシタ CL 負荷容量 S1,S2 スイッチ VDD 電源 CLK クロック信号 SPS パワー制御信号 STM タイマー出力信号 VO 基準電圧 A 基準電圧出力端子
Claims (5)
- 【請求項1】基準電圧を発生する基準電圧発生源と、電
荷供給回路と、タイマー回路とを備え、前記電荷供給回
路は、前記基準電圧発生源が起動された時点から所定時
間だけその出力を前記基準電圧発生源の基準電圧出力端
子に供給するように前記タイマー回路によって制御され
ることを特徴とする基準電圧発生回路。 - 【請求項2】前記電荷供給回路は、電源端子と、該電源
端子の電圧を分圧して出力する抵抗分割回路と、前記タ
イマー回路によりON/OFF制御されるスイッチとに
よって構成されていることを特徴とする請求項1記載の
基準電圧発生回路。 - 【請求項3】前記電荷供給回路は、電源端子と、該電源
端子とグランドとの間に第1の抵抗、第1のスイッチ、
第2のスイッチ及び第2の抵抗の順に直列接続された前
記電源端子の電圧を分圧する抵抗分割回路によって構成
され、前記第1及び第2のスイッチは、前記タイマー回
路によりON/OFF制御されるとともに、前記第1及
び第2のスイッチの接続点は前記基準電圧発生源の基準
電圧出力点に接続されていることを特徴とする請求項2
記載の基準電圧発生回路。 - 【請求項4】前記電荷供給回路は、電源端子と、該電源
端子と前記基準電圧発生源の基準電圧出力端子間に接続
され前記タイマー回路によりON/OFF制御されるス
イッチとによって構成されていることを特徴とする請求
項1記載の基準電圧発生回路。 - 【請求項5】前記スイッチは、PチャンネルMOSトラ
ンジスタであることを特徴とする請求項4記載の基準電
圧発生回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09031477A JP3117128B2 (ja) | 1997-01-31 | 1997-01-31 | 基準電圧発生回路 |
GB9802085A GB2321727B (en) | 1997-01-31 | 1998-01-30 | Reference voltage generating device |
US09/016,456 US6011429A (en) | 1997-01-31 | 1998-01-30 | Reference voltage generating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09031477A JP3117128B2 (ja) | 1997-01-31 | 1997-01-31 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10222234A JPH10222234A (ja) | 1998-08-21 |
JP3117128B2 true JP3117128B2 (ja) | 2000-12-11 |
Family
ID=12332352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09031477A Expired - Fee Related JP3117128B2 (ja) | 1997-01-31 | 1997-01-31 | 基準電圧発生回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6011429A (ja) |
JP (1) | JP3117128B2 (ja) |
GB (1) | GB2321727B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6659352B1 (en) * | 1999-06-02 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit |
JP2003271251A (ja) * | 2002-03-19 | 2003-09-26 | Ricoh Co Ltd | ボルテージレギュレータ |
US6686789B2 (en) * | 2002-03-28 | 2004-02-03 | Agere Systems, Inc. | Dynamic low power reference circuit |
JP2004086750A (ja) * | 2002-08-28 | 2004-03-18 | Nec Micro Systems Ltd | バンドギャップ回路 |
US20040212421A1 (en) * | 2003-02-25 | 2004-10-28 | Junichi Naka | Standard voltage generation circuit |
US20070254721A1 (en) * | 2004-06-21 | 2007-11-01 | Griffin Jason T | Handheld wireless communication device |
JP4970759B2 (ja) * | 2004-09-20 | 2012-07-11 | 三星電子株式会社 | 電流消耗が減少した内部電源電圧発生器 |
JP5476642B2 (ja) * | 2009-12-02 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6048289B2 (ja) | 2013-04-11 | 2016-12-21 | 富士通株式会社 | バイアス回路 |
JP6046197B2 (ja) * | 2015-04-08 | 2016-12-14 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US11231732B1 (en) * | 2020-07-07 | 2022-01-25 | Cirrus Logic, Inc. | Pre-charge management for power-managed voltage references |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63246928A (ja) * | 1987-04-02 | 1988-10-13 | Nippon Precision Saakitsutsu Kk | D/a変換装置 |
US5184031A (en) * | 1990-02-08 | 1993-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JP2703410B2 (ja) * | 1991-01-28 | 1998-01-26 | シャープ株式会社 | 電圧コンバータ回路 |
US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
JPH07130170A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Electric Corp | 基準電圧発生回路 |
US5400294A (en) * | 1993-12-06 | 1995-03-21 | Aptix Corporation | Memory cell with user-selectable logic state on power-up |
KR960004573B1 (ko) * | 1994-02-15 | 1996-04-09 | 금성일렉트론주식회사 | 기동회로를 갖는 기준전압발생회로 |
JPH09114534A (ja) * | 1995-10-13 | 1997-05-02 | Seiko I Eishitsuku:Kk | 基準電圧発生回路 |
US5708387A (en) * | 1995-11-17 | 1998-01-13 | Advanced Micro Devices, Inc. | Fast 3-state booster-circuit |
JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
-
1997
- 1997-01-31 JP JP09031477A patent/JP3117128B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-30 US US09/016,456 patent/US6011429A/en not_active Expired - Fee Related
- 1998-01-30 GB GB9802085A patent/GB2321727B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9802085D0 (en) | 1998-03-25 |
GB2321727B (en) | 2001-01-24 |
JPH10222234A (ja) | 1998-08-21 |
US6011429A (en) | 2000-01-04 |
GB2321727A (en) | 1998-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2541585B2 (ja) | リセット信号発生回路 | |
US6420914B1 (en) | Charge pump circuit having switching circuits for reducing leakage currents | |
JP3117128B2 (ja) | 基準電圧発生回路 | |
US5523724A (en) | Fast recovering charge pump for controlling a VCO in a low power clocking circuit | |
JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたpll回路 | |
TWI302058B (en) | Power management for low-jitter phase-locked loop in portable application | |
JP3479060B2 (ja) | スタートアップ回路 | |
KR100605452B1 (ko) | 발진 검지 회로 | |
JPH0933576A (ja) | 電源供給感知回路 | |
JP2001127609A (ja) | パワーオンリセット回路 | |
US6624710B2 (en) | External oscillator resistor detection circuit | |
JP2006295362A (ja) | 電圧制御発振回路用の印加電圧制御回路 | |
JP3529909B2 (ja) | 電源回路装置及びこの電源回路装置を内蔵したマイクロプロセッサ | |
JP3695966B2 (ja) | 半導体集積回路 | |
US6911873B2 (en) | Detection circuit and method for an oscillator | |
JP2001326535A (ja) | バイアス回路 | |
JP3109676B2 (ja) | 発振装置 | |
JP3447068B2 (ja) | 半導体集積回路の内部電圧発生装置 | |
JP2004040487A (ja) | クロック発振回路 | |
US20020075090A1 (en) | Oscillation control circuit | |
US20040263271A1 (en) | Control circuit and method for crystal oscillator circuitry | |
JPH09107273A (ja) | パルス発振器 | |
JP2701266B2 (ja) | 電子機器 | |
JP3917902B2 (ja) | 発振回路 | |
JP3614557B2 (ja) | パワーオンリセット回路及びこれを用いた制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |