KR101056737B1 - 내부 전원 전압을 발생하는 장치 - Google Patents

내부 전원 전압을 발생하는 장치 Download PDF

Info

Publication number
KR101056737B1
KR101056737B1 KR1020040075147A KR20040075147A KR101056737B1 KR 101056737 B1 KR101056737 B1 KR 101056737B1 KR 1020040075147 A KR1020040075147 A KR 1020040075147A KR 20040075147 A KR20040075147 A KR 20040075147A KR 101056737 B1 KR101056737 B1 KR 101056737B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
supply voltage
reference voltage
internal power
Prior art date
Application number
KR1020040075147A
Other languages
English (en)
Other versions
KR20060026282A (ko
Inventor
이병훈
김선권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040075147A priority Critical patent/KR101056737B1/ko
Priority to US11/050,639 priority patent/US7288926B2/en
Priority to CNB2005100701977A priority patent/CN100538868C/zh
Priority to JP2005253654A priority patent/JP4970759B2/ja
Priority to DE102005045695.2A priority patent/DE102005045695B4/de
Publication of KR20060026282A publication Critical patent/KR20060026282A/ko
Application granted granted Critical
Publication of KR101056737B1 publication Critical patent/KR101056737B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

여기에 개시되는 반도체 집적 회로 장치는 전압 변환 회로 및 기준 전압 발생 회로를 포함한다. 전압 변환 회로는 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하고, 기준 전압 발생 회로는 내부 전원 전압에 응답하여 기준 전압을 발생한다.

Description

내부 전원 전압을 발생하는 장치{DEVICE FOR GENERATING INTERNAL POWER SUPPLY VOLTAGE}
도 1은 일반적인 전압 변환 방식을 채용한 반도체 집적 회로 장치를 보여주는 회로도;
도 2는 도 1에 도시된 기준 전압 발생 회로의 성능에 따른 기준 전압의 변화를 보여주는 도면;
도 3은 본 발명에 따른 반도체 집적 회로 장치를 개략적으로 보여주는 블록도;
도 4는 본 발명의 예시적인 실시예에 따른 도 1의 반도체 집적 회로 장치를 보여주는 회로도;
도 5는 파워-업시 도 4에 도시된 반도체 집적 회로 장치에서 생성되는 기준 전압 및 내부 전원 전압을 보여주는 파형도;
도 6은 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치를 보여주는 회로도;
도 7은 도 6에 도시된 스위치를 보여주는 회로도; 그리고
도 8a 및 도 8b는 종래 기술 및 본 발명에 따른 기준 전압 발생 회로의 비교기들을 각각 보여주는 회로도들이다.
* 도면의 주요 부분에 대한 부호 설명 *
1000 : 반도체 집적 회로 장치 1200 : 기준 전압 발생 회로
1400 : 내부 전원 전압 발생 회로 1600 : 제어 회로
본 발명은 반도체 집적 회로 장치에 관한 것으로, 좀 더 구체적으로는 내부 전원 전압을 발생하는 장치에 관한 것이다.
최근 시스템의 저전력화와 반도체 공정의 미세화가 진행되면서 칩의 공급 전압 (이하, 외부 전원 전압이라 칭함)도 저전압화되어가고 있는 추세이다. 하지만, 모든 칩들을 동시에 저전압화시키는 것은 현실적으로 불가능하며, 그 결과 시스템의 저전압화는 칩의 저전압화보다 느리다. 이는 서로 다른 외부 전원 전압들을 제공하는 시스템들이 시장에 공존함을 의미한다. 따라서, 시장에 공존하는 다양한 시스템들 (즉, 상이한 외부 전원 전압들을 사용하는 시스템들)에 대응하기 위해서는, 칩 내부에 상이한 외부 전원 전압들에 관계없이 일정한 내부 전원 전압을 발생하는 전압 변환 장치가 구비되어야 한다. 이러한 전압 변환 장치를 칩 내부에 구현함으로써, 상이한 외부 전원 전압들을 제공하는 시스템들에 동일한 칩을 적용하는 것이 가능하다.
일반적인 전압 변환 방식을 채용한 반도체 집적 회로 장치를 보여주는 회로도가 도 1에 도시되어 있다. 도 1을 참조하면, 반도체 집적 회로 장치 (100)는 기 준 전압 발생 회로 (120)와 내부 전원 전압 발생 회로 (140)를 포함한다. 기준 전압 발생 회로 (120) 및 내부 전원 전압 발생 회로 (140)는 모두 동작 전압으로서 외부로부터 제공되는 전압 즉, 외부 전원 전압 (VDD_EXT)을 사용한다. 기준 전압 발생 회로 (120)는 이 분야에 잘 알려진 밴드갭 형태의 기준 전압 발생 회로이다. 외부 전원 전압 (VDD_EXT)이 칩에 공급됨에 따라, 기준 전압 발생 회로 (120)는 기준 전압 (VREF)을 발생하고 내부 전원 전압 발생 회로 (140)는 기준 전압 (VREF)을 근거로 하여 외부 전원 전압 (VDD_EXT)을 내부 전원 전압 (VDD_INT)으로 변환한다. 내부 전원 전압 (VDD_INT)은 다음과 같은 과정을 통해 생성된다.
저항기들 (142, 143)에 의해서 분배된 전압 (Vdvd)은 비교기 (141)의 양의 입력 단자 (+)에 인가되고, 기준 전압 (VREF)은 비교기 (141)의 음의 입력 단자 (-)에 인가된다. 비교기 (141)는 입력된 전압들 (Vdvd, VREF)에 응답하여 PMOS 트랜지스터 (144)의 게이트 전압을 제어한다. 분배 전압 (Vdvd)이 기준 전압 (VREF)보다 낮으면, 외부 전원 전압 (VDD_EXT)에서 내부 전원 전압 (VDD_INT)으로 전류가 공급되도록 PMOS 트랜지스터 (144)의 게이트 전압은 낮아진다. 이는 내부 전원 전압 (VDD_INT)이 미리 설정된 전압으로 증가되게 한다. 내부 전원 전압 (VDD_INT)의 증가는 분배 전압 (Vdvd)의 증가를 수반한다. 이에 반해서, 분배 전압 (Vdvd)이 기준 전압 (VREF)보다 높으면, 외부 전원 전압 (VDD_EXT)에서 내부 전원 전압 (VDD_INT)으로 전류가 차단되도록 PMOS 트랜지스터 (144)의 게이트 전압은 높아진다. 반도체 집적 회로 장치 내부의 전류 소모에 따라 내부 전원 전압 (VDD_INT)이 낮아지면, 비교기 (141)를 통해 PMOS 트랜지스터 (144)의 게이트 전압이 낮아진다. 상술한 동작의 반복을 통해 내부 전원 전압 (VDD_INT)이 일정하게 유지될 수 있다.
앞서 설명된 바와 같이, 내부 전원 전압 발생 회로 (140)는 외부 전원 전압 (VDD_EXT)을 입력받고, 집적 회로 장치 (100) 내부에서 생성한 기준 전압 (VREF)을 근거로 하여 이미 정해진 레벨의 내부 전원 전압 (VDD_INT)을 생성하게 된다. 내부 전원 전압 발생 회로 (140)가 기준 전압 (VREF)을 이용하여 내부 전원 전압 (VDD_INT)을 생성하기 때문에, 기준 전압 발생 회로 (120) 역시 동작 전압으로서 외부 전원 전압 (VDD_EXT)을 이용하게 된다. 앞서 언급된 바와 같이, 외부 전원 전압 (VDD_EXT)은 반도체 집적 회로 장치가 적용되는 시스템에 따라 다르다. 외부 전원 전압이 넓은 전압 범위에서 가변되더라도, 일정한 내부 전원 전압 (VDD_INT)을 얻기 위해서는 외부 전원 전압의 변화에 무관하게 일정한 기준 전압이 요구된다. 하지만, 도 1에 도시된 전압 변환 방식을 채용한 반도체 집적 회로 장치는 한가지 문제점을 갖는다.
도 1의 반도체 집적 회로 장치 (100)가 시스템에 적용될 때, 시스템에서 공급되는 전압 (즉, 외부 전원 전압)에 관계없이 내부 전원 전압 (VDD_INT) 뿐만 아니라 기준 전압 (VREF)이 일정하게 유지되어야 한다. 내부 전원 전압 (VDD_INT)이 일정하게 유지되기 위해서는 무엇보다 기준 전압 (VREF)이 외부 전원 전압 (VDD_EXT)의 변화에 관계없이 (또는, 외부 전원 전압이 변화되는 전압 범위 내에서) 일정하게 유지되어야 한다. 예를 들면, 도 1의 반도체 집적 회로 장치 (100)가 5V, 3V 그리고 1.8V의 외부 전원 전압들을 모두 지원한다고 가정하자. 동작 마진을 고려하여 볼 때, 5.5V에서 1.5V 사이의 전압 범위 내에 속하는 외부 전원 전압에서 안정되게 동작하도록 (또는, 일정한 기준 전압을 생성하도록) 기준 전압 발생 회로 (120)가 구현되어야 한다. 외부 전원 전압 (VDD_EXT)의 전압 범위에서 기준 전압 발생 회로 (120)의 안정된 동작을 보장하지 못하는 경우, 도 2에서 점선으로 표시된 바와 같이, 기준 전압 (VREF)이 낮은 동작 전압 영역 및 높은 동작 전압 영역에서 일정하게 유지되지 않는다. 즉, 기준 전압이 낮은 동작 전압 영역 또는/및 높은 동작 전압 영역에서 변화된다. 이는 내부 전원 전압 (VDD_INT)이 일정하게 유지되지 못함을 의미한다.
따라서, 기준 전압 발생 회로 (120)를 포함한 반도체 집적 회로 장치 (100)가 다양한 시스템들에 적용되기 때문에, 기준 전압 발생 회로 (120)의 안정된 동작은 넓은 전압 범위 내에서 보장되어야 한다. 넓은 전압 범위에서 안정된 동작을 보장할 수 있는 기준 전압 발생 회로 (120)는, 일반적으로, 상당히 복잡하게 구현된다. 특히, 기준 전압 발생 회로 (120)에 사용되는 비교기 (121)가 상당히 복잡하게 설계된다 (도 8a 참조). 기준 전압 발생 회로 (120) (또는 그것의 비교기)가 복잡해짐에 따라 전류 소모도 증가하게 된다. 특히, 전력 소모를 줄이기 위한 스탠바이 모드 또는 전력 저감 모드 등에서도 내부 전원 전압 발생 회로 (120)와 기준 전압 발생 회로 (140)가 정상적으로 동작해야 하기 때문에, 전력 소모가 많은 (또는 복잡하게 설계된) 기준 전압 발생 회로 (120)를 포함한 반도체 집적 회로 장치는 저전력 시스템의 설계에 상당한 부담이 된다.
본 발명의 목적은 전력 소모를 줄일 수 있는 전압 변환 구조를 갖는 반도체 집적 회로 장치를 제공하는 것이다.
본 발명의 다른 목적은 내부 전원 전압에 따라 기준 전압을 발생하는 기준 전압 발생 회로를 포함한 반도체 집적 회로 장치를 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 집적 회로 장치는 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와; 그리고 상기 내부 전원 전압에 응답하여 상기 기준 전압을 발생하는 기준 전압 발생 회로를 포함한다.
예시적인 실시예에 있어서, 상기 기준 전압 발생 회로는 파워-업 구간 동안 상기 외부 전원 전압에 응답하여 상기 기준 전압을 발생한다.
예시적인 실시예에 있어서, 상기 파워-업 구간 이후, 상기 기준 전압 발생 회로는 상기 내부 전원 전압에 응답하여 상기 기준 전압을 발생한다.
예시적인 실시예에 있어서, 파워-업시 상기 내부 전원 전압이 검출 전압보다 낮을 때, 상기 기준 전압 발생 회로는 상기 외부 전원 전압에 응답하여 상기 기준 전압을 발생한다.
예시적인 실시예에 있어서, 파워-업시 상기 내부 전원 전압이 상기 검출 전압과 같거나 높을 때, 상기 기준 전압 발생 회로는 상기 내부 전원 전압에 응답하여 상기 기준 전압을 발생한다.
예시적인 실시예에 있어서, 상기 검출 전압은 상기 내부 전원 전압의 목표 전압보다 낮은 로직 소자의 최소 동작 전압이다.
예시적인 실시예에 있어서, 파워-다운시 상기 내부 전원 전압이 상기 검출 전압보다 낮을 때, 상기 기준 전압 발생 회로는 상기 외부 전원 전압에 응답하여 상기 기준 전압을 발생한다.
예시적인 실시예에 있어서, 상기 기준 전압 발생 회로는 비교기를 구비한 밴드갭 기준 전압 발생 회로를 포함하며, 상기 비교기는 상기 외부 전원 전압의 넓은 동작 영역 중 낮은 동작 영역 내에서 동작 가능도록 구성된다.
본 발명의 다른 특징에 따르면, 반도체 집적 회로 장치는 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와; 상기 내부 전원 전압 및 상기 외부 전원 전압을 공급받아 상기 기준 전압을 발생하는 기준 전압 발생 회로와; 그리고 상기 외부 전원 전압이 공급되고 소정 시간이 경과한 후, 상기 내부 전원 전압에 따라 상기 기준 전압이 생성되도록 상기 기준 전압 발생 회로를 제어하는 제어 회로를 포함한다.
예시적인 실시예에 있어서, 상기 소정 시간은 파워-업 구간에 대응한다. 상기 파워-업 구간 동안, 상기 제어 회로는 상기 기준 전압이 상기 외부 전원 전압에 따라 생성되도록 상기 기준 전압 발생 회로를 제어한다. 상기 파워-업 구간 이후, 상기 제어 회로는 상기 기준 전압이 상기 내부 전원 전압에 따라 생성되도록 상기 기준 전압 발생 회로를 제어한다.
예시적인 실시예에 있어서, 상기 제어 회로는 상기 내부 전원 전압이 검출 전압보다 낮은 지의 여부를 검출하여 상기 기준 전압 발생 회로를 제어한다.
이하 본 발명의 예시적인 실시예들이 참조도면들에 의거하여 상세히 설명될 것이다.
도 3은 본 발명에 따른 반도체 집적 회로 장치를 개략적으로 보여주는 블록도이다.
도 3을 참조하면, 본 발명의 반도체 집적 회로 장치 (1000)는 기준 전압 발생 회로 (1200), 내부 전원 전압 발생 회로 (140), 그리고 제어 회로 (1600)를 포함한다. 기준 전압 발생 회로 (1200)는 제어 회로 (1600)의 제어에 응답하여 기준 전압 (VREF)을 발생하고, 내부 전원 전압 발생 회로 (1400)는 기준 전압 (VREF)에 응답하여 외부 전원 전압 (VDD_EXT)을 내부 전원 전압 (VDD_INT)으로 변환한다. 도 1에 도시된 것과 달리, 본 발명에 따른 기준 전압 발생 회로 (1200)는 외부 전원 전압 (VDD_EXT) 뿐만 아니라 내부 전원 전압 (VDD_INT)에 응답하여 기준 전압 (VREF)을 발생한다. 제어 회로 (1600)는 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮은 지의 여부를 검출하고, 검출 결과에 따라 기준 전압 발생 회로 (1200)를 제어한다. 예를 들면, 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮을 때 (또는 파워-업 구간 동안), 제어 회로 (1600)는 기준 전압 (VREF)이 외부 전원 전압 (VDD_EXT)에 의해서 생성되도록 기준 전압 발생 회로 (1200)를 제어한다. 내부 전원 전압 (VDD_INT)이 검출 전압보다 높을 때 (또는 파워-업 구간 이후), 제어 회로 (1600)는 기준 전압 (VREF)이 내부 전원 전압 (VDD_INT)에 의해서 생성되도록 기준 전압 발생 회로 (1200)를 제어한다.
여기서, 제어 회로 (1600)의 검출 전압은 내부 전원 전압 (VDD_INT)의 목표 전압보다 낮은 반도체 집적 회로 장치 내의 로직 소자 (미도시됨)의 최소 동작 전 압이다. 파워-업시, 내부 전원 전압 (VDD_INT)은 파워-업 구간 내에서 검출 전압에 도달한다.
앞서의 설명으로부터 알 수 있듯이, 내부 전원 전압 (VDD_INT)이 반도체 집적 회로 장치 (1000)의 내부 회로의 안정된 동작을 보장하는 전압 레벨 (또는 검출 전압 레벨)까지 상승하면, 기준 전압 발생 회로 (1200)는 내부 전원 전압 (VDD_INT)을 이용하여 기준 전압 (VREF)을 생성한다. 통상적으로, 외부 전원 전압 (VDD_EXT)이 넓은 전압 범위 (예를 들면, 1.8V-5V)에서 가변되더라도, 내부 전원 전압 (VDD_INT)은 제한된 범위 (예를 들면, 1.5V-1.8V) 내에서 조정된다. 다시 말해서, 높은 동작 전압 영역의 외부 전원 전압 (VDD_EXT)이 공급되더라도, 반도체 집적 회로 장치 (1000) 내에서는 낮은 동작 전압 영역의 내부 전원 전압 (VDD_INT)이 생성된다. 따라서, 본 발명에 따른 기준 전압 발생 회로 (1200)는 낮은 동작 전압 영역 (예를 들면, 1.5V-1.8V)에서만 안정된 동작을 보장하도록 구현될 수 있다. 이는 도 1에 도시된 것과 달리 넓은 전압 범위에서 균일하게 높은 전압 이득을 갖는 기준 전압 발생 회로 (1200)가 요구되지 않음을 의미한다. 다시 말해서, 본 발명의 기준 전압 발생 회로 (1200) 를 보다 간결하게 (또는, 종래 기술에 비해서 복잡하지 않게) 구현하는 것이 가능하다. 이는 낮은 동작 전압 영역에서 동작하는 기준 전압 발생 회로 (1200)에 의한 전류 소모를 줄일 수 있음을 의미하다.
도 4는 본 발명의 예시적인 실시예에 따른 도 1의 반도체 집적 회로 장치를 보여주는 회로도이다. 도 4에 있어서, 내부 전압 발생 회로 (1400)는 도 1에 도시된 것과 실질적으로 동일한 것으로, 그것에 대한 설명은 그러므로 생략된다.
도 4를 참조하면, 기준 전압 발생 회로 (1200)는 제 1 기준 전압 발생기 (1210), 스위치 (1220), 그리고 제 2 기준 전압 발생기 (1230)를 포함한다. 제 1 기준 전압 발생기 (1210)는 내부 전압 발생 회로 (1400)에서 생성된 내부 전원 전압 (VDD_INT)에 응답하여 제 1 전압을 발생하며, 밴드갭 기준 전압 발생 회로 (bandgap-type reference voltage generator circuit)이다. 제 1 기준 전압 발생기 (1210)는 PMOS 트랜지스터들 (1211, 1212), 저항기들 (1213, 1214, 1215), PNP 트랜지스터들 (1216, 1217), 그리고 비교기 (1218)를 포함하며, 도면에 도시된 바와 같이 연결되어 있다. 스위치 (1220)는 도면에 도시된 바와 같이 연결된 PMOS 및 NMOS 트랜지스터들 (1221, 1222)로 구성되며, 제어 회로 (1600)로부터의 스위치 제어 신호들 (SC, SCB)에 응답하여 제 1 기준 전압 발생기 (1200)에서 생성된 제 1 전압을 기준 전압 (VREF)을 출력하기 위한 출력 단자 (1001)로 전달한다. 즉, 스위치 (1220)를 통해 전달되는 제 1 전압은 기준 전압 (VREF)으로서 사용된다. 제 2 기준 전압 발생기 (1230)는 스위치 제어 신호들 (SC, SCB)에 응답하여 외부 전원 전압 (VDD_EXT)을 이용하여 제 2 전압을 발생한다. 제 2 전압은 기준 전압 (VREF)으로서 사용된다. 제 2 기준 전압 발생기 (1230)는 PMOS 트랜지스터 (1231)와 NMOS 트랜지스터들 (1232, 1233, 1234)을 포함하며, 도면에 도시된 바와 같이 연결되어 있다. PMOS 트랜지스터 (1231)는 스위치 제어 신호 (SCB)에 의해서 제어되고, NMOS 트랜지스터 (1234)는 스위치 제어 신호 (SC)에 의해서 제어된다.
제어 회로 (1600)는 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮은 지의 여부를 검출하여 검출 결과로서 스위치 제어 신호들 (SC, SCB)을 발생한다. 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮을 때 (또는, 파워-업 구간 동안), 스위치 제어 신호들 (SC, SCB)은 각각 하이 레벨과 로우 레벨을 갖는다. 내부 전원 전압 (VDD_INT)이 검출 전압보다 높을 때 (또는, 파워-업 구간 이후), 스위치 제어 신호들 (SC, SCB)은 각각 로우 레벨과 하이 레벨을 갖는다. 제어 회로 (1600)는 파워-업 전압 검출기 (1610)와 레벨 쉬프터 (1620)로 구성된다. 파워-업 전압 검출기 (1610)는 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮은 지의 여부를 검출하고, 검출 결과로서 파워-업 검출 신호들 (PWRUP, PWRUPB)을 출력한다. 파워-업 전압 검출기 (1610)는 저항기들 (1611, 1612), NMOS 트랜지스터들 (1613, 1616, 1617), 그리고 PMOS 트랜지스터들 (1614, 1615)을 포함하며, 도면에 도시된 바와 같이 연결되어 있다. 레벨 쉬프터 (1620)는 파워-업 검출 신호들 (PWRUP, PWRUPB)의 전압 레벨들을 외부 전원 전압 (VDD_EXT)으로 변환하기 위한 것으로, 파워-업 검출 신호들 (PWRUP, PWRUPB)은 스위치 제어 신호들 (SC, SCB)로서 각각 출력된다. 레벨 쉬프터 (1620)는 PMOS 트랜지스터들 (1621-1624) 및 NMOS 트랜지스터들 (1625-1628)로 구성되며, 도면에 도시된 바와 같이 연결되어 있다.
도 4에서, 스위치 (1220), 제 2 기준 전압 발생기 (1230), 그리고 레벨 쉬프터 (1620)를 구성하는 트랜지스터들은 높은 동작 전압 영역의 외부 전원 전압에 견딜 수 있는 고전압 트랜지스터들이다. 본 발명에 따른 기준 전압 발생 회로 (1200), 내부 전원 전압 발생 회로 (1400), 그리고 제어 회로 (1600)가 도 4에 도시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 5는 파워-업시 도 4에 도시된 반도체 집적 회로 장치에서 생성되는 기준 전압 및 내부 전원 전압을 보여주는 파형도이다. 본 발명에 따른 반도체 집적 회로 장치의 동작이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
파워-업시, 외부 전원 전압 (VDD_EXT)이 반도체 집적 회로 장치 (1000)에 인가된다. 도 5에 도시된 바와 같이, 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮은 파워-업 구간 (T1) 동안, 파워-업 검출 신호들 (PWRUP, PWRUPB)은 각각 접지 전압의 로우 레벨과 내부 전원 전압의 하이 레벨이 된다. 파워-업 검출 신호들 (PWRUP, PWRUPB)의 전압 레벨들은 레벨 쉬프터 (1620)에 의해서 변환되고, 레벨-변환된 신호들은 스위치 제어 신호들 (SC, SCB)로서 각각 출력된다. 즉, 스위치 제어 신호들 (SC, SCB)은 각각 외부 전원 전압 (VDD_EXT)의 하이 레벨과 접지 전압의 로우 레벨이 된다. 제 2 기준 전압 발생기 (1230)의 PMOS 및 NMOS 트랜지스터들 (1231, 1234)이 스위치 제어 신호들 (SCB, SC)에 의해서 각각 턴 온됨에 따라, 제 2 기준 전압 발생기 (1230)는 외부 전원 전압 (VDD_EXT)을 이용하여 기준 전압 (VREF)으로서 제 2 전압을 발생한다. 이때, 스위치 (1220)는 스위치 제어 신호들 (SCB, SC)에 의해서 비활성화되며, 그 결과 제 1 기준 전압 발생기 (1210)는 출력 단자 (1001)와 전기적으로 분리된다.
즉, 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮은 파워-업 구간 동안, 내부 전원 전압 발생 회로 (1400)는 제 2 기준 전압 발생기 (1230)에 의해서 생성된 기준 전압 (VREF)에 응답하여 내부 전원 전압 (VDD_INT)을 발생한다. 내부 전원 전압 (VDD_INT)이 증가됨에 따라, 내부 전원 전압 (VDD_INT)은 제어 회로 (1600)의 검출 전압에 도달하게 될 것이다. 도 5에 도시된 바와 같이, 제 1 기준 전압 발생 기 (1210)는 검출 전압보다 낮은 내부 전원 전압 (VDD_INT)을 이용하여 기준 전압으로서 전압을 발생하지만, 그렇게 생성된 전압의 전달은 스위치 (220)에 의해서 차단된다. 파워-업 구간 동안, 제 2 기준 전압 발생기 (1230)에 의해서 생성되는 전압은 외부 전원 전압 (VDD_EXT)까지 증가되지 못하며, 이는 NMOS 트랜지스터들 (1232, 1233, 1234)에 의해서 제한되기 때문이다.
만약 내부 전원 전압 (VDD_INT)이 검출 전압에 도달하면, 파워-업 검출 신호 (PWRUP, PWRUPB)은 각각 하이 레벨과 로우 레벨이 된다. 이때, 제어 회로 (1600)는 로우 레벨의 스위치 제어 신호 (SC)와 하이 레벨의 스위치 제어 신호 (SCB)를 출력한다. 스위치 제어 신호들 (SC, SCB)이 각각 로우 레벨과 하이 레벨이 됨에 따라, 제 2 기준 전압 발생기 (1230)의 트랜지스터들 (1231, 1234)은 턴 오프되는 반면에, 스위치 (1220)는 활성화된다. 스위치 (1220)가 활성화됨에 따라, 제 1 기준 전압 발생기 (1210)에 의해서 생성된 전압이 기준 전압 (VREF)으로서 내부 전원 전압 발생 회로 (1400)로 전달된다. 파워-업 구간 (T1) 이후, 내부 전원 전압 발생 회로 (1400)는 기준 전압 (VREF)으로서 제 1 기준 전압 발생기 (1210)에 의해서 생성된 전압을 이용하여 내부 전원 전압 (VREF)을 생성한다.
이상의 설명으로부터 알 수 있듯이, 본 발명의 경우, 기준 전압 발생 회로 (1200)는 파워-업 구간 동안 외부 전원 전압 (VDD_EXT)을 이용하여 기준 전압 (VREF)을 발생하는 반면에, 파워-업 구간 이후 외부 전원 전압 (VDD_EXT) 대신 내부 전원 전압 (VDD_INT)을 이용하여 기준 전압 (VREF)을 생성하게 된다. 본 발명에 따른 기준 전압 발생 회로 (1200)가 낮은 동작 전압 영역 (예를 들면, 1.5V-1.8V) 의 내부 전원 전압에서만 안정된 동작을 보장하도록 구현될 수 있기 때문에, 종래 기술에 따른 도 1의 비교기 (127) (도 8a 참조)와 비교하여 볼 때 기준 전압 발생 회로 (1200)의 비교기 (1218) (도 8b 참조)를 보다 간결하게 설계하는 것이 가능하다. 이는 낮은 동작 전압 영역에서 동작하는 기준 전압 발생 회로 (1200)에 의한 전류 소모가 감소될 수 있음을 나타낸다.
비록 도면에는 도시되지 않았지만, 파워-다운시, 내부 전원 전압 (VDD_INT)이 검출 전압보다 낮아지면, 내부 전원 전압 발생 회로 (1400)에는 제 1 기준 전압 발생기 (1210) 대신에 제 2 기준 전압 발생기 (1230)에 의해서 생성된 전압이 기준 전압 (VREF)으로서 내부 전원 전압 발생 회로 (1400)에 제공될 것이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치를 보여주는 회로도이다. 도 6에 있어서, 내부 전원 전압 발생 회로 (1400) 및 제어 회로 (1600)는 도 4에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략된다. 도 6의 기준 전압 발생 회로 (1200a)는 제 2 기준 전압 발생기 (1230a)가 도 4에 도시된 것과 다르다는 점을 제외하면 도 4에 도시된 것과 동일하다. 도 6에 도시된 제 2 기준 전압 발생기 (1230a)는 저항기들 (1235, 1236, 1237)와 NMOS 트랜지스터들 (1238, 1239, 1240)로 구성되며, 도면에 도시된 바와 같이 연결되어 있다. 제 2 기준 전압 발생기 (1230a)는 제어 회로 (1600)에 의해서 제어되며, 파워-업/파워-다운 구간 동안 외부 전원 전압 (VDD_EXT)을 이용하여 소정의 전압을 발생한다. 그렇게 생성된 전압은 기준 전압 (VREF)으로서 스위치 (1220a)를 통해 내부 전원 전압 발생 회로 (1400)로 전달된다. 스위치 (1220a)는 제어 회로 (1600)의 제 어에 따라 제 1 및 제 2 기준 전압 발생기들 (1210, 1230)의 출력들 중 어느 하나를 기준 전압 (VREF)으로 출력한다. 스위치 (1220a)는, 도 7에 도시된 바와 같이, 제 1 및 제 2 기준 전압 발생기들 (1210, 1230a)의 출력들을 선택적으로 기준 전압으로서 출력하도록 2개의 신호 경로들을 포함한다. 하나의 신호 경로는 파워-업 구간 이후 제 1 기준 전압 발생기 (1210)의 출력 전압을 기준 전압으로서 전달하기 위한 것이고, 다른 하나의 신호 경로는 파워-업 구간 동안 제 2 기준 전압 발생기 (1230a)의 출력 전압을 기준 전압으로서 전달하기 위한 것이다.
제 2 기준 전압 발생기 (1230a)는 파워-업 구간 동안 제어 신호 (SC)의 활성화에 응답하여 동작하고, 파워-업 구간 이후 제어 신호 (SC)의 비활성화에 응답하여 비활성화된다. 이는 파워-업 구간 이후 생기는 제 2 기준 전압 발생기 (1230a)의 불필요한 전류 소모를 줄이기 위함이다. 도 6에 도시된 기준 전압 발생 회로 (1200), 내부 전원 전압 발생 회로 (1400), 그리고 제어 회로 (1600)는 도 4에 도시된 것과 동일하게 동작하며, 그것에 대한 설명은 그러므로 생략된다.
본 발명에 따른 제어 회로 (1600)가 파워-업 전압 검출기를 이용하여 구현되었다. 하지만, 내부 전원 전압 (VDD_INT)이 검출 전압에 도달하였는 지의 여부를 검출하는 방식은 다양하게 변경될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 제어 회로 (1600)가 카운터와 같은 수단을 이용하여 구현될 수 있다. 또는, 외부에서 제공되는 파워-업 정보를 이용하여 기준 전압 발생 회로 (1200)가 제어될 수 있다. 이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하 며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 내부 전원 전압이 검출 전압보다 높은 구간에서 내부 전원 전압을 이용하여 기준 전압을 생성함으로써 기준 전압 발생 회로에 의한 전류 소모를 줄이는 것이 가능하다.

Claims (44)

  1. 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와; 그리고
    상기 내부 전원 전압에 응답하여 상기 기준 전압을 발생하는 기준 전압 발생 회로를 포함하는 반도체 집적 회로 장치.
  2. 제 1 항에 있어서,
    상기 기준 전압 발생 회로는 파워-업 구간 동안 상기 외부 전원 전압에 응답하여 상기 기준 전압을 발생하는 반도체 집적 회로 장치.
  3. 제 2 항에 있어서,
    상기 파워-업 구간 이후, 상기 기준 전압 발생 회로는 상기 내부 전원 전압에 응답하여 상기 기준 전압을 발생하는 반도체 집적 회로 장치.
  4. 제 1 항에 있어서,
    파워-업시 상기 내부 전원 전압이 검출 전압보다 낮을 때, 상기 기준 전압 발생 회로는 상기 외부 전원 전압에 응답하여 상기 기준 전압을 발생하는 반도체 집적 회로 장치.
  5. 제 4 항에 있어서,
    파워-업시 상기 내부 전원 전압이 상기 검출 전압과 같거나 높을 때, 상기 기준 전압 발생 회로는 상기 내부 전원 전압에 응답하여 상기 기준 전압을 발생하는 반도체 집적 회로 장치.
  6. 제 5 항에 있어서,
    상기 검출 전압은 상기 내부 전원 전압의 목표 전압보다 낮은 로직 소자의 최소 동작 전압인 반도체 집적 회로 장치.
  7. 제 5 항에 있어서,
    파워-다운시 상기 내부 전원 전압이 상기 검출 전압보다 낮을 때, 상기 기준 전압 발생 회로는 상기 외부 전원 전압에 응답하여 상기 기준 전압을 발생하는 반도체 집적 회로 장치.
  8. 제 1 항에 있어서,
    상기 외부 전원 전압은 넓은 동작 영역 내에서 가변적인 반도체 집적 회로 장치.
  9. 제 8 항에 있어서,
    상기 기준 전압 발생 회로는 비교기를 구비한 밴드갭 기준 전압 발생 회로를 포함하는 반도체 집적 회로 장치.
  10. 제 9 항에 있어서,
    상기 비교기는 상기 외부 전원 전압의 넓은 동작 영역 중 낮은 동작 영역 내에서 동작 가능도록 구성된 반도체 집적 회로 장치.
  11. 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와; 그리고
    상기 내부 전원 전압이 검출 전압에 도달하였는 지의 여부에 따라, 상기 내부 전원 전압 및 상기 외부 전원 전압 중 어느 하나에 응답하여 상기 기준 전압을 발생하는 기준 전압 발생 회로를 포함하는 반도체 집적 회로 장치.
  12. 제 11 항에 있어서,
    상기 내부 전원 전압은 파워-업 구간 동안 상기 검출 전압에 도달하는 반도체 집적 회로 장치.
  13. 제 12 항에 있어서,
    상기 기준 전압 발생 회로는 상기 파워-업 구간 동안 상기 외부 전원 전압에 응답하여 상기 기준 전압을 발생하는 반도체 집적 회로 장치.
  14. 제 12 항에 있어서,
    상기 기준 전압 발생 회로는 상기 파워-업 구간 이후 상기 내부 전원 전압에 응답하여 상기 기준 전압을 발생하는 반도체 집적 회로 장치.
  15. 제 11 항에 있어서,
    상기 검출 전압은 상기 내부 전원 전압의 목표 전압보다 낮은 로직 소자의 최소 동작 전압인 반도체 집적 회로 장치.
  16. 제 11 항에 있어서,
    상기 외부 전원 전압은 넓은 동작 영역 내에서 가변적인 반도체 집적 회로 장치.
  17. 제 16 항에 있어서,
    상기 기준 전압 발생 회로는 비교기를 구비한 밴드갭 기준 전압 발생 회로를 포함하는 반도체 집적 회로 장치.
  18. 제 17 항에 있어서,
    상기 비교기는 상기 외부 전원 전압의 넓은 동작 영역 중 낮은 동작 영역 내에서 동작 가능한 반도체 집적 회로 장치.
  19. 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와;
    상기 내부 전원 전압 및 상기 외부 전원 전압을 공급받아 상기 기준 전압을 발생하는 기준 전압 발생 회로와; 그리고
    상기 외부 전원 전압이 공급되고 소정 시간이 경과한 후, 상기 내부 전원 전압에 따라 상기 기준 전압이 생성되도록 상기 기준 전압 발생 회로를 제어하는 제어 회로를 포함하는 반도체 집적 회로 장치.
  20. 제 19 항에 있어서,
    상기 소정 시간은 파워-업 구간에 대응하는 반도체 집적 회로 장치.
  21. 제 20 항에 있어서,
    상기 파워-업 구간 동안, 상기 제어 회로는 상기 기준 전압이 상기 외부 전원 전압에 따라 생성되도록 상기 기준 전압 발생 회로를 제어하는 반도체 집적 회로 장치.
  22. 제 20 항에 있어서,
    상기 파워-업 구간 이후, 상기 제어 회로는 상기 기준 전압이 상기 내부 전원 전압에 따라 생성되도록 상기 기준 전압 발생 회로를 제어하는 반도체 집적 회로 장치.
  23. 제 20 항에 있어서,
    상기 제어 회로는 상기 내부 전원 전압이 검출 전압보다 낮은 지의 여부를 검출하여 상기 기준 전압 발생 회로를 제어하는 반도체 집적 회로 장치.
  24. 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와;
    상기 내부 전원 전압 및 상기 외부 전원 전압을 공급받아 상기 기준 전압을 발생하는 기준 전압 발생 회로와; 그리고
    상기 내부 전원 전압이 검출 전압보다 낮은 지의 여부에 따라 상기 기준 전압 발생 회로를 제어하는 제어 회로를 포함하며,
    상기 제어 회로는 상기 내부 전원 전압이 상기 검출 전압보다 낮을 때 상기 외부 전원 전압에 따라 상기 기준 전압을 발생하도록 그리고 상기 내부 전원 전압이 상기 검출 전압보다 높을 때 상기 내부 전원 전압에 따라 상기 기준 전압을 발생하도록 상기 기준 전압 발생 회로를 제어하는 반도체 집적 회로 장치.
  25. 제 24 항에 있어서,
    상기 제어 회로는
    상기 내부 전원 전압이 상기 검출 전압보다 낮은 지의 여부를 검출하여 제 1 및 제 2 검출 신호들을 발생하는 전압 레벨 검출기를 포함하는 반도체 집적 회로 장치.
  26. 제 25 항에 있어서,
    상기 기준 전압 발생 회로는
    상기 기준 전압을 출력하는 출력단과;
    상기 내부 전원 전압에 응답하여 제 1 전압을 발생하는 제 1 전압 발생기와;
    상기 제 1 및 제 2 검출 신호들에 응답하여 상기 제 1 전압을 상기 출력단으로 전달하는 스위치와; 그리고
    상기 외부 전원 전압 및 상기 제 1 및 제 2 검출 신호들에 응답하여 상기 출력단에 제 2 전압을 발생하는 제 2 전압 발생기를 포함하는 반도체 집적 회로 장치.
  27. 제 26 항에 있어서,
    상기 제 2 전압 발생기는 상기 내부 전원 전압이 상기 검출 전압보다 높을 때 상기 제 1 및 제 2 검출 신호들에 의해서 비활성화되는 반도체 집적 회로 장치.
  28. 제 27 항에 있어서,
    상기 스위치는 상기 내부 전원 전압이 상기 검출 전압보다 높을 때 상기 제 1 및 제 2 검출 신호들에 응답하여 상기 제 1 전압을 상기 출력단으로 전달하는 반도체 집적 회로 장치.
  29. 제 25 항에 있어서,
    상기 기준 전압 발생 회로는
    상기 기준 전압을 출력하는 출력단과;
    상기 내부 전원 전압에 응답하여 제 1 전압을 발생하는 제 1 전압 발생기와;
    상기 외부 전원 전압에 응답하여 제 2 전압을 발생하는 제 2 전압 발생기와;
    상기 제 1 및 제 2 검출 신호들에 응답하여 상기 제 1 전압 또는 상기 제 2 전압을 상기 기준 전압으로서 출력하는 스위치를 포함하는 반도체 집적 회로 장치.
  30. 제 29 항에 있어서,
    상기 제 2 전압 발생기는 상기 내부 전원 전압이 상기 검출 전압보다 높을 때 비활성화되도록 구성되는 반도체 집적 회로 장치.
  31. 제 25 항에 있어서,
    상기 제어 회로는 상기 제 1 및 제 2 검출 신호들의 전압 레벨들을 상기 외부 전원 전압으로 변환하는 레벨 쉬프터를 더 포함하는 반도체 집적 회로 장치.
  32. 제 1 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와;
    상기 내부 전원 전압에 응답하여 제 2 기준 전압을 발생하는 제 1 기준 전압 발생 회로와;
    상기 내부 전원 전압이 검출 전압보다 낮은 지의 여부를 검출하여 제 1 및 제 2 검출 신호들을 발생하는 파워-업 검출 회로와;
    상기 제 1 및 제 2 검출 신호들 및 상기 외부 전원 전압에 응답하여 상기 제 1 기준 전압으로서 제 3 기준 전압을 발생하는 제 2 기준 전압 발생 회로와; 그리고
    상기 제 1 및 제 2 검출 신호들에 응답하여 상기 제 1 기준 전압으로서 상기 제 2 기준 전압을 출력하는 스위치 회로를 포함하는 반도체 집적 회로 장치.
  33. 제 32 항에 있어서,
    상기 제 1 및 제 2 검출 신호들의 전압 레벨들을 상기 외부 전원 전압으로 변환하는 레벨 쉬프터 회로를 더 포함하는 반도체 집적 회로 장치.
  34. 제 32 항에 있어서,
    상기 제 2 기준 전압 발생 회로는 상기 내부 전원 전압이 상기 검출 전압보다 높을 때 상기 제 1 및 제 2 검출 신호들에 의해서 비활성화되는 반도체 집적 회로 장치.
  35. 제 34 항에 있어서,
    상기 스위치는 상기 내부 전원 전압이 상기 검출 전압보다 높을 때 상기 제 2 기준 전압을 상기 제 1 기준 전압으로서 출력하는 반도체 집적 회로 장치.
  36. 제 34 항에 있어서,
    상기 스위치는 상기 내부 전원 전압이 상기 검출 전압보다 낮을 때 상기 제 1 및 제 2 검출 신호들에 의해서 비활성화되는 반도체 집적 회로 장치.
  37. 제 1 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 전압 변환 회로와;
    상기 내부 전원 전압에 응답하여 제 2 기준 전압을 발생하는 제 1 기준 전압 발생 회로와;
    상기 내부 전원 전압이 검출 전압보다 낮은 지의 여부를 검출하여 제 1 및 제 2 검출 신호들을 발생하는 파워-업 검출 회로와;
    상기 외부 전원 전압에 응답하여 상기 제 1 기준 전압으로서 제 3 기준 전압을 발생하는 제 2 기준 전압 발생 회로와; 그리고
    상기 제 1 및 제 2 검출 신호들에 응답하여 상기 제 2 및 제 3 기준 전압들 중 하나를 선택하고, 선택된 기준 전압을 상기 제 1 기준 전압으로서 출력하는 스위치 회로를 포함하는 반도체 집적 회로 장치.
  38. 제 37 항에 있어서,
    상기 제 2 기준 전압 발생 회로는 상기 내부 전원 전압이 상기 검출 전압보 다 높을 때 비활성화되는 반도체 집적 회로 장치.
  39. 제 37 항에 있어서,
    상기 스위치는 상기 내부 전원 전압이 상기 검출 전압보다 낮을 때 상기 제 3 기준 전압을 선택하는 반도체 집적 회로 장치.
  40. 제 37 항에 있어서,
    상기 스위치는 상기 내부 전원 전압이 상기 검출 전압보다 높을 때 상기 제 2 기준 전압을 선택하는 반도체 집적 회로 장치.
  41. 기준 전압에 응답하여 외부 전원 전압을 내부 전원 전압으로 변환하는 단계와; 그리고
    상기 내부 전원 전압이 검출 전압에 도달하였는 지의 여부에 따라, 상기 내부 전원 전압 및 상기 외부 전원 전압 중 어느 하나에 응답하여 상기 기준 전압을 발생하는 단계를 포함하는 반도체 집적 회로 장치의 내부 전원 전압을 발생하는 방법.
  42. 제 41 항에 있어서,
    상기 내부 전원 전압이 상기 검출 전압에 도달하는 파워-업 구간 동안, 상기 기준 전압은 상기 외부 전원 전압에 따라 생성되는 방법.
  43. 제 41 항에 있어서,
    상기 내부 전원 전압이 상기 검출 전압에 도달하는 파워-업 구간 이후, 상기 기준 전압은 상기 내부 전원 전압에 따라 생성되는 방법.
  44. 제 41 항에 있어서,
    상기 검출 전압은 상기 내부 전원 전압의 목표 전압보다 낮은 로직 소자의 최소 동작 전압인 방법.
KR1020040075147A 2004-09-20 2004-09-20 내부 전원 전압을 발생하는 장치 KR101056737B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040075147A KR101056737B1 (ko) 2004-09-20 2004-09-20 내부 전원 전압을 발생하는 장치
US11/050,639 US7288926B2 (en) 2004-09-20 2005-02-03 Internal power voltage generator for reducing current consumption
CNB2005100701977A CN100538868C (zh) 2004-09-20 2005-05-10 用于减少电流消耗的内部电源电压生成器
JP2005253654A JP4970759B2 (ja) 2004-09-20 2005-09-01 電流消耗が減少した内部電源電圧発生器
DE102005045695.2A DE102005045695B4 (de) 2004-09-20 2005-09-20 Vorrichtung und Verfahren zur Erzeugung einer internen Spannung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075147A KR101056737B1 (ko) 2004-09-20 2004-09-20 내부 전원 전압을 발생하는 장치

Publications (2)

Publication Number Publication Date
KR20060026282A KR20060026282A (ko) 2006-03-23
KR101056737B1 true KR101056737B1 (ko) 2011-08-16

Family

ID=36073299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075147A KR101056737B1 (ko) 2004-09-20 2004-09-20 내부 전원 전압을 발생하는 장치

Country Status (3)

Country Link
US (1) US7288926B2 (ko)
KR (1) KR101056737B1 (ko)
CN (1) CN100538868C (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050473A (ja) * 2003-07-31 2005-02-24 Renesas Technology Corp 半導体装置
JP4627651B2 (ja) * 2004-09-30 2011-02-09 シチズンホールディングス株式会社 定電圧発生回路
KR20060119410A (ko) * 2005-05-20 2006-11-24 한국전자통신연구원 가변 정전압을 발생하는 장치 및 방법
US20080061865A1 (en) * 2006-09-13 2008-03-13 Heiko Koerner Apparatus and method for providing a temperature dependent output signal
KR100784386B1 (ko) * 2006-10-20 2007-12-11 삼성전자주식회사 내부 전원 전압을 발생하는 장치 및 그 방법
KR100870159B1 (ko) * 2007-03-13 2008-11-24 삼성전자주식회사 기준 전압 생성기, 이를 포함하는 집적 회로 및 기준전압을 생성하는 방법
JP5040014B2 (ja) * 2007-09-26 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5439661B2 (ja) * 2009-01-06 2014-03-12 三菱電機株式会社 半導体装置
JP5735219B2 (ja) * 2010-04-28 2015-06-17 ラピスセミコンダクタ株式会社 半導体装置
KR101938762B1 (ko) * 2012-01-06 2019-01-16 삼성디스플레이 주식회사 표시 장치의 구동 집적 회로 및 로직 전압 생성 방법
DE102012007899B4 (de) * 2012-04-23 2017-09-07 Tdk-Micronas Gmbh Spannungsregler
JP6163310B2 (ja) * 2013-02-05 2017-07-12 エスアイアイ・セミコンダクタ株式会社 定電圧回路及びアナログ電子時計
US9042172B2 (en) * 2013-05-02 2015-05-26 Windbond Electronics Corporation Flash memory having dual supply operation
WO2015103768A1 (en) * 2014-01-10 2015-07-16 Silicon Image, Inc. Linear regulator with improved power supply ripple rejection
CN105700599A (zh) * 2014-11-24 2016-06-22 鸿富锦精密工业(武汉)有限公司 电子设备电压调节装置
CN107885267B (zh) * 2016-09-30 2020-01-17 中芯国际集成电路制造(上海)有限公司 用于带隙电压基准电路的操作方法
KR20180093451A (ko) * 2017-02-13 2018-08-22 삼성전자주식회사 전력 소모를 감소한 역전압 모니터링 회로 및 이를 포함하는 반도체 장치
CN110389613A (zh) * 2019-07-17 2019-10-29 上海华力微电子有限公司 电源上电结构
US11296599B1 (en) * 2021-04-20 2022-04-05 Apple Inc. Analog supply generation using low-voltage digital supply
CN114924609B (zh) * 2022-05-21 2023-06-30 杭州芯正微电子有限公司 一种宽频带高稳定性稳压集成电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267088B1 (ko) 1997-04-01 2000-10-02 윤종용 반도체메모리장치의기준전압발생회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367249A (en) * 1993-04-21 1994-11-22 Delco Electronics Corporation Circuit including bandgap reference
JP3516556B2 (ja) 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
JPH11231954A (ja) 1998-02-16 1999-08-27 Mitsubishi Electric Corp 内部電源電圧発生回路
JP2000347755A (ja) 1999-06-09 2000-12-15 Mitsubishi Electric Corp 半導体装置
KR100399437B1 (ko) * 2001-06-29 2003-09-29 주식회사 하이닉스반도체 내부 전원전압 발생장치
DE10215084A1 (de) 2002-04-05 2003-10-30 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung
ITMI20021901A1 (it) 2002-09-06 2004-03-07 Atmel Corp Sistema di controllo di inserzione di potenza per un convertitore in riduzione di tensione
KR100549945B1 (ko) * 2003-07-22 2006-02-07 삼성전자주식회사 내부전원 전압발생회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267088B1 (ko) 1997-04-01 2000-10-02 윤종용 반도체메모리장치의기준전압발생회로

Also Published As

Publication number Publication date
CN1753098A (zh) 2006-03-29
US20060061346A1 (en) 2006-03-23
CN100538868C (zh) 2009-09-09
US7288926B2 (en) 2007-10-30
KR20060026282A (ko) 2006-03-23

Similar Documents

Publication Publication Date Title
KR101056737B1 (ko) 내부 전원 전압을 발생하는 장치
US7383138B2 (en) Semiconductor device
US6774712B2 (en) Internal voltage source generator in semiconductor memory device
US7358709B2 (en) Constant voltage regulator for generating a low voltage output
JP3034176B2 (ja) 起動回路を有する基準電圧発生回路
US6828834B2 (en) Power-on management for voltage down-converter
JP2004133800A (ja) 半導体集積回路装置
US20080012613A1 (en) Low-voltage detection reset circuit
KR101443419B1 (ko) 고전압 메모리 교란을 방지하기 위한 방법 및 회로
JP2006293802A (ja) 半導体集積回路装置
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
KR102501696B1 (ko) 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
KR100784386B1 (ko) 내부 전원 전압을 발생하는 장치 및 그 방법
US7831845B2 (en) Power-up circuit and semiconductor memory apparatus with the same
JP4970759B2 (ja) 電流消耗が減少した内部電源電圧発生器
JP2000156097A (ja) 電圧調整が可能な内部電源回路を有する半導体メモリ装置
JP4969105B2 (ja) マルチパワーで動作するチップ及びそれを有するシステム
JP3517493B2 (ja) 内部降圧回路
JP6026270B2 (ja) 半導体装置
US7436730B2 (en) Method and device for controlling internal power voltage, and semiconductor memory device having the same
JP4322072B2 (ja) 半導体装置
JP2682725B2 (ja) 半導体装置
EP4187788A1 (en) Biasing system for startup circuits in sleep and normal modes
JP2008152690A (ja) 電源装置
KR100631936B1 (ko) 내부전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 9