CN1141714C

CN1141714C - 内电压发生电路

Info

Publication number: CN1141714C
Application number: CNB971161186A
Authority: CN
Inventors: G原胜彦; 笹原胜彦; 喜; 桥本祐喜
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1996-08-02
Filing date: 1997-07-31
Publication date: 2004-03-10
Anticipated expiration: 2017-07-31
Also published as: TW379324B; EP0822476A2; DE69722523T2; EP0822476A3; JPH1049243A; EP0822476B1; KR19980018101A; DE69722523D1; US5856756A; KR100331294B1; CN1176465A; JP3516556B2

Abstract

提供一种内电压发生电路，它产生来自输入的外电压VEXT的内电压VINT以稳定内电压。当外电压VEXT小于或等于第一边界电压VT1或第二边界电压VT2(＞VT1)时，输出由恒压发生器产生的与外电压VEXT无关的恒压VINTN。当外电压VEXT大于或等于第一边界电压VT1或第二边界电压VT2时，输出由变压发生器产生的随着VEXT增大而线性增大的变压(＞VINTN)。

Description

内电压发生电路

本发明涉及内电压发生电路，它设置在半导体器件内并产生一个内电压提供给半导体器件的内部电路，该内电压来自外部输入的外电压。

例如，第6-96596号日本公开专利申请(公开日1994年4月8日)披露了一种公知的与此类内电压发生电路有关的技术。图7示出一例普通内电压发生电路的内电压/外电压特性。图7中，内电压表明了这样一种恒压特性，当外电压为0至电压VN(第一电压区域或范围)时，外电压输出为内电压，当外电压为电压VN至边界电压VT(第二电压区域或范围)时，输出一个与外电压无关的恒压。此外，该内电压表明了这样一种变压性能，在第二电压范围的最后一段，输出电压垂直上升，在外电压变得大于或等于边界电压VT的区域或范围(第三电压范围)，输出电压从第二电压范围的最后一段的上升电压起线性地上升。

为了对新开发的半导体器件进行早期失效的筛选测试和可靠性测试，对每一制造的半导体器件进行老化试验，将一个高于正常规格的电源电压加到所制造的半导体器件上，以在高温条件下激活它们。在老化试验期间，半导体器件在第三电压范围内激活。另一方面，在正常工作期间，半导体器件在第二电压范围内激活。不论半导体器件是在第二电压范围还是在第三电压范围被激活，它都根据所加外电压的电平而控制。此外，通过改变外电压的电平进行各电压范围之间的切换。

然而，在常规的内电压发生电路中，当外电压因边界电压VT(相应于从第二电压范围至第三电压范围或从第三电压范围至第二电压范围的切换点)附近的噪声之类的产生而发生波动时，内电压区域或范围既不能稳定地设定在第二电压范围，也不能稳定地设定在第三电压范围，因而变成不稳定，这将导致内电压发生电路输出不稳定的内电压。

因此，考虑到上述问题，本发明的目的在于提供一种能输出稳定的内电压的内电压发生电路。

为了实现上述目的，本发明提供一种内电压发生电路，它根据输入的外电压产生一个内电压，其特点在于该内电压表明了这样一种恒压性能，即当外电压位于第一电压范围时，内电压呈现一种与外电压无关的恒压，该内电压还表明了这样一种变压特性，即，当外电压位于大于第一电压范围的第二电压范围时，内电压呈现一种变压，它大于上述恒压且随着外电压的增大而线性增大，用以将内电压的特性从变压特性转换为恒压特性的第一边界电压小于将其特性从恒压特性转换为变压特性的第二边界电压。

本发明的另一方面提供一种内电压发生电路，它包括：

基准电压发生器，产生一基准电压；

恒压发生器，产生与来自外电压的基准电压电平对应的恒压；

变压发生器，产生来自外电压的变压；

输出电路，输出一输入电压作为内电压；以及

检测装置，利用基准电压监测外电压的电平，输出一信号以根据监测结果判断是第一逻辑值还是第二逻辑值，当检测装置测得外电压已上升到第二边界电压或更高电压时，使判断信号从第一逻辑值改变为第二逻辑值，当检测装置测得外电压已减小到第一边界电压或更低电压时，使判断信号从第二逻辑值改变为第一逻辑值；

当判断信号为第一逻辑值时，将恒压输入到输出电路，当判断信号为第二逻辑值时，将变压输入到输出电路、

本发明的另一方面还提供一种内电压发生电路，其中，检测装置包括：

分压电路，当判断信号为第一逻辑值时按第一分压比划分外电压，当判断信号为第二逻辑值时按第二分压比划分外电压，并输出由此形成的任何一个分压；

比较电路，比较输入的基准电压电平与每一分压的电平，当分压小于或等于基准电压时输出第一逻辑值作为判断信号，当分压大于或等于基准电压时输出第二逻辑值作为判断信号；

分压电路，设置第一分压比，当外电压为第二边界电压并以第一分压比划分时，使分压变成等于该基准电压；设置第二分压比，当外电压为第一边界电压并以第二分压比划分时，使分压变成等于该基准电压。

本发明的另一方面提供一种内电压发生电路，其中，分压电路可以自主地设定分压比与温度的关系。

本发明的另一方面提供一种内电压发生电路，其中的分压电路包括：

分压负载电路，其中串联连接了3个或多个负载元件，这些负载元件的一端分别连接到外电压和接地电压，负载元件相互连接的任一点用作输出分压的端子，由此通过从外电压延伸到输出端的外电源一侧的负载电路，以及从输出端延伸到地电压的地电源一侧的负载电路划分或部分划分外电压，以及

开关电路，根据判断信号将预定的上述负载元件的各端之间短路或开路，由此将分压负载电路的分压比设置为第一或第二分压比。

本发明的另一方面提供一种内电压发生电路，其中的分压负载电路将电阻用作负载元件。

本发明的另一方面提供一种内电压发生电路，其中，通过形成外电源一侧负载电路的电阻和地电源一侧负载电路的电阻，使分压负载电路能自主地设定分压比与温度的关系，上述电阻由相互具有不同温度系数的两类或多类电阻材料制成。

本发明进一步提供一种内电压发生电路，其中的分压负载电路包括多个不受开关电路控制的电阻，它们分别提供给外电源一侧负载电路和地电源一侧负载电路，并通过分别形成多个电阻自主地设定分压比与温度的关系，这些多个电阻由相互具有不同温度系数的两类或多类电阻材料制成。

本发明的另一方面提供一种内电压发生电路，其中的分压负载电路用多晶硅和n或p型硅扩散层作为电阻材料。

本发明的另一方面提供一种内电压发生电路，其中的开关电路具有与负载元件并联连接的一个或多个短路开关元件，以短路分压负载电路，并根据判断信号被激励，使短路开关元件导通或不导通。

本发明的另一方面提供一种内电压发生电路，其中的开关电路用MOS晶体管作为短路开关元件。

本发明的另一方面提供一种内电压发生电路，其中的分压电路进一步包括调整熔丝，用以在负载元件中的预定负载元件的各端之间形成短路，并可通过切断任一调整熔丝调节分压负载电路的分压比。

本发明的另一方面提供一种内电压发生电路，其中的比较电路包括：

比较器，具有分别由基准电压和分压供电的反相输入端和非反相输入端，以及

驱动电路，根据比较器输出的信号驱动输出判断信号。

本发明的另一方面提供一种内电压发生电路，其中，变压发生器的输出端连接到输出电路的输入端，当判断信号为第二逻辑值时，它经激活将变压输出到输出电路，当判断信号为第一逻辑值时，它未激活以停止将变压输出到输出电路，以及

恒压发生器的输出端连接到输出电路的输入端，当变压发生器停止输出时，它经激活将恒压输出到输出电路，当变压发生器被激活时，它未激活以停止将恒压输出到输出电路。

本发明的另一方面提供一种内电压发生电路，其中的变压发生器包括：

其控制端接收判断信号输入的开关元件，当判断信号为第一逻辑值时它开路，当判断信号为第二逻辑值时它导通，以及

与开关元件串联连接的逐级减小的负载元件，

恒压发生器包括：

其反相输入端由基准电压供电的差分放大器，

设置在差分放大器的非反相端与输出电路的输入端之间的第一逐级增大负载元件，

设置在差分放大器非反相端与接地电压之间的第二逐级增大负载元件，以及

PMOS晶体管，其栅极、源极和漏极分别连接到差分放大器的输出端、外电压和输出电路的输入端，当开关元件导通时所述PMOS晶体管关断，以激活恒压发生器。

因此，根据本发明的内电压发生电路，通过当外电压为第二边界电压时，使内电压的特性从恒压特性切换为变压特性，而当外电压为小于第二边界电压的第一边界电压时，使内电压的特性从变压特性切换为恒压特性，从而使内电压具有一种迟滞特性。结果，可以防止首先从恒压特性进入变压特性的内电压因外电压的的波动而返回到恒压特性。此外，可以防止首先从变压特性进入恒压特性的内电压因外电压的波动而返回到变压特性。再者，即使外电压在两种特性之间的切换附近不稳定，仍可稳定地输出内电压。与现有技术相比，用以提供恒压特性的外电压部分或范围，以及用以提供变压特性的外电压部分或范围都可以扩展。

再者，根据本发明另一方面的内电压发生电路，通过自主地设定分压电路的分压比与温度的关系，可以校正因基准电压相对温度的变化而引起的第一和第二边界电压相对温度的变化。

再者，根据本发明另一方面的内电压发生电路，通过断开或切断调整熔丝，可以调节分压负载电路的分压比，以自主地短路预定负载元件。

尽管本发明所附权利要求书特别指出和清楚地要求被视为本发明的主题，相信从以下结合附图的描述中可以更深地了解本发明的目的和特征，及其进一步的目的、特征和优点。

图1是根据本发明第一个实施例的一个内电压发生电路的电路结构图；

图2是表示由图1所示第一个实施例所获得的一种输出电压特性的曲线图；

图3是表示用于图1所示第一个实施例的一个分压电路的电路图，该分压电路能够调节分压比；

图4是描述边界电压相对于温度而变化的曲线图；

图5是一个曲线图，表示在本发明第二个实施例中，相对于温度变化校正边界电压的操作；

图6是一个电路图，表示用于本发明第二个实施例的另一种分压电路；以及

图7是表示现有技术相关的内电压发生电路的输出电压性能的曲线图。

以下将参照附图详细描述本发明的较佳实施例。

图1表示根据本发明第一个实施例的一个内电压发生电路。该内电压发生电路包括基准电压发生器100、用作恒压发生器的放大器电路110、分压电路120、比较电路130、用作变压发生器的老化电压发生器150以及内电压输出电路160。

基准电压发生器100是一种产生一预定基准电压VREF的电路，它与外电压无关。该基准电压VREF的范围例如为1.3V至1.4V。

放大器电路110包括一个差分放大器，后者包括NMOS晶体管N1，其栅极上施加基准电压VREF；NMOS晶体管N2，其源极电连接到NMOS晶体管N1的源极并与NMOS晶体管N1一起形成一个差分对；被激励成恒流源的NMOS晶体管N3，其栅极和漏极分别电连接到NMOS晶体管N1的栅极和源极，其源极电接地；PMOS晶体管P1，其源极和漏极分别电连接到外电压VEXT和NMOS晶体管N1的漏极；以及PMOS晶体管P2，其栅极、漏极和源极分别电连接到NMOS晶体管N1的栅极、NMOS晶体管N2的漏极和外电压VEXT，且其栅极和漏极相互连接在一起，连同PMOS晶体管P1形成一对负载，并将NMOS晶体管N1的漏极用作输出端。此外，放大器电路110还包括PMOS晶体管P3，其栅极和源极分别电连接到NMOS晶体管N1的漏极和外电压VEXT；设置在PMOS晶体管P3的漏极与NMOS晶体管N2的栅极之间的电阻R1(相应于第一提升或调整负载元件)，以及设置在NMOS晶体管N2的栅极与地电压之间的电阻R2(相应于第二调整负载元件)。放大器电路110将PMOS晶体管P3的漏极用作输出端INTN，并由输出端INTN产生一个与外电压VEXT无关的对应于基准电压VREF电平的恒压VINTN。此时，VINTN＝VREF×(R1+R2)/R2。例如，VINTN为3.3V。

分压电路120包括一个分压负载电路，其中，电阻R4、R5和R6依序串联连接，电阻R4的一端电连接到外电压VEXT，电阻R6的一端电接地，电阻R5和R6的连接点作为输出端输出部分分压Va，由此，通过电阻R4和R5组成的外电源一侧的负载电路以及电阻R6组成的地电源一侧的负载电路提供外电压VEXT的分压，PMOS晶体管P4用作开关电路并联到电阻R4，以短路或开路电阻R4。当晶体管P4为截止状态时，分压电路120产生一个外电压VEXT的分压，分压比(第一分压比)取决于串联电阻R4和R5的总阻值与电阻R6的阻值之比。另一方面，当晶体管P4为导通状态时，分压电路120产生一个外电压VEXT的分压，分压比(第二分压比)取决于电阻R5与R6阻值之比。按第一分压比对外电压VEXT分压获得的电压Va1为VEXT×R6/(R4+R5+R6)，按第二分压比对外电压VEXT分压获得的电压Va2为VEXT×R6/(R5+R6)。R4、R5和R6的各个阻值设置成使外电压VEXT为第一边界电压VT1时的Va2(＝VT1×R6/(R5+R6))，以及外电压VEXT为第二边界电压VT2时的Va1(＝VT2×R6/(R4+R5+R6))均等于VREF。例如，VT1和VT2的预定值分别为6.55V和6.85V(即VT1＝6.55V，VT2＝6.85V)。

比较电路130包括一个比较器C1，其反相输入端(-)上施加基准电压VREF，同相输入端(+)上施加电压Va；以及一个某种类型的驱动电路，其中反相器I1、I2和I3电串联连接，且反相器I3的输出端电连接到分压电路120的PMOS晶体管P4的栅极。比较器C1比较基准电压VREF的电平与电压Va的电平。如Va＜VREF，则比较器C1输出逻辑电平为“低”(以下用“L”表示)的输出电压Vb。如Va≥VREF，则比较器C1输出逻辑电平为“高”(以下用“H”表示)的输出电压Vb。当Vb为“L”时，驱动电路输出一个确定或判断电压Vc为“H”(对应于第一逻辑值)，当Vb为“H”时，判断电压Vc为“L”(对应于第二逻辑值)。当Vc＝“H”时，分压电路120的PMOS晶体管P4截止，而当Vc＝“L”时则导通。

老化电压发生器150包括PMOS晶体管P5，其栅极上施加判断电压Vc，源极电连接到外电压VEXT，电阻R3设置在PMOS晶体管P5的漏极与放大电路110的输出端INTN之间。此外，老化电压发生器150采用放大器电路110上的电阻R3的一端作为输出端INTB。当PMOS晶体管P5导通时，老化电压发生器150被激活，以输出一个老化电压(变压)VINTB，其数值大于来自输出端INTB的放大器电路110的恒压VINTN。此时，VINTB＝VEXT×(R1+R2)/(R1+R2+R3)。当老化电压发生器150被激活时，施加到放大器电路110输出端INTN的电压提升到以上提到的VINTB，PMOS晶体管P3截止，故放大器电路110停止输出恒压VINTN。

内电压输出电路160有这样一个电路，它将自放大器电路110输入的恒压VINTN或自老化电压发生器150输入的老化电压VINTB提供给内电路(未图示)作为内电压VINT。

顺便说说，分压电路120和比较电路130构成一个检测装置。当检测装置检测外电压VEXT已经提升到第二边界电压VT2或更高时，检测装置将判断电压Vc从“H”变为“L”。另一方面，当检测装置测得外电压VEXT已经减低到第一边界电压VT1或更低时，检测装置将判断电压Vc从“L”变为“H”。

接下来将描述图1所示内电压发生电路的操作。图2是一个示意图，它表示图1所示内电压发生电路的输入/输出电压特性，即内电压VINT相对外电压VEXT的特性。参见图1，相应于0≤VEXT＜VEXTN(＝VINTN)的第一电压区域或范围对应于外电压VEXT作为内电压VINT输出的区域或范围。VEXT减低时为VEXTN≤VEXT＜VT1，VEXT提高时为VEXTN≤VEXT＜VT2的第二电压范围对应于恒压特性区域或范围，其中输出的恒压VINTN与外电压VEXT无关。VEXT减低时为VT1＜VEXT，VEXT提高时为VT2＜VEXT的第三电压范围对应于一个变压特性区域，其中，输出的老化电压VINTB(＞VINTN)与外电压VEXT成正比。这样，边界电压VT2则与边界电压VT1不同，前者，恒压性能随着VEXT的上升改变为变压性能，后者，变压性能随着VEXT的下降改变为恒压性能。内电压VINT相对外电压VEXT有一个迟滞特性(在图1所示的内电压发生电路中，只有当外电压上升时第二电压范围与第三电压范围之间的转换，以及当外电压下降时第二电压范围与第三电压范围之间的转换相互不同)。顺便而言，图2还表示了基准电压VREF、电压Va和比较器C1输出电压Vb相对于同时具有上述性能的外电压VEXT的各种性能。

在第一电压范围，老化电压发生器150的PMOS晶体管P5截止，放大器电路110的PMOS晶体管P3导通。这样，当外电压VEXT通过PMOS晶体管P3和内电压输出电路160时，它作为内电压VINT输出。

接下来首先将描述内电压发生电路在相应于第二电压范围的恒压特性区域内的操作。在此范围内，根据外电压VEXI的变化，放大器电路110将差分放大器输出的一个电压(相应于加到NMOS晶体管N1的漏极的一个电压)加到PMOS晶体管P3的栅极，以激活PMOS晶体管P3作为一个恒流源，由此产生一个独立于外电压VEXT的恒压VINTN(＝VREF×(R1+R2)/R2)。该恒压VINTN输入到内电压输出电路160，由其将VINTN作为内电压VINT提供给内电路。同时，由分压电路120输出的部分电压Va总为Va＜VREF。此外，比较电路130的输出电压Vb为“L”，判断电压Vc为“H”。这样，PMOS晶体管P4和P5保持截止，老化电压发生器150则处于非激活状态。再者，电压Va表示为Va＝Va1＝VEXT×R6/(/R4+R5+R6)。

接下来将描述随着外电压VEXT的增高，内电压发生电路在进行从第二电压范围转换为第三电压范围时的操作(对应于VEXT增高时，内电压发生电路在迟滞特性区域的操作)。当外电压VEXT增高超出边界电压VT1而达到第二边界电压VT2或更高，获得Va(＝Va1)≥VREF的关系时，比较器C1的输出电压Vb从“L”反相为“H”，判断电压Vc根据该反相而从“H”变为“L”。结果，PMOS晶体管P5导通激活老化电压发生器150，由此完成从第二电压范围转换为第三电压范围。即，老化电压发生器150产生一个大于输出端INTB输出的VINTN的老化电压VINTB(＝VEXT×(R1+R2)/(R1+R2+R3))。于是，内电压输出电路160提升了内电压VINT并将老化电压VINTB提供给内电路作为VINT。此时，老化电压VINTB也加到放大器电路110的输出端INTN，以提升加到NMOS晶体管N2的栅极上的电压，提高NMOS晶体管N1的漏极电压。这样，PMOS晶体管P3截止不激活放大器电路110。同时，PMOS晶体管P4导通以短路电阻R4。结果，部分分压Va从Va1变为Va2＝VEXT×R6/(R5+R6)。

接下来将描述在第三电压范围内，内电压发生电路在老化(可变电压)电压特性下的操作。在该范围内，由于Va(＝Va2)总是≥VREF，故比较器C1的输出电压Vb维持在“H”。这样，由于比较电路130的判断电压Vc保持在“ L”，老化电压发生器150始终被激活。因此，老化电压发生器150将一个与外电压VEXT成正比的老化电压VINTB(＝VREF×(R1+R2)/(R1+R2+R3)加到内电压输出电路160。内电压输出电路160将VINTB加到内电路作为内电压VINT。此外，由于放大器电路110因PMOS晶体管P3处于截止状态未激活，且分压电路120中的PMOS晶体管P4保持导通以短路电阻R4，故部分分压Va始终保留在Va2(＝VEXT×R6/(R5+R6)。

最后将描述随着外电压VEXT的减低，内电压发生电路在进行从第三电压范围转换为第二电压范围时的操作(对应于VEXT减低时，内电压发生电路在迟滞特性区域的操作)。当外电压VEXT减低到第二边界电压VT2，达到第一边界电压VT1或更低，获得Va(＝Va2)＜VREF的关系时，比较器C1的输出电压Vb从“H”反相为“L”，判断电压Vc根据该反相而从“L”变为“ H”。结果，PMOS晶体管P5截止未激活老化电压发生器150，由此完成从第三电压范围转换为第二电压范围。即，PMOS晶体管P3因老化电压发生器150的未激活而从截止状态解脱，由此激活放大器电路110。结果，放大器电路110在其输出端INTN产生恒压VINTN。这样，内电压输出电路160减低了内电压VINT并将VINTN作为VINT提供给内电路。此时，PMOS晶体管P4截止使电阻R4开路，部分分压Va从Va2转换为Va1。

由此，当外电压VEXT为第二边界电压VT2时，图1所示的内电压发生电路根据部分分压Va1(＝VEXT×R6/(R4+R5+R6))与基准电压VREF之间的比较，完成从第二电压范围至第三电压范围的转换，而部分分压Va1是以分压电路120的第一分压比为基础的。此外，当外电压VEXT为第一边界电压VT1(＜VT2)时，内电压发生电路根据部分分压Va2(＝VEXT×R6/(R5+R6))与基准电压VREF之间的比较，完成从第三电压范围至第二电压范围的转换，而部分分压Va2是以第二分压比为基础的。即从第三电压范围转换为第二电压范围的外电压设置得低于从第二电压范围转换为第三电压范围的外电压，故第二电压范围与第三电压范围之间的转换具有迟滞特性。

根据上述第一个实施例，改变分压电路120的分压比，使从第三电压范围转换为第二电压范围的外电压变化点低于从第二电压范围转换为第三电压范围的外电压切换点，由此在具有迟滞特性的第二电压范围与第三电压范围之间提供切换。结果，防止了首先从第二电压范围进入第三电压范围的内电压立即返回到第二电压范围，且防止了首先从第三电压范围进入第二电压范围的内电压立即返回到第三电压范围。另外，即使外电压在两个电压范围之间的切换附近不稳定，内电压也能稳定地输出。再者，与现有技术比较，通过所提供的迟滞特性，第二电压范围和第三电压范围都可以扩大。

顺便而言，分压电路120的结构不必局限于此。例如，通过用PMOS晶体管P4短路电阻R5，可以改变分压比。此外，通过将电阻R6与其它元件分开，并用NMOS晶体管开路/短路分开的电阻之一，可以进行上述相同的操作。负载元件R4至R6不必局限于电阻器。例如，与二极管相连的MOS晶体管或串联连接的MOS晶体管都可以取代电阻R5。开关元件P4不必局限于MOS晶体管。即，只要能利用3个或多个负载元件形成插在外电源或外电压与部分分压输出端之间的外电源一侧的负载电路，以及插在地电源或地电压与部分分压输出端之间的地电源一侧的负载电路，并用一个开关元件开路/短路一预定的负载元件以改变分压比，可以采用任何一种元件。此外，可以采用图3所示的分压电路140，它能够调节第一分压比和第二分压比。在图3所示的分压电路140中，串联连接的电阻R11至R15形成外电源一侧的负载电路，而串联连接的电阻R16至R18构成了地电源一侧的负载电路。用作开关元件的PMOS晶体管P11并联到由电阻R11和R12组成的串联电阻。此外，通过可用激光束之类照射切断的调节熔丝F1至F5分别与电阻R12、R14、R15、R17和R18并联设置。通过切断任一个调节熔丝F2至F5，可以同时调节第一和第二分压比。通过切断或开路熔丝F1，可以单独调节第一分压比(对应于晶体管P11截止时的分压比)。

此外，老化电压发生器150的结构不必局限于此。老化电压发生器150可以这样构成，使相应于开关元件的PMOS晶体管P5设置在电阻R3与输出端INTB之间，而不是设置在外电压与相应于降压负载元件的电阻R3之间。另外，老化电压发生器150可以这样构成，当电阻R3为零欧姆时直接输出外电压。此外，老化电压发生器150不必局限于图1所示的一种。开关元件不局限于PMOS晶体管。再者，降压负载元件不局限于电阻。例如可以用与二极管连接的MOS晶体管或串联的MOS晶体管替代电阻，作为降压负载元件。

另外，放大器电路110的结构也不必局限于此。该放大器电路110可以这样构成，使开关元件设置在PMOS晶体管P3和电阻R1之间的连接点与输出端INTN之间，而不是利用PMOS晶体管P3与电阻R1之间的连接点作为输出端INTN，当判断电压Vc为“H”时开关元件接通，当判断电压Vc为“L”时开关元件断开。

接下来将描述本发明的第二个实施例。

在高温下激活内电压发生电路的情况下，基准电压VREF与温度有一个相依关系，外电压点(边界电压)将发生变化，在该外电压点，电压部分或范围因该关系而改变。图4是一个曲线图，它表示当VREF与温度有关，而部分分压Va(即分压电路的分压比)与温度无关时的边界电压的温度关系。现在考虑当在常温下激活内电压发生电路时，基准电压VREF值为图4中的VREF1的情况。在此情况下，相应于外电压值(满足Va＝VREF1，表示一个电压范围转换条件)的边界电压表示为VT3。接下来考虑当在高温下激活内电压发生电路时，基准电压与负温度有关且下降到VREF2的情况。由于这样做使边界电压变为VT4，电压范围在外电压低于所需电压值VT3时改变。反之，现在考虑基准电压与正温度有关，且基准电压上升到VREF3的情况。由于边界电压此时变为VT5，电压范围在外电压高于所需电压值VT3时改变。与上述相同的是图1所示的内电压发生电路。各电压范围之间的切换点(边界电压)与温度无关是基本的要求。

因此，根据本发明第二个实施例的内电压发生电路的特点在于，当由图1所示的内电压发生电路中的基准电压发生器100所产生的基准电压VREF随温度变化时，将校正相对温度的第一和第二边界电压VT1和VT2之变化的这样一种温度特性，提供给相应于分压电路120之输出电压的部分分压Va。即，根据第二个实施例的内电压发生电路的特点在于，通过将图1所示分压电路120中由电阻R4和R5组成的外电源一侧负载电路的温度系数，以及分压电路120中由电阻R6组成的地电源一侧负载电路的温度系数分别设置成不同的数值，使上述温度特性提供给部分分压Va。

总之，电阻元件具有正温度系数，根据材料不同其温度系数范围相互不同。例如，由硅组成的一种n型或p型扩散层(以下简单称为“扩散层”)的温度系数一般大于多晶硅的温度系数。扩散层和多晶硅的温度系数可以根据杂质浓度、生产工艺等等分别设置在预定的范围。因此，电阻R4至R6是利用扩散层或多晶硅形成的。

当基准电压VREF与负温度具有相依关系时，扩散层用于电阻R4和R5，多晶硅用于电阻R6，以将负温度关系提供给部分分压Va。此外，分别以这样一种方式设置电阻R5和R6的温度系数，当外电压为第一边界电压VT1时，按第二分压比，电压Va2相对温度的变化变成等于VREF相对温度的变化。接下来，如此设置电阻R4的温度系数，当外电压为第二边界电压VT2时，按第一分压比，部分分压Va1相对温度的变化变成等于VREF相对温度的变化。此时，电阻R6的温度系数小于电阻R4和R5的温度系数。

另一方面，当基准电压VREF与正温度具有相依关系时，多晶硅用于电阻R4和R5，扩散层用于电阻R6。此外，如此设置电阻R4至R6的温度系数，使第一边界电压VT1处Va2的温度变化和第二边界电压VT2处Va1的温度变化分别等于VREF的温度变化。此时，电阻R6的温度系数大于电阻R4和R5的温度系数。

接下来，图5是一个曲线图，它表示根据本发明第二个实施例的用以校正相对内电压发生电路中，温度变化的边界电压(相应于第一和第二边界电压VT1和VT2)的操作。现在考虑图5中的情况，当以常温激活内电压发生电路时，基准电压VREF的数值为VREF1，通过外电压划分所获得的电压Va的特性在图中表示为A。此时的边界电压(VT1或VT2)定义为VT。

接下来考虑当在高温下激活内电压发生电路时，基准电压VREF与负温度有关，并下降到VREF2。由于此时把电压Va(Va1或Va2)如此设置成具有负温度关系，电压Va相对外电压的特性从图中的A点变化为B点。外电压即边界电压(满足Va＝VREF2，表示各电压部分或范围之间的转换条件)随着Va特性的变化而提升，当在常温下激活内电压发生电路时，校正为相同的VT。

反之，现在考虑当在高温下激活内电压发生电路时，基准电压VREF与负温度有关并提升到VREF3。此时，由于电压Va(Va1或Va)设置成具有正温度关系，电压Va相对外电压的特性从图中的A点改变为C点。这样，当在常温下激活内电压发生电路时，边界电压下降校正到相同的VT。

根据上述第二个实施例，分压电路120的各个电阻分别由具有不同温度系数的材料制成。如下面的表1所示，当基准电压VREF与负温度有关时，电阻R6的温度系数设置得小于电阻R4和R5的温度系数，而当基准电压VREF与正温度有关时，电阻R6的温度系数设置成大于电阻R4和R5的温度系数。此外，将这样一种输出与温度的特性提供给分压电路120：当外电压为第一边界电压VT1时电压Va2相对温度的变化，以及当外电压为第二边界电压时电压Va1相对温度的变化，等同于基准电压相对温度的变化。由此，可以校正因基准电压相对温度的变化而引起的第一和第二边界电压的变化。

表1

VREF对温度的关系	正	负
VREF对温度的关系	正	负	R4的温度系数	最小	最大
R5的温度系数	大	小	R4的温度系数	最小	最大
R5的温度系数	大	小	R6的温度系数	小	大

顺便而言，将图6所示的分压电路120用作上述分压电路，并可以用以下的方式校正边界电压相对温度的关系。图6中，串联连接的电阻R21至R23构成外电源一侧的负载电路，串联电阻R24和R25构成地电源一侧的负载电路。用作开关元件的PMOS晶体管P21与电阻R21并联设置。电阻R22和R23以及R24和R25分别采用具有不同温度系数的电阻材料。例如，电阻R22和R24分别由扩散层制成，电阻R23和R25分别由多晶硅制成。这样，由于通过调节电阻R22与R23阻值之比，以及电阻R24与R25阻值之比可以控制按第二分压比的部分分压Va2的温度特性，故可以扩大对Va2的温度特性的控制自由度。当然，可以形成具有扩散层的外电源一侧的负载电路(电阻R22和R23)，并形成具有多晶硅的地电源一侧的负载电路(电阻R24和R25)，反之亦然。不用说，通过将PMOS晶体管P21控制的电阻R21划分为多个电阻，并分别形成由具有不同温度系数的电阻材料制成的分压电阻，可以扩大按第一分压比对部分分压Va1温度特性的控制自由度。

根据上述本发明的内电压发生电路，可以产生这样一些优点，通过当外电压为第二边界电压时将内电压的特性从恒压特性转换为变压特性，而当外电压为小于第二边界电压的第一边界电压时将内电压的特性从变压特性转换为恒压特性，由此将迟滞特性提供给内电压，即使外电压在特性转换点附近为不稳定，也可以输出一个稳定的内电压。与现有技术相比它还具有另外的优点，即可以同时扩大进入恒压特性的外电压范围和进入变压特性的外电压范围。

还可以产生其它的优点，通过自由设置分压电路的分压比对温度的关系，可以校正因基准电压相对温度变化而引起的第一和第二边界电压相对温度的变化。

所产生的进一步的优点是，通过断开或烧断调整熔丝以自由短路预定负载元件，即可调节分压负载电路的分压比。

尽管本发明是参照所述的实施例描述的，但本说明书并非想要限制本发明。参考本说明书对本发明作出所述实施例的各种变换以及其它的实施例，对于本领域的熟练人员而言是很显然的。因此，所附权利要求书将覆盖属于本发明范围的任何诸如此类的变换或各种实施例。

Claims

1.一种内电压发生电路，它产生一个由外电压输入至其的内电压，其特征在于所述内电压表明了这样一种恒压性能，即当外电压位于第一电压范围时，所述内电压呈现一种与外电压无关的恒压特性，而当外电压位于大于第一电压范围的第二电压范围时，所述内电压表明了这样一种变压特性，即所述内电压呈现一种变压，它大于上述恒压且随着外电压的增大而线性地增大，用以将所述内电压的特性从变压特性转换为恒压特性的第一边界电压小于将其特性从恒压特性转换为变压特性的第二边界电压。

2.如权利要求1所述的内电压发生电路，其特征在于包括：

基准电压发生器，产生一基准电压；

变压发生器，产生来自外电压的变压；

输出电路，输出一作为内电压的输入电压；以及

当判断信号为第一逻辑值时，将恒压输入到输出电路，当判断信号为第二逻辑值时，将变压输入到输出电路。

3.如权利要求2所述的内电压发生电路，其特征在于，所述检测装置包括：

比较电路，比较输入的基准电压电平与所述分压的电平，当所述分压小于或等于基准电压时输出第一逻辑值作为判断信号，当分压大于或等于基准电压时输出第二逻辑值作为判断信号；

所述分压电路设置第一分压比，当外电压为第二边界电压并以第一分压比划分时，使分压变成等于该基准电压；设置第二分压比，当外电压为第一边界电压并以第二分压比划分时，使分压变成等于该基准电压。

4.如权利要求3所述的内电压发生电路，其特征在于，所述分压电路包括：

分压负载电路，其中串联连接了3个或多个负载元件，这些负载元件串联后的两端分别连接到外电压和接地电压，负载元件相互连接的任一点用作输出分压的端点，由此通过从外电压延伸到输出端的外电源一侧的负载电路，以及从输出端延伸到地电压的地电源一侧的负载电路部分划分外电压，以及

开关电路，根据判断信号将预定的所述负载元件的各端之间构成短路或开路，由此将分压负载电路的分压比设置为第一或第二分压比。

5.如权利要求4所述的内电压发生电路，其特征在于，所述分压负载电路将电阻用作负载元件。

6.如权利要求5所述的内电压发生电路，其特征在于，通过形成所述外电源一侧负载电路的电阻和所述地电源一侧负载电路的电阻，使分压负载电路能自主地设定分压比与温度的关系，上述电阻由相互具有不同温度系数的两类或多类电阻材料制成。

7.如权利要求5所述的内电压发生电路，其特征在于，所述分压负载电路包括多个电阻，它们分别提供给外电源一侧负载电路和地电源一侧负载电路，并通过分别形成多个电阻自主地设定分压比与温度的关系，该多个电阻由相互具有不同温度系数的两类或多类电阻材料制成。

8.如权利要求7所述的内电压发生电路，其特征在于，所述分压负载电路用多晶硅和n或p型硅扩散层作为电阻材料。

9.如权利要求4所述的内电压发生电路，其特征在于，所述开关电路具有与负载元件并联连接的一个或多个短路开关元件，以短路所述分压负载电路，并根据判断信号使所述短路开关元件导通或不导通。

10.如权利要求9所述的内电压发生电路，其特征在于，所述开关电路用MOS晶体管作为短路开关元件。

11.如权利要求4所述的内电压发生电路，其特征在于，所述分压电路进一步包括调整熔丝，用以在所述负载元件中的预定负载元件的各端之间形成短路，并可通过切断任一调整熔丝调节分压负载电路的分压比。

12.如权利要求4所述的内电压发生电路，其特征在于，所述比较电路包括：

驱动电路，根据比较器输出的信号驱动以输出判断信号。

13.如权利要求4所述的内电压发生电路，其特征在于，所述变压发生器的输出端连接到输出电路的输入端，当判断信号为第二逻辑值时，它经激活将变压输出到所述输出电路，当判断信号为第一逻辑值时，它未激活以停止将变压输出到输出电路，以及

所述恒压发生器的输出端连接到输出电路的输入端，当所述变压发生器停止输出时，它经激活将恒压输出到输出电路，当所述变压发生器被激活时，它未激活以停止将恒压输出到输出电路。

14.如权利要求13所述的内电压发生电路，其特征在于，所述变压发生器包括：

与开关元件串联连接的降压负载元件，

所述恒压发生器包括：

其反相输入端由基准电压供电的差分放大器，

设置在差分放大器的非反相端与输出电路的输入端之间的第一升压负载元件，

设置在差分放大器非反相端与接地电压之间的第二升压负载元件，以及

PMOS晶体管，其栅极、源极和漏极分别连接到差分放大器的输出端、外电压和输出电路的输入端，当开关元件导通时所述PMOS晶体管关断，以激活所述恒压发生器。