JP4033472B2 - 電圧検出回路及びそれを用いたバッテリ装置 - Google Patents

Description

本発明は、バッテリ等の電圧を検出し、その電圧が所定電圧に対し高低いずれにあるかという信号を出力する電圧検出回路及びバッテリの能力を十分に発揮させ得るバッテリ搭載機器に好適なバッテリ装置に関する。

従来、この種の電圧検出回路及びそれを用いたバッテリ装置として、例えば特許文献１に開示されたものなどが知られている。その中の一例として、図４に電圧検出回路及びそれを用いたバッテリ装置を示す。このバッテリ装置１０１は、電圧検出回路１０２と、その入力電圧Ｖ_ＢＡＴを生成する一端が接地された直列接続の抵抗１０４、１０５と、その他端に接続されたバッテリ搭載機器の電源となるバッテリ１０３と、から構成される。バッテリ１０３の電圧は直列接続の抵抗１０４、１０５により分圧され、その電圧は入力電圧Ｖ_ＢＡＴとして電圧検出回路１０２に入力される。電圧検出回路１０２は、この入力電圧Ｖ_ＢＡＴを検出しきい値電圧Ｖ_ＴＨと比較し、入力電圧Ｖ_ＢＡＴが検出しきい値電圧Ｖ_ＴＨより高いと、バッテリ残量有りと判断し、逆に、入力電圧Ｖ_ＢＡＴが検出しきい値電圧Ｖ_ＴＨより低いと、バッテリ残量無しと判断して出力端子ＯＵＴからその電圧検出結果を出力する。なお、出力端子ＯＵＴは、バッテリ搭載機器を構成する他の電子部品（図示せず）に接続される。

電圧検出回路１０２は、入力電圧Ｖ_ＢＡＴが上昇（低い電圧から高い電圧へ変化）する場合と降下（高い電圧から低い電圧へ変化）する場合とにより、別の異なるしきい値電圧（高い側及び低い側）を選択的に生成するしきい値電圧生成器１１２と、このしきい値電圧（検出しきい値電圧Ｖ_ＴＨ）を入力電圧Ｖ_ＢＡＴと比較する比較器１１１と、その出力を反転させて出力するインバータ１２４と、その出力を受けて出力端子ＯＵＴから電圧検出結果を出力する出力スイッチング素子１１３と、基準電圧Ｖ_ＲＥＦを生成する基準電圧生成器（REF）１１４と、から構成される。ここで、インバータ１２４の出力は、しきい値電圧生成器１１２における２つのしきい値電圧の選択をも行う。また、基準電圧Ｖ_ＲＥＦは、これらのしきい値電圧の基準として用いられる。

したがって、しきい値電圧生成器１１２と比較器１１１とは、入力電圧検出のヒステリシスを実現している。これにより、入力電圧Ｖ_ＢＡＴが検出しきい値電圧Ｖ_ＴＨの付近にある場合、微小なノイズにより出力スイッチング素子１１３がオン・オフを繰り返して出力端子ＯＵＴの出力が不安定になることを防止する。

特開平１１−２５８２８０号公報

このバッテリ装置１０１は、入力電圧Ｖ_ＢＡＴが上昇する場合は高い側のしきい値電圧が選択され、降下する場合は低い側のしきい値電圧が選択される。したがって、バッテリ１０３を外したときは入力電圧Ｖ_ＢＡＴが降下するので低い側のしきい値電圧が、その後バッテリ１０３を再び装着したときは入力電圧Ｖ_ＢＡＴが上昇するので高い側のしきい値電圧が、それぞれ検出しきい値電圧Ｖ_ＴＨとして設定されていることになる。

この入力電圧Ｖ_ＢＡＴと検出しきい値電圧Ｖ_ＴＨとの関係を図５に示す。バッテリ１０３の使用初期に入力電圧Ｖ_ＢＡＴが高い側のしきい値電圧（例えば２．９Ｖ）を超えていた状態から次第に電圧が降下し、高い側のしきい値電圧と低い側のしきい値電圧（例えば２．５Ｖ）の間の電圧（例えば２．６Ｖ）まで降下した状態、すなわち、バッテリの残量が少しだけ有るような場合において、バッテリ１０３を外して入力電圧Ｖ_ＢＡＴが低い側のしきい値電圧より降下（交差）すると、出力端子ＯＵＴはハイレベル（オン状態）からローレベル（オフ状態）に変わるとともに、検出しきい値電圧Ｖ_ＴＨが高い側のしきい値電圧に設定される。そして、入力電圧Ｖ_ＢＡＴが接地電位（０Ｖ）になった後、同じバッテリ１０３を再び装着すると、入力電圧Ｖ_ＢＡＴは上昇し（立ち上がり）、低い側のしきい値電圧を越えるものの、高い側のしきい値電圧には至らない（交差しない）ので、出力端子ＯＵＴはローレベル（オフ状態）のままである。したがって、バッテリ搭載機器は、バッテリ１０３を外すまではバッテリの残量有りとして動作していたが、バッテリ１０３を一旦外した後に再び装着した場合、バッテリ１０３の残量無しの状態となってしまい、バッテリ搭載機器が起動しないという現象が生じる。このため、バッテリ搭載機器をバッテリ１０３の残量の限界まで使用することができず、バッテリ使用可能時間を減少させることとなる。

本発明は、上記事由に鑑みてなしたもので、その目的とするところは、バッテリ搭載機器に組み込んだ場合に、そのバッテリが使用限度まで確実に使用可能となる電圧検出回路及びそれを用いたバッテリ装置を提供することにある。

上記の課題を解決するために、請求項１に係る電圧検出回路は、第１のしきい値電圧又はそれよりも低い第２のしきい値電圧を入力電圧と比較した出力に応じて出力スイッチング素子の開閉を制御するとともに、入力電圧が低い電圧から高い電圧に変化して第１のしきい値電圧に交差したときに第２のしきい値電圧が選択され、入力電圧が高い電圧から低い電圧に変化して第２のしきい値電圧に交差したときに第１のしきい値電圧が選択される入力電圧比較回路と、第２のしきい値電圧よりも低い第３のしきい値電圧を入力電圧と比較し、入力電圧が低い電圧から高い電圧に変化して第３のしきい値電圧に交差したときに、その時点から所定期間、入力電圧比較回路において第２のしきい値電圧が強制的に選択されるようにパルスを出力するしきい値電圧強制設定回路と、を備え、入力電圧が立ち上がるときに、入力電圧比較回路において第２のしきい値電圧が入力電圧と比較されることを特徴とする。

請求項２に係る電圧検出回路は、請求項１に記載の電圧検出回路において、しきい値電圧強制設定回路は、入力電圧が低い電圧から高い電圧に変化して第３のしきい値電圧に交差したときに第３のしきい値電圧よりも低い第４のしきい値電圧が選択され、入力電圧が高い電圧から低い電圧に変化して第４のしきい値電圧に交差したときに第３のしきい値電圧が選択されることを特徴とする。

請求項３に係るバッテリ装置は、請求項１または２に記載の電圧検出回路と、その入力電圧を生成する一端が接地された直列接続の抵抗と、その他端に接続されたバッテリと、を備えてなることを特徴とする。

本発明の電圧検出回路およびそれを用いたバッテリ装置は、第１、第２のしきい値電圧よりも低い第３のしきい値電圧を設け、入力電圧の立ち上がりの際、第３のしきい値電圧に至ると、しきい値電圧強制設定回路が入力電圧比較回路を第２のしきい値電圧に設定するので、バッテリ搭載機器に組み込んだ場合に、そのバッテリが使用限度まで確実に使用可能となる。

以下、本発明の最良の実施形態を図面を参照しながら説明する。図１は本発明の実施形態である電圧検出回路２およびそれを用いたバッテリ装置１の回路図である。

このバッテリ装置１は、電圧検出回路２と、その入力電圧Ｖ_ＢＡＴを生成し一端が接地された直列接続の抵抗４、５と、その他端に接続されたバッテリ搭載機器の電源となるバッテリ３と、を備える。バッテリ３の電圧は直列接続の抵抗４、５により分圧され、その電圧は入力電圧Ｖ_ＢＡＴとして電圧検出回路２に入力される。電圧検出回路２は、この入力電圧Ｖ_ＢＡＴを検出しきい値電圧Ｖ_ＴＨと比較し、入力電圧Ｖ_ＢＡＴが検出しきい値電圧Ｖ_ＴＨより高いと、バッテリ残量有りと判断し、逆に、入力電圧Ｖ_ＢＡＴが検出しきい値電圧Ｖ_ＴＨより低いと、バッテリ残量無しと判断して出力端子ＯＵＴからその電圧検出結果を出力する。なお、出力端子ＯＵＴは、バッテリ搭載機器を構成する他の電子部品（図示せず）に接続される。また、直列接続の抵抗４、５の抵抗値の比、すなわち分圧比は、バッテリ搭載機器を構成する各電子部品の仕様によって決定され、また、流れる直流電流の値を抑えるために十分に大きな抵抗値としている。

電圧検出回路２は、入力電圧比較回路７としきい値電圧強制設定回路８と、を主要回路として有する。入力電圧比較回路７は、第１のしきい値電圧Ｖ_ｔｈ１又はそれよりも低い第２のしきい値電圧Ｖ_ｔｈ２（検出しきい値電圧Ｖ_ＴＨ）を入力電圧Ｖ_ＢＡＴと比較した出力に応じて出力スイッチング素子１３の開閉（オン・オフ）を制御するとともに、入力電圧Ｖ_ＢＡＴが低い電圧から高い電圧に変化（上昇）して第１のしきい値電圧Ｖ_ｔｈ１に交差したときに第２のしきい値電圧Ｖ_ｔｈ２が選択され、入力電圧Ｖ_ＢＡＴが高い電圧から低い電圧に変化（降下）して第２のしきい値電圧Ｖ_ｔｈ２に交差したときに第１のしきい値電圧Ｖ_ｔｈ１が選択される。したがって、入力電圧比較回路７は、入力電圧検出のヒステリシスを有しており、入力電圧が検出しきい値電圧Ｖ_ＴＨの付近にある場合、微小なノイズにより出力スイッチング素子１３がオン・オフを繰り返し、出力端子ＯＵＴの出力が安定せずに電圧検出回路２自身及びバッテリ搭載機器を構成する各電子部品において貫通電流やノイズが発生するのを防止する。なお、出力スイッチング素子１３は、オープンドレイン形式のＮ型ＭＯＳトランジスタであり、電圧検出回路２の外側で抵抗（図示せず）によりいずれかの電源にプルアップされている。

しきい値電圧強制設定回路８は、第２のしきい値電圧Ｖ_ｔｈ２よりも低い第３のしきい値電圧Ｖ_ｔｈ３を入力電圧Ｖ_ＢＡＴと比較し、入力電圧Ｖ_ＢＡＴが低い電圧から高い電圧に変化して第３のしきい値電圧Ｖ_ｔｈ３に交差したとき、その時点から所定期間、入力電圧比較回路７において第２のしきい値電圧Ｖ_ｔｈ２が強制的に選択されるようにパルスを入力電圧比較回路７へ出力する。これにより、入力電圧Ｖ_ＢＡＴが接地電位から立ち上がるときに、入力電圧比較回路７において第２のしきい値電圧Ｖ_ｔｈ２が入力電圧Ｖ_ＢＡＴと比較されるようにする。

さらに、しきい値電圧強制設定回路８は、第３のしきい値電圧Ｖ_ｔｈ３を入力電圧Ｖ_ＢＡＴが低い電圧から高い電圧に変化して交差したときに第３のしきい値電圧Ｖ_ｔｈ３よりも低い第４のしきい値電圧Ｖ_ｔｈ４が選択され、第４のしきい値電圧Ｖ_ｔｈ４を入力電圧Ｖ_ＢＡＴが高い電圧から低い電圧に変化して交差したときに第３のしきい値電圧Ｖ_ｔｈ３が選択されるようにしている。したがって、しきい値電圧強制設定回路８もヒステリシスを有するようになり、入力電圧Ｖ_ＢＡＴが第３のしきい値電圧Ｖ_ｔｈ３の付近にある場合、しきい値電圧強制設定回路８の出力が不安定になることを防止する。

さらに詳しくは、電圧検出回路２は、入力電圧比較回路７の出力を反転させて出力するインバータ２４と、その出力によりオン・オフする出力スイッチング素子１３と、入力電圧比較回路７の出力としきい値電圧強制設定回路８の出力とが入力されて入力電圧比較回路７自身を制御するＮＯＲ回路２３と、バッテリ３の電圧を直接入力し基準電圧Ｖ_ＲＥＦを生成して出力する基準電圧生成器（ＲＥＦ）１４と、を備えている。

そして、入力電圧比較回路７は、第１又は第２のしきい値電圧を検出しきい値電圧Ｖ_ＴＨとして選択的に生成するしきい値電圧生成器１２と、反転入力端子に入力する検出しきい値電圧Ｖ_ＴＨと非反転入力端子に入力する入力電圧Ｖ_ＢＡＴとを比較する比較器１１とから構成される。

しきい値電圧生成器１２は、図２に示すように、基準電圧Ｖ_ＲＥＦと接地電位との間に直列接続された抵抗３１、３２と、抵抗３１と並列に設けられて端子ＣＮＴＬａの入力電圧により制御されるスイッチ３３と、から構成される。抵抗３１と抵抗３２との接続点は出力端子ＯＵＴａとなり、比較器１１の反転入力端子に接続される。また、端子ＣＮＴＬａは、ＮＯＲ回路２３の出力に接続されていて、上述のように入力電圧比較回路７自身の出力としきい値電圧強制設定回路８によって制御される。端子ＣＮＴＬａの電圧がハイレベルならばスイッチ３３は閉じ、出力端子ＯＵＴａからは、基準電圧Ｖ_ＲＥＦが第１のしきい値電圧Ｖ_ｔｈ１として出力される。端子ＣＮＴＬａの電圧がローレベルならばスイッチ３３は開き、出力端子ＯＵＴａからは、基準電圧Ｖ_ＲＥＦを抵抗３１と抵抗３２により分圧した電圧が第２のしきい値電圧Ｖ_ｔｈ２として出力される。

なお、入力電圧比較回路７は、しきい値電圧生成器１２と比較器１１とを備えることで入力電圧Ｖ_ＢＡＴ検出のヒステリシスを実現しているが、他の回路構成でもヒステリシスが実現可能であるのは勿論である。

しきい値電圧強制設定回路８は、第３又は第４のしきい値電圧を選択的に生成する第２のしきい値電圧生成器１６と、非反転入力端子に入力する第３又は第４のしきい値電圧と反転入力端子に入力する入力電圧Ｖ_ＢＡＴとを比較する第２の比較器１５と、第２の比較器１５の出力を入力するＮ型ＭＯＳトランジスタ１７と、Ｎ型ＭＯＳトランジスタ１７の出力に接続され、他端が基準電圧Ｖ_ＲＥＦに接続された定電流源１８と、Ｎ型ＭＯＳトランジスタ１７の出力に接続され、他端が接地電位に接続されたコンデンサ１９と、Ｎ型ＭＯＳトランジスタ１７の出力を反転させて出力するインバータ回路２０と、第２の比較器１５の出力を反転させて出力するインバータ回路２１と、インバータ回路２０、２１の出力を入力して上述のＮＯＲ回路２３の入力端子に出力するＡＮＤ回路２２と、から構成される。

Ｎ型ＭＯＳトランジスタ１７、定電流源１８、コンデンサ１９、インパータ２０は遅延期間（例えば１ミリ秒）を生成する回路である。この回路は、基準となるクロックを入力して遅延期間を生成するカウンタで置き換えることも可能である。また、この遅延期間を生成する回路と、インバータ２１と、ＡＮＤ回路２２によりこの遅延期間をパルス幅とするパルスを生成している。

第２のしきい値電圧生成器１６は、図２に示すように、基準電圧Ｖ_ＲＥＦと接地電位との間に直列接続された抵抗３４、３５、３６と、抵抗３４と並列に設けられ、端子ＣＮＴＬｂの入力電圧により制御されるスイッチ３７と、から構成される。抵抗３５と抵抗３６との接続点は出力端子ＯＵＴｂとなり、第２の比較器１５の非反転入力端子に接続される。また、端子ＣＮＴＬｂは、第２の比較器１５の出力に接続される。そして、端子ＣＮＴＬｂの電圧がハイレベルならばスイッチ３７は閉じ、出力端子ＯＵＴｂからは基準電圧Ｖ_ＲＥＦを抵抗３５と抵抗３６により分圧した電圧が第３のしきい値電圧Ｖ_ｔｈ３として出力され、端子ＣＮＴＬｂの電圧がローレベルならばスイッチ３７は開き、出力端子ＯＵＴｂからは基準電圧Ｖ_ＲＥＦを抵抗３４と抵抗３５とからなる直列抵抗と抵抗３６により分圧した電圧が第４のしきい値電圧Ｖ_ｔｈ４として出力される。

なお、上述のように、しきい値電圧強制設定回路８がヒステリシスを有することは、しきい値電圧強制設定回路８の出力が不安定になることを防止するために望ましい。しかし、この出力は電圧検出回路２の外部に出力されるものではないので、それによって生じる貫通電流やノイズの程度も大きいものではない。したがって、省略することも考えられるが、この場合、第２のしきい値電圧生成器１６は、抵抗３４および端子ＣＮＴＬｂを有さず常に第３のしきい値電圧Ｖ_ｔｈ３のみを出力する。

次に、電圧検出回路２の動作を、図３に基づいて具体的な電圧値等を例示しながら説明する。検出しきい値電圧Ｖ_ＴＨとしての第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）よりも入力電圧Ｖ_ＢＡＴが高い（例えば２．６Ｖ）と、出力端子ＯＵＴの出力はハイレベル（オン状態）であり、バッテリ３の残量は有りと判断される。この状態でバッテリ３を外すと入力電圧Ｖ_ＢＡＴは降下する。そして、第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）を入力電圧Ｖ_ＢＡＴが高い電圧から低い電圧に変化して交差すると、比較器１１の出力電圧はハイレベルからローレベルに変化する。そうすると、出力スイッチング素子１３がオンして出力端子ＯＵＴはローレベル（オフ状態）になるとともに、しきい値電圧生成器１２の生成する検出しきい値電圧Ｖ_ＴＨが第１のしきい値電圧Ｖ_ｔｈ１（例えば２．９Ｖ）に変化する。なお、図示はしないが、さらに入力電圧Ｖ_ＢＡＴが降下し、第４のしきい値電圧Ｖ_ｔｈ４（例えば２．０Ｖ）を入力電圧Ｖ_ＢＡＴが高い電圧から低い電圧に変化して交差すると、第２の比較器１５の出力電圧はローレベルからハイレベルに変化し、第２のしきい値電圧生成器１６の生成するしきい値電圧は第３のしきい値電圧Ｖ_ｔｈ３（例えば２．４Ｖ）となる。

次に、バッテリ３を再び装着して入力電圧Ｖ_ＢＡＴが接地電位から立ち上がるときの電圧検出回路２の動作を説明する。第２のしきい値電圧生成器１６が生成する第３のしきい値電圧Ｖ_ｔｈ３（例えば２．４Ｖ）を入力電圧Ｖ_ＢＡＴが低い電圧から高い電圧に変化して交差すると、第２の比較器１５の出力電圧はハイレベルからローレベルに変化する。そうすると、Ｎ型ＭＯＳトランジスタ１７はオフになり、定電流源１８からの電流でコンデンサ１９の電圧が接地電位から徐々に増加し始めるが、定電流源１８からの電流の値とコンデンサ１９の容量値で決まる遅延期間（例えば１ミリ秒）までは、インバータ２０は入力をローレベルと判断する。したがって、ＡＮＤ回路２２の入力はともにハイレベルとなるのでその出力ＴＰもハイレベルとなり、ＮＯＲ回路２３の出力は、他の入力、すなわち入力電圧比較回路７自身からの制御信号に係わらずローレベルとなる。よって、しきい値電圧生成器１２の生成する検出しきい値電圧Ｖ_ＴＨは、第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）となる。なお、これらの動作とともに、第２のしきい値電圧生成器１６の生成するしきい値電圧は第４のしきい値電圧Ｖ_ｔｈ４（例えば２．０Ｖ）に変化する。

さらに入力電圧Ｖ_ＢＡＴが上昇し、上記の遅延期間（例えば１ミリ秒）までに第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）を入力電圧Ｖ_ＢＡＴが低い電圧から高い電圧に変化して交差すると、比較器１１の出力電圧はローレベルからハイレベルに変化する。そうすると、出力スイッチング素子１３はオフし、出力端子ＯＵＴはハイレベル（オン状態）となる。また、ＮＯＲ回路２３への入力はハイレベルになるので、上記の遅延期間（例えば１ミリ秒）経過後でも、しきい値電圧生成器１２の生成する検出しきい値電圧Ｖ_ＴＨは、第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）のままである。したがって、入力電圧Ｖ_ＢＡＴが第１のしきい値電圧Ｖ_ｔｈ１（例えば２．９Ｖ）より低い電圧であっても、第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）を越えればバッテリ残量有りと判断されるのである。

一方、上記の遅延期間（例えば１ミリ秒）までに第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）を入力電圧Ｖ_ＢＡＴが低い電圧から高い電圧に変化しても交差しない場合、ＡＮＤ回路２２の出力ＴＰはローレベルとなり、ＮＯＲ回路２３の出力はハイレベルとなり、しきい値電圧生成器１２の生成する検出しきい値電圧Ｖ_ＴＨは第１のしきい値電圧Ｖ_ｔｈ１（例えば２．９Ｖ）に戻る。そして、比較器１１の出力電圧はローレベルのままであり、出力端子ＯＵＴはローレベル（オフ状態）のまま変化せず、バッテリ残量無しと判断される。図３の右側に示される状態は、入力電圧Ｖ_ＢＡＴが第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）まで到達しない電圧（例えば２．４５Ｖ）である場合で、バッテリ残量無しと判断される。

ここで注意すべきは、図示はしていないが、バッテリ残量無しと判断されるのは、最終的に入力電圧Ｖ_ＢＡＴが第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）まで到達するものの、第３のしきい値電圧Ｖ_ｔｈ３（例えば２．４Ｖ）から第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）まで上昇するのに、上記の遅延期間（例えば１ミリ秒）よりも時間がかかる場合も該当することである。したがって、そのためにバッテリの残量が使用限度までに至っていないにもかかわらず、残量無しと判断されることがないように、バッテリ３および抵抗４、５の寄生容量等を考慮し、バッテリ残量が適量の場合における実際の第３のしきい値電圧Ｖ_ｔｈ３（例えば２．４Ｖ）から第２のしきい値電圧Ｖ_ｔｈ２（例えば２．５Ｖ）までの上昇に要する時間よりも大きく上記の遅延期間を決めておく必要がある。

以上説明したように、本発明の実施形態である電圧検出回路２およびそれを用いたバッテリ装置１は、第１、第２のしきい値電圧Ｖ_ｔｈ１、Ｖ_ｔｈ２よりも低い第３のしきい値電圧Ｖ_ｔｈ３を設け、入力電圧Ｖ_ＢＡＴの立ち上がりの際、第３のしきい値電圧Ｖ_ｔｈ３に至ると、しきい値電圧強制設定回路８が入力電圧比較回路７を第２のしきい値電圧Ｖ_ｔｈ２に設定するので、バッテリの残量が少しだけ有りバッテリを一旦外した後に再び装着した場合でも、バッテリの残量無しの状態となってバッテリ搭載機器が起動しないという現象を防止することができる。こうして、電圧検出回路２およびそれを用いたバッテリ装置１は、バッテリ搭載機器に組み込んだ場合に、そのバッテリが使用限度まで確実に使用可能となり、バッテリ使用可能時間を実質的に延ばすことができる。

本発明の実施形態に係る電圧検出回路およびそれを用いたバッテリ装置の回路図。 同上のしきい値電圧生成器の回路図。 同上の動作波形図。 背景技術の電圧検出回路およびそれを用いたバッテリ装置の回路図。 同上の動作波形図。

符号の説明

１ バッテリ装置
２ 電圧検出回路
３ バッテリ
４、５ 抵抗
７ 入力電圧比較回路
８ しきい値電圧強制設定回路
１３ スイッチング素子
Ｖ_ＢＡＴ 入力電圧
Ｖ_ＴＨ 検出しきい値電圧
Ｖ_ｔｈ１ 第１のしきい値電圧
Ｖ_ｔｈ２ 第２のしきい値電圧
Ｖ_ｔｈ３ 第３のしきい値電圧
Ｖ_ｔｈ４ 第４のしきい値電圧

Claims (3)

1. 第１のしきい値電圧又はそれよりも低い第２のしきい値電圧を入力電圧と比較した出力に応じて出力スイッチング素子の開閉を制御するとともに、入力電圧が低い電圧から高い電圧に変化して第１のしきい値電圧に交差したときに第２のしきい値電圧が選択され、入力電圧が高い電圧から低い電圧に変化して第２のしきい値電圧に交差したときに第１のしきい値電圧が選択される入力電圧比較回路と、
   第２のしきい値電圧よりも低い第３のしきい値電圧を入力電圧と比較し、入力電圧が低い電圧から高い電圧に変化して第３のしきい値電圧に交差したときに、その時点から所定期間、入力電圧比較回路において第２のしきい値電圧が強制的に選択されるようにパルスを出力するしきい値電圧強制設定回路と、を備え、
   入力電圧が立ち上がるときに、入力電圧比較回路において第２のしきい値電圧が入力電圧と比較されることを特徴とする電圧検出回路。
2. 請求項１に記載の電圧検出回路において、
   しきい値電圧強制設定回路は、入力電圧が低い電圧から高い電圧に変化して第３のしきい値電圧に交差したときに第３のしきい値電圧よりも低い第４のしきい値電圧が選択され、入力電圧が高い電圧から低い電圧に変化して第４のしきい値電圧に交差したときに第３のしきい値電圧が選択されることを特徴とする電圧検出回路。
3. 請求項１または２に記載の電圧検出回路と、その入力電圧を生成する一端が接地された直列接続の抵抗と、その他端に接続されたバッテリと、を備えてなることを特徴とするバッテリ装置。
   

Images