TW201931553A - 在金屬化系統中具有優異抗裂性之半導體裝置 - Google Patents

在金屬化系統中具有優異抗裂性之半導體裝置 Download PDF

Info

Publication number
TW201931553A
TW201931553A TW107134809A TW107134809A TW201931553A TW 201931553 A TW201931553 A TW 201931553A TW 107134809 A TW107134809 A TW 107134809A TW 107134809 A TW107134809 A TW 107134809A TW 201931553 A TW201931553 A TW 201931553A
Authority
TW
Taiwan
Prior art keywords
metal region
contact pad
semiconductor device
metal
contact
Prior art date
Application number
TW107134809A
Other languages
English (en)
Other versions
TWI694573B (zh
Inventor
迪克 彼爾
喬治 塔魯特
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201931553A publication Critical patent/TW201931553A/zh
Application granted granted Critical
Publication of TWI694573B publication Critical patent/TWI694573B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體裝置，包含位在最後金屬化層中的非四邊形金屬區及/或非四邊形接觸墊，其中，在一些說明性具體實施例中，可獲得交錯式橫向組態，及/或可提供接觸墊與下伏金屬區的重疊。所以，可增加接觸墊及下伏層間介電材料底下的鈍化材料的機械穩健性，由此抑制裂紋形成及裂紋傳播。

Description

在金屬化系統中具有優異抗裂性之半導體裝置
大體上，本申請關於包括金屬化(metallization)系統的半導體裝置的技術及用於連接至封裝件的接墊結構的技術。
取決於複雜程度，半導體裝置一般包括或多或少數量的半導體基礎電路元件，諸如場效電晶體、雙極電晶體及類似者，一般與電阻器、電容器及類似者組合。在大部分方法中，這些電路元件可在對應的半導體層中及半導體層上形成，諸如矽層、矽/鍺層或任何其它適當的半導體材料層，其中，可通過使用廣為接受且又尖端的製造技術，諸如光微影(photolithography)、蝕刻、離子布植及類似者，根據指定設計及相關設計規則，一層接著一層地形成及/或處理相應裝置圖案。取決於所考慮之半導體裝置的總體複雜度，可能需要相對大量的製程步驟才能完成功能裝置。舉例而言，在所謂的“前段製程”(front end of line；FEOL)中，進行相應的製程步驟以完成實際的半導體基礎電路元件，諸如電晶體及類似者，其中，在尖端應用中，可製造30nm或更小關鍵尺寸的電晶體元件，由此為實施 非常大量電路元件提供可能性，並因此在單晶片中組配整個系統。之後，可鈍化先前形成的半導體基礎電路元件，諸如電晶體、電阻器及類似者，並且尤其可通過提供所謂的接觸元件使該等電路元件彼此互連，該等接觸元件可在適當的介電材料中形成，以便可靠地包覆先前製作的電路元件。
接著，必須藉由提供適當的介電材料並在其中形成金屬及接觸貫孔來形成金屬化系統，由此提供含高導電金屬的連接的“組構”，類似於多層階印刷電路板，以便建立為了獲得所欲功能行為所需的電連接。大體上，在複雜金屬化系統中，可能必須實施二或更多個金屬化層，才能在個別電路元件之間提供所需數量的電連接，因為一般而言，相對於裝置階中實施的電路元件數量，所需的連接數量增加比例更高。
再者，由於金屬化系統中的電連接可能對完成的半導體裝置的整體效能具有顯著影響，因此已開發尖端材料及技術，以便形成具有更小橫向尺寸但高效能的高導電金屬線及貫孔，從而一般而言，需要搭配適當設計的材料，諸如具有介電常數為3.7或更低的所謂低k介電材料，合併高導電金屬，諸如銅、銅合金及類似者。所以，在許多情況下，產生的金屬化系統代表金屬化層的複雜堆疊，其中至少一些金屬化層可基於關鍵材料形成，相比於傳統介電材料，諸如二氧化矽、氮化矽及類似者，會有較不顯著的機械穩定性。所以，當進一步處理期間或操作此類半導體裝置(包括相應金屬化系統)期間遭遇某些負載時，可觀察到半導體裝置的良率損失及/或過早疲勞(premature failure)，其可能常因敏感介電材料中形成裂紋所造成，這不僅可能導致機械穩定性降低，還可能使金屬化系統的相應部分電氣強度降低。
常可通過與連接至金屬化系統並使之鈍化的最終層或鈍化層交互作用，將實質機械應力引入敏感金屬化系統，其可包含針對環境條件及類似者提供所需穩健性的適當鈍化材料，並且還可在其中形成相應接觸墊，接觸墊可用於將所考慮之半導體裝置連接至其它組件，諸如封裝件、任何其它適當的載體材料、為了形成三維晶片組態的其它半導體裝置、以及類似者。亦即，相應接觸墊的配置是為了針對與環境的機械、電及熱交互作用向外界提供通訊而設計。舉例而言，一種用於使半導體裝置與環境通訊的常用方法是將半導體晶片併入封裝件，並且通過打線接合(wire bonding)的方式向封裝件或其接腳(pins)提供電接觸，其中可通過施壓及施熱，將適當的金屬線，諸如銅線及類似者，連接至相應接觸墊，亦稱為接合墊。舉例而言，打線接合已經成為用於半導體裝置的非常成熟且經濟的技術，其中，無論內部複雜度如何，需要與環境接觸的數量都相對有限。
在其它接觸技術中，半導體裝置與載體或封裝基材之間的電氣及機械接觸可通過焊接技術來建立，其中相應焊塊可設於封裝基材及半導體裝置其中至少一者中，而實際連接則可基於焊接製程建立。同樣，在這種情況下，可在半導體裝置的鈍化階中誘發顯著的機械應力，鈍化階可包含聚亞醯胺及類似者，具有優越鈍化特性，但曝露於機械應力時呈現較脆的行為。所以，在常可由鋁所構成的相應接觸墊的配置中，可能產生應力，舉例來說，形式為拉伸應力，此應力常由鋁接觸墊與周圍鈍化介電材料間熱膨脹係數的顯著差異所促成。相應裂紋可接著在拉伸應力的影響下傳播，並且可到達橫置於更深處的金屬化層，當已在其中使用尖端介電材料時尤其如此。如上述，金屬化系統中的任何此類裂紋相關缺陷都可能導 致所考慮之半導體裝置損失良率、過早疲勞或降低可靠度。
在許多方法中，相應接觸墊可能必須在鈍化階中以緊密間隔置放才能符合設計準則，使得舉例來說，提供相應接合墊作為實質“隔離”結構以增強機械穩健性可能不代表可行選項。在其它情況下，除了接觸墊以外，例如對於RF應用而言，可能還必須常實施較厚的金屬線，從而甚至進一步加劇鈍化層及下伏金屬化層中裂紋形成的問題。
舉例而言，美國專利第8,860,224號揭示一種在頂端金屬層上方形成超厚金屬(ultra-thick metal；UTM)線的半導體裝置，其中，形成鈍化材料以便相比於金屬層呈現特定厚度，試圖使金屬化失效減少。
美國公開專利第2013/0320522號揭示一種在基材上方形成有接觸墊的半導體裝置，其中，第一鈍化層中形成貫孔，以便以專門設計的貫孔幾何形態為基礎，將接觸墊連接至最後金屬化層的金屬區。
美國公開專利第2015/0061156號揭示一種用於通過使半導體裝置的鈍化層中的介電層數量減少來形成接合墊(舉例來說，用於打線接合)的製造技術，然而，並未專門解決鈍化材料及位於鈍化層下面的金屬化層的裂紋形成問題。
鑒於上述情況，本申請因此關於半導體裝置及製造技術，其中，可在鈍化材料中形成接觸墊，諸如接合墊及類似者，同時避免或至少減小上面所指出的一或多個問題的效應。
以下介紹本申請的簡化概要，以便對本發明的一些態樣有基 本的瞭解。本概要並非本發明的詳盡概述。用意不在於識別本發明的重要或關鍵元件，或敘述本發明的範疇。其目的僅在於以簡化形式介紹一些概念，作為下文更詳細說明的引言。
為了降低裂紋形成及傳播的可能性，本申請基於如下概念：相鄰接觸墊及/或必須與該等接觸墊連接的相鄰下伏金屬區經過適當設計可實現本質上可使裂紋形成且尤其是裂紋傳播可能性降低的組態。亦即，根據本申請的原理，極最後金屬化層的相鄰連接墊或金屬區的某一程度的橫向交錯及/或接觸墊與兩個下伏金屬區的特定重疊可導致機械穩健性更大的構造，並且可另外導致某一程度的壓縮應力，從而降低形成裂紋的趨勢，即使在例如打線接合、焊接、製作及使用半導體裝置期間的熱循環及類似過程中蒙受外部應力分量時亦然。再者，通過提供壓縮應力促進極最後金屬化層的金屬區及/或接觸墊的整體橫向設計，雖然可能形成某一程度的裂紋，但仍可有效率地抑制裂紋傳播。
本文中所揭示的一項說明性具體實施例中提供一種半導體裝置。該半導體裝置包括金屬化系統，該金屬化系統包括最後金屬化層，該最後金屬化層包含第一金屬區及第二金屬區，其中，該第二金屬區與該第一金屬區橫向分開並且相鄰於該第一金屬區。該半導體裝置更包括該最後金屬化層上面形成的鈍化層。再者，該鈍化層中形成第一接觸墊，以便與該第一金屬區接觸。另外，該半導體裝置包括為了與該第二金屬區接觸並與該第一金屬區的一部分重疊而在相鄰於第一接觸墊的該鈍化層中形成的第二接觸墊。
根據本文中所揭示的另一說明性具體實施例，提供一種半導 體裝置。該半導體裝置包括金屬化系統，該金屬化系統包括最後金屬化層，該最後金屬化層包含第一金屬區、及與該第一金屬區橫向分開並且相鄰於該第一金屬區的第二金屬區。再者，該半導體裝置包括該最後金屬化層上面形成的鈍化層。另外，該半導體裝置包括在該鈍化層中形成的第一接觸墊，以便與該第一金屬區接觸。此外，該半導體裝置包括為了與該第二金屬區接觸而在相鄰於該第一接觸墊的該鈍化層中形成的第二接觸墊，其中，該第一金屬區及/或該第一接觸墊具有非四邊形橫向形狀。
根據本文中所揭示的一再進一步具體實施例，提供一種方法。該方法包括在半導體裝置的金屬化系統的最後金屬化層的介電材料中形成第一金屬區及第二金屬區，該第一金屬區與該第二金屬區適於連接至不同電位；以及在鈍化層中形成第一接觸墊與第二接觸墊，其中，該第一接觸墊與該第二接觸墊導電耦接至該第一金屬區與該第二金屬區，並且其中，該第一接觸墊與該第二金屬區重疊。
100‧‧‧半導體裝置
101‧‧‧裂紋
110A‧‧‧接觸墊、第一接觸墊或第一連接墊
110B‧‧‧接觸墊、第二接觸墊
110S‧‧‧間隔
111A、111B‧‧‧貫孔
112‧‧‧邊緣區
120‧‧‧鈍化層或鈍化階
121‧‧‧鈍化材料
122、141‧‧‧介電材料、層間介電材料、敏感材料或敏感介電材料
140‧‧‧金屬化層
140A‧‧‧金屬區、下伏金屬區或第一金屬區
140B‧‧‧金屬區、下伏金屬區或第二金屬區
150‧‧‧金屬化系統
200‧‧‧半導體裝置
201‧‧‧裂紋
210A‧‧‧接觸墊、第一接觸墊或第一連接墊
210B‧‧‧接觸墊或第二接觸墊
210S‧‧‧間隔
211A、211B‧‧‧貫孔
214A‧‧‧凸出物
215‧‧‧轉角部分或轉角
220‧‧‧鈍化階或鈍化層
221‧‧‧鈍化材料
240A、240B、240C‧‧‧金屬區
241‧‧‧介電材料
244B、244C‧‧‧凸出物
245‧‧‧轉角
250‧‧‧金屬化系統
300‧‧‧半導體裝置
310A、310B‧‧‧接觸墊
311A、311B‧‧‧貫孔
314A、314B‧‧‧凸出物
312‧‧‧邊緣或邊緣區
320‧‧‧鈍化階
321‧‧‧鈍化材料
340‧‧‧金屬化層
340A、340B‧‧‧金屬區或下伏金屬區
341‧‧‧介電材料
344A、344B‧‧‧凸出物
350‧‧‧金屬化系統
400‧‧‧半導體裝置
401‧‧‧基材
402‧‧‧半導體層或半導體材料
403‧‧‧接觸階
404‧‧‧電路元件
405‧‧‧接觸元件
410A、410B、410C‧‧‧接觸墊
411A、411B、411C‧‧‧貫孔
417‧‧‧接觸表面或接觸表面區
420‧‧‧鈍化層或鈍化階
421‧‧‧鈍化材料
440‧‧‧金屬化層
440A、440B、440C‧‧‧金屬區
441‧‧‧介電材料
450‧‧‧金屬化系統
460‧‧‧金屬化層或第一金屬化層
460A‧‧‧金屬線
461、471、481‧‧‧介電材料
470、480‧‧‧金屬化層
470A、480A‧‧‧金屬區
本申請可搭配附圖參照以下說明來瞭解，其中相同的元件符號表示相似的組件，並且其中：第1A圖及第1B圖根據據信尤其在鈍化材料下面形成的介電材料中促進裂紋形成的傳統設計，分別示意性繪示半導體裝置的俯視圖及截面圖，該半導體裝置包括金屬化系統及鈍化層，該鈍化層包括接觸墊；第2A圖及第2B圖根據說明性具體實施例，分別示意性繪示半導體裝置、以及接觸墊及最後金屬化層的金屬區的對應設計的俯視圖 及截面圖，以便提供用於使尤其最後金屬化層中及下面使用的脆性層間介電材料的機械穩健性強化的重疊部分；第2C圖示意性繪示第2A圖及第2B圖的半導體裝置的最後金屬化層的俯視圖；第3A圖及第3B圖根據進一步說明性具體實施例，分別示意性繪示設計及對應半導體裝置的俯視圖及截面圖，其中，重疊部分可基於接觸墊及/或金屬區的對置邊緣區的“交錯式”組態來達成；第3C圖根據說明性具體實施例，示意性繪示半導體裝置的最後金屬化層中的金屬區的設計的俯視圖，其包括彼此面向的邊緣區，並且基於四邊形凸出物形成交錯式組態；第3D圖根據進一步說明性具體實施例，在俯視圖中示意性繪示設計及相應半導體裝置，其中，重疊及交錯式組態通過使用在相鄰金屬區及相鄰接觸墊中具有四邊形凸出物的邊緣區來獲得；第3E圖根據進一步說明性具體實施例，示意性繪示設計及半導體裝置的俯視圖，其中，最後金屬化層的金屬區的相鄰邊緣區的交錯式組態以實質線性邊緣區的接觸墊為基礎，搭配重疊所獲得；第3F圖根據說明性具體實施例，示意性繪示設計及半導體裝置的俯視圖，其中，最後金屬化層中的鄰接金屬區及接觸墊兩者中都獲得交錯式組態，其中，交錯式幾何形態在各對金屬區/接觸墊中具有實質相同的漸進過程；以及第4圖示意性繪示包括金屬化系統及鈍化層的半導體裝置的截面圖，該鈍化層包括根據如上述的設計及程序技術形成的接觸墊。
儘管本文中所揭示的專利目標易受各種修改和替代形式所影響，其特定具體實施例仍已通過圖式中的實施例予以表示並且在本文中予以詳述。然而，應瞭解的是，本文中特定具體實施例的說明用意不在於將本發明限制於所揭示的特定形式，相反地，如隨附申請專利範圍所界定，用意在於涵蓋落於本發明的精神及範疇內的所有修改、均等例、及替代方案。
在底下的說明中，為了解釋，提出許多特定細節以便透徹理解例示性具體實施例。然而，應顯而易知的是，沒有這些特定細節或利用均等配置也可實踐例示性具體實施例。在其它實例中，眾所周知的結構及裝置是以方塊圖形式來展示，為的是要避免不必要地混淆例示性具體實施例。另外，除非另有所指，本說明書及申請專利範圍中用來表達成分、反應條件等等的量、比率、及數值特性的所有數字都要瞭解為在所有實例中是以“約”一語來修飾。
下面說明本發明的各項說明性具體實施例。為了澄清，本說明書中並未說明實際實作態樣的所有特徵。當然，將會領會旳是，在開發任何此實際具體實施例時，必須作出許多實作態樣特定決策才能達到開發者的特定目的，例如符合系統有關及業務有關的限制條件，這些限制條件會隨實作態樣不同而變。此外，將會領會的是，此一開發努力可能複雜且耗時，雖然如此，但對受益於本申請的所屬技術領域中具有通常知識者而言仍將會如例行工作一般。
本申請現將參照附圖來說明。各種結構、系統及裝置在圖式中只是為了闡釋而繪示，為的是不要因所屬技術領域中具有通常知識者眾所周知的細節而混淆本申請。雖然如此，仍將附圖包括進來以說明並闡釋本申請的說明性實施例。本文中使用的字組及詞組應瞭解並詮釋為與所屬技術領域中具有通常知識者瞭解的字組及詞組具有一致的意義。與所屬技術領域中具有通常知識者瞭解的通常或慣用意義不同的詞匯或詞組(即定義)的特殊定義，用意不在於通過本文詞匯或詞組的一致性用法提供暗示。就一詞匯或詞組用意在於具有特殊意義的方面來說，即有別於所屬技術領域中具有通常知識者瞭解的意義，此一特殊定義應會按照為此詞匯或詞組直接且不含糊地提供此特殊定義的定義方式，在本說明書中明確提出。
本申請的原理係基於(但不限於)與半導體裝置的裂紋相關失效相關聯的某些觀察，其中，尤其是在緊密相隔的接觸墊配置中，可能遭遇顯著降低的機械穩健性，這可能導致裂紋形成、及任何此類裂紋傳播進入更深層的敏感介電材料，從而當整體製造程序期間誘發裂紋形成時，例如在接觸墊與適當的接合線、焊塊及類似者接觸時，便導致裝置過早疲勞、或導致良率明顯損失。請參閱第1A圖及第1B圖，將說明的是半導體裝置及其最後金屬化層與鈍化層的基本組態。
第1A圖示意性繪示半導體裝置100或其幾何組態的俯視圖，亦稱為電路設計或單純地稱為設計，以便提供所欲的接觸墊的結構，可將其當作接觸墊用於打線接合及類似者。如圖所示，根據總體設計準則，在俯視圖中具有實質四邊形形狀的第一接觸墊110A可設有特定裝置及依設計而定的橫向間隔110S。再者，第二接觸墊110B可設有與第一連接墊 110A實質相同的大小及形狀，並且亦可使用實質相同的間隔110S，以便根據設計要求獲得所欲的接觸墊110A、110B的陣列。應領會的是，多個此類接觸墊110A、110B一般可能必須設於相應金屬化系統(圖未示)的頂部，以便對封裝件、載體基材及類似者提供所需連接性。接觸墊110A可代表連接至相同電位的接觸墊，並且因此可連接至最後金屬化層的相同金屬區(圖未示)。另一方面，接觸墊110B可代表要連接至不同電位的接觸墊，從而需要連接至最後金屬化層中的不同金屬區(圖未示)。再者，可用虛線展示相應“貫孔”結構，其可代表相應金屬接觸，以便連接至最後金屬化層的下伏金屬區。舉例而言，相應貫孔111A可用於第一接觸墊110A，而相應貫孔111B則可提供第二接觸墊110B至下伏金屬化系統的連接。
大體上，接觸墊110A、110B及相應貫孔111A、111B可由相同材料(例如鋁)所構成，其為用於提供貫孔接合墊、RF應用附加金屬線及類似者的常用且廣為接受的材料。此外，橫向尺寸屬設計規則問題，然而，卻可包括比上覆金屬化層中的相應最小尺寸遠遠更小的最小尺寸。如圖所示，在一項具體實施例中，接觸墊110A、110B及貫孔111A、111B在俯視圖中的外形可代表具有實質線性邊緣區112的正方形。
再者，接觸墊110A、110B可橫向嵌埋於適當的鈍化材料中，諸如聚醯胺及類似者，為了簡化起見並未予以展示。再者，鈍化材料可與接觸墊110A、110B的一部分重疊，以便例如為了貫孔接合及類似者而使適當的接觸表面區曝露。另一方面，貫孔111A、111B可橫向嵌埋於任何適當的層間介電材料中，諸如富含氫的二氧化矽、二氧化矽及類似者。
本案發明人已認識到，裂紋101常可在鈍化材料及/或下伏 層間介電材料中形成，較佳為在連接至不同金屬區的第一接觸墊110A與第二接觸墊110B之間的間隔110S中形成，而另一方面，相應裂紋在介於諸第一接觸墊110A之間的間隔110S中可能很罕見。此類裂紋形成可在附加機械應力下出現，舉例來說，可在進行可施加機械力及施熱的貫孔接合程序時出現，而在其它情況下，僅僅溫度循環便可導致額外顯著的應力分量，這舉例來說，是導因於接觸墊110A、110B的材料與周圍介電材料的熱膨脹係數的差異。
第1B圖示意性繪示半導體裝置100的截面圖。如圖所示，可提供金屬化系統150，為了方便起見，以極最後金屬化層140為基礎繪示，其包括適當的介電材料141、以及嵌埋於介電材料141中的第一金屬區140A與第二金屬區140B。應領會的是，如前所述，取決於半導體裝置100的總體複雜度，金屬化系統150可具有兩個、三個、四個、五個或更多個金屬化層，以便為半導體裝置100中形成的任何電路元件實施所需連接性。如圖所示，當接觸墊110A必須連接至相同電位時，可通過貫孔111A將接觸墊110A連接至第一金屬區140A。另一方面，可通過貫孔111B將接觸墊110B連接至金屬區140B，以便將接觸墊110B與特定電位連接。因此，第一金屬區140A與第二金屬區140B之間沒有機械連接，介電材料141除外。
此外，如上述，接觸墊110A、110B可搭配貫孔111A、111B形成鈍化層或鈍化階120，其可代表半導體裝置100的極最後裝置階，並且還可提供半導體裝置100的所需鈍化，用於使接觸墊110A、110B的中央區曝露的相應開口除外。舉例而言，可在第一接觸墊110A與第二接觸 墊110B的邊緣區處取看圖1B的截面，以使得鈍化材料121可被繪示為接觸墊110A、110B的相應部分上面形成的連續層，並且還可以可靠地包覆間隔110S。如上述，介電材料122可橫向圍繞貫孔111A、111B，其可代表接觸墊110A、110B的下部分，並且可基於諸如鍍覆等等任何適當的沉積技術由相同材料所構成。一般而言，介電材料122亦稱為層間介電材料，可有別於鈍化材料121的材料組成。類似的是，最後金屬化層140的介電材料或層間介電材料141亦可與鈍化材料121有不同的組成。
從第1A圖及第1B圖明顯看出，由於機械應力及類似者、以及由於設計方面，金屬區140A可具有與組合的第一連接墊110A實質相同的橫向尺寸、及接觸墊110B可具有與下伏金屬區140B基本上相同的尺寸而產生裂紋101時，可促進裂紋101傳播進入下伏介電材料，原因舉例來說，在於此材料中的一般拉伸應力，以及尤其在於間隔110S內介電材料122、141所形成的路徑的機械穩健性降低。另一方面，由於第一接觸墊110A與下伏金屬區140A的顯著重疊，所以介於諸第一接觸墊之間的敏感介電材料122、141中可能實質觀察不到相應裂紋形成。
所以，本案發明人已認識到，通過重新設計接墊配置及/或極最後金屬化層中金屬區的配置，在不影響功能行為且不使這些組件的位置及總體大小顯著改變的情況下，可使敏感材料122、141的機械穩健性顯著提升。為此，可修改半導體裝置100的設計以便提供裂紋抑制設計，這可通過提供交錯式(interdigitating)及/或重疊組態來達成，下文有更詳細的說明。
第2A圖示意性繪示半導體裝置200的俯視圖，其可具有與 第1A圖及第1B圖的裝置100類似的組態，原因在於為了方便起見，可假設半導體裝置200可具有與半導體裝置100相同的基本組態及功能，但在如上述的鈍化階及金屬化系統中提供裂紋抑制組態。
如圖所示，半導體裝置200可包含鈍化階或鈍化層220，其一部分可代表鈍化材料(圖未示)及相應接觸墊，諸如第一接觸墊210A及第二接觸墊210B。基本上，接觸墊210A、210B可實質佔據與在半導體裝置100的背景下所示及所述組態相同的區域，其中，亦可提供相同的連接性及功能性。與可提供實質似正方形接觸墊的前述組態相比之下，可修改設計，並從而修改橫向形狀，即如第2A圖所示俯視圖中的形狀，以便提供增強的機械穩健性。為此，可修改至少一個第一連接墊210A的形狀，即相鄰於第二接觸墊210B的接觸墊210A的形狀，以便代表非四邊形橫向形狀，為的是要在一項說明性具體實施例中，通過在相鄰於接觸墊210B的接觸墊210A與置於接觸墊210B下面的金屬區240B之間提供某種重疊來提升機械穩健性。
舉例而言，可在例如相應接觸墊210A的相應拐角部分處提供一或多個凸出物214A(例如，形狀基本上為實質三角形的凸出物)，以便“橋接”對應基本間隔210S的一部分。同時，金屬區240B可具有相反安置的凸出物244B(例如，形狀基本上為實質三角形的凸出物)，以使得可在代表最後金屬化層中用於連接至接觸墊210B的對應金屬區的區域240B、與最後金屬化層中所設再一金屬區(圖未示)的接觸墊210A之間獲得第2A圖的俯視圖中這些“垂直”堆疊組件的重疊，以便獲得與在第1A圖及第1B圖中半導體裝置100的背景下所述相同的連接性及功能行為。
再者，如圖所示，凸出物214A可相對於接觸墊210B的轉角部分215在大小及形狀方面互補，以便在第一接觸墊210A與第二接觸墊210B之間提供所欲橫向距離。“互補”一詞應理解為意指在俯視圖中，相應組件的對置邊緣部分，諸如凸出物214A及相反安置的轉角215，具有可保留實質恒定橫向間隔的幾何組態。所以，轉角215處“圓角化”的程度可通過將一相應三角形部分(具有與三角形凸出物214A的相應線平行的線)切掉來獲得。所以，第一接觸墊210A與第二接觸墊210B的非四邊形橫向形狀可通過這些接觸墊的對置邊緣的互補幾何組態來達成，其中，至少一個邊緣包含相應凸出物，諸如三角形凸出物214A。
應領會的是，當必須在接觸墊210B的右手邊提供附加接觸墊時，第二接觸墊210B亦可在對立側具有相應凸出物(圖未示)。所以，通過適當地設計旨在連接至不同電位的相鄰接觸墊的邊緣、及通過適當地設計極最後金屬化層中的下伏金屬區，可獲得垂直堆疊部分的重疊，從而提供優越的裂紋抑制特性。在此背景下，應領會的是，“重疊”一詞應理解為說明第一組件的一部分、及第二組件於第一組件上面或下面的一部分在不同高度水平的同一橫向位置。就這一點來說，相鄰於接觸墊210B橫向而置的接觸墊210A與金屬區240B重疊，因為接觸墊210A的凸出物214A的至少一部分具有與下伏金屬區240B的凸出物244B相同的橫向位置。
第2B圖示意性繪示第2A圖的裝置200的截面圖。如圖所示，可根據整體裝置要求提供包括一或多個金屬化層的金屬化系統250，為了方便起見，僅繪示其最後金屬化層240，亦如上述。最後金屬化層240可包含介電材料241，可在其中嵌埋金屬區240A及金屬區240B，亦如以 上在半導體裝置100的背景下所述。如參照第2A圖所闡釋，金屬區240A及240B可代表不同電位，這在習知上會導致金屬區240A、240B的對應間隔，並且導致相應接觸墊的穩定性降低，如以上在第1A圖及第1B圖的背景下所述者。由於半導體裝置200的設計經過修改，故金屬區240B可包含凸出物244B，以便由於設有凸出物214A而提供與相鄰接觸墊210A的重疊。所以，可沿著深度方向限制鈍化材料221中形成的裂紋201的相應裂紋傳播，以免因金屬區240B的凸出物244B而進一步傳播進入金屬化系統250的深度。
請再次參照第2A圖，顯然可對於例如由鈍化階中的凸出物214A及最後金屬化層240中的凸出物244B所提供的裂紋傳播達成橫向限制、以及亦對於因重疊凸出物214A、244B而沿著深度方向的裂紋傳播達成限制，從而顯著降低沿著金屬化系統250中任何方向的裂紋傳播的可能性。
所以，金屬化系統250及鈍化層220的增強機械效能可通過使用適當調適的裝置設計來達成，不需要顯著變更整個裝置組態，也不需要重新設計相應製造程序，但提供適當設計的微影遮罩除外，以便將金屬區及/或接觸墊的非四邊形橫向形狀的修改設計轉移到實際半導體裝置。就這一點來說，應注意的是，金屬區240A、240B及/或接觸墊210A、210B相比於傳統設計(第1A圖及第1B圖)更複雜的邊緣幾何形態可基於廣為接受的微影技術來輕易達成，因為如上述，一般而言，鈍化階220及最後金屬化層240中的任何最小尺寸相比於下方橫置的金屬化層中的關鍵尺寸可顯著更大，以使得邊緣區的更複雜設計可全然在廣為接受的微影技 術的能力範圍內。
當從另一個觀點看時，如設計或半導體裝置200在第2A圖及第2B圖所示的具體實施例可代表橫向交錯式組態，其中，這項具體實施例中的交錯式本質是在至少兩個層階中完成，亦即，在接觸墊210A、210B的最上層階中、及由區域240A、240B所界定的下方橫置的層階中完成。接觸墊210A、210B的交錯式組態是通過相應橫向對立設置邊緣的互補橫向形狀或設計所獲得，其是為了接觸墊210A而通過說明性三角形凸出物214A形成，並且為了接觸墊210B而通過對應轉角部分215形成，對接觸墊210B的此部分賦予多邊形幾何形態。金屬區240A、240B的層階處獲得類似的互補或交錯式組態。
第2C圖示意性繪示金屬化層240的俯視圖，包括金屬區240A、240B。在這種情況下，金屬區240A、240B的橫向對立設置邊緣具有由實質三角形凸出物244B、及金屬區240A的邊緣處提供的互補“圓化”轉角245所界定的交錯式橫向組態。另外，這些互補或交錯式橫向組態可重疊，本身對介於金屬區240A、240B之間的任何層間介電材料賦予橫向裂紋抑制行為，如參照第2A圖及第2B圖所述，其可通過金屬區240B的凸出物244B與接觸墊210A的凸出物214A的重疊來達成，如第2A圖及第2B圖所示。
再者，如前述，亦可為任何進一步的鄰接金屬區，諸如相鄰於金屬區240B而置的區域240C，建立類似的交錯式或互補橫向組態。所以，金屬區240C的相應凸出物244C可以互補方式對應於金屬區240B的“圓化”(即，多邊形)轉角245。
應領會的是，接觸墊的層階中亦可繼續類似組態，以便提供具有橫向交錯式幾何形態並與金屬區(諸如區域240A、240B、240C)的下伏鏈重疊的多個鏈接的接觸墊。
要注意的是，例如使貫孔211A、211B設有透過“圓化”轉角部分而獲得的多邊形形狀，亦可適當地調適相應貫孔211A、211B的橫向形狀，以便符合接觸墊210A、210B的橫向形狀。
第3A圖在俯視圖中示意性繪示半導體裝置300或其設計的進一步說明性具體實施例，其具有相鄰接觸墊310A、310B及下伏金屬區340A、340B。從第3A圖明顯看出，至少在接觸墊310A、310B的層階處獲得交錯式橫向組態，其中，接觸墊310A、310B的相應橫向對置邊緣可分別由對應的凸出物314A、314B所形成，由此在接觸墊310A、310B中形成互補組態的鋸齒邊緣幾何形態。類似的是，下伏金屬區340A、340B可具有橫向對立設置邊緣，該等邊緣具有通過對應凸出物所獲得的交錯式組態，在這種情況下，該等凸出物分別為實質三角形幾何形態的凸出物344A、344B，從而亦在金屬區340A、340B之間形成實質鋸齒形的邊界或間隔。再者，亦如以上參照第2A圖至第2C圖所述，可在接觸墊310A、310B與下伏金屬區340A、340B之間達成重疊，因為金屬區340A的凸出物344A可與接觸墊310B的凸出物314B重疊，並且金屬區340B的凸出物344B可與接觸墊310A的凸出物314A重疊。所以，交錯式組態是順著橫向方向獲得，亦即順著第3A圖中的水平及垂直方向獲得，而重疊組態則是順著高度方向獲得，亦即順著與第3A圖的繪製平面垂直的方向獲得。按照這種方式，可更進一步增強裂紋抑制效能，因為可采高效率方式順著 橫向及高度方向抑制裂紋傳播。應領會的是，在一些說明性具體實施例中，分別在接觸墊310A與金屬區340A之間、及接觸墊310B與金屬區340B之間提供電氣及機械接觸的相應貫孔311A、311B亦可具有與對應接觸墊310A、310B的橫向形狀實質類似的橫向形狀，從而亦在橫向對立設置邊緣處形成互補組態，並且避免貫孔311A、311B的表面區的任何明顯縮減，同時仍然提供所欲截面形狀，即錐形形狀，下文將參照第3B圖論述。
第3B圖示意性繪示沿著第3A圖的線條IIIB-IIIB取看的截面圖。如圖所示，半導體裝置300包括設於鈍化階320中的接觸墊310A、310B，亦包含鈍化材料321。再者，金屬區340A、340B可代表金屬化系統350的極最後金屬化層340，其中，可將金屬區340A、340B嵌埋於對應層間介電材料341中。再者，接觸墊310A可通過貫孔311A連接至金屬區340A，貫孔311A可代表金屬區310A的下部分，並且可具有錐形形狀，以便相對於周圍介電材料341提供優越的黏附力及機械穩定性。類似的是，可基於具有錐形截面形狀的貫孔311B將接觸墊310B連接至金屬區340B。再者，接觸墊310A、310B與下伏金屬區340A、340B的重疊可通過相應凸出物來達成，其中，根據第3A圖中所示的區段，金屬區340B的凸出物344B可與接觸墊310A的凸出物314A重疊。
所以，請再次參照第3A圖，當順著第3A圖的向下方向移動截面線IIIB-IIIB時，將獲得接觸墊310B與金屬區340A的相應重疊部分，以此類推。顯然，至少在相應接觸墊與金屬區的重疊區內，用於裂紋傳播的“垂直”路徑會實質受到重疊組態阻礙。
第3C圖根據進一步說明性具體實施例，示意性繪示半導體 裝置300的俯視圖，其中，設於最後金屬化層340中的金屬區340A、340B可具有基於實質四邊形凸出物344A、344B形成的橫向交錯式組態。亦即，金屬區340A、340B的相應橫向對立設置邊緣312具有位在金屬區340A上的凸出物344A、及位在金屬區340B上互補設置的凸出物344B，從而獲得橫向交錯式組態，在層件340內，即順著第3C圖的垂直方向，提供高裂紋抑制行為。在一些說明性具體實施例中，相對於對應層間介電材料中的裂紋形成，極最後金屬化層340的這種裂紋抑制特性可足以獲得所欲的更高穩健性。
在進一步說明性具體實施例中，亦可至少在接觸墊的層階處建立對應交錯式組態，下文將參照第3D圖作說明。
第3D圖示意性繪示半導體裝置300或其設計的俯視圖，其中，接觸墊310A、310B可大致置於對應金屬區340A、340B上面，接觸墊310A、310B的任一者可通過貫孔或下部分與對應金屬區340A、340B連接，如以上參照第2A圖至第2C圖及第3A圖至第3B圖所述。為簡單起見，第3D圖中未展示任何此類貫孔。然而，如上述，任何此類貫孔皆可具有可與接觸墊310A、310B的橫向形狀對應的橫向形狀，但尺寸稍微縮減。
如圖所示，接觸墊310A可具有相應凸出物314A，其可具有實質四邊形橫向形狀，以便與接觸墊310B的相應凸出物314B形成交錯式組態。再者，接觸墊310A、310B的交錯式組態可視為相對於由金屬區340A、340B所形成的交錯式組態呈現“反轉”或“互補”，原因在於可獲得某一重疊，舉例來說，通過接觸墊310A的凸出物314A與金屬區340B的 凸出物344B獲得、以及通過接觸墊310B的凸出物314B與金屬區340A的凸出物344A獲得。所以，亦如上述，可達成高效率組態，其中，可抑制順著橫向方向(即第3D圖的水平及垂直方向)、及順著高度方向(即與第3D圖的繪製平面垂直的方向)的裂紋傳播。
第3E圖根據金屬區340A、340B可界定交錯式橫向組態的進一步說明性具體實施例，示意性繪示半導體裝置300或其設計的俯視圖，舉例如以上參照第3C圖所述。此外，接觸墊310A、310B可在相應對立設置邊緣312處設有簡化幾何組態，其在所示具體實施例中，可代表實質線性邊緣區。然而，接觸墊310A、310B的線性邊緣區312為橫向而置，以便分別提供與對應相鄰金屬區340B，340A的重疊。亦即，接觸墊310A的對應線性邊緣區312安置成使得與金屬區340B的對應凸出物344B獲得某一重疊。類似的是，接觸墊310B的邊緣區312安置成使得與金屬區340A的對應凸出物344A建立重疊。所以，基於交錯式組態，亦在金屬區340A、340B的層階中獲得非常有效率的裂紋傳播抑制行為，同時由於重疊組態而顯著抑制沿著高度方向(即沿著與第3E圖的繪製平面垂直的方向)的裂紋傳播，而另一方面，可實施邊緣區312的實質線性組態。
第3F圖根據進一步說明性具體實施例，示意性繪示半導體裝置300或其設計的俯視圖。如圖所示，金屬區340A、340B可分別通過相應實質四邊形凸出物344A、344B來提供橫向交錯式組態，亦如以上參照第3C圖所闡釋。再者，接觸墊310A、310B可通過實質四邊形橫向形狀的相應凸出物314A、314B來形成交錯式組態。如圖所示，在這種情況下，可在金屬區340A的對應凸出物344A上面形成接觸墊310A的凸出物 314A，以使得凸出物314A，344A在相應邊緣區處界定非四邊形形狀，其中，對應的凸出物彼此上下置中。類似的是，接觸墊310B的凸出物314B在金屬區340B的相應凸出物344B上面置中。另一方面，邊緣區312安置成使得，舉例來說，通過在接觸墊310B的兩個橫向相鄰凸出物314B之間具有非凸出部分的凸出物344A而獲得某一重疊。對於金屬區340B的凸出物344B、及介於接觸墊310A的相應凸出物314A之間的非凸出區域也是如此。
所以，通過大體上提供金屬區及/或接觸墊的非四邊形橫向形狀，可提供多種幾何組態，其中，相鄰金屬區及/或相鄰接觸墊的橫向對立設置邊緣可在相鄰金屬區及/或接觸墊之間提供非線性橫向空間，由此顯著增加順著橫向方向產生裂紋(而且尤其是造成該裂紋的傳播)所需的能量。舉例來說，在說明性具體實施例中，相鄰金屬區及/或相鄰接觸墊的橫向交錯式或互補組態可提供明顯抵抗力來對抗裂紋產生及裂紋傳播。再者，接觸墊與金屬區的重疊一經提供，便亦可獲得機械性、高度穩健的整體組態，從而至少顯著增加為了沿著組態的高度方向產生裂紋所需的能量，並且還增加順著高度方向的裂紋傳播抑制行為。在有幫助的具體實施例中，高度橫向有效概念(即相鄰金屬區及/或接觸墊中非四邊形本質的橫向交錯式或互補組態)可與接觸墊及金屬區的重疊組態搭配，由此提供對應半導體裝置更加優越的裂紋抑制效能。由於設計修改相比於純四邊形金屬區及接觸墊可全然在廣為接受的微影技術的能力範圍內，因此可在不對任何程序及材料進行顯著修改的情況下達成與抗裂相關的優越效能，但用於在實際半導體裝置中實施適當設計的相應微影遮罩的調適除外。
第4圖示意性繪示在抑制裂紋形成及裂紋傳播方面具有優越效能的半導體裝置400的截面圖。如圖所示，半導體裝置400可包含基材401，諸如包含矽、矽/鍺或任何其它適當半導體材料的半導體基材，可能與埋置型介電材料搭配，端視半導體裝置400的整體組態而定。可在基材401中或上形成具有適當材料組成及特性的半導體層402，以便在其中及其上形成相應電路元件404，諸如場效電晶體、電阻器及類似者。電路元件404可具有任何適當的關鍵尺寸，其中，在尖端半導體裝置中，可能必須實施30nm且甚至更小的垂直尺寸才能符合對應的設計規則。電路元件404的至少一部分可嵌埋於接觸階403中，接觸階403可包含任何適當的介電材料，並且可包括接觸元件405，接觸元件405包含適當的含金屬材料，以便連接至電路元件404的相應接觸區。
可在接觸階403上面形成金屬化系統450，以便連接至相應接觸元件405，並且提供半導體裝置400正常作用所需的電氣、熱及機械連接。如前述，諸如系統450的相應金屬化系統可具有多個金屬化層，其數量及複雜度可顯著取決於半導體裝置400的整體組態。舉一實施例來說，可提供第一金屬化層460以便連接至接觸階403，並且可已在其中形成相應金屬區，諸如橫向嵌埋於適當介電材料461中的金屬線460A。此外，金屬化系統450可分別包含具有相應介電材料471、481及金屬區470A、480A的附加金屬化層470、480。無論金屬化層460、470、480的實際數量有多少，都可存在極最後金屬化層440，以便作用為鈍化階420的“接口(interface)”，其進而可就環境影響及類似者提供半導體裝置400的鈍化，並且還可對環境提供連接性，舉例來說，用於連接至封裝件、另 一半導體裝置及類似者。因此，最後金屬化層440可包含高導電金屬區440A、440B、440C，其可適當地連接至下一個下金屬化層480，並且可提供導電性及導熱性。為此，可提供任何適當的層間介電材料441，其特性可取決於半導體裝置400關於介電常數及類似者的總體要求。特別的是，金屬區440A、440B、440C可代表用於連接至相應接觸墊410A、410B、410C的接觸區，接觸墊410A、410B、410C進而可提供由鈍化材料421所曝露的相應接觸表面417。舉例而言，在一些說明性具體實施例中，接觸表面區417可代表用於容置接合線的區域，以便建立連至另一裝置(例如封裝件及類似者)的打線接合連接。在其它具體實施例中，接觸墊410A、410B、410C可代表用於其它接觸技術的組件，諸如覆晶方法中使用的焊接技術。
如前述，最後金屬化層440的金屬區440A、440B、440C一般至少是以最小尺寸為基礎所形成，其相比於下方橫置的金屬化層(諸如層件460、470及類似者)所需的尺寸，可能關鍵性較不顯著。所以，由於橫向尺寸實質增大，金屬區440A、440B、440C的非四邊形橫向形狀可至少在鄰接邊緣區處，通過形成相應互補幾何組態，基於廣為接受的微影技術來達成，如前文參照第2A圖至第2C圖及第3A圖至第3F圖所述。因此，雖然相比於傳統四邊形設計，金屬區440A、440B、440C的任何此類非四邊形橫向形狀可能需要實施稍微縮減的最小橫向尺寸，但任何此類縮減的橫向尺寸仍在廣為接受的的微影技術的能力範圍內。
類似的是，可基於如上述的橫向形狀或設計來形成接觸墊410A、410B、410C，其可通過相應貫孔或下部分411A、411B、411C連 接至相應下方橫置的金屬區440A、440B、440C。所以，相鄰的金屬區440A、440B、440C可形成橫向交錯式或互補組態，如上述。類似的是，在一些說明性具體實施例中，相鄰的接觸墊410A、410B、410C可通過提供非四邊形組態來形成橫向交錯式組態。在進一步具體實施例中，除了或替代地，接觸墊410A、410B、410C可基於非四邊形或四邊形橫向形狀而與下伏且橫向相鄰的金屬區形成重疊。舉例而言，如第4圖所示，接觸墊410A可與金屬區440B重疊，並且接觸墊410B可與金屬區440C重疊，以此類推，端視相鄰金屬區及接觸墊的數量而定。因此，可在最後金屬化層440及鈍化階420中實施任何上述橫向及垂直組態。
再者，在第2A圖至第2C圖及第3A圖至第3F圖所示的具體實施例中，僅在一個維度中繪示金屬區及接觸墊的橫向鄰域，其舉例來說，可適用於提供打線接合接觸墊，而在其它說明性具體實施例(圖未示)中，亦可順著第二橫向方向建立相應鄰域，由此沿著兩種不同橫向方向提供相應的互補或交錯式組態及/或重疊組態，其舉例來說，可能需用於更複雜的接觸體制，諸如覆晶接合及類似者。
可基於以下程序形成如第4圖所示的半導體裝置400。
在提供基材401之後，可根據裝置要求形成或修改半導體材料402。電路元件404可基於廣為接受的程序技術形成，包括尖端微影程序，用於形成例如場效電晶體的閘極電極結構及類似者。再者，可應用磊晶生長技術、離子布植、尖端蝕刻技術及類似者，以便最終獲得電路元件404。之後，接觸階403可通過沉積任何適當的介電材料、使其平坦化並形成開口、然後沉積一或多種適當的導電材料來形成，以便獲得接觸元件 405。其次，可逐層形成金屬化系統450，舉例來說，通過沉積任何適當的介電材料來形成，諸如二氧化矽、富含氫的二氧化矽或任何其它低k介電材料，端視需求而定，然後可將其圖案化，以便形成溝槽及貫孔開口，隨後可用適當的材料予以填充，諸如銅、銅合金及類似者。在用於形成金屬化系統450的製造程序期間，最後金屬化層440亦可通過提供介電材料441並基於微影遮罩對其進行圖案化來形成，該微影遮罩包括適當設計的橫向結構，舉例如以上參照圖2A至圖2C及圖3A至圖3F所述者。所以，在相應微影程序及隨後的圖案化序列期間，可為金屬區440A、440B、440C達成適當的非四邊形橫向形狀。之後，可沉積並圖案化另外的介電材料(亦以元件符號441表示)，以便基於用於將介電材料441圖案化的適當光微影技術來形成貫孔411A、411B、411C，可能連同接觸墊410A、410B、410C一起形成，其中，在這種情況下，如對照區域440A、440B、440C所述的相同準則亦適用。亦即，取決於是否要建立橫向交錯式組態及/或是否要與相應下伏金屬區440A、440B、440C在某些區域實施適當的重疊，可在相應光微影程序期間將相應設計轉移到材料441內，並且可能轉移到再一遮罩層(圖未示)內。之後，可例如通過鍍覆技術，然後沉積鈍化材料421及其相應圖案來沉積任何適當的材料，諸如鋁，以便使接觸表面417曝露。
結果是，本申請提供半導體裝置及相應製造技術，其中可為了極最後金屬化層的金屬區、及/或為了連接至最後金屬化層中金屬區的接觸墊而實施特定非四邊形橫向形狀(即設計)，以便降低裂紋順著半導體裝置的橫向及/或高度方向傳播的可能性。據信，修改的橫向及垂直組態(即交錯式組態及重疊)，可增加可能為了產生裂紋、或為了造成裂紋橫向及垂 直傳播而需要的臨界能量水平。
以上所揭示的特殊具體實施例僅屬說明性，正如本發明可用所屬技術領域中具有通常知識者所明顯知道的不同但同等方式予以修改並且實踐而具有本文的指導效益。舉例而言，以上所提出的程序步驟可按照不同順序來進行。再者，除了如所附申請專利範圍中所述除外，未意圖限制於本文所示構造或設計的細節。因此，證實可改變或修改以上揭示的特定具體實施例，而且所有此類變例全都視為在本發明的範疇及精神內。要注意的是，本說明書及所附申請專利範圍中如“第一”、“第二”、“第三”或“第四”的類用以說明各個程序或結構的術語，僅當作這些步驟/結構節略參考，並且不必然暗喻這些步驟/結構的進行/形成序列。當然，取決於精準表達的措辭，可或可不需要這些程序的排列順序。因此，本文尋求的保護如所附申請專利範圍中所提。

Claims (20)

  1. 一種半導體裝置，包含：金屬化系統，包括最後金屬化層，該最後金屬化層包含第一金屬區、及與該第一金屬區橫向分開並相鄰於該第一金屬區的第二金屬區；鈍化層，形成在該最後金屬化層上面；第一接觸墊，形成在該鈍化層中，以便與該第一金屬區接觸，以及第二接觸墊，形成在相鄰於該第一接觸墊的該鈍化層中，以便與該第二金屬區接觸並與該第一金屬區的一部分重疊。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，該第一金屬區與該第二金屬區的至少其中一者具有非四邊形橫向形狀。
  3. 如申請專利範圍第2項所述的半導體裝置，其中，該第一金屬區與該第二金屬區的該至少其中一者的該非四邊形橫向形狀由該第一金屬區及該第二金屬區的該至少其中一者的邊緣所界定，該邊緣面向該第一金屬區與該第二金屬區的至少其中另一者的邊緣。
  4. 如申請專利範圍第2項所述的半導體裝置，其中，該第一金屬區與該第二金屬區各具有非四邊形橫向形狀。
  5. 如申請專利範圍第4項所述的半導體裝置，其中，該第一金屬區與該第二金屬區的對向邊緣具有互補橫向形狀，以便形成交錯式橫向組態。
  6. 如申請專利範圍第1項所述的半導體裝置，其中，該第一接觸墊與該第二接觸墊的至少其中一者具有非四邊形形狀。
  7. 如申請專利範圍第6項所述的半導體裝置，其中，該第一接 觸墊與該第二接觸墊的該至少其中一者的該非四邊形橫向形狀由該第一接觸墊及該第二接觸墊的該至少其中一者的邊緣所界定，該邊緣面向該第一接觸墊與該第二接觸墊的至少其中另一者的邊緣。
  8. 如申請專利範圍第6項所述的半導體裝置，其中，該第一接觸墊與該第二接觸墊各具有非四邊形橫向形狀。
  9. 如申請專利範圍第8項所述的半導體裝置，其中，該第一接觸墊與該第二接觸墊的對向邊緣具有互補橫向形狀，以便形成交錯式橫向組態。
  10. 如申請專利範圍第1項所述的半導體裝置，其中，該第一金屬區與該第二金屬區的至少其中一者具有非四邊形橫向形狀，並且該第一接觸墊與該第二接觸墊的至少其中一者具有非四邊形橫向形狀。
  11. 如申請專利範圍第2項所述的半導體裝置，其中，該第一金屬區與該第二金屬區的該至少其中一者的該非四邊形橫向形狀由在該第一金屬區與該第二金屬區的該至少其中一者的邊緣區處形成的二或更多個實質四邊形凸出物所形成。
  12. 如申請專利範圍第2項所述的半導體裝置，其中，該第一金屬區與該第二金屬區的該至少其中一者的該非四邊形橫向形狀由在該第一金屬區與該第二金屬區的該至少其中一者的邊緣區處形成的二或更多個實質三角形凸出物所形成。
  13. 如申請專利範圍第6項所述的半導體裝置，其中，該第一接觸墊與該第二接觸墊的該至少其中一者的該非四邊形橫向形狀由在該第一接觸墊與該第二接觸墊的該至少其中一者的邊緣區處形成的二或更多個 實質四邊形凸出物所形成。
  14. 如申請專利範圍第6項所述的半導體裝置，其中，該第一接觸墊與該第二接觸墊的該至少其中一者的該非四邊形橫向形狀由在該第一接觸墊與該第二接觸墊的該至少其中一者的邊緣區處形成的二或更多個實質三角形凸出物所形成。
  15. 如申請專利範圍第1項所述的半導體裝置，其中，該第一金屬區與該第二金屬區包含銅，並且該第一接觸墊及該第二接觸墊包含鋁。
  16. 一種半導體裝置，包含：金屬化系統，包括最後金屬化層，該最後金屬化層包含第一金屬區、及與該第一金屬區橫向分開並相鄰於該第一金屬區的第二金屬區；鈍化層，在該最後金屬化層上面形成；第一接觸墊，在該鈍化層中形成，以便與該第一金屬區接觸，以及第二接觸墊，在相鄰於該第一接觸墊的該鈍化層中形成，以便與該第二金屬區接觸，該第一金屬區及該第一接觸墊的至少其中一者具有非四邊形橫向形狀。
  17. 如申請專利範圍第16項所述的半導體裝置，其中，該第二接觸墊與該第一金屬區的一部分重疊。
  18. 如申請專利範圍第16項所述的半導體裝置，其中，該非四邊形橫向形狀由包括四邊形凸出物及三角形凸出物的至少其中一者的至少一個邊緣區所形成。
  19. 一種方法，包含：在半導體裝置的金屬化系統的最後金屬化層的介電材料中形成第一金 屬區及第二金屬區，該第一金屬區與第二金屬區適配於連接至不同電位；以及在鈍化層中形成第一接觸墊與第二接觸墊，其中，該第一接觸墊與該第二接觸墊導電耦接至該第一金屬區與該第二金屬區，並且其中，該第一接觸墊與該第二金屬區重疊。
  20. 如申請專利範圍第19項所述的方法，更包含界定該接觸墊、該第一金屬區及該第二金屬區的至少其中一者的非四邊形橫向形狀。
TW107134809A 2017-10-11 2018-10-02 在金屬化系統中具有優異抗裂性之半導體裝置 TWI694573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/729,774 2017-10-11
US15/729,774 US10340229B2 (en) 2017-10-11 2017-10-11 Semiconductor device with superior crack resistivity in the metallization system

Publications (2)

Publication Number Publication Date
TW201931553A true TW201931553A (zh) 2019-08-01
TWI694573B TWI694573B (zh) 2020-05-21

Family

ID=65992621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134809A TWI694573B (zh) 2017-10-11 2018-10-02 在金屬化系統中具有優異抗裂性之半導體裝置

Country Status (3)

Country Link
US (1) US10340229B2 (zh)
CN (1) CN109659293B (zh)
TW (1) TWI694573B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714195B (zh) * 2019-08-02 2020-12-21 信通交通器材股份有限公司 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069562B1 (en) 2020-01-15 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation layer for integrated circuit structure and forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267198A1 (en) * 2005-05-25 2006-11-30 Mou-Shiung Lin High performance integrated circuit device and method of making the same
US8748257B2 (en) * 2008-03-31 2014-06-10 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8860224B2 (en) 2011-02-25 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Preventing the cracking of passivation layers on ultra-thick metals
JP2013206905A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法
US20130320522A1 (en) 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US20150061156A1 (en) 2013-09-03 2015-03-05 Globalfoundries Singapore Pte. Ltd. Pad solutions for reliable bonds
US9589911B1 (en) * 2015-08-27 2017-03-07 Globalfoundries Inc. Integrated circuit structure with metal crack stop and methods of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714195B (zh) * 2019-08-02 2020-12-21 信通交通器材股份有限公司 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法

Also Published As

Publication number Publication date
US10340229B2 (en) 2019-07-02
TWI694573B (zh) 2020-05-21
US20190109097A1 (en) 2019-04-11
CN109659293B (zh) 2023-02-03
CN109659293A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
CN100397634C (zh) 包括再分布图案的半导体封装及其制造方法
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
KR101376086B1 (ko) 개선된 플립 칩 패키지 신뢰도를 위한 다이 레벨 금속 밀도그래디언트
KR100380697B1 (ko) 본드패드를 구비한 반도체 디바이스
US20090278263A1 (en) Reliability wcsp layouts
TW201530758A (zh) 半導體裝置及半導體裝置之製造方法
JP2006196899A (ja) ダイの反りが抑制された半導体素子及びその製造方法
CN103123915A (zh) 调节封装组件的连接器的尺寸
CN102593043B (zh) 通过优化伪金属分布增大介电强度
TW201931553A (zh) 在金屬化系統中具有優異抗裂性之半導體裝置
US8173539B1 (en) Method for fabricating metal redistribution layer
TWI502691B (zh) 導電結構及其形成方法
TWI520282B (zh) 用於半導體裝置之互連結構及相關之製造方法
TW201338109A (zh) 半導體結構與其形成方法
JP2016100552A (ja) 半導体装置
TW201640635A (zh) 封裝結構及其製作方法
CN105633053A (zh) 基板结构及其制法
CN104952735A (zh) 具有金属柱的芯片封装结构及其形成方法
JP4009380B2 (ja) 半導体チップの製造方法
KR20060097442A (ko) 그루브들을 갖는 본딩패드 및 그 제조방법
JP5417169B2 (ja) パワーｍｏｓｆｅｔのコンタクトメタライゼーション
JP2001176966A (ja) 半導体装置
JP4074721B2 (ja) 半導体チップおよび半導体チップの製造方法
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
KR100990587B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법