TW201308435A - 成膜裝置及成膜方法 - Google Patents

成膜裝置及成膜方法 Download PDF

Info

Publication number
TW201308435A
TW201308435A TW101120079A TW101120079A TW201308435A TW 201308435 A TW201308435 A TW 201308435A TW 101120079 A TW101120079 A TW 101120079A TW 101120079 A TW101120079 A TW 101120079A TW 201308435 A TW201308435 A TW 201308435A
Authority
TW
Taiwan
Prior art keywords
film
substrate
copper
hole
opening
Prior art date
Application number
TW101120079A
Other languages
English (en)
Inventor
Takayuki Tsuchiya
Masao Marunaka
Yasuhiro Koizumi
Kazuo Kondo
Original Assignee
Shinmaywa Ind Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinmaywa Ind Ltd filed Critical Shinmaywa Ind Ltd
Publication of TW201308435A publication Critical patent/TW201308435A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/46—Sputtering by ion beam produced by an external ion source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32055—Arc discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之成膜裝置(100)具備：真空室(30)，其收納形成有貫通孔之基板(34B)及銅釋出源(35B)；真空泵(36)，其將真空室(30)內減壓至特定真空度；電源(80)，其產生施加於基板(34B)之電力；及驅動機構，其用於設定基板(34B)與銅釋出源(35B)間之距離；於使自銅釋出源(35B)釋出之銅材料堆積於基板(34B)之一主面且利用由銅材料構成之堆積膜來阻塞主面之貫通孔之開口時，根據上述距離及上述電力來調整由堆積膜所致之開口之阻塞狀態。

Description

成膜裝置及成膜方法
本發明係關於一種成膜裝置及成膜方法。
隨著半導體裝置之小型化及高速化，作為半導體裝置用之配線材料，電阻率低於鋁之銅(Cu)受到關注。又，由於貫通半導體基板之貫通電極之形成可實現晶片間之最短距離上之連接，因此於實現高功能、高速動作之LSI系統方面受到關注。
根據以上背景，提出有藉由組合真空成膜及鍍銅步驟而將由該銅構成之貫通電極(以下有時簡稱為「Cu貫通電極」)形成於矽基板之方法(例如參照專利文獻1~3)。
於圖8中示意性地表示有先前之Cu貫通電極形成步驟之代表例。
首先，如圖8(a)所示，於矽基板110中設置非貫通孔111(有底孔)，且利用適當之真空成膜法(例如濺鍍法)於該非貫通孔111之內壁及矽基板110之表面形成障壁膜112(例如鈦膜或鉭膜等)。此種障壁膜112係為了防止矽與銅形成矽化物化合物而被形成。再者，通常於形成該障壁膜112之前，於非貫通孔111之內壁及矽基板110之表面形成用以使障壁膜112與矽基板110之間絕緣之SiO2等氧化膜，但此處省略圖示。
繼而，如圖8(b)所示，以覆蓋非貫通孔111內之障壁膜112之整個露出部之方式，利用適當之真空成膜法(例 如濺鍍法)而形成發揮鍍銅步驟(後續步驟)之基底電極作用之銅材料的晶種膜113。
其後，如圖8(c)所示，藉由在鍍銅步驟中使Cu(銅)材料114成長而將Cu材料114埋入至非貫通孔111內。
繼而，如圖8(d)所示，藉由研磨矽基板110之兩面，而獲得具備Cu貫通電極115之矽基板110。
專利文獻1：日本特開2003-328180號公報
專利文獻2：日本特開2007-5402號公報
專利文獻3：日本特開2010-103406號公報
然而，於上述先前例中，存在以下問題。
第1，難以於縱橫比超過特定值(例如7~10左右)之細長非貫通孔內形成Cu貫通電極。例如，於非貫通孔深處之側壁，晶種膜存在變薄之傾向，從而有此處之晶種膜之被覆性變差之情形。如此，於鍍銅步驟中，Cu材料之成長產生障礙，從而產生空隙。
第2，非貫通孔之開口附近之晶種膜較非貫通孔之內部之晶種膜厚膜化，從而於該開口附近之晶種膜中存在低電阻化之傾向。如此，由於鍍銅時之電流密度支配Cu材料之鍍敷成長速度，因此存在非貫通孔之開口附近之Cu材料的鍍敷成長速度超過非貫通孔內部之Cu材料的鍍敷成長速度之情形。於該情形時，於鍍銅步驟中，非貫通孔之開口被Cu材料堵塞，從而產生空隙。尤其於為實現Cu材料之鍍敷成長之高速化而提高上述電流密度時，該問題變得明顯。
第3，於將Cu貫通電極埋入至非貫通孔時之鍍銅步驟之添加劑之組成比被破壞之情形時，產生與上述相同之空隙。
即，先前例包含如下問題，即，難以實現於整個非貫通孔形成均勻之晶種膜，且用於將Cu貫通電極埋入非貫通孔之鍍銅步驟的鍍浴控制(例如添加劑之摻合控制等)複雜。
因此，本案發明人等致力於下述技術之開發，即，於矽基板中形成貫通孔(無底孔)以代替上述非貫通孔(有底孔)，且可使用由銅構成之堆積膜(以下，有時簡稱為「Cu堆積膜」)堵塞貫通孔之開口之真空成膜技術。並且認為，於將此種Cu堆積膜形成為鍍銅步驟之電極(晶種膜)而發揮功能之情形時，可消除上述問題(詳情於下文進行敍述)。
再者，於上述專利文獻2中，雖然利用濺鍍法等於矽基板之貫通孔形成有銅金屬膜，但由於專利文獻2之銅金屬膜不具備作為晶種膜之功能，因此對於上述真空成膜技術之開發而言無任何參考價值。
本發明係鑒於此種情形而完成者，其目的在於提供一種可適當控制由用於鍍銅步驟之電極之Cu積膜所致之貫通孔開口之阻塞狀態的成膜裝置及成膜方法。
為解決上述課題，本發明之一形態(aspect)係：提供一種成膜裝置，其具備：真空室，其收納形成有貫通孔之基板及銅釋出源；真空泵，其將上述真空室內減壓至特定真空度；電源，其產生施加於上述基板之電力；及驅動機 構，其用於設定上述基板與上述銅釋出源間之距離，其中於使自上述銅釋出源釋出之銅材料堆積於上述基板之一主面且利用由上述銅材料構成之堆積膜來阻塞上述主面之上述貫通孔之開口時，根據上述距離及上述電力來調整由上述堆積膜所致之上述開口之阻塞狀態。
藉由該構成，於本發明之一形態之成膜裝置中，可適當控制由用於鍍銅步驟之電極之Cu堆積膜所致之貫通孔開口之阻塞狀態。
又，本發明之一形態之成膜裝置亦可藉由增長上述距離或提高上述電力而使阻塞上述開口之上述堆積膜之膜厚變薄。即，本發明之一形態之特徵在於，提出「阻塞上述開口之上述堆積膜之膜厚」之觀點，且根據此種觀點發現成膜製程之較佳成膜條件。
藉由該構成，可抑制由Cu堆積膜之膜應力引起之基板之翹曲，且可縮短Cu堆積膜之研磨時間。
又，本發明之一形態之成膜裝置亦可藉由縮短上述距離或提高上述電力而縮短阻塞上述開口之上述堆積膜之堆積所需之成膜時間。即，本發明之一形態之特徵在於，提出「阻塞上述開口之上述堆積膜之堆積所需之成膜時間」之觀點，且根據此種觀點發現成膜製程之較佳成膜條件。
藉由該構成，可實現形成Cu堆積膜之效率化。
又，本發明之一形態提供一種成膜方法，其具備：收納步驟，其係將形成有貫通孔之基板及銅釋出源收納於真空室中；減壓步驟，其係將上述真空室內減壓至特定真空 度；及阻塞步驟，其係使自上述銅釋出源釋出之銅材料堆積於上述基板之一主面，利用由上述銅材料構成之堆積膜來阻塞上述主面之上述貫通孔之開口，其中根據上述基板與上述銅釋出源間之距離及施加於上述基板之電力來調整由上述堆積膜所致之上述開口之阻塞狀態。
藉由該方法，於本發明之一形態之成膜方法中，可適當控制由用於鍍銅步驟之電極之Cu堆積膜所致之貫通孔開口之阻塞狀態。
又，本發明之一形態之成膜方法亦可藉由增長上述距離或提高上述電力而使阻塞上述開口之上述堆積膜之膜厚變薄。即，本發明之一形態之特徵在於，提出「阻塞上述開口之上述堆積膜之膜厚」之觀點，且根據此種觀點發現成膜製程之較佳成膜條件。
藉由該方法，可抑制由Cu堆積膜之膜應力引起之基板之翹曲，且可縮短Cu堆積膜之研磨時間。
又，本發明之一形態之成膜方法亦可藉由縮短上述距離或提高上述電力而縮短阻塞上述開口之上述堆積膜之堆積所需之成膜時間。即，本發明之一形態之特徵在於，提出「阻塞上述開口之上述堆積膜之堆積所需之成膜時間」之觀點，且根據此種觀點發現成膜製程之較佳成膜條件。
藉由該方法，可實現形成Cu堆積膜之效率化。
又，本發明之一形態之成膜方法亦可於上述阻塞步驟之後進而具備鍍銅步驟，該鍍銅步驟係用以藉由將堆積於上述主面之堆積膜用於晶種膜，於上述晶種膜流通電流， 而於上述貫通孔形成貫通電極。
又，於本發明之一形態之成膜方法中，於上述鍍銅步驟中，上述貫通電極亦可藉由使銅自上述晶種膜朝向上述基板之另一主面成長而形成。
藉由該方法，於鍍銅步驟中，可獲得具備Cu貫通電極之基板。
本發明之上述目的、其他目的、特徵及優點可於參照隨附圖式下，根據以下之較佳實施態樣之詳細說明而明確。
根據本發明，可獲得能夠適當控制由用於鍍銅步驟之電極之Cu積膜所致之貫通孔開口之阻塞狀態之成膜裝置及成膜方法。
以下，一面參照圖式，一面對本發明之實施形態之成膜裝置及成膜方法之具體例進行說明。再者，以下所有圖式中，對相同或相當之要素附加相同之參照符號，且省略其重複之說明。
又，以下之具體說明僅例示有上述成膜裝置及成膜方法之特徵。例如，於對與特定上述成膜裝置之構成之用語相同或相當之用語附加適當之參照符號而說明以下之具體例之情形時，該具體之構成要素為與其相對應之上述成膜裝置之構成元件之一例。
因此，上述成膜裝置及成膜方法之特徵不受以下之具體說明而限定。
(實施形態)
<本實施形態之成膜技術之概要>
首先，一面參照圖式，一面對本發明之實施形態之Cu貫通電極形成之概要進行說明。
圖1係表示本發明之實施形態之Cu貫通電極形成步驟之一例之圖。
首先，如圖1(a)所示，於矽基板34B中設置複數個貫通孔34C，並利用適當之真空成膜法(例如濺鍍法)於該貫通孔34C之內壁及矽基板34B之主面形成障壁膜122(例如鈦膜或鉭膜等)。
繼而，如圖1(a)所示，使銅材料之堆積膜34D(Cu堆積膜34D)堆積於矽基板34B之一主面，藉由Cu堆積膜34D而阻塞該主面之貫通孔34C之開口。再者，該Cu堆積膜34D發揮鍍銅步驟之電極(晶種膜)之作用，且如隨後進行詳細敍述般，利用濺鍍法而形成。
其後，於鍍銅步驟中，藉由使Cu(銅)材料124自貫通孔34C之開口之Cu堆積膜34D朝向矽基板34B之另一主面成長，而如圖1(b)所示，將Cu材料124埋入至貫通孔34C內。
最後，如圖1(c)所示，藉由對矽基板34B之兩面進行研磨，而獲得具備Cu貫通電極125之矽基板34B。
認為將此種Cu堆積膜34D用作鍍銅步驟之電極，於貫通孔34C形成藉由鍍銅而獲得之Cu貫通電極125之技術(以下簡稱為「本成膜技術」)與先前例相比優異之處在於，降低Cu貫通電極125形成時之貫通孔34C內之空隙之 產生。即，由於Cu材料124係自阻塞貫通孔34C之開口之Cu堆積膜34D朝向細長之貫通孔34C延伸之方向成長，因此可抑制因Cu材料124之成長導致之空隙之產生。再者，此種抑制空隙產生之效果係藉由下述鍍銅步驟之實驗結果而得以證實。
又，認為本成膜技術與先前例相比優異之處在於，無需於貫通孔34C之開口附近或深處之側壁均勻地形成晶種膜，鍍銅步驟之鍍浴之控制亦可簡化。
進而，由於本成膜技術可適當且充分地提高支配Cu材料之鍍敷成長速度之電流密度(即，由於不會產生如先前例般因開口阻塞而產生空隙之問題)，因此與先前例相比優異之處在於Cu貫通電極125之鍍敷成長高效率化。
<本實施形態之成膜裝置之構成>
繼而，一面參照圖式，一面對作為本實施形態之成膜裝置之一例之濺鍍裝置100之構成進行詳細說明。
圖2係表示本發明之實施形態之濺鍍裝置之構成之一例之圖。
再者，此處，為方便起見，如圖2所示，將電漿輸送方向設為Z方向，將與該Z方向正交且為棒磁鐵24A、24B(下述)之磁化方向設為Y方向，將與該等Z方向及Y方向之兩方正交之方向設為X方向，而說明本濺鍍裝置100之構成。
如圖2所示，本實施形態之濺鍍裝置100於YZ平面上形成大致十字形，且自放電電漿輸送方向(Z方向)觀察依 序具備：電漿槍40，其高密度地生成放電電漿；圓筒狀之非磁性(例如不鏽鋼製或玻璃製)片狀電漿變形室20，其係以Z方向之軸為中心；及圓筒狀之非磁性(例如不鏽鋼製)真空成膜室30，其係以Y方向之軸為中心。又，如圖2所示，濺鍍裝置100具備可對電漿槍40供給放電產生用之電力的電漿槍電源50。
再者，上述各部40、20、30經由輸送放電電漿之通道而相互保持氣密狀態地連通。
首先，對濺鍍裝置100之電漿槍40及電漿槍電源50之構成進行說明。
如圖2所示，濺鍍裝置100之電漿槍40具備陰極單元41及一對中間電極G1、G2。
陰極單元41具備耐熱玻璃製之圓筒狀玻璃管41A及圓板狀之蓋構件41B，且陰極單元41之內部係作為放電空間而發揮功能。該玻璃管41A係藉由適當之固定手段(螺釘等，未圖示)而氣密地配置於中間電極G1與蓋構件41B之間。因此，可經由中間電極G1之通孔(未圖示)而將於放電空間生成之電漿自陰極單元41引出至外部。
又，於蓋構件41B中配置有由可釋出放電誘導用熱電子之六硼化鑭(LaB6)構成之陰極K，且設置有放電氣體供給手段(未圖示)，其可將因電而電離之放電氣體氬氣(Ar)導入至該放電空間。
如圖2所示，濺鍍裝置100之電漿槍電源50係具備：電力產生部70，其可對電漿槍40供給電力；及電阻元件 R1、R2，其等對應於各中間電極G1、G2而配置，限制於中間電極G1、G2中流通之電流。
中間電極G1經由電阻元件R1與電力產生部70連接，以使於電漿槍40之放電空間內與陰極K之間可適當維持輔助放電(輝光放電)。又，中間電極G2經由電阻元件R2與電力產生部70連接，以使於電漿槍40之放電空間內與陰極K之間可適當維持輔助放電(輝光放電)。
於該輝光放電中，供給帶電粒子(此處為Ar+及電子)至電漿槍40之放電空間係藉由Ar+碰撞陰極K時產生之二次電子釋出及由電子引起之氬電離而完成，藉此，於電漿槍40之放電空間內形成作為帶電粒子之集合體之放電電漿。其後，於電漿槍40中轉變為基於因陰極K之加熱而產生之熱電子釋出之主放電(電弧放電)。如此，電漿槍40係下述壓力梯度型槍：藉由基於電漿槍電源50之低電壓且大電流之電弧放電而可於陰極K與陽極A之間進行高密度放電。
再者，此處，雖然省略詳細之圖示，但於該電力產生部70之內部，可利用電源切換開關而獲得陰極K與變壓器之間已連接之狀態，以及陰極K與恆定電流電源之間已連接之狀態。
於電漿槍40之輝光放電時，採取前者狀態。於該情形時，於變壓器之一次側之端子間施加商用頻率200V之一次電壓。如此，於變壓器之二次側之端子間引起特定之二次電壓，該二次電壓經整流電路整流後施加至電漿槍40。
另一方面，於電漿槍40之電弧放電時，採取後者狀態。藉此，電漿槍40藉由電漿槍電源50(恆定電流電源)而進行恆定電流控制，從而使自陽極A流向陰極K之放電電流ID固定。再者，該放電電流ID可利用電漿槍電源50調整。
以上述方式，相對於Z方向之輸送中心大致等密度分佈而成之圓柱狀之電弧放電電漿(以下稱為「圓柱電漿22」)經由介於電漿槍40之Z方向之另一端與片狀電漿變形室20之Z方向之一端之間的通道(未圖示)而引出至片狀電漿變形室20。
繼而，對濺鍍裝置100之片狀電漿變形室20之構成及其周邊構成進行說明。
片狀電漿變形室20具有以Z方向之軸為中心之圓柱狀之可減壓輸送空間21。
於片狀電漿變形室20之側面周圍，配設有包圍該片狀電漿變形室20且發揮圓柱電漿22之Z方向之推動力之圓形的第1電磁線圈23(空心線圈)。再者，於第1電磁線圈23之繞線中通電有以陰極K側為S極、以陽極A側為N極之流向之電流。
又，於該第1電磁線圈23之Z方向之前方側(靠近陽極A側)，於X方向上延伸之一對方形棒磁鐵24A、24B(永久磁鐵；一對之磁場產生機構)以夾持片狀電漿變形室20(輸送空間21)之方式於Y方向上隔開特定間隔地配設。又，此等棒磁鐵24A、24B之N極彼此相對向。
根據藉由第1電磁線圈23而形成於輸送空間21內之 線圈磁場、與藉由棒磁鐵24A、24B而形成於輸送空間21內之磁鐵磁場之相互作用，圓柱電漿22變形為沿包含其輸送方向(Z方向)之輸送中心之XZ平面(以下稱為「主面S」)擴展之均勻片狀電漿(以下稱為「片狀電漿27」)。
如此，片狀電漿27如圖2所示，經由「介於片狀電漿變形室20之Z方向之另一端與真空成膜室30之側壁之間」的片狀電漿27通過用之狹縫狀瓶頸部28而引出至真空成膜室30。
再者，瓶頸部28之間隔(Y方向尺寸)、厚度(Z方向尺寸)及寬度(X方向尺寸)以可適當通過片狀電漿27之方式而設計。
繼而，對濺鍍裝置100之真空成膜室30之構成進行說明。
真空成膜室30例如相當於藉由片狀電漿27中之Ar+之碰撞能量而將靶35B之材料作為濺鍍粒子擊出之濺鍍製程用真空腔室。
真空成膜室30具有以Y方向之軸為中心之圓柱狀之可減壓成膜空間31，且該成膜空間31係藉由真空泵36(例如渦輪泵)自可由閥37進行開閉之排氣口而抽成真空。藉此，該成膜空間31被迅速減壓至可進行濺鍍製程級別之真空度。
此處，於成膜空間31中，於其功能方面，於上下方向(Y方向)，以沿對應於瓶頸部28之間隔之水平面(XZ平面)的中央空間為界，具有收納板狀靶35B之靶空間及收 納板狀基板34B之基板空間。
即，靶35B構成為：在安裝於靶托板35A之狀態下收納於位於中央空間上方之靶空間內，且藉由適當之致動器(未圖示之驅動機構)而可於靶空間內上下(Y方向)移動。藉此，可將靶35B與片狀電漿27之間的距離L1調整為所期望之間隔。
另一方面，基板34B構成為：在安裝於基板托板34A(例如靜電吸盤)之狀態下收納於位於中央空間之下方之基板空間內，且藉由適當之致動器(未圖示之驅動機構)而可於基板空間內上下(Y方向)移動。藉此，可將基板34B與片狀電漿27之間的距離L2調整為所期望之間隔。
再者，上述中央空間係於真空成膜室30中輸送片狀電漿27之主成分之空間。
如此，靶35B及基板34B以相互於片狀電漿27之厚度方向(Y方向)上隔開固定之較佳間隔L(以下簡稱為「T/S距離L」)之方式，夾持該片狀電漿27而對立設置於成膜空間31內。
此外，於本實施形態中，旨在獲得如上述圖1之具備半導體裝置用之Cu貫通電極之矽基板。因此，於本實施形態中，將作為銅釋出源之Cu靶35B及形成有多個貫通孔之矽基板34B收納於真空成膜室30內而進行減壓後，將片狀電漿27輸送至真空度維持於1.0Pa~2.0Pa左右之真空成膜裝置30內。其後，由藉由片狀電漿27中之Ar+而濺鍍之Cu靶35B之銅(Cu)材料構成之堆積膜(Cu堆積膜)形 成於矽基板34B之一主面。
此時，本實施形態之特徵在於，根據適當之成膜條件且藉由Cu堆積膜而阻塞矽基板34B之主面之貫通孔之開口，隨後對此種特徵之詳情進行說明。
如圖2所示，Cu靶35B於濺鍍製程中係藉由直流偏壓電源52而施加有固定之偏壓電壓(負電壓)。於本例中，施加-1000V作為對Cu靶35B之偏壓電壓。藉此，片狀電漿27中之Ar+朝向靶35B而被吸引。如此，藉由Ar+與Cu靶35B之間的碰撞能量而使自Cu靶35B釋出之Cu粒子自Cu靶35B朝矽基板34B擊出，藉此，於矽基板34B上形成上述Cu堆積膜。
又，如圖2所示，基板托板34A(矽基板34B)於濺鍍製程中係藉由RF電源80而施加有特定功率之RF電力。於本例中，RF電力被偏壓至負電壓側，RF電力之功率可利用RF電源80進行調整。如此，當自Cu靶35B釋出之Cu粒子之一部分通過片狀電漿27中時，藉由片狀電漿27之能量而以帶正電荷之方式離子化，因此認為可根據RF電力之大小將此種Cu+粒子進入到矽基板34B之貫通孔開口一事調整為所期望之方向。
繼而，對自瓶頸部28觀察時，與Z方向對向之位置之真空成膜室30之周邊構成進行說明。
於該位置之真空成膜室30之側壁配置有陽極A，且於該側壁與陽極A之間設置有電漿通過用之通道29。
於陽極A與陰極K之間賦予基準電位，從而陽極A擔 負回收陰極K及陽極A之間的電弧放電所產生之片狀電漿27中之帶電粒子(尤其是電子)之職責。
又，於陽極A之背面(相對於陰極K之對向面之相反側之面)配置有以陽極A側為S極、以大氣側為N極之永久磁鐵38。因此，藉由出自該永久磁鐵38之N極而進入S極的沿XZ平面之磁力線，以抑制朝向陽極A之片狀電漿27之寬度方向(X方向)之擴散的方式於寬度方向上收斂片狀電漿27，從而將片狀電漿27之帶電粒子適當地回收至陽極A。
又，圓形之第2及第3電磁線圈32、33(空心線圈)相互成對，且以面向真空成膜室30之側壁之方式夾持成膜空間31，且使不同極性彼此(此處，第2電磁線圈32為N極，第3電磁線圈33為S極)相對地進行配置。
第2電磁線圈32係配置於棒磁鐵24A、24B與真空成膜室30之間的Z方向之適當位置，第3電磁線圈33係配置於真空成膜室30之側壁與陽極A之間的Z方向之適當位置。
根據由一對之第2及第3電磁線圈32、33而產生之線圈磁場(例如10G~300G左右)，片狀電漿27以適當抑制其寬度方向(X方向)之擴散的方式進行整形。
如上所述，本實施形態之濺鍍裝置100具有可單獨調整濺鍍製程之各種成膜條件之特徵。例如，於本例中，可分別單獨、獨立地調整片狀電漿27之放電電流ID、施加於Cu靶35B之偏壓電壓、施加於矽基板34B之RF電力及T /S距離L。由此，有效利用該濺鍍裝置100之特徵，且利用本濺鍍裝置100於矽基板34B上較佳地形成Cu堆積膜之成膜條件之研究係以如下方式進行。
<Cu堆積膜形成之研究實驗>
藉由以下之研究實驗發現：矽基板34B主面之由Cu堆積膜所致之貫通孔開口之阻塞可根據施加於矽基板34B之RF電力及T/S距離L而適當控制。
再者，本研究實驗係將片狀電漿27之放電電流ID、施加於Cu靶35B之偏壓電壓及濺鍍製程中之真空度分別固定為100A、-1000V、1.6Pa而進行。
又，由於RF電力或T/S距離L對Cu堆積膜之影響會根據矽基板34B及Cu靶35B之大小而變動，因此於本研究實驗中，使用標準之300mm直徑矽基板34B及標準之450mm直徑Cu靶35B。又，於本研究實驗中，於T/S距離L之變更中，將靶35B與片狀電漿27之間的距離L1固定為40mm，僅變更矽基板34B與片狀電漿27之間的距離L2。即，L=100mm時，L1=40mm，L2=60mm；L=200mm時，L1=40mm，L2=160mm；L=300mm時，L1=40mm，L2=260mm。
並且，如圖3所示，於本研究實驗中，將堆積於矽基板34B上之Cu堆積膜34D阻塞矽基板34B之一主面之貫通孔34C之開口之位置設為阻塞地點35E，將對應於阻塞地點35E之Cu堆積膜34D之膜厚(即，引起貫通孔34C之開口之阻塞之Cu堆積膜34D之膜厚)設為阻塞膜厚B1， 將對應於Cu堆積膜34D之表面之膜厚設為表面膜厚B2。如此，本實施形態之特徵在於，提出「阻塞地點35E」及「阻塞膜厚B1」之觀點，且根據此種觀點發現濺鍍製程之較佳成膜條件。
圖4、圖5、圖6係表示本實施形態之濺鍍裝置之成膜條件與Cu積膜之特性之關聯之圖。
於圖4中，橫軸為施加於矽基板34B之RF電力(W)，縱軸為Cu堆積膜之成膜速度(Å/sec)，表示兩者關聯之分佈係以T/S距離L為參數而顯示。再者，此處之Cu堆積膜之成膜速度係使用由特定之成膜經過時間之圖3之表面膜厚B2估算所得之值。
如圖4所示，可知Cu堆積膜之成膜速度隨著T/S距離L以300mm、200mm、100mm之順序縮短而提高。
另一方面，可觀察到Cu堆積膜之成膜速度隨著400W以下之RF電力之增加而略微下降之傾向。認為該現象係因Cu+與Ar+之能量而產生Cu堆積膜之蝕刻所致。
於圖5中，橫軸為施加於矽基板34B之RF電力(W)，縱軸為阻塞膜厚B1(μm)，表示兩者關聯之分佈係以T/S距離L為參數而顯示。
如圖5所示，可知阻塞膜厚B1可藉由使T/S距離L以100mm、200mm、300mm之順序增長而薄膜化。又，亦可知阻塞膜厚B1可藉由在約200W至約700W之範圍內提高RF電力而薄膜化。並且，藉由該Cu堆積膜34D之薄膜化，而可抑制因Cu堆積膜之膜應力引起之矽基板34B之翹 曲，且可縮短Cu堆積膜之研磨時間。
再者，於圖5中表示有貫通孔34C之開口直徑為約2.0μm時之阻塞膜厚B1。然而，認為即便假定貫通孔34C之開口直徑變化，阻塞膜厚B1與貫通孔34C之開口直徑之比例亦固定，因此判斷本研究結果(圖5之分佈傾向)可普遍適用於貫通孔34C之開口直徑之大小。
具體而言，於T/S距離L為100mm、RF電力為660W之條件下，貫通孔34C之開口直徑為約2.0μm時之阻塞膜厚B1為約2.6μm，相對於此，貫通孔34C之開口直徑為約5.0μm時之阻塞膜厚B1為約6.1um。
如此，貫通孔34C之開口直徑為約2.0μm時之阻塞膜厚B1與貫通孔34C之開口直徑之間的比例(2.6um/2.0um=1.3)與貫通孔34C之開口直徑為約5.0μm時之上述比例(6.1μm/5.0μm=1.2)大致相等。因此認為，即便於貫通孔34C之開口直徑變化之情形時，圖5之縱軸之阻塞膜厚B1亦僅根據上述比例而於圖5之橫軸之RF電力之整個範圍內移動。即，認為於貫通孔34C之開口直徑為約2.0μm之情形時，及於貫通孔34C之開口直徑為約5.0μm之情形時，圖5之分佈均顯示大致相同之傾向。
於圖6中，橫軸為施加於矽基板34B之RF電力(W)，縱軸為Cu積膜之成膜時間(sec)，表示兩者關聯之分佈係以T/S距離L為參數而顯示。再者，此處之Cu堆積膜之成膜時間係使用圖5之阻塞膜厚B1除以圖4之成膜速度所得之值。即，本成膜時間相當於使阻塞貫通孔34C之開口 之Cu堆積膜34D堆積所需之時間。
如圖6所示，可知Cu堆積膜34D之成膜時間可藉由使T/S距離L以300mm、200mm、100mm之順序縮短而縮短。又，亦可知Cu堆積膜34D之成膜時間可藉由在約200W至約700W之範圍內提高RF電力而縮短。
由以上說明可容易理解，本實施形態之濺鍍裝置100及濺鍍方法可發揮如下效果：關於Cu堆積膜34D之阻塞膜厚B1及Cu堆積膜34D之成膜時間，可根據前後之步驟而選擇最佳之成膜條件。
<鍍銅步驟中之Cu貫通電極形成之適當與否之研究實驗>
利用上述之濺鍍裝置100將Cu堆積膜堆積於矽基板之一主面，藉由Cu堆積膜阻塞該主面之貫通孔之開口。並且，藉由將該矽基板之Cu堆積膜用於鍍銅步驟之電極(晶種膜)，且於該晶種膜中流通電流，而實施用以於矽基板之貫通孔形成Cu貫通電極之鍍銅步驟。
其結果，如圖7所示，證實了可將不存在空隙之Cu貫通電極埋入至貫通孔。再者，鍍銅係於通常之鍍硫酸銅步驟之條件下(例如，硫酸銅五水合物：200g/L、硫酸：70g/L)進行，且將電流密度設定為10mA/cm2。
<變化例>
作為本實施形態之成膜裝置，以濺鍍裝置100為例進行了說明，但本成膜技術之應用範圍並不限定於濺鍍技術。認為只要為使用PVD(物理氣相沈積)之真空成膜法， 則即便為其他成膜法，例如真空蒸鍍法，亦可應用本成膜技術。如此，於本實施形態中，可使用較CVD(化學氣相沈積)法廉價之PVD法而獲得具備Cu貫通電極之矽基板。
根據上述說明，對於業者而言，應當明白本發明存在多種改良或其他實施形態。因此，上述說明應僅作為例示而解釋，且係為了對業者教示執行本發明之最佳態樣而提供者。可不脫離本發明之精神而實質性地變更其詳細構造及/或功能。
[產業上之可利用性]
根據本發明，可獲得能夠適當控制由用於鍍銅步驟之電極之Cu堆積膜所致之貫通孔開口之阻塞狀態之成膜裝置及成膜方法。由此，本發明例如可利用於形成鍍銅步驟之電極之濺鍍法等之PVD裝置。
20‧‧‧片狀電漿變形室
21‧‧‧輸送空間
22‧‧‧圓柱電漿
23‧‧‧第1電磁線圈
24A、24B‧‧‧棒磁鐵
27‧‧‧片狀電漿
28‧‧‧瓶頸部
29‧‧‧通道
30‧‧‧真空成膜室
31‧‧‧成膜空間
32‧‧‧第2電磁線圈
33‧‧‧第3電磁線圈
34A‧‧‧基板托板
34B‧‧‧基板(矽基板)
34C‧‧‧貫通孔
34D‧‧‧Cu堆積膜
35A‧‧‧靶托板
35B‧‧‧靶(Cu靶)
35E‧‧‧阻塞地點
36‧‧‧真空泵
37‧‧‧閥
38‧‧‧永久磁鐵
40‧‧‧電漿槍
41‧‧‧陰極單元
41A‧‧‧玻璃管
41B‧‧‧蓋構件
50‧‧‧電漿槍電源
52‧‧‧偏壓電源
70‧‧‧電力產生部
80‧‧‧RF電源
100‧‧‧濺鍍裝置
110‧‧‧矽基板
111‧‧‧非貫通孔
112、122‧‧‧障壁膜
113‧‧‧銅材料晶種膜
114、124‧‧‧Cu材料
115、125‧‧‧Cu貫通電極
A‧‧‧陽極
G1、G2‧‧‧中間電極
ID‧‧‧放電電流
K‧‧‧陰極
R1、R2‧‧‧電阻元件
S‧‧‧主面
L‧‧‧T/S距離
L1、L2‧‧‧距離
B1‧‧‧阻塞膜厚
B2‧‧‧表面膜厚
Y、Y、Z‧‧‧方向
圖1係表示本發明之實施形態之Cu貫通電極形成步驟之一例之圖。
圖2係表示本發明之實施形態之濺鍍裝置之構成之一例之圖。
圖3係用於說明由Cu堆積膜所致之矽基板之貫通孔開口之阻塞性之圖。
圖4係表示本實施形態之濺鍍裝置之成膜條件與Cu堆積膜之特性之關聯之圖。
圖5係表示本實施形態之濺鍍裝置之成膜條件與Cu堆積膜之特性之關聯之圖。
圖6係表示本實施形態之濺鍍裝置之成膜條件與Cu堆積膜之特性之關聯之圖。
圖7係表示於矽基板之貫通孔形成有Cu貫通電極之情況之剖面照片。
圖8係表示先前之Cu貫通電極形成步驟之代表例之圖。
20‧‧‧片狀電漿變形室
21‧‧‧輸送空間
22‧‧‧圓柱電漿
23‧‧‧第1電磁線圈
24A、24B‧‧‧棒磁鐵
36‧‧‧真空泵
37‧‧‧閥
27‧‧‧片狀電漿
28‧‧‧瓶頸部
29‧‧‧通道
30‧‧‧真空成膜室
31‧‧‧成膜空間
32‧‧‧第2電磁線圈
33‧‧‧第3電磁線圈
34A‧‧‧基板托板
34B‧‧‧基板(矽基板)
35A‧‧‧靶托板
35B‧‧‧靶(Cu靶)
38‧‧‧永久磁鐵
40‧‧‧電漿槍
41‧‧‧陰極單元
41A‧‧‧玻璃管
41B‧‧‧蓋構件
50‧‧‧電漿槍電源
52‧‧‧偏壓電源
70‧‧‧電力產生部
80‧‧‧RF電源
100‧‧‧濺鍍裝置
A‧‧‧陽極
G1、G2‧‧‧中間電極
K‧‧‧陰極
R1、R2‧‧‧電阻元件
S‧‧‧主面
L‧‧‧T/S距離
L1、L2‧‧‧距離
X、Y、Z‧‧‧方向

Claims (8)

  1. 一種成膜裝置，其具備：真空室：收納形成有貫通孔之基板及銅釋出源；真空泵：將該真空室內減壓至特定真空度；電源：產生施加於該基板之電力；及驅動機構：用於設定該基板與該銅釋出源間之距離，其中於使自該銅釋出源釋出之銅材料堆積於該基板之一主面且利用由該銅材料構成之堆積膜來阻塞該主面之該貫通孔的開口時，根據該距離及該電力來調整由該堆積膜所致之該開口的阻塞狀態。
  2. 如申請專利範圍第1項之成膜裝置，其中，阻塞該開口之該堆積膜之膜厚係藉由增長該距離或提高該電力而變薄。
  3. 如申請專利範圍第1項之成膜裝置，其中，阻塞該開口之該堆積膜之堆積所需的成膜時間係藉由縮短該距離或提高該電力來縮短。
  4. 一種成膜方法，其具備：收納步驟：將形成有貫通孔之基板及銅釋出源收納於真空室；減壓步驟：將該真空室內減壓至特定真空度；阻塞步驟：使自該銅釋出源釋出之銅材料堆積於該基板之一主面，且利用由該銅材料構成之堆積膜阻塞該主面之該貫通孔的開口， 其中根據該基板與該銅釋出源間之距離及施加於該基板之電力來調整由該堆積膜所致之該開口之阻塞狀態。
  5. 如申請專利範圍第4項之成膜方法，其中，阻塞該開口之該堆積膜之膜厚係藉由增長該距離或提高該電力而變薄。
  6. 如申請專利範圍第4項之成膜方法，其中，阻塞該開口之該堆積膜之堆積所需的成膜時間係藉由縮短該距離或提高該電力來縮短。
  7. 如申請專利範圍第4項之成膜方法，其中，於該阻塞步驟後進一步具備鍍銅步驟，該鍍銅步驟係用以：藉由將堆積於該主面之堆積膜用於晶種膜，於該晶種膜流通電流，而於該貫通孔形成貫通電極。
  8. 如申請專利範圍第7項之成膜方法，其中，於該鍍銅步驟中，該貫通電極係藉由使銅自該晶種膜朝向該基板之另一主面成長而形成。
TW101120079A 2011-07-29 2012-06-05 成膜裝置及成膜方法 TW201308435A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011167061A JP5809476B2 (ja) 2011-07-29 2011-07-29 成膜装置および成膜方法

Publications (1)

Publication Number Publication Date
TW201308435A true TW201308435A (zh) 2013-02-16

Family

ID=47628814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120079A TW201308435A (zh) 2011-07-29 2012-06-05 成膜裝置及成膜方法

Country Status (5)

Country Link
US (1) US20140246325A1 (zh)
JP (1) JP5809476B2 (zh)
KR (1) KR20140043695A (zh)
TW (1) TW201308435A (zh)
WO (1) WO2013018258A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6403269B2 (ja) * 2014-07-30 2018-10-10 株式会社神戸製鋼所 アーク蒸発源
WO2016095076A1 (zh) * 2014-12-15 2016-06-23 李林涛 线路板真空塞孔工艺
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
US20200135464A1 (en) * 2018-10-30 2020-04-30 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
CH715878A1 (de) 2019-02-26 2020-08-31 Oerlikon Surface Solutions Ag Pfaeffikon Magnetanordnung für eine Plasmaquelle zur Durchführung von Plasmabehandlungen.
US11733512B2 (en) * 2019-07-08 2023-08-22 Ford Global Technologies, Llc Sensor having a wireless heating system
US11652025B2 (en) * 2021-01-15 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation to enlarge electrochemical plating window

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298601B2 (ja) * 2004-07-06 2009-07-22 東京エレクトロン株式会社 インターポーザおよびインターポーザの製造方法
JP4552770B2 (ja) * 2005-06-21 2010-09-29 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
JP4581915B2 (ja) * 2005-08-26 2010-11-17 パナソニック電工株式会社 貫通孔配線の製造方法
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
JP5374288B2 (ja) * 2009-09-15 2013-12-25 新明和工業株式会社 スパッタリング方法

Also Published As

Publication number Publication date
JP2013030679A (ja) 2013-02-07
WO2013018258A1 (ja) 2013-02-07
US20140246325A1 (en) 2014-09-04
JP5809476B2 (ja) 2015-11-11
KR20140043695A (ko) 2014-04-10

Similar Documents

Publication Publication Date Title
TW201308435A (zh) 成膜裝置及成膜方法
TWI393798B (zh) 成膜裝置及成膜方法
US20090314206A1 (en) Sheet Plasma Film-Forming Apparatus
JP5611039B2 (ja) スパッタリング装置
JP5080977B2 (ja) シートプラズマ成膜装置
KR101429069B1 (ko) 성막 장치 및 성막 방법
JP2007197840A (ja) イオン化スパッタ装置
JP4795174B2 (ja) スパッタリング装置
JP7016537B2 (ja) プラズマ発生装置、プラズマスパッタリング装置及びプラズマスパッタリング方法
JP5693175B2 (ja) スパッタリング方法
JP5118532B2 (ja) スパッタリング装置およびスパッタリング方法
JP5374288B2 (ja) スパッタリング方法
CN211897094U (zh) 一种物理溅射的硬件配置及***
JP5795002B2 (ja) スパッタリング方法
JP5498739B2 (ja) スパッタリング装置およびスパッタリング方法
JPS5887271A (ja) プレ−ナマグネトロンスパッタ装置
JP5119021B2 (ja) シートプラズマ成膜装置、及びシートプラズマ調整方法
JP2013001965A (ja) スパッタリング方法
JP2009235497A (ja) スパッタリング装置