KR20140043695A - 성막장치 및 성막방법 - Google Patents

성막장치 및 성막방법 Download PDF

Info

Publication number
KR20140043695A
KR20140043695A KR20137010438A KR20137010438A KR20140043695A KR 20140043695 A KR20140043695 A KR 20140043695A KR 20137010438 A KR20137010438 A KR 20137010438A KR 20137010438 A KR20137010438 A KR 20137010438A KR 20140043695 A KR20140043695 A KR 20140043695A
Authority
KR
South Korea
Prior art keywords
film
substrate
copper
hole
opening
Prior art date
Application number
KR20137010438A
Other languages
English (en)
Inventor
타카유키 츠치야
마사오 마루나카
야스히로 고이즈미
카즈오 콘도
Original Assignee
신메이와 인더스트리즈,리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신메이와 인더스트리즈,리미티드 filed Critical 신메이와 인더스트리즈,리미티드
Publication of KR20140043695A publication Critical patent/KR20140043695A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/46—Sputtering by ion beam produced by an external ion source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32055—Arc discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

성막장치(100)는 관통공이 형성된 기판(34B) 및 동 방출원(35B)을 격납하는 진공챔버(30)와, 진공챔버(30) 내를 소정의 진공도로 감압하는 진공펌프(36)와, 기판(34B)에 인가하는 전력을 발생하는 전원(80)과, 기판(34B) 및 동 방출원(35B) 간의 거리 설정에 이용되는 구동기구를 구비하고, 동 방출원(35B)으로부터 방출되는 동 재료를 기판(34B)의 한쪽 주면에 퇴적시키고, 주면에 대해 관통공의 개구를 동 재료로부터 이루어지는 퇴적막에 의해 폐쇄시키는 경우, 퇴적막에 의해 개구의 폐쇄상태가 상기 거리 및 상기 전력에 의해 조정된다.

Description

성막장치 및 성막방법{Film-Forming Apparatus and Film-Forming Method}
본 발명은 성막장치 및 성막방법에 관한 것이다.
반도체 디바이스의 미세화와 고속화에 따라 반도체 디바이스용 배선재료로서 알루미늄에 비해 저항율이 낮은 동(Cu)이 주목받고 있다. 또한, 반도체 기판을 관통하는 관통전극의 형성은 칩간에 있어서 최단거리로의 접속을 가능하게 하여 고기능, 고속동작의 LSI시스템의 실현에 있어서 주목받고 있다.
이상의 배경 하에 진공성막과 동 도금 공정을 조합시켜서 이와 같은 동으로부터 이루어지는 관통전극(이하 「Cu 관통전극」으로 약칭함)을 실리콘 기판에 형성하는 방법이 이미 제안되어 있다(예를 들면 특허문헌 1 ~ 3참조).
도 8에는 종래의 Cu 관통전극 형성공정의 대표 예가 모식적으로 도시되어 있다.
먼저, 도 8a에 도시된 바와 같이, 실리콘 기판(110)에 비관통공(111)(유저공(有底孔))을 형성하고, 이 비관통공(111)의 내벽 및 실리콘 기판(110)의 표면에 적절한 진공성막법(예를 들면 스퍼터링법)을 이용하여 배리어막(112)(예를 들면, 티탄막 또는 탄탈막 등)을 형성한다. 이와 같은 배리어막(112)은 실리콘과 동이 실리사이드화합물을 만드는 것을 방지할 목적으로 형성된다. 또한, 통상은 이 배리어막(112)을 형성하기전에, 비관통공(111)의 내벽 및 실리콘 기판(110)의 표면에, 배리어막(112)과 실리콘 기판(110) 사이의 절연을 목적으로 한 SiO2 등의 산화막을 형성하지만, 여기에서는 도시를 생략한다.
다음으로, 도 8b에 도시된 바와 같이, 비관통공(111)내의 배리어막(112)의 노출부 전체를 피복하고, 동 도금 공정(후공정)의 하지(下地)전극의 역할을 하는 동재료의 시드막(113)을 적절한 진공성막법(예를 들면 스퍼터링법)을 이용하여 형성한다.
그런 다음, 도 8c에 도시된 바와 같이, 동 도금 공정에 있어서, Cu(동) 재료(114)를 성장시켜서 Cu재료(114)를 비관통공(111)내에 매립한다.
그리고, 도 8d에 도시된 바와 같이, 실리콘 기판(110)의 양면을 연마하여 Cu 관통전극(115)을 구비하는 실리콘 기판(110)을 얻는다.
일본 특개 2003-328180호 공보 일본 특개 2007-5402호 공보 일본 특개 2010-103406호 공보
그러나, 상기 종래 예에서는 이하의 문제가 있다.
첫째로, 종횡비(aspect ratio)가 소정치(예를 들면 7 ~ 10 정도)를 초과하는 길고 가느다란 비관통공내에 Cu 관통전극을 형성하는 것이 곤란하다. 예를 들면, 비관통공의 깊숙한 측벽에는 시드막이 얇게 되는 경향이 있어, 여기에서의 시드막의 피복성이 악화되는 경우가 있다. 그러면, 동 도금 공정에서, Cu 재료의 성장에 지장이 발생하여 보이드(void)가 발생한다.
둘째로, 비관통공의 개구 부근의 시드막이, 비관통공의 내부 시드막보다 후막화(厚膜化)되어, 이 개구 부근의 시드막에서 저(低) 저항화의 경향이 있다. 그러면, 동 도금시의 전류밀도가, Cu 재료의 도금성장속도를 지배함으로써, 비관통공의 개구 부근의 Cu 재료 도금성장속도가 비관통공 내부의 그것을 상회하는 경우가 있다. 이 경우, 동 도금 공정에서, 비관통공의 개구가 Cu 재료에 의해 막혀서 보이드가 발생한다. 특히, Cu 재료 도금 성장의 고속화를 도모할 수 있도록 상기 전류밀도를 올리는 경우에, 이 문제가 나타난다.
셋째로, Cu 관통전극을 비관통공에 매립할 때 동 도금공정의 첨가제 조성비가 흐트러지는 경우에, 상기와 마찬가지의 보이드가 발생한다.
즉, 종래 예는 비관통공 전체에서의 균일한 시드막 형성이 곤란함과 동시에, Cu 관통전극의 비관통공 매립에 이용하는 동 도금공정의 도금조 관리(예를 들면 첨가제의 배합관리 등)가 복잡하다는 문제를 내포하고 있다.
그래서, 본 발명자들은, 상기 비관통공(유저공)을 대신하여, 실리콘 기판에 관통공(무저공(無底孔))을 형성하고, 관통공의 개구를 동으로 이루어지는 퇴적막(이하 「Cu 퇴적막」으로 약칭함)에 의해 막는 것이 가능한 진공성막기술의 개발에 몰두하였다. 그리고, 이와 같은 Cu 퇴적막을 동 도금 공정의 전극(시드막)으로서 기능을 하는 경우, 상기 문제를 해소하도록 발명한 것이다(상세한 것은 후술한다).
또한, 상기 특허문헌 2에서는 실리콘 기판의 관통공에 스퍼터법 등을 이용하여 동 금속막을 형성하지만, 특허문헌 2의 동 금속막은 시드막으로서 기능을 가지지 않아 상기 진공성막기술의 개발에 있어서 하등 참작할 가치가 없다.
본 발명은 이와 같은 사정을 감안한 것으로서, 동 도금 공정의 전극에 이용되는 Cu 퇴적막에 의한 관통공 개구의 폐쇄상태를 적절하게 제어할 수 있는 성막장치 및 성막방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 일 예(aspect)는, 관통공이 형성된 기판 및 동 방출원을 격납하는 진공챔버와, 상기 진공챔버 내를 소정의 진공도로 감압하는 진공펌프와, 상기 기판에 인가되는 전력을 발생시키는 전원과, 상기 기판 및 상기 동 방출원 간의 거리 설정에 이용되는 구동기구를 구비하고, 상기 동 방출원으로부터 방출되는 동재료를 상기 기판의 한쪽 주면(主面)에 퇴적시키고, 상기 주면에서의 상기 관통공의 개구를 상기 동 재료로 이루어지는 퇴적막에 의해 폐쇄시킬 때, 상기 퇴적막에 의한 상기 개구의 폐쇄상태가 상기 거리 및 상기 전력에 기초하여 조정되는 성막장치를 제공한다.
이와 같은 구성에 의해, 본 발명의 일 예의 성막장치에서는, 동 도금 공정의 전극으로 이용되는 Cu 퇴적막에 의한 관통공 개구의 폐쇄상태를 적절하게 제어할 수 있다.
또한, 본 발명의 일 예의 성막장치는 상기 개구를 폐쇄하는 상기 퇴적막의 막 두께를 상기 거리를 길게 하거나, 또는 상기 전력을 높이는 것에 의해 얇게 해도 좋다. 즉, 본 발명의 일 예에서는 「상기 개구를 폐쇄하는 상기 퇴적막의 막 두께」라는 고안 방법을 안출하고, 이와 같은 고안 방법에 의해 성막 프로세스의 바람직한 성막 조건을 검출한 것에 특징이 있다.
이와 같은 구성에 의해 Cu 퇴적막의 막 응력에 의한 기판의 휘어짐을 억제할 수 있고, 또한 Cu 퇴적막의 연마시간을 단축할 수 있다.
또한, 본 발명의 일 예의 성막장치는 상기 개구를 폐쇄하는 상기 퇴적막의 퇴적에 필요한 성막시간을 상기 거리를 단축하거나, 또는 상기 전력을 높이는 것에 의해 단축해도 좋다. 즉, 본 발명의 일 예에서는 「상기 개구를 폐쇄하는 상기 퇴적막의 퇴적에 필요한 성막시간」이라는 고안 방법을 안출하고, 이러한 고안 방법에 의해 성막 프로세스의 바람직한 성막조건을 검출한 것에 특징이 있다.
이와 같은 구성에 의해 Cu 퇴적막 형성의 효율화를 이룰 수 있다.
또한, 본 발명의 일 예는 관통공이 형성된 기판 및 동 방출원을 진공챔버에 격납하는 공정과, 상기 진공챔버 내를 소정의 진공도로 감압하는 공정과, 상기 동 방출원으로부터 방출되는 동 재료를 상기 기판의 한쪽 주면에 퇴적시키고, 상기 주면에서의 상기 관통공의 개구를 상기 동 재료로 이루어지는 퇴적막에 의해 폐쇄시키는 폐쇄공정을 구비하고, 상기 퇴적막에 의한 상기 개구의 폐쇄상태를 상기 기판 및 상기 동 방출원간의 거리 및 상기 기판에 인가하는 전력에 기초하여 조정하는 성막방법을 제공한다.
이와 같은 방법에 의해 본 발명의 일 예의 성막방법에서는 동 도금공정의 전극으로 이용하는 Cu 퇴적막에 의한 관통공 개구의 폐쇄상태를 적절하게 제어할 수 있다.
또한, 본 발명의 일 예의 성막방법은, 상기 개구를 폐쇄하는 상기 퇴적막의 막 두께를 상기 거리를 길게 하거나, 또는 상기 전력을 높이는 것에 의해 얇게 해도 좋다. 즉, 본 발명의 일 예에서는 「상기 개구를 폐쇄하는 상기 퇴적막의 막 두께」라는 고안 방법을 안출하고, 이와 같은 고안 방법에 의해 성막 프로세스의 바람직한 성막조건을 검출하는 것에 특징이 있다.
이와 같은 방법에 의해 Cu 퇴적막의 막 응력에 의한 기판의 휘어짐을 억제할 수 있고, 또한 Cu 퇴적막의 연마시간을 단축할 수 있다.
또한, 본 발명의 일 예의 성막방법은 상기 개구를 폐쇄하는 상기 퇴적막의 퇴적에 필요한 성막시간을 상기 거리를 단축하거나, 또는 상기 전력을 높이는 것에 의해 단축해도 좋다. 즉, 본 발명의 일 예에서는 「상기 개구를 폐쇄하는 상기 퇴적막의 퇴적에 필요한 성막시간」이라는 고안 방법을 안출하고, 이러한 고안 방법에 의해 성막 프로세스의 바람직한 성막조건을 검출하는 것에 특징이 있다.
이와 같은 방법에 의해 Cu 퇴적막 형성의 효율화를 이룰 수 있다.
또한, 본 발명의 일 예의 성막방법은 상기 폐쇄공정 후 상기 주면에 퇴적한 퇴적막을 시드막으로 이용하고, 상기 시드막에 전류를 흘려서 상기 관통공에 관통전극을 형성하기 위한 동 도금 공정을 더 구비해도 좋다.
또한, 본 발명의 일 예의 성막방법에서는 상기 동 도금 공정에 있어서 상기 관통전극은 상기 시드막으로부터 상기 기판의 다른 쪽 주면을 향해 동이 성장하는 것에 의해 형성시켜도 좋다.
이와 같은 방법에 의해 동 도금 공정에서, Cu 관통전극을 구비하는 기판을 얻을 수 있다.
본 발명의 상기 목적, 다른 목적, 특징 및 잇점은 첨부 도면을 참조하여 이하의 바람직한 실시예의 상세한 설명으로부터 명확하게 된다.
본 발명에 의하면, 동 도금 공정의 전극으로 이용하는 Cu 퇴적막에 의한 관통공 개구의 폐쇄상태를 적절하게 제어할 수 있는 성막장치 및 성막방법이 얻어진다.
도 1은 본 발명의 실시예에 의한 Cu 관통전극 형성 공정의 일 예를 도시한 도면이다.
도 2는 본 발명의 실시예에 의한 스퍼터링 장치 구성의 일 예를 도시한 도면이다.
도 3는 Cu 퇴적막에 의한 실리콘 기판의 관통공 개구의 폐쇄성 설명에 이용되는 도면이다.
도 4는 본 실시예의 스퍼터링 장치의 성막조건과 Cu 퇴적막의 특징과의 관계를 나타낸 도면이다.
도 5는 본 실시예의 스퍼터링 장치의 성막조건과 Cu 퇴적막의 특징과의 관계를 나타낸 도면이다.
도 6은 본 실시예의 스퍼터링 장치의 성막조건과 Cu 퇴적막의 특징과의 관계를 나타낸 도면이다.
도 7은 실리콘 기판의 관통공에 Cu 관통전극을 형성한 모습을 보여주는 단면사진이다.
도 8은 종래의 Cu 관통전극 형성 공정의 대표 예를 도시한 도면이다.
이하, 본 발명의 실시예에 의한 성막장치 및 성막방법의 구체 예에 대해서 도면을 참조하여 설명한다. 한편, 이하에서는 모든 도면을 통해 동일 또는 상당하는 요소에는 동일한 참조 부호를 부여하고, 그 중복되는 설명을 생략하기로 한다.
또한, 이하의 구체적인 설명은 상기 성막장치 및 성막방법의 특징을 예시하고 있는 것에 불과하다. 예를 들면, 상기 성막장치의 구성을 특정한 용어와 동일한 용어 또는 상당하는 용어에 적합한 참조 부호를 부여하여 이하의 구체 예를 설명하는 경우, 해당 구체적인 구성 요소는 그에 대응하는 상기 성막장치의 구성 요소의 일 예이다.
따라서, 상기 성막장치 및 성막방법의 특징은 이하의 구체적인 설명에 의해 한정되지 않는다.
(실시예)
<본 실시예의 성막기술의 개요>
먼저, 본 발명의 실시예에 의한 Cu 관통전극 형성의 개요에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예에 의한 Cu 관통전극 형성 공정의 일 예를 도시한 도면이다.
먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(34B)에 복수의 관통공(34C)을 형성하고, 이 관통공(34C)의 내벽 및 실리콘 기판(34B)의 주면에 적합한 진공성막법(예를 들면, 스퍼터링법)을 이용하여 배리어막(122)(예를 들면, 티탄막 또는 탄탈막 등)을 형성한다.
다음으로, 도 1a에 도시된 바와 같이, 동 재료의 퇴적막(34D)(Cu 퇴적막(34D))을 실리콘 기판(34B)의 한 쪽 주면에 퇴적시키고, 이 주면에서의 관통공(34C)의 개구를 Cu 퇴적막(34D)에 의해 폐쇄시킨다. 한편, 이 Cu 퇴적막(34D)은 동 도금공정의 전극(시드막) 역할을 하고, 추후 상술하는 바와 같이, 스퍼터링법을 이용하여 형성된다.
그런 다음, 동 도금공정에서, 관통공(34C) 개구의 Cu 퇴적막(34D)으로부터 실리콘 기판(34B)의 다른 쪽 주면을 향해 Cu(동) 재료(124)를 성장시켜서 도 1b에 도시된 바와 같이, Cu 재료(124)를 관통공(34C)내에 매립한다.
마지막으로, 도 1c에 도시된 바와 같이, 실리콘 기판(34B)의 양면을 연마하여 Cu 관통전극(125)을 구비하는 실리콘 기판(34B)를 얻는다.
이와 같이 Cu 퇴적막(34D)을 동 도금 공정의 전극으로서 이용하고, 관통공(34C)에 동 도금에 의한 Cu 관통전극(124)을 형성하는 기술(이하, 「본 성막기술」로 약칭함)은 Cu 관통전극(125) 형성시의 관통공(34C) 내의 보이드 발생을 저감한다는 점에서 종래 예보다 우수하다고 판단된다. 즉, Cu 재료(124)는 관통공(34C)의 개구를 폐쇄하는 Cu 퇴적막(34D)으로부터 길고 가느다란 관통공(34C)이 신장되는 방향으로 성장하는 것이므로, Cu 재료(124)의 성장에 의한 보이드의 발생을 억제할 수 있다. 한편, 이와 같은 보이드 발생의 억제 효과는 후술하는 동 도금 공정의 실험결과로 뒷받침된다.
또한, 본 성막기술은 관통공(34C)의 개구 근방과 깊은 측벽에 시드막을 균일하게 형성할 필요가 없고, 동 도금공정의 도금조의 관리를 간소화할 수 있다는 점에서 종래 예보다 우수한 것으로 판단된다.
더욱이, 본 성막기술은 Cu 재료의 도금 성장속도를 지배하는 전류밀도를 적절하고 충분하게 높일 수 있어(즉, 종래 예와 같이 개구 폐쇄에 의한 보이드 발생 문제가 생기지 않으므로), Cu 관통전극(125)의 도금성장을 고 효율화하는 점에서 종래 예보다 우수하다고 판단된다.
<본 실시예의 성막장치의 구성>
다음으로, 본 실시예의 성막장치의 일 예인 스퍼터링 장치(100)의 구성에 대해서 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 의한 스퍼터링 장치 구성의 일 예를 도시한 도면이다.
한편, 여기에서는 편의상 도 2에 도시된 바와 같이, 플라즈마 수송 방향을 Z방향으로 하고, 이 Z방향에 직교하는 봉자석(24A, 24B)(후술)의 자화방향을 Y방향으로 하며, 이러한 Z방향 및 Y방향의 양쪽에 직교하는 방향을 X방향으로 하여 본 스퍼터링 장치(100) 구성을 설명한다.
본 실시예의 스퍼터링 장치(100)는 도 2에 도시된 바와 같이, YZ평면에 있어서 대략 십자형을 이루고, 방전 플라즈마 수송 방향(Z방향)으로부터 보아 차례로, 방전 플라즈마를 고밀도로 생산하는 플라즈마 건(40)과, Z방향의 축을 중심으로 하는 원통형의 비자성(예를 들면, 스테인리스제와 글라스제)의 시트 플라즈마 변형실(20)과, Y방향의 축을 중심으로 하는 원통형의 비자성(예를 들면, 스테인리스제) 진공 성막실(30)을 구비한다. 또한, 스퍼터링 장치(100)는 도 1에 도시된 바와 같이, 플라즈마 건(40)에 방전 발생용 전력을 공급할 수 있는 플라즈마 건 전원(50)을 구비한다.
또한, 상술한 각부(40, 20, 30)는 방전 플라즈마를 수송하는 통로를 통해 서로 기밀상태를 유지하면서 연통시킨다.
먼저, 스퍼터링 장치(100)의 플라즈마 건(40) 및 플라즈마 건 전원(50)의 구성에 대해서 설명한다.
스퍼터링 장치(100)의 플라즈마 건(40)은 도 2에 도시된 바와 같이, 캐소드 유닛(41)과 한쌍의 중간전극(G1,G2)을 구비한다.
캐소드 유닛(41)은 내열 글라스제의 원통형 글라스관(41A)과, 원통형의 덮개부재(41B)를 구비하고, 캐소드 유닛(41)의 내부는 방전 공간으로서 기능을 한다. 이 글라스관(41A)은 적절한 고정수단(볼트 등; 도시되지 않음)에 의해 중간전극(G1) 및 덮개부재(41B) 사이에서 기밀하게 배치된다. 이 때문에 중간전극(G1)의 관통공(도시되지 않음)을 통해 방전 공간에서 생성되는 플라즈마를 캐소드 유닛(41)으로부터 외부로 인출할 수 있다.
또한, 덮개부재(41B)에는 방전 유발용 열전자를 방출가능한 6붕화란탄(LaB6)으로 이루어지는 캐소드(K)가 배치됨과 동시에, 방전에 의해 전리되는 방전 가스로서의 아르곤(Ar)가스를 이 방전 공간으로 유도할 수 있는 방전가스 공급수단(도시되지 않음)이 설치되어 있다.
스퍼터링 장치(100)의 플라즈마 건 전원(50)은 도 2에 도시된 바와 같이, 플라즈마 건(40)에 전력을 공급할 수 있는 전력발생부(70)와, 각 중간전극(G1)(G2) 각각에 대응하여 배치되면서 중간전극(G1)(G2)을 흐르는 전류를 제한하는 저항소자(R1)(R2)를 구비한다.
중간전극(G1)은 플라즈마 건(40)의 방전 공간에 있어서, 캐소드(K)와의 사이에서 보조방전(글로(glow)방전)을 적절하게 유지할 수 있도록 저항소자(R1)를 통해 전력 발생부(70)와 접속된다. 또한, 중간전극(G2)은 플라즈마 건(40)의 방전공간에 있어서 캐소드(K)와의 사이에서 보조방전(글로방전)을 적절하게 유지할 수 있도록 저항소자(R2)를 통해 전력발생부(70)와 접속된다.
이 글로 방전에서는, 플라즈마 건의 방전공간에서의 하전입자(여기서는 Ar+와 전자)의 공급이, Ar+인 캐소드(K)로의 충돌시에 일어나는 2차 전자방출 및 전자에 의한 아르곤 전리에 의해 이루어지고, 이에 의해 플라즈마 건(40)의 방전공간에는 하전입자의 집합체로서의 방전 플라즈마가 형성된다. 그런 다음, 플라즈마 건(40)에서는 캐소드(K)의 가열로 일어나는 열전자 방출에 의한 주방전(아크 방전)으로 천이된다. 이와 같이, 플라즈마 건(40)은 플라즈마 건 전원(50)에 기초하여 저전압이면서 대전류인 아크 방전에 의해 캐소드(K)와 애노드(A)의 사이에 고밀도의 방전을 가능하게 하는 압력 구배형 건이다.
한편, 여기에서는 상세한 도시를 생략하지만, 이 전력발생부(70)의 내부에서는 전원 교체 스위치를 이용하여 캐소드(K)와 애노드(A) 사이의 접속이 이루어진 상태와, 캐소드(K)와 정전류 전원 사이의 접속이 이루어진 상태를 얻는다.
플라즈마 건(40)의 글로 방전시에는, 전자(前者)의 상태를 취하게 된다. 이 경우, 트랜스의 1차측 단자간에는 상용 주파수 200V의 1차 전압이 인가된다. 그러면, 트랜스의 2차측 단자간에 소정의 2차 전압이 유기되고, 이 2차 전압이 정류회로에 의해 정류된 후 플라즈마 건(40)에 인가된다.
한편, 플라즈마 건(40)의 아크 방전시에는 후자(後者)의 상태를 취하게 된다. 이에 의해, 플라즈마 건(40)은 플라즈마 건 전원(50)(정전류 전원)에 의해 정전류 제어되고, 애노드(A)로부터 캐소드(K)쪽으로 흐르는 방전전류(ID)가 일정하게 된다. 또한, 이 방전전류(ID)는 플라즈마 건 전원(50)을 이용하여 조정할 수 있다.
이상과 같이, Z방향의 수송 중심에 대해 대략 등밀도 분포하여 이루어지는 원기둥형의 아크 방전 플라즈마(이하, 「원기둥 플라즈마(22)로 칭함」가, 플라즈마 건(40)의 Z방향 타단과 시트 플라즈마 변형실(20)의 Z방향의 일단 사이에 개재하는 통로(도시되지 않음)를 통해 시트 플라즈마 변형실(20)로 인출된다.
다음으로, 스퍼터링 장치(100)의 시트 플라즈마 변형실(20)의 구성 및 그 주변 구성에 대해서 설명한다.
시트 플라즈마 변형실(20)은 Z방향 축을 중심으로 한 원기둥형의 감압 가능한 수송 공간(21)을 가진다.
시트 플라즈마 변형실(20)의 측면 주위에는 이 시트 플라즈마 변형실(20)을 둘러싸고, 원기둥 플라즈마(22)의 Z방향의 추진력을 발휘하는 원형의 제 1전자코일(23)(공심 코일)이 설치된다. 한편, 제 1전자코일(23)의 권선에는 캐소드(K)측을 S극, 애노드(A)측을 N극으로 하는 방향의 전류가 통전된다.
또한, 이 제 1전자코일(23)의 Z방향의 전방측(애노드(A)에 근접한 측)에는 X방향으로 연장되는 한쌍의 각형 봉자석(24A, 24B)(영구자석: 자계발생수단의 쌍)이, 시트 플라즈마 변형실(20)(수송공간(21))을 사이에 두고 Y방향으로 소정의 간격을 두고 설치된다. 또한, 이러한 봉자석(24A, 24B)의 N극 끼리가 대향되어 있다.
제 1전자코일(23)에 의해 수송공간(21)에 형성되는 코일자계와, 봉자석(24A, 24B)에 의해 수송공간(21)에 형성되는 자석자계와의 상호작용에 의해 원기둥 플라즈마(22)는 그 수송방향(Z방향)의 수송중심을 포함하는 XZ평면(이하, 「주면(S)」으로 칭함)을 따라 확장되는, 균일한 시트형의 플라즈마(이하 「시트 플라즈마(27)」로 칭함)로 변형된다.
이렇게 함으로써, 시트 플라즈마(27)는 도 2에 도시된 바와 같이, 시트 플라즈마 변형실(20)의 Z방향 타단과 진공 성막실(30)의 측면 사이에 개재하는, 시트 플라즈마(27) 통과용 슬릿형 병목부(bottle neck)(28)를 통해 진공 성막실(30)로 인출된다.
한편, 병목부(28)의 간격(Y방향 치수) 및 두께(Z방향 치수)와 폭(X방향 치수)은 시트 플라즈마(27)를 적절하게 통과시키도록 설계되어 있다.
다음으로, 스퍼터링 장치(100)의 진공 성막실(30)의 구성에 대해서 설명한다.
진공 성막실(30)은 예를 들면, 시트 플라즈마(27)중의 Ar+ 의 충돌 에너지에 의해 타깃(35B) 재료를 스퍼터링 입자로 때리는 스퍼터링 프로세스용 진공챔버에 상당한다.
진공 성막실(30)은 Y방향 축을 중심으로 한 원기둥형의 감압가능한 성막공간(31)을 가지고, 이 성막공간(31)은 밸브(37)에 의해 개폐가능한 배기구로부터 진공펌프(36)(예를 들면 터보 펌프)에 의해 진공 흡입된다. 이것에 의해 당해 성막공간(31)은 스퍼터링 프로세스 가능한 레벨의 진공도까지 신속하게 감압된다.
여기서, 성막공간(31)에는 그 기능상 상하 방향(Y방향)에 있어서, 병목부(28)의 간격에 대응하는 수평면(XZ 평면)을 따라 중앙공간을 경계로 하여 판형의 타깃(35B)을 격납하는 타깃공간과, 판형의 기판(34B)을 격납하는 기판공간이 있다.
즉, 타깃(35B)은 타깃홀더(35A)에 장착된 상태에서, 중앙공간의 상부방향에 위치하는 타깃공간 내에 격납되고, 적절한 액추에이터(도시되지 않은 구동기구)에 의해 타깃공간 내를 상하(Y방향)로 이동가능하게 구성되어 있다. 이것에 의해 타깃(35B)과 시트 플라즈마(27) 사이의 거리(L1)를 원하는 간격으로 조정할 수 있다.
한편, 기판(34B)은 기판홀더(34A)(예를 들면 정전 척)에 장착된 상태에서, 중앙공간의 하부방향에 위치하는 기판 공간 내에 격납되고, 적절한 액츄에이터(도시되지 않은 구동기구)에 의해 기판 공간 내를 상하(Y방향)로 이동가능하게 구성되어 있다. 이것에 의해 기판(34B)과 시트 플라즈마(27)간의 거리(L2)를 원하는 간격으로 조정할 수 있다.
또한, 상기 중앙공간은 진공 성막실(30)에서, 시트 플라즈마(27)의 주성분을 수송시키는 공간이다.
이와 같이 하여, 타깃(35B) 및 기판(34B)은 서로 시트 플라즈마(27)의 두께방향(Y방향)으로 적절한 일정 간격(L)(이하 「T/S 거리(L)」로 약칭함)을 두고 이 시트 플라즈마(27)를 사이에 끼워 성막공간(31) 내에 대치되어 있다.
그런데, 본 실시예에서는 상기 도 1과 같이, 반도체 디바이스용의 Cu 관통전극을 구비하는 실리콘 기판을 얻는 것을 의도하고 있다. 따라서, 본 실시예에서는 동 방출원으로서의 Cu 타깃(35B) 및 다수의 관통공이 형성되는 실리콘 기판(34B)을 진공 성막실(30)에 격납하여 감압한 후, 진공도가 1.0Pa ~ 2.0Pa 정도로 유지된 진공성막장치(30) 내로 시트 플라즈마(27)가 수송된다. 그 후, 시트 플라즈마(27) 중의 Ar+ 에 의해 스퍼터링 된 Cu 타깃(35B)의 동(Cu) 재료로 이루어지는 퇴적막(Cu 퇴적막)이 실리콘 기판(34B)의 한쪽 주면에 형성된다.
이때, 본 실시예에서는 실리콘 기판(34B)의 주면에서의 관통공의 개구를 적절한 성막조건에 기초한 Cu 퇴적막에 의해 폐쇄시키는 것에 특징이 있지만, 이러한 특징의 상세한 것에 대해서는 추후 설명한다.
도 2에 도시된 바와 같이, Cu 타깃(35B)은 스퍼터링 프로세스 중에 직류 바이어스 전원(52)에 의해 일정한 바이어스 전압(마이너스 전압)이 인가되어 있다. 본 예에서는 Cu 타깃(35B)으로의 바이어스 전압으로서 -1000V가 인가되어 있다. 이에 의해, 시트 플라즈마(27) 중의 Ar+ 가 타깃(35B) 쪽으로 끌어 당겨진다. 그러면, Ar+ 와 Cu 타깃(35B)간의 충돌에너지에 의해 Cu 타깃(35B)으로부터 방출되는 Cu 입자가 Cu 타깃(35B)으로부터 실리콘 기판(34B)을 향하여 충돌하고, 이에 의해 실리콘 기판(34B)상에 상기 Cu 퇴적막이 형성된다.
또한, 도 2에 도시된 바와 같이, 기판홀더(34A)(실리콘 기판(34B))는 스퍼터링 프로세스중에는 RF 전원(80)에 의해 소정 파워의 RF전력이 인가되어 있다. 본 예에서는, RF전력은 마이너스 전압측에 바이어스 되어 있고, RF 전력 파워는 RF 전원(80)을 이용하여 조정할 수 있다. 그러면, Cu 타깃(35B)으로부터 방출되는 Cu입자의 일부가 시트 플라즈마(27) 속을 통과할 때, 시트 플라즈마(27)의 에너지에 의해 정전하로 대전하도록 이온화되므로, 이러한 Cu+입자의 실리콘 기판(34B)의 관통공 개구로의 진입이 RF 전력의 대소에 기초하여 원하는 방향으로 조정할 수 있다고 판단된다.
다음으로, 병목부(28)로부터 보아서 Z방향으로 대향하는 위치의 진공 성막실(30)의 주변 구성을 설명한다.
당해 위치의 진공 성막실(30)의 측벽에는 애노드(A)가 배치되고, 이 측벽과 애노드(A)의 사이에는 플라즈마 통과용 통로(29)가 형성되어 있다.
애노드(A)는 캐소드(K)와의 사이에서 기준전위가 주어지고, 캐소드(K) 및 애노드(A) 사이의 아크 방전에 의한 시트 플라즈마(27)속의 하전입자(특히 전자)를 회수하는 역할을 담당한다.
또한, 애노드(A)의 이면(캐소드(K)에 대한 대향면의 반대측 면)에는 애노드(A)측을 S극, 대기측을 N극으로 한 영구자석(38)이 배치되어 있다. 이 때문에, 이 영구자석(38)의 N극으로부터 나와서 S극으로 들어가는 XZ평면을 따른 자력선에 의해 애노드(A)를 향한 시트 플라즈마(27)의 폭방향(X방향) 확산을 억제하도록 시트 플라즈마(27)가 폭방향으로 수렴되어 시트 플라즈마(27)의 하전 입자가 애노드(A)에 적절하게 회수된다.
또한, 원형상의 제 2 및 제 3전자코일(32, 33)(공심 코일)은 서로 마주보도록 하여 진공 성막실(30)의 측벽을 대면하도록 하여 성막공간(31)을 사이에 두고, 다른 극끼리(여기서는 제 2 전자코일(32)은 N극, 제 3 전자코일(33)은 S극)을 서로 마주보게 배치된다.
제 2전자코일(32)은 봉자석(24A, 24B)과 진공 성막실(30) 사이의 Z방향 적소에 배치되고, 제 3 전자코일(33)은 진공 성막실(30)의 측벽과 애노드(A) 사이의 Z방향 적소에 배치되어 있다.
제 2 및 제 3 전자코일(32)(33)이 마주보는 것에 의해 이루어지는 코일자계(예를 들면 10G ~ 300G 정도)에 의하면, 시트 플라즈마(27)는 그 폭방향(X방향)의 확산을 적절하게 억제하도록 정형된다.
이상과 같이, 본 실시예의 스퍼터링 장치(100)는 스퍼터링 프로세스의 여러가지 성막조건을 개별적으로 조정할 수 있다는 특징이 있다. 예를 들면, 본 예에서는 시트 플라즈마(27)의 방전전류(ID)와, Cu 타깃(35B)에 인가하는 바이어스 전압과, 실리콘 기판(34B)에 인가하는 RF전력과, T/S 거리(L)을 각각 별개로 독립적으로 조정할 수 있다. 따라서, 이와 같은 스퍼터링 장치(100)의 특징을 유효하게 활용하고, 본 스퍼터링 장치(100)를 이용하여 실리콘 기판(34B) 상에 Cu 퇴적막을 적절하게 형성할 수 있는 성막조건의 검토가 이하에서와 같이 이루어진다.
<Cu 퇴적막 형성의 검토실험>
실리콘 기판(34B)의 주면에서의 Cu 퇴적막에 의한 관통공 개구의 폐쇄는 실리콘 기판(34B)에 인가하는 RF 전력 및 T/S 거리(L)에 기초하여 적절하게 제어할 수 있음이, 이하의 검토실험에 의해 검증되었다.
한편, 본 검토실험은 시트 플라즈마(27)의 방전전류(ID)와, Cu 타깃(35B)에 인가하는 바이어스 전압과, 스퍼터링 프로세스중의 진공도를 각각 100A, -1000V, 1.6Pa로 고정하여 수행하였다.
또한, RF 전력이나 T/S거리(L)의 Cu 퇴적막으로의 영향은 실리콘 기판(34B) 및 Cu 타깃(35B)의 대소에 따라 변동하므로, 본 검토실험에서는 표준적인 300mm 직경의 실리콘 기판(34B) 및 표준적인 450mm 직경의 Cu 타깃(35B)이 이용된다. 또한, 본 검토실험에서는 T/S 거리(L)의 변경에 있어서, 타깃(35B)과 시트 플라즈마(27)간의 거리(L1)를 40mm로 고정하고, 실리콘 기판(34B)과 시트 플라즈마(27)간의 거리(L2)만을 변경한다. 즉, L=100mm인 경우, L1=40mm, L2=60mm이고, L=200mm인 경우, L1=40mm, L2=160mm이며, L=300mm인 경우, L1=40mm, L2=260mm이다.
그리고, 도 3에 도시된 바와 같이, 본 검토실험에서는 실리콘 기판(34B)상에 퇴적한 Cu 퇴적막(34D)이 실리콘 기판(34B)의 한쪽 주면에서의 관통공(34C)의 개구를 폐쇄시키는 위치를 폐쇄지점(35E)으로 하여 폐쇄지점(35E)에 대응하는 Cu 퇴적막(34D)의 막두께(즉, 관통공(34C)의 개구 폐쇄가 일어나는 Cu 퇴적막(34D)의 막두께)를 폐쇄막 두께(B1)로 하고, Cu 퇴적막(34D)의 표면에 대응하는 막두께를 표면막 두께(B2)로 하였다. 이와 같이, 본 실시예는 「폐쇄지점(35E)」 및 「폐쇄 막두께(B1)」라는 고안 방법을 안출하고, 이와 같은 고안 방법에 기초하여 스퍼터링 프로세스의 적절한 성막조건을 나타내는 것에 특징이 있다.
도 4, 도 5, 도 6은 본 실시예의 스퍼터링장치의 성막조건과 Cu 퇴적막의 특성과의 관계를 나타낸 도면이다.
도 4에서는 횡축에 실리콘 기판(34B)에 인가하는 RF 전력(W)을 취하고, 종축에 Cu 퇴적막의 성막속도(Å/sec)를 취해서 양자의 관계를 나타내는 프로파일(profile)이 T/S거리(L)를 파라미터로 하여 표시되어 있다. 한편, 여기서의 Cu 퇴적막 성막속도는 소정의 성막 경과시간에서의 도 3의 표면막 두께(B2)로부터 견적된 값을 이용하고 있다.
도 4에 도시된 바와 같이, T/S거리(L)가 300mm, 200mm, 100mm의 순으로 짧아짐에 따라, Cu 퇴적막의 성막속도가 상승되는 것을 알 수 있다.
한편, Cu 퇴적막의 성막속도는 400W 이후의 RF 전력 증가에 따라 약간 저하되는 경향이 나타난다. 이런 현상은 Cu+ 와 Ar+ 의 에너지에 의해 Cu 퇴적막의 에칭이 일어나는 것에 의한 것으로 판단된다.
도 5에서는, 횡축에 실리콘 기판(34B)에 인가되는 RF 전력(W)를 취하고, 종축에 폐쇄막 두께(B1)(μm)를 취해서 양자의 관계를 나타내는 프로파일이 T/S거리(L)를 파라미터로 하여 표시되어 있다.
도 5에 도시된 바와 같이, 폐쇄막 두께(B1)는 T/S거리(L)를 100mm, 200mm, 300mm의 순으로 길게 함에 따라 박막화 가능한 것을 알 수 있다. 또한, 폐쇄막 두께(B1)는 약 200W에서 700W까지의 범위에서는 RF전력을 상승시킴에 따라 박막화가능한 것을 알 수 있다. 그리고, 이와 같은 Cu 퇴적막(34D)의 박막화에 의해 Cu 퇴적막의 막응력에 의한 실리콘 기판(34B)의 휘어짐을 억제할 수 있고, 또한 Cu 퇴적막의 연마시간을 단축할 수 있다.
한편, 도 5에서는 관통공(34C)의 개구직경이 약 2.0μm인 경우의 폐쇄막 두께(B1)가 도시되어 있다. 그러나, 만일 관통공(34C)의 개구 직경이 변화해도 폐쇄막 두께(B1)와 관통공(34C)의 개구 직경과의 비율은 일정하다고 생각되므로, 본 검토결과(도 5의 프로파일의 경향)는 관통공(34C)의 개구 직경의 대소에 대하여 보편적으로 적용 가능하다고 판단된다.
구체적으로는, T/S 거리(L)가 100mm, RF 전력이 660W인 조건에서, 관통공(34C)의 개구 직경이 약 2.0μm인 경우의 폐쇄막 두께(B1)가 약 2.6μm인 것에 비해, 관통공(34C)의 개구직경이 약 5.0μm인 경우의 폐쇄막 두께(B1)는 약 6.1μm이었다.
이렇게 하면, 관통공(34C)의 개구직경이 약 2.0μm인 경우의 폐쇄막 두께(B1)와 관통공(34C)의 개구 직경의 비율(2.6μm/2.0μm=1.3)은 관통공(34C)의 개구 직경이 약 5.0μm인 경우의 상기 비율(6,1μm/5.0μm=1.2)과 거의 동일하다. 따라서, 관통공(34C)의 개구 직경이 변화한 경우에도 도 5의 종축의 폐쇄막 두께(B1)가 상기 비율에 따라서 도 5의 횡축의 RF전력의 전범위에서 시프트는 것에 지나지 않는 것으로 판단된다. 즉, 관통공(34C)의 개구 직경이 약 2.0μm인 경우와 관통공(34C)의 개구 직경이 약 5.0μm인 경우에도 도 5의 프로파일은 거의 동일한 경향을 나타내는 것으로 판단된다.
도 6에서는 횡축에 실리콘 기판(34B)에 인가하는 RF 전력(W)를 취하고, 종축에 Cu 퇴적막의 성막시간(sec)을 취해서 양자의 관계를 표시한 프로파일이, T/S거리(L)를 파라미터로 하여 표시되어 있다. 한편, 여기에서의 Cu 퇴적막 성막시간은 도 5의 폐쇄막 두께(B1)를 도 4의 성막속도로 나눈 값을 이용하고 있다. 즉, 본 성막시간은 관통공(34C)의 개구를 폐쇄하는 Cu 퇴적막(34D)을 퇴적시키는데 필요한 시간에 상당한다.
도 6에 도시된 바와 같이, Cu 퇴적막(34D)의 성막시간은, T/S거리(L)를 300mm, 200mm, 100mm 순으로 짧게 함에 따라 단축가능한 것을 알 수 있다. 또한, Cu 퇴적막(34D)의 성막시간은 약 200W에서 약 700W까지의 범위에서는 RF 전력을 상승시킴에 따라 단축가능한 것을 알 수 있다.
이상의 설명으로부터 용이하게 이해되는 바와 같이, 본 실시예의 스퍼터링장치(100) 및 스퍼터링 방법은 Cu 퇴적막(34D)의 폐쇄막 두께(B1) 및 Cu 퇴적막(34D)의 성막시간에 대하여 전후 공정에 맞추어 최적의 성막조건을 선택할 수 있는 효과를 발휘한다.
<동 도금 공정에서의 Cu 관통전극 형성의 적부 검토실험>
상기 스퍼터링장치(100)를 이용하여 Cu 퇴적막을 실리콘 기판의 한쪽 주면에 퇴적시키고, 이 주면에서의 관통공의 개구를 Cu 퇴적막에 의해 폐쇄시킨다. 그리고, 이러한 실리콘 기판의 Cu 퇴적막을 동 도금 공정의 전극(시드막)으로 이용하고, 이 시드막에 전류를 흘려서 실리콘 기판의 관통공에 Cu 관통전극을 형성하기 위한 동 도금을 실시한다.
그 결과, 도 7에 도시된 바와 같이, 보이드가 존재하지 않는 Cu 관통전극을 관통공에 매입 가능하다는 것이 입증된다. 한편, 동 도금은 통상의 황산동 도금공정의 조건하(예를 들면 황산동오수화물 : 200g/L, 황산 : 70g/L)에서 수행하였고, 전류밀도를 10mA/cm2 로 설정하였다.
<변형 예>
본 실시예의 성막장치로서, 스퍼터링 장치(100)를 예로 하여 설명하였지만, 본 성막기술의 적용범위는 스퍼터링 기술에 한정되지 않는다. PVD(물리기상성장)을 이용하는 진공성막법이면, 다른 성막법, 예를 들면 진공증착법이어도, 본 성막기술을 적용할 수 있는 것으로 판단된다. 이와 같이, 본 실시예에서는 CVD(화학기상성장)법에 비해 저렴한 PVD법을 이용하여 Cu 관통전극을 구비하는 실리콘 기판을 얻을 수 있다.
상기 설명으로부터, 당업자에 따라서는 본 발명의 많은 개량과 다른 실시예가 명백하게 있는 것이다. 따라서, 상기 설명은 예시로서만 해석되는 것이고, 본 발명을 실행하는 최선의 태양을 당업자에게 교시할 목적으로 제공되는 것이다. 본 발명의 정신을 일탈하지 않고 그 구조 및/또는 기능의 상세한 것을 실질적으로 변경할 수 있다.
본 발명에 의하면, 동 도금 공정의 전극에 이용되는 Cu 퇴적막에 의한 관통공 개구의 폐쇄상태를 적절하게 제어할 수 있는 성막장치 및 성막방법이 얻어진다. 따라서, 본 발명은 예를 들면 동 도금 공정의 전극을 형성하는 스퍼터링법 등의 PVD 장치에 이용할 수 있다.
20 : 시트 플라즈마 변형실
21 : 수송공간
22 : 원기둥 플라즈마
23 : 제 1전자코일
24A,24B : 봉자석
27 : 시트 플라즈마
28 : 병목부
29 : 통로
30 : 진공 성막실
31 : 성막공간
32 : 제 2전자코일
33 : 제 3전자코일
34A : 기판홀더
34B : 기판(실리콘 기판)
35A : 타깃홀더
35B : 타깃(Cu 타깃)
36 : 진공펌프
37 : 밸브
38 : 영구자석
40 : 플라즈마 건
41 : 캐소드 유닛
41A : 글라스관
41B : 덮개부재
50 : 플라즈마 건 전원
52 : 바이어스 전원
70 : 전력발생부
80 : RF전원
100 : 스퍼터링 장치
A : 애노드
G1, G2 : 중간전극
K : 캐소드
R1, R2 : 저항소자
S : 주면

Claims (8)

  1. 관통공이 형성된 기판 및 동 방출원을 격납하는 진공챔버와,
    상기 진공챔버 내를 소정의 진공도로 감압하는 진공펌프와,
    상기 기판에 인가되는 전력을 발생하는 전원과,
    상기 기판 및 상기 동 방출원 간의 거리 설정에 이용되는 구동기구를 구비하고,
    상기 동 방출원으로부터 방출되는 동 재료를 상기 기판의 한쪽 주면에 퇴적시키고, 상기 주면에서의 상기 관통공의 개구를 상기 동 재료로 이루어지는 퇴적막에 의해 폐쇄시킬 때,
    상기 퇴적막에 의한 상기 개구의 폐쇄상태가 상기 거리 및 상기 전력에 기초하여 조정되는 성막장치.
  2. 청구항 1에 있어서,
    상기 개구를 폐쇄하는 상기 퇴적막의 막두께는 상기 거리를 길게하거나, 또는 상기 전력을 높이는 것에 의해 얇게 되는 성막장치.
  3. 청구항 1에 있어서,
    상기 개구를 폐쇄하는 상기 퇴적막의 퇴적에 필요한 성막시간은, 상기 거리를 짧게 하거나, 또는 상기 전력을 높이는 것에 의해 단축되는 성막장치.
  4. 관통공이 형성된 기판 및 동 방출원을 진공챔버에 격납하는 공정과,
    상기 진공챔버 내를 소정의 진공도로 감압하는 공정과,
    상기 동 방출원으로부터 방출되는 동 재료를 상기 기판의 한쪽 주면에 퇴적시키고, 상기 주면에서의 상기 관통공의 개구를 상기 동 재료로 이루어지는 퇴적막에 의해 폐쇄시키는 폐쇄공정을 구비하고,
    상기 퇴적막에 의한 상기 개구의 폐쇄상태를 상기 기판 및 상기 동 방출원 간의 거리 및 상기 기판에 인가하는 전력에 기초하여 조정하는 성막방법.
  5. 청구항 4에 있어서,
    상기 개구를 폐쇄하는 상기 퇴적막의 막두께는 상기 거리를 길게하거나, 또는 상기 전력을 높이는 것에 의해 얇게 되는 성막방법.
  6. 청구항 4에 있어서,
    상기 개구를 폐쇄하는 상기 퇴적막의 퇴적에 필요한 성막시간은, 상기 거리를 짧게 하거나, 또는 상기 전력을 높이는 것에 의해 단축되는 성막방법.
  7. 청구항 4에 있어서,
    상기 폐쇄공정후, 상기 주면에 퇴적한 퇴적막을 시드막으로 이용하고, 상기 시드막에 전류를 흘려서 상기 관통공에 관통전극을 형성하기 위한 동 도금 공정을 더 구비하는 성막방법.
  8. 청구항 7에 있어서,
    상기 동 도금 공정에 있어서, 상기 관통전극은 상기 시드막으로부터 상기 기판의 다른 쪽 주면을 향해 동이 성장하는 것에 의해 형성되는 성막방법.
KR20137010438A 2011-07-29 2012-05-22 성막장치 및 성막방법 KR20140043695A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-167061 2011-07-29
JP2011167061A JP5809476B2 (ja) 2011-07-29 2011-07-29 成膜装置および成膜方法
PCT/JP2012/003337 WO2013018258A1 (ja) 2011-07-29 2012-05-22 成膜装置および成膜方法

Publications (1)

Publication Number Publication Date
KR20140043695A true KR20140043695A (ko) 2014-04-10

Family

ID=47628814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20137010438A KR20140043695A (ko) 2011-07-29 2012-05-22 성막장치 및 성막방법

Country Status (5)

Country Link
US (1) US20140246325A1 (ko)
JP (1) JP5809476B2 (ko)
KR (1) KR20140043695A (ko)
TW (1) TW201308435A (ko)
WO (1) WO2013018258A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6403269B2 (ja) * 2014-07-30 2018-10-10 株式会社神戸製鋼所 アーク蒸発源
WO2016095076A1 (zh) * 2014-12-15 2016-06-23 李林涛 线路板真空塞孔工艺
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
US20200135464A1 (en) * 2018-10-30 2020-04-30 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
CH715878A1 (de) 2019-02-26 2020-08-31 Oerlikon Surface Solutions Ag Pfaeffikon Magnetanordnung für eine Plasmaquelle zur Durchführung von Plasmabehandlungen.
US11733512B2 (en) * 2019-07-08 2023-08-22 Ford Global Technologies, Llc Sensor having a wireless heating system
US11652025B2 (en) * 2021-01-15 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation to enlarge electrochemical plating window

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298601B2 (ja) * 2004-07-06 2009-07-22 東京エレクトロン株式会社 インターポーザおよびインターポーザの製造方法
JP4552770B2 (ja) * 2005-06-21 2010-09-29 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
JP4581915B2 (ja) * 2005-08-26 2010-11-17 パナソニック電工株式会社 貫通孔配線の製造方法
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
JP5374288B2 (ja) * 2009-09-15 2013-12-25 新明和工業株式会社 スパッタリング方法

Also Published As

Publication number Publication date
JP2013030679A (ja) 2013-02-07
WO2013018258A1 (ja) 2013-02-07
US20140246325A1 (en) 2014-09-04
JP5809476B2 (ja) 2015-11-11
TW201308435A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
KR20140043695A (ko) 성막장치 및 성막방법
US20120097527A1 (en) Film formation apparatus and film forming method
KR20170044174A (ko) 고 밀도의 고 sp3 함유 층을 달성하기 위한 고 전력 임펄스 마그네트론 스퍼터링 프로세스
US20090314206A1 (en) Sheet Plasma Film-Forming Apparatus
TWI548766B (zh) Sputtering device
US9005413B2 (en) Film formation apparatus
JPWO2009157439A1 (ja) スパッタリング装置及びスパッタリング方法
US20100012033A1 (en) Sheet Plasma Film Forming Apparatus
KR101429069B1 (ko) 성막 장치 및 성막 방법
JP2007197840A (ja) イオン化スパッタ装置
JP4795174B2 (ja) スパッタリング装置
US10854448B2 (en) Plasma generating device, plasma sputtering device, and plasma sputtering method
JP5374288B2 (ja) スパッタリング方法
JP5118532B2 (ja) スパッタリング装置およびスパッタリング方法
JP5693175B2 (ja) スパッタリング方法
JP5498739B2 (ja) スパッタリング装置およびスパッタリング方法
JP5119021B2 (ja) シートプラズマ成膜装置、及びシートプラズマ調整方法
WO2012070195A1 (ja) スパッタリング方法
KR20140043541A (ko) 박막 증착 장치 및 이를 이용한 박막 증착 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid