TW200821417A - Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them - Google Patents

Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them Download PDF

Info

Publication number
TW200821417A
TW200821417A TW096133524A TW96133524A TW200821417A TW 200821417 A TW200821417 A TW 200821417A TW 096133524 A TW096133524 A TW 096133524A TW 96133524 A TW96133524 A TW 96133524A TW 200821417 A TW200821417 A TW 200821417A
Authority
TW
Taiwan
Prior art keywords
carbon
solid
substrate
oxygen
semiconductor substrate
Prior art date
Application number
TW096133524A
Other languages
English (en)
Other versions
TWI367964B (zh
Inventor
Kazunari Kurita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW200821417A publication Critical patent/TW200821417A/zh
Application granted granted Critical
Publication of TWI367964B publication Critical patent/TWI367964B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

200821417 九、發明說明 【發明所屬之技術領域】 本發明係關於固體攝像元件用半導體基板及固體攝像 元件以及其製造方法。 【先前技術】 固體攝像元件係藉由於由矽單晶所構成之半導體基板 上形成電路來製造。此時，半導體基板混入重金屬之雜質 時，會導致固體攝像元件之電氣特性明顯劣化。 此處，半導體基板混入重金屬之雜質的主要原因，第 一，係半導體基板之製造製程之金屬污染，第二，係固體 攝像元件之製造製程之重金屬污染。 前者於矽單晶基板實施外延層之成長時，因爲使用來 自外延成長爐之構成材之重金屬粒子、或氯系氣體，而使 配管材料發生金屬腐鈾而發生重金屬粒子之污染。近年來 ，該等外延成長製程之金屬污染，藉由努力將外延成長爐 之構成材更換成具有耐腐飩性之材料等而獲得改善，然而 ，仍難以完全避免外延成長製程之金屬污染。 因此，傳統上，係於半導體基板之內部形成吸氣層、 或使用高濃度硼基板等之重金屬之高吸氣能力之基板，來 避免外延製程之金屬污染。 另一方面，後者之固體攝像元件之製造製程時，裝置 製造製程當中之離子注入、擴散及氧化熱處理之各製程， 可能對半導體基板發生重金屬污染。 -4- 200821417 此處，傳統上，爲了避免於裝置活性層附近發生重金 屬污染，一般會使用於半導體基板形成氧析出物之本質吸 氣法、或於半導體基板之背面形成背面損害等之吸氣側之 非本質吸氣法。 然而，上述之傳統之吸氣法，亦即，本質吸氣法之時 ，因爲需要以預先於半導體基板形成氧析出物爲目的之多 階段之熱處理製程，需要考慮到製造成本之增加。此外， 因爲需要高溫且長時間之熱處理，也必須考慮到對半導體 基板之新的金屬污染。 另一方面，非本質吸氣法時，因爲於背面形成背面損 害等，裝置製程中係於背面發生粒子，而有形成裝置不良 之主要原因等之缺點。 有鑑於以上之問題點，專利文獻1所示之技術，係以 減少會對固體攝像元件之電氣特性產生影響之無效電流所 導致之白傷缺陷爲目的，對矽基板之一表面實施例如既定 摻雜量之碳之離子注入，於其表面形成矽之外延層之技術 。依據該方法，與使用到目前爲止之吸氣法之外延基板相 比，固體攝像裝置之白傷缺陷可大幅降低。 然而，專利文獻2之段落[001 8]指出，利用專利文獻 1所記載之碳離子注入所形成之吸雜沉，於形成外延層後 之例如裝置製程之處理溫度過高時，藉由該吸雜沉之吸氣 效果反而降低，此處之利用碳離子注入所形成之吸雜沉之 吸氣效果有其限界。基於上述理由，專利文獻2項所記載 之技術時，爲了充份發揮利用碳導入之塡埋吸雜沉層之效 -5- 200821417 果，必須針其後之處理溫度設定上限。 [專利文獻1]日本特開平6-3 3 8 5 07號公報 [專利文獻2]日本特開2002-3 53434號公報 【發明內容】 如此，因爲利用碳離子注入之吸雜沉之吸氣效果有其 限界，例如，如上面所述，除了應設定外延層形成後之裝 置處理溫度之上限以外，尙要利用其針對裝置作製製程進 行限制。 此外，利用碳離子注入之吸雜沉所獲得之吸氣效果於 形成外延層後呈現降低之傾向，部份係因爲難以避免上述 之裝置製程之粒子之發生，而裝置製程之吸氣效果之充實 也是重要課題。 此外，本發明之目的係在提供一種固體攝像元件用之 半導體基板及其製造方法，與傳統之吸氣法進行比較，尤 其是與利用碳離子注入之吸氣法進行比較時，可以降低製 造成本，且可解決裝置製程之粒子發生等之問題點。 此外，本發明之目的係在提供一種高性能之固體攝像 元件及其製造方法，藉由於上述之半導體基板上形成電路 ，對其賦予優良之電氣特性。 發明者針對半導體基板之重金屬污染之避免製造成本 上昇之手段，進行審慎之檢討。首先，針對利用碳離子注 入之吸氣法進行檢討時’發現以下之情形，亦即，利用碳 離子注入之吸氣作用，主要係由介由高能量之離子注入之 -6 - 200821417 矽晶格之散亂（變形）爲起點而析出之氧化物所產生，此 種晶格之散亂除了集中於離子注入之狹窄區域以外，例如 ，裝置製程之高溫熱處理時，因爲氧化物周圍之變形很容 易處於開放，尤其是，缺乏裝置熱處理製程之吸氣效果。 因此，針對與形成於矽基板中之吸雜沉相關之碳之作 用進行詳細檢討，發現以下之結果，亦即，藉由非利用離 子注入強制導入碳而爲以碳置換矽晶格中之矽之形態之固 溶，以該置換位置碳爲起點，例如，於裝置製程，發現高 密度之發生錯位之碳·氧系析出物（碳·氧複合物），並 確認該碳·氧系析出物具有高吸氣效果。此外，發現此種 置換碳可以藉由於固溶狀態含有於矽單晶中之情形下而首 度被導入，而完成本發明。 亦即，本發明之要旨如下所示。 (1) 一種固體攝像元件用半導體基板，其特徵爲： 石夕基板中含有濃度爲lxlO16〜lxl017atoms/cm3之溶解碳 及濃度爲1·4χ1018〜1.6xl018atoms/cm3之溶解氧。 (2 )如前述（1 )項所記載之固體攝像元件用半導體 基板’ BI[述砂基板上，含有砂之外延層。 (3 )如前述（2 )項所記載之固體攝像元件用半導體 基板，前述外延層之上，含有氧化膜。 (4 )如前述（3 )項所記載之固體攝像元件用半導體 基板，前述氧化膜之上，含有氮化膜。 (5) —種固體攝像元件用半導體基板之製造方法， 其特徵爲： 200821417 製造單晶砂基板時，矽晶中預先含有溶解濃度lxl〇i6 〜1 X 1017atomS/cm3之碳及溶解濃度爲 1·4χ1018〜1.6x 1018atoms/cm3 之氧。 (6 )如前述（5 )項所記載之固體攝像元件用半導體 基板之製造方法，前述單晶矽基板係利用CZ (柴可勞斯 基）法或MCZ (磁場施加）法製造。 (7 ) —種固體攝像元件，係於矽基板上形成塡埋型 發光二極體之固體攝像元件，其特徵爲： 前述矽基板中，存在著尺寸爲lOnm以上之IxlO6〜1 xlO8個/cm2密度之碳·氧系析出物。 此外’此時之尺寸係指矽基板之厚度方向剖面之 TEM觀察像之析出物之對角線長度，係以該觀察視野內 之析出物之平均値來表示。 (7 ) —種固體攝像元件之製造方法，其特徵爲·· 於矽單晶中含有lxl〇16〜lxl〇17atoms/cm3之溶解碳 及1.4 X 1 〇 18〜1 · 6 X 1 0 18 at 〇 m s / c m3之溶解氧之砂基板之上， 形成裝置形成必要之層後，藉由實施熱處理來促進氧析出 反應，於前述矽基板中，形成碳·氧系析出物之吸雜沉。 (8 )如前述（7 )項所記載之固體攝像元件之製造方 法，前述熱處理係裝置之製造處理之熱處理。 (9 )如前述（7 )或（8 )項所記載之固體攝像元件 之製造方法，前述熱處理製程中，析出直徑l〇nm以上之 lxl〇6〜lxl〇8個/cm2密度之碳·氧系析出物。 本發明之固體攝像元件用半導體基板，藉由使CZ結 -8- 200821417 半 之 板 屬 性 細 造 晶 量 作 結 作 第 有 • 4x .於 晶、MCZ結晶中含有溶解碳，可以利用將裝置載置於 導體基板上之製造製程之熱處理製程，形成高吸氣能力 碳·氧系析出物。 因此’於塡埋發光二極體之正下方形成擴散至矽基 之全部厚度之吸雜沉，尤其是，可抑制裝置製程之重金 擴散而避免裝置之缺陷，結果，可以低成本提供電氣特 良好之高品質之固體攝像元件。 【實施方式】 以下’參照圖式，針對本發明之半導體基板進行詳 說明。 第1圖係本發明之固體攝像元件用半導體基板之製 方法之說明圖，圖示例係，首先，例如將矽晶之原料多 矽層積配置於石英坩堝內，此外，於該多晶矽表面上適 地塗佈石墨粉，依據例如柴可勞斯基法（CZ法），製 添加5灰之cz結晶。 此外，CZ結晶係用以稱呼以也包含磁場施加CZ 晶在內之柴可勞斯基法所製造之結晶。 此處，於原料階段添加碳，藉由利用碳添加原料製 ' 矽單晶，可以得到以固溶狀態含有碳之矽基板1 (參照 1 ( a )圖）。以此方式得到之矽基板1，其關鍵在於含 濃度爲lxl〇16〜lxl017at〇mS/cm3之溶解碳及濃度爲1 1018 〜1.6xl018atoms/cm3 之溶解氧。 首先，含有固溶形態之碳，如上面所述，因爲係乜 -9 - 200821417 矽晶格中以矽置換碳之形式進行導入。亦即，因爲碳之原 子半徑小於矽原子，碳配位於置換位置時，結晶之應力場 爲壓縮應力場，晶格間之氧及雜質容易被壓縮應力場捕獲 。以該置換位置碳爲起點，例如，裝置製程時，容易發現 高密度之產生錯位之氧之析出物，可對矽基板1賦予高吸 氣效果。 此種溶解碳之添加濃度必須規制於1 X 1 〇16〜1 X 1017atomS/cm3之範圍。其理由在於，因爲溶解碳濃度爲1 xl016at〇ms/Cm3以下時，碳·氧系析出物之形成促進較不 活潑，而無法實現上述之高密度之碳·氧系析出物之形成 〇 此處，針對改變矽基板之溶解碳濃度並檢測碳·氧系 析出物之個數，結果，如第2圖所示。此外，溶解碳濃度 之檢測係利用傅立葉轉換紅外線吸收分光法（FT-IR )來 實施。此外，碳·氧系析出物個數之檢測，係以觀察矽基 板之厚度方向剖面之TEM像來實施。如第2圖所示，溶 解碳濃度爲lxl〇16atoms/cm3以下時，碳·氧系析出物之 生成會極端減少。 另一方面，若超過lxl017atoms/cm3，雖然會促進碳 •氧系析出物之形成而得到高密度之碳·氧系析出物，然 而//會抑制析出物之尺寸，結果，強烈呈現析出物周圍之 變形轉弱之傾向。因此，因爲變形之效果轉弱，而降低捕 獲雜質之效果。 此處，針對改變矽基板之溶解碳濃度並檢測碳·氧系 -10- 200821417 析出物之尺寸，結果，如第3圖所示。此外，碳·氧系析 出物之尺寸之檢測係以觀察矽基板之厚度方向剖面之 TEM像來檢測析出物之對角線並取其平均之尺寸。 如第3圖所示，溶解碳濃度若超過lxl017atoms/cm3 ，碳·氧系析出物之尺寸極小。 此外，必須將矽基板1中之溶解氧濃度規制於1.4x 1018〜1.6xl018atoms/cm3之範圍。其理由在於，因爲溶解 氧濃度爲1.4x 1 0 18atoms/cm3以下時，不會促進碳·氧系 析出物之形成，而無法得到上述之高密度之碳·氧系析出 物。 另一方面，若超過 1.6xl018atoms/cm3，則可能導致 氧析出物之尺寸降低，而緩和母體矽原子及析出物界面之 變形之效果，進行降低藉由變形之吸氣效果。 此處，上述之碳·氧系析出物之密度因爲與固體攝像 元件之白傷缺陷之發生相關，故針對與該白傷缺陷數爲比 例關係之發光二極體接合漏電流，調查矽基板1之溶解碳 濃度及溶解氧濃度之關係。結果如第4圖所示。 此外，發光二極體接合漏電流之檢測係以下述方式實 施。首先，以 sc-i 洗淨液（nh4oh : h2o2 : H20 = 1 : 1 : 5 )洗淨上述之矽基板，其次，以 SC-2洗淨液（HC1 : H202 : H2〇 = l : 1 : 5 )進行洗淨。其次，藉由對該晶圓實 施110 0 °C、110分之濕式氧化，於晶圓表面形成厚度 6 00rim之場氧化膜。其後，利用光刻技術對該氧化膜實施 圖案化來製作擴散窗，於其以利用***（P0C13 )之 -11 - 200821417 固層擴散來形成n +層。此時，磷擴散之條件係利用900 °C 、20分之蝕刻除去PSG (磷矽酸鹽玻璃）膜後，以1000 °C、60分之條件實施熱擴散。n +層之擴散深度約爲2 // m ，其濃度爲1x1019/cm3。形成接觸孔後’於其，以濺鍍堆 積500nm之含有1.5mass% Si之A1。電極圖案化後’於 N2環境下，實施450 °C之退火處理，最後’除去背面氧化 膜。接合面積係使用1.8mm□之形狀之圖案。 於以此方式得到之矽基板之Ρϋ接合部’施加電壓， 以ΗΡ4 140 ( ΡΑ )計檢測接合之漏電流。此時，藉由以 ΗΡ4 1 4 1 Β (電流電壓源）對護環施加偏壓，致力於抑制ρ 型之表面反轉。負之護環偏壓係使用-20V。本檢測係針對 矽基板（晶圓）之20處實施，以其平均値做爲漏電流。 如第 4圖所示，溶解碳濃度爲 1 X 1 0 1 6〜1 X 1 0 17 atom s/cm3之範圍時，ρη接合漏電流減少。此外，針對溶 解氧濃度，溶解氧濃度爲1.4xl018atoms/cm3以下之1.3χ 1018at〇mS/Cm3時，可知ρη接合漏電流於任一溶解碳濃度 區域皆大幅減少。於第2圖及第3圖，亦可確認相同之該 溶解氧濃度相關傾向。 另一方面，溶解氧濃度若超過1.6xl018atoms/cm3， 則如目丨』面之第3圖所不，於超過1 . 6 X 1 0 18 a t 〇 m s / c m3之1 . 7 xl018atoms/cm3時，碳·氧系析出物之尺寸會減少。該尺 寸之減少，會緩和母體矽原子及析出物界面之變形效果， 如可能會使藉由變形之吸氣效果降低。 其次，因爲係對碳添加CZ結晶之上述矽基板丨之表 -12- 200821417 面實施鏡面加工後，實施外延層之成長，故實施例如組合 著SCI及SC2之RCA洗淨。其後，裝入外延成長爐，實 施既定膜厚之外延層2之成長（參照第1(b)圖）。 此外，外延層2之成長，可以使用各種CVD法（化 學氣相沉積法）。 此處，外延層2之厚度，基於提升固體攝像元件之分 光感度特性之理由，以2〜9 // m之範圍爲佳。
形成以上之外延層2之半導體基板3，配合需要，於 該外延層2上形成氧化膜4及氮化膜5後，被提供給後述 之裝置製程，該製程時，藉由於外延層2形成塡埋型發光 此外，氧化膜4及氮化膜5之厚度，因爲受到設計轉 送電晶體之驅動電壓之限制，氧化膜4以50〜lOOnm爲 佳，而氮化膜5，具體而言，固體攝像元件之多晶矽閘膜 5以1.0〜2.0//m爲佳。 此處，供應給裝置製程之半導體基板3之矽基板1， 係含有溶解碳之CZ結晶，然而，因爲該結晶成長中所形 成之氧析出核、或氧析出物藉由外延成長時之熱處理而收 縮，故於半導體基板3階段之矽基板1，不存在明顯化之 氧化析出物。 因此，爲了確保以重金屬之吸氣爲目的之吸雜沉，於 外延層成長後，最好實施600°C〜700 °C程度之低溫熱處 理，而以置換位置碳爲起點，析出碳·氧系析出物7 (參 照第1 ( c)圖）。 -13- 200821417 此處，裝置製程亦即固體攝像元件之一般製造製程時 ，其初期階段含有600 °C〜700 °C程度之熱處理製程係一 般之通例’藉由以含有溶解碳之半導體基板3做爲固體攝 像元件之基板使用，利用裝置製程可以實現碳·氧系析出 物7之成長及形成。 此外，本發明之碳·氧系析出物係指含有碳之碳·氧 複合物（簇）析出物。 該碳·氧系析出物7若以含有溶解碳之半導體基板3 做爲出發材，因爲在經過裝置製程之初期階段之過程，矽 基板1之全體會自然地發生析出，可以從外延層之正下方 擴及矽基板1之全部厚度而形成對裝置製程之金屬污染具 有高吸氣能力之吸雜沉。因此，可實現外延層之附近區域 之吸氣。 爲了實現該吸氣，其關鍵在於，碳·氧系析出物7之 尺寸爲10nm以上，且存在於矽基板中之密度爲Ιχΐ 〇6〜1 xlO8 個 /cm2。 其次，該碳·氧系析出物7之尺寸爲10nm以上，係 爲了利用母體矽原子及氧析出物之界面所產生之變形效果 來增加晶格間雜質（例如重金屬等）之捕獲（吸氣）機率 〇 此外，矽晶中之重金屬之捕獲（吸氣）係依賴母體矽 原子及氧析出物之界面所產生之變形及界面態密度（體積 密度），故直徑爲1 〇nm以上之碳·氧系析出物之矽基板 中之密度應在lxl〇6〜lxl〇8個/cm2之範圍。 -14- 200821417 此外，上述之裝置製程，可以採用固體攝像元件之一 般製造製程。其一例之CCD裝置如第2圖所示，然而， 無需特別限制爲第5圖之製程。 亦即，裝置製程，首先，如第5(a)圖所示，準備 於第5(b)圖所示之矽基板1之上形成η型外延層2之 半導體基板3,如第5(b)圖所示，於該外延層2之既定 位置形成第1之Ρ型阱區1 1。其後，如第5 ( c )圖所示 ，於表面形成閘極絕緣膜12，且藉由對第1之ρ型阱區 1 1之內部實施離子注入，選擇性地注入η型及ρ型之雜 質，而分別形成以構成垂直轉送暫存器之η型之轉送通道 區域1 3、ρ型之通道截斷區域14、以及第2之ρ型阱區 15 ° 其次，如第5 ( d )圖所示，於閘極絕緣膜12之表面 之既定位置，形成轉送電極16。其後，如第5 ( e )圖所 示，藉由對η型之轉送通道區域13及第2之ρ型阱區15 之間選擇性地注入η型及ρ型之雜質，而形成層積著ρ型 之正電荷貯存區域17及η型之雜質擴散區域18之發光二 極體19。 此外，如第5 ( f)圖所示，於表面形成層間絕緣膜 20後，藉由於發光二極體1 9之正上方以外之層間絕緣膜 20之表面形成遮光膜21，可以製造固體攝像元件1〇。 上述之裝置製程時，例如，於閘極氧化膜形成製程、 元件分離製程、以及形成多晶矽閘電極時，實施600 °C〜 1 000 °C程度之熱處理係一般之通例，該熱處理時，可以析 -15- 200821417 出上述之碳·氧系析出物7，於其後之製程時，可以 吸雜沉之作用。 [實施例] 將砂晶原料之多晶砂層積配置於石英增渦內，於 晶矽之表面上適量地塗佈石墨粉，依據柴可勞斯基 CZ法），製作添加了碳之CZ結晶。從該CZ結晶切 馨之晶圓之矽基板之溶解碳濃度及溶解氧濃度如表i所 其次，針對以上述方法所得到之矽基板，實施利用旋 佈法之表面污染（污染物質：F e、C u、N i、污染濃度 l〇16atoms/cm2後，實施相當於固體攝像元件製造時 處理之溫度條件之熱處理。 其後，利用原子吸光光度測定法針對各砂基板檢 吸氣能力，來檢測各矽基板表面之金屬污染濃度，並 下式求取吸氣效率。 # 吸氣效率=熱處理後之表面污染濃度）/(初期表 染濃度）X 1 0 0 ( % ) 其結果，以吸氣效率90%以上：◎、90%以下、 以上：〇、80%以下、50%以上：△、以及50%以下 方式標示於表1，可知本發明之半導體基板，對於固 像元件製造之處理製程之重金屬污染具有充份之耐受 產生 該多 法（ 割出 不 。 轉塗 ·· lx 之熱 測其 利用 面污 8 0 % :X之 體攝 性。 -16- 200821417 [表l]
固溶氧濃 渡（atoms/cm3) lxlO13 lxlO14 lxlO15 lxlO16 lxlO17 固溶碳濃度 (atoms/cm3) 0·5χ1016 X X X X X l.OxlO16 X Δ Δ Δ Δ 2.0x1 〇16 X Δ Δ Δ Δ 3.0xl〇16 〇 〇 〇 〇 〇 5.0xl〇16 ◎ ◎ ◎ ◎ ◎ 7.0x1016 ◎ ◎ ◎ ◎ ◎ ΙΟ.ΟχΙΟ16 X Δ Δ Δ Δ 15.0χ1016 X X X X X 其次’如第1 ( b )圖所示，對上述矽基板1之表面 實施鏡面加工後，實施S C 1及S C 2之組合之RC A洗淨， 其後，裝入外延成長爐，以CVD法形成4.5/zm之膜厚之 外延層2。此外’ CVD法係以SiHCh (三氯矽烷）及 SiH4 (單矽烷）做爲原料氣體來實施。 針對形成該外延層2之半導體基板3，依據第5圖所 示，製作CMOS裝置來製造固體攝像元件。於該裝置製程 之閘極氧化膜形成之製程（第5 ( c )圖），調查經由700 °C之熱處理之矽基板1中之碳·氧系析出物之個數及尺寸 。其結果如表2至表6所示。 針對以上述方法所得到之固體攝像元件，於PN接合 二極體爲暗時，調查逆方向漏電流。其結果，以漏電流爲 80arb.Unit 以下：◎、8〇arb.Unit 以上、130arb.Unit 以下 :〇、130arb.Unit 以上、16〇arb.Unit 以下：△、以及 160arb.Unit以上：X之方式標不於表2至表6’可知使用 本發明之半導體基板之固體攝像元件，可以抑制漏電流。 -17- 200821417 [表2] 固溶氧濃度 IxlO13 (atoms/cm3)
No 固溶碳濃度 (atoms/cm3) 碳·氧系析出物數 (個/cm2) 碳·氧系析出物尺寸 (cm) 漏電流 1-1 0.5xl016 6.0xl05 350 X 1-2 l.OxlO16 9.0xl05 310 X 1-3 2.0χ1016 3.0xl06 250 X 1-4 3·0χ1016 6.0x106 200 〇 1-5 4·0χ1016 7.0x106 170 ◎ 1-6 5.0χ1016 LlxlO7 150 ◎ 1-7 ό.ΟχΙΟ16 l.TxlO7 130 ◎ 1-8 7.0χ1016 1.8xl07 125 ◎ 1-9 8·0χ1016 2.5xl07 75 〇 1-10 9·0χ1016 2.7x107 60 X 1-11 ΙΟ.ΟχΙΟ16 3.0xl07 50 X 1-12 15.0χ1016 2.0xl08 30 X
[表3] S溶氧濃度 1x1014 (atoms/cm3)
No 固溶碳濃度 (atoms/cm3 ) 碳_氧系析出物數 (個/cm2) 碳·氧系析出物尺寸 (cm) 漏電流 2-1 0·5χ1016 1.5xl06 310 X 2-2 l.OxlO16 2.0x106 290 Δ 2-3 2.0xl016 7.0xl06 230 Δ 2-4 3·0χ1016 l.OxlO7 180 〇 2-5 4.0xl016 1.5xl07 160 ◎ 2-6 5·0χ1016 2.0x107 130 ◎ 2-7 ό.ΟχΙΟ16 3.0xl07 120 ◎ 2-8 7·0χ1016 4.0xl07 100 ◎ 2-9 8.0χ1016 4.3xl07 75 ◎ 2-10 9.0x1016 4.6xl07 55 Δ 2-11 ΙΟ.ΟχΙΟ16 5.0xl07 30 Δ 2-12 15.0χ1016 3.0xl08 25 X -18- 200821417 [表4] 固溶氧濃度 IxlO15 (atoms/cm3)
No 固溶碳濃度 (atoms/cm3) 碳·氧系析出物數 (個/cm2) 碳·氧系析出物尺寸 (cm) 漏電流 3-1 0.5xl016 2·0χ106 280 X 3-2 l.OxlO16 3·0χ106 250 Δ 3-3 2·0χ1016 9.0χ106 225 Δ 3-4 3·0χ1016 1.5x107 175 〇 3-5 4·0χ1016 2.5χ!07 145 ◎ 3-6 5.0χ1016 3·0χ107 105 ◎ 3-7 6.0x1016 5.0χ107 95 ◎ 3-8 7·0χ1016 8.0χ107 85 ◎ 3-9 8·0χ1016 9.0χ107 75 ◎ 3-10 9.0χ1016 9·5χ107 50 Δ 3-11 ΙΟ.ΟχΙΟ16 Ι.ΟχΙΟ8 25 Δ 3-12 15.0χ1016 7.0x109 20 X
[表5] 酉溶氧濃度 lx 1〇16 (atoms/cm3)
No 固溶碳濃度 (atoms/cm3) 碳·氧系析出物數 (個/cm2) 碳·氧系析出物尺寸 (cm) 漏電流 4-1 0·5χ1016 4·0χ106 250 X 4-2 Ι.ΟχΙΟ16 S.OxlO6 230 Δ 4-3 2.0x1016 1.5χ107 190 Δ 4-4 3·0χ1016 2.0χ107 160 〇 4-5 4.0χΙ016 4.0x107 130 ◎ 4-6 5.0χ1016 7·0χ107 90 ◎ 4-7 6.0χ1016 9.0χ107 85 ◎ 4-8 7.0χΙ016 Ι.5χ108 80 ◎ 4-9 8.0χ1016 1.7χ!08 75 ◎ 4-10 9.0x1016 1·9χ108 60 Δ 4-11 ΙΟ.ΟχΙΟ16 2.0χ108 15 Δ 4-12 15.0χ1016 Ι.ΟχΙΟ9 7 X -19- 200821417 [表6] 固溶氧濃度 lxl〇17 ( atoms/cm3 )
No 固溶碳濃度 (atoms/cm3) 碳·氧系析出物數 (個/cm2) 碳·氧系析出物尺寸 (cm) 漏電流 5-1 0.5xl016 2.0χ107 150 X 5-2 l.OxlO16 2.5χ1〇7 125 Δ 5-3 2·0χ1016 8.0x1 〇7 110 Δ 5-4 3.0χ1016 1.5χ1〇8 80 〇 5-5 4·0χ1016 2.0χ108 75 ◎ 5-6 5·0χ1016 3.0x1〇8 50 ◎ 5-7 6.0χ1016 5·0χ108 47 ◎ 5-8 7·0χ1016 7.0χ109 45 ◎ 5-9 8.0x1016 7.3χ109 30 © 5-10 9·0χ1016 7.8χ109 20 Δ 5-11 ΙΟ.ΟχΙΟ16 8·0χ108 10 Δ 5-12 15·0χ1016 6.0χ1〇10 5 X 【圖式簡單說明】 第1圖係本發明之固體攝像元件用半導體基板、及固 體攝像元件之製造步驟圖。 第2圖係矽基板之溶解碳濃度及碳·氧系析出物之個 數之關係圖表。 第3圖係矽基板之溶解碳濃度及碳·氧系析出物之尺 寸之關係圖表。 第4圖係矽基板之溶解碳濃度及溶解氧濃度及碳·氧 系析出物之尺寸之關係圖表。 第5圖係固體攝像元件之製造步驟圖。 【主要元件符號說明】 -20- 200821417 1 :矽基板 2 :外延層 3 :半導體基板 4 :氧化膜 5 :氮化膜 6 :固體攝像元件

Claims (1)

  1. 200821417 十、申請專利範圍 1 ·一種固體攝像元件用半導體基板，其特徵爲： 5夕基板中含有濃度爲lxl〇16〜lxl〇17atoms/cm3之溶 解碳及濃度爲1·4χ1〇18〜1.6xl018atoms/cm3之溶解氧。 2 ·如申請專利範圍第丨項所記載之固體攝像元件用半 導體基板，其中 前述矽基板上，含有矽之外延層。 φ 3·如申請專利範圍第2項所記載之固體攝像元件用半 導體基板，其中 前述外延層之上，含有氧化膜。 4·如申請專利範圍第3項所記載之固體攝像元件用半 導體基板，其中 前述氧化膜之上，含有氮化膜。 5· —種固體攝像元件用半導體基板之製造方法，其特 徵爲： ® 製造單晶矽基板時，矽晶中預先含有溶解濃度爲i x 1〇16〜lxl017at〇mS/cm3之碳及溶解濃度爲14χ1〇18〜ΐ6χ 1018atoms/cm3 之氧。 6·如申請專利範圍第5項所記載之固體攝像元件用半 導體基板之製造方法，其中 前述單晶砍基板係利用cz (柴可勞斯基）法或MCZ (磁場施加）法製造。 7.—種固體攝像元件，係於矽基板上形成塡埋型發光 二極體之固體攝像元件，其特徵爲： -22- 200821417 前述矽基板中，存在著尺寸爲l〇nm以上之1x1 06〜ί xlO8個/ cm2密度之碳·氧系析出物。 8 . —種固體攝像元件之製造方法，其特徵爲： 於砂單晶中含有 lxl〇16〜lxl017atoms/cm3之溶解碳 及1·4χ1018〜1.6xl018atoms/cm3之溶解氧之矽基板之上， 形成裝置形成必要之層後，藉由實施熱處理來促進氧析出 反應，於前述矽基板中，形成碳·氧系析出物所致之去疵 吸附位置。 9·如申請專利範圍第7項所記載之固體攝像元件之製 造方法，其中 前述熱處理係裝置之製程中之熱處理。 1 0·如申請專利範圍第7或8項所記載之固體攝像元 件之製造方法，其中 前述熱處理工程中，析出直徑1 〇nm以上之1 X 1 〇6〜1 Χίο8個/cm2密度之碳·氧系析出物。 -23-
TW096133524A 2006-09-07 2007-09-07 Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them TW200821417A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006243267 2006-09-07

Publications (2)

Publication Number Publication Date
TW200821417A true TW200821417A (en) 2008-05-16
TWI367964B TWI367964B (zh) 2012-07-11

Family

ID=39157341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096133524A TW200821417A (en) 2006-09-07 2007-09-07 Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them

Country Status (7)

Country Link
US (2) US8063466B2 (zh)
EP (1) EP2061082B1 (zh)
JP (2) JP4650493B2 (zh)
KR (1) KR101001124B1 (zh)
CN (1) CN101351890A (zh)
TW (1) TW200821417A (zh)
WO (1) WO2008029918A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
EP2061082B1 (en) * 2006-09-07 2015-07-08 Sumco Corporation Method for manufacturing a semiconductor substrate for solid state imaging device
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP2009283533A (ja) * 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
US20090242939A1 (en) * 2008-03-25 2009-10-01 Sumco Corporation Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device
JP2010045247A (ja) * 2008-08-14 2010-02-25 Shin Etsu Handotai Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
JP2010050249A (ja) * 2008-08-21 2010-03-04 Sumco Corp 裏面照射型固体撮像素子用ウェーハの製造方法
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
CN101880402B (zh) * 2010-06-30 2012-06-27 中国人民解放军第三军医大学第二附属医院 医用硅橡胶的表面改性方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US9496139B2 (en) 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管***电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
JP6020342B2 (ja) * 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP2002353434A (ja) * 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
JP4970724B2 (ja) * 2002-07-17 2012-07-11 株式会社Ｓｕｍｃｏ 高抵抗シリコンウエーハの製造方法
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
EP1780781B1 (en) * 2004-06-30 2019-08-07 SUMCO Corporation Process for producing silicon wafer
JP2006073580A (ja) 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP2007273959A (ja) 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
EP2061082B1 (en) * 2006-09-07 2015-07-08 Sumco Corporation Method for manufacturing a semiconductor substrate for solid state imaging device
JP2009212354A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法

Also Published As

Publication number Publication date
WO2008029918A1 (fr) 2008-03-13
JP4650584B2 (ja) 2011-03-16
JPWO2008029918A1 (ja) 2010-01-21
US20120021558A1 (en) 2012-01-26
US20100148297A1 (en) 2010-06-17
US8063466B2 (en) 2011-11-22
TWI367964B (zh) 2012-07-11
EP2061082B1 (en) 2015-07-08
CN101351890A (zh) 2009-01-21
JP2010109382A (ja) 2010-05-13
JP4650493B2 (ja) 2011-03-16
US8492193B2 (en) 2013-07-23
EP2061082A4 (en) 2013-04-24
EP2061082A1 (en) 2009-05-20
KR101001124B1 (ko) 2010-12-14
KR20080048021A (ko) 2008-05-30

Similar Documents

Publication Publication Date Title
TW200821417A (en) Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
TWI278040B (en) Silicon epitaxial wafer and manufacturing method for same
TWI549188B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
TWI395843B (zh) 矽基板及其製造方法
TW201246298A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device
TWI412083B (zh) 矽基板及其製造方法
TW201003746A (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
TW200945421A (en) Method of manufacturing silicon substrate
TWI442478B (zh) 矽基板及其製造方法
US7193294B2 (en) Semiconductor substrate comprising a support substrate which comprises a gettering site
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
US20110049664A1 (en) Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
TW201908543A (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
JP2011108860A (ja) 固体撮像素子の製造方法
JP2007335591A (ja) 半導体基板、半導体基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
JPH11243093A (ja) シリコンエピタキシャルウェーハの製造方法
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2009283726A (ja) 固体撮像装置及びその製造方法
JP2011096979A (ja) シリコンウェーハ及びその製造方法
JP2005311126A (ja) ｐ型シリコン単結晶ウェーハ及びその製造方法
JP2011086706A (ja) 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法